

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局



(10) 国際公開番号

WO 2012/049728 A1

(43) 国際公開日

2012年4月19日(19.04.2012)

PCT


- (51) 国際特許分類: G06F 9/455 (2006.01) G06F 11/28 (2006.01) G06F 9/38 (2006.01)
- (21) 国際出願番号: PCT/JP2010/067866
- (22) 国際出願日: 2010年10月12日(12.10.2010)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (71) 出願人(米国を除く全ての指定国について): 富士通株式会社(FUJITSU LIMITED) [JP/JP]; 〒2118588 神奈川県川崎市中原区上小田中4丁目1番1号 Kanagawa (JP).
- (72) 発明者; および
- (75) 発明者/出願人(米国についてのみ): 池 敦(IKE, Atsushi) [JP/JP]; 〒2118588 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内 Kanagawa (JP). タシ デビッド(THACH, David) [FR/JP]; 〒2118588 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内 Kanagawa (JP).
- (74) 代理人: 渡部 章彦(WATANABE, Akihiko); 〒1130022 東京都文京区千駄木3-50-14-305 開明国際特許事務所 Tokyo (JP).
- (81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ

[続葉有]

(54) Title: SIMULATION DEVICE, METHOD, AND PROGRAM

(54) 発明の名称: シミュレーション装置, 方法, およびプログラム


[図1]



- 1 SIMULATION DEVICE
- 2 TARGET PROGRAM
- 3 TIMING INFORMATION
- 4 PREDICTION INFORMATION
- 5 SIMULATION INFORMATION
- 11 CODE CONVERSION UNIT
- 12 SIMULATION EXECUTION UNIT
- 13 SIMULATION INFORMATION COLLECTING UNIT
- 111 BLOCK DIVIDING UNIT
- 113 PREDICTION SIMULATION EXECUTION UNIT
- 115 CODE GENERATING UNIT
- 121 CODE EXECUTION UNIT
- 123 CORRECTING UNIT
- AA HOST CODE

(57) Abstract: The present invention makes it possible to execute at high-speed and with high accuracy the performance simulation of a CPU for controlling a pipeline process. A code conversion unit (11) of a simulation device (1), when executing a program of a target CPU, detects an external dependency command affected by the external environment for each divided block, predicts the execution results of the external dependency command, simulates a command execution on the prediction results, and generates on the basis of the simulation results a host code incorporating a code for the performance simulation. A simulation execution unit (12) executes the performance simulation using the host code on the command execution in the prediction results of the program, and if, during execution, the execution results of the external dependency command is different from the settings of the prediction results, the execution time of the command in the prediction results is corrected using the execution time and so forth of the commands which are executed before and after the command. A simulation information collecting unit (13) collects and outputs the performance simulation information.

(57) 要約: パイプライン処理を制御するCPUの性能シミュレーションを、高速かつ高精度で実行できるようにする。シミュレーション装置1のコード変換部11は、ターゲットCPUのプログラムの実行時に、分割した各ブロックで、外部環境が影響する外部依存命令を検出し、外部依存命令の実行結果を予測し、予測結果での命令実行をシミュレーションし、そのシミュレーション結果をもとに性能シミュレーション用コードを組み込んだホストコードを生成する。シミュレーション実行部12は、ホストコードを用いてプログラムの予測結果での命令実行について性能シミュレーションを行い、実行中に外部依存命令の実行結果が予測結果の設定と違う場合に、予想結果での命令の実行時間を、その命令前後に実行される命令の実行時間等を用いて補正する。シミュレーション情報収集部13は、性能シミュレーション情報を収集、出力する。



WO 2012/049728 A1

(AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

添付公開書類:
— 国際調査報告 (条約第 21 条(3))

明 細 書

発明の名称： シミュレーション装置，方法，およびプログラム 技術分野

[0001] 本発明は、仮想的にモデル化されたシステム中でのプロセッサの命令実行について、性能または電力のシミュレーション情報を取得する処理技術に関する。

背景技術

[0002] システムが複雑化して、複数プロセッサ（たとえばCPU）を搭載するマルチコア構成が一般的となっている現況では、各コア（CPU）の機能、性能、電力等のシミュレーション処理について、より高い処理速度や処理精度を実現することが要求されている。

[0003] 機能、性能、消費電力のシミュレーションで、評価対象となるターゲットCPUを、ホストCPUで動作させる場合のターゲットCPUの命令コード（ターゲットコード）からホストCPUの命令コード（ホストコード）への変換手法として、インタープリタ方式またはJIT（Just-in-Time）コンパイラ方式を採用することが知られている。

[0004] JITコンパイラ方式によるシミュレーションでは、シミュレーション対象であるターゲットCPUについて、実行中のプログラムに出現するターゲットCPUの命令を、シミュレーションを実行するホストCPUの命令に置き換え、以降では、その置き換えた命令を実行している。そのため、JITコンパイラ方式の処理は、インタープリタ方式の処理に比べて高速であり、CPUの機能シミュレーションでは、特に高速性が求められる場合にJITコンパイル方式が採用されていた。

[0005] JITコンパイラ方式を採用するCPUの性能シミュレーションも提案されている。

[0006] しかし、クロックごとに各ユニットが独立して動作できるようにした上で、次々に命令を投入・並列で実行するパイプライン処理の制御では、処理実

行の度にCPUの内部状態が変化することから、一旦生成したホスト命令を繰り返し利用するというJITコンパイラ方式の利点が活かせない。

- [0007] そのため、一般的に、パイプライン処理やアウトオブオーダー処理を制御するようなCPUに対する性能シミュレーションや電力シミュレーションには、JIPコンパイラ方式は適さないとされている。

先行技術文献

特許文献

- [0008] 非特許文献1：米国特許6,751,583 B1

発明の概要

発明が解決しようとする課題

- [0009] 上記のように、パイプライン処理やアウトオブオーダー処理を制御するCPUに対する機能、性能、電力のシミュレーションにインタープリタ方式を採用する場合、一般的に、処理速度が非常に遅くなり、現実的な手法として活用できないという問題があった。
- [0010] また、昨今の高速なCPUの場合、機能シミュレーションにJITコンパイラ方式を採用した場合に、なんとか実用的な速度で処理が行える。
- [0011] しかし、性能や電力のシミュレーションにJITコンパイラ方式を採用した場合に、ターゲットCPUではパイプラインの制御により処理の前後の状況は多様であり、内部状態に対応した膨大なシミュレーション用コードの追加とその命令実行が必要なため、処理負担が非常に大きいものとなる。
- [0012] さらに、性能シミュレーションで、ターゲットCPUで見込まれる実行遅延に対するタイミングの適応を行うためにも、ホストコードに膨大なシミュレーション用コードを追加する必要がある。例えば、ロード命令(LD: Load)のサイクルシミュレーションを実行する際に、この命令によるキャッシュアクセスで、キャッシュミスまたはキャッシュヒットのどちらが生じるか、キャッシュミスの場合に全タイミングを計上し、考慮すべきペナルティサイクルがあるかなどを調べるために、これらの条件記述をホストコー

ドに追加する必要がある。

[0013] しかし、一方で、高い動作性を維持するために、機能コードに追加される性能シミュレーション（サイクルシミュレーション）用のコード量をできる限り抑制する必要がある。

[0014] 本発明は、高速なシミュレーションを行える技術を提供することを目的とする。

課題を解決するための手段

[0015] 本発明の一態様として開示するシミュレーション装置は、パイプライン処理を制御するターゲットプロセッサに対するプログラムの命令実行のシミュレーションを実行するシミュレーション装置であって、1) 前記プログラムのコードを所定のブロックに分割し、前記ブロックに含まれる命令のうち、該命令の実行結果が外部環境に依存する外部依存命令の処理の実行結果を予測結果として設定する処理と、前記予測結果を前提とする命令実行の機能シミュレーションを行い、前記ブロックに含まれる命令の実行タイミングを示すタイミング情報を得て、前記機能シミュレーションの結果と前記タイミング情報とをもとに、前記予測結果での外部依存命令の実行時間を算出する処理と、前記機能シミュレーションの結果をもとに、前記予測結果を前提とする命令実行の性能シミュレーションを、前記ターゲットプロセッサを動作させるホストプロセッサに実行させるホストコードを生成する処理とを行うコード変換部と、2) 前記ホストプロセッサが前記生成されたホストコードを実行した実行結果において、該ホストコードに含まれる外部依存命令の実行結果が前記予測結果と異なる場合に、該外部依存命令の所定の遅延時間と前記外部依存命令の前後に実行される命令の実行時間とを用いて求めた補正值で、前記予測結果での外部依存命令の実行時間を補正して、前記機能シミュレーションでの該外部依存命令の実行時間とするシミュレーション実行部とを、備える。

[0016] また、本発明の別の態様として開示するシミュレーション方法は、前記シミュレーション装置が実行する各処理ステップを備えるものである。

[0017] さらに、本発明の別の態様として開示するシミュレーションプログラムは、コンピュータに、前記シミュレーション方法を実行させるためのものである。

発明の効果

[0018] 開示されたシミュレーション装置によれば、高速にシミュレーションを行うことが可能となる。

図面の簡単な説明

[0019] [図1]本発明の一実施態様として開示するシミュレーション装置の構成例を示す図である。

[図2]ブロックに含まれる命令の例を示す図である。

[図3]タイミング情報の例を示す図である。

[図4]図2に示す命令実行のタイミング例を示す図である。

[図5]サイクルシミュレーション用コードが組み込まれる例を示す図である。

[図6]シミュレーション装置の補正部の処理動作を示す図である。

[図7]シミュレーション装置の補正部のLD命令の実行結果に対する補正例を示す図である。

[図8]シミュレーション装置の補正部のLD命令の実行結果に対する補正例を示す図である。

[図9]補正部123のLD命令の実行結果に対する補正例を示す図である。

[図10]シミュレーション装置のコード変換部の概要処理フロー図である。

[図11]シミュレーション装置のシミュレーション実行部の概要処理フロー図である。

[図12]外部依存命令の一例として、ロード(LD)命令の処理についての予測結果の判定および補正の処理フロー例を示す図である。

[図13]別の実施形態におけるシミュレーション装置の構成例を示す図である。

[図14]シミュレーション装置の電力シミュレーション情報生成部の実施例を示す図である。

発明を実施するための形態

- [0020] 図1は、本発明の一実施態様として開示するシミュレーション装置の構成例を示す図である。
- [0021] シミュレーション装置1は、パイプライン処理を制御するターゲットCPUにおける命令実行の性能シミュレーションを実行する装置である。
- [0022] ターゲットCPUは、シミュレーションの対象となるCPUの制御モデルである。シミュレーション装置1は、ターゲットCPUの命令実行の性能シミュレーションとして各命令のサイクルシミュレーション情報を出力する。
- [0023] ここで、ターゲットCPUは、例えばARMアーキテクチャのCPUである。ホストCPUに相当するシミュレーション装置1は、例えばX86アーキテクチャのCPUを搭載するコンピュータである。
- [0024] シミュレーション装置1は、コード変換部11とシミュレーション実行部12とシミュレーション情報収集部13とを有する。
- [0025] コード変換部11は、ターゲットCPUのプログラムの実行時に、ターゲットCPUが実行するプログラムのコード（ターゲットコード）から、シミュレーションを実行するホストCPUのコード（ホストコード）を生成する処理部である。
- [0026] コード変換部11は、ブロック分割部111、予測シミュレーション実行部113、コード生成部115を有する。
- [0027] ブロック分割部111は、シミュレーション装置1に入力されたプログラムのターゲットコードを、所定のブロックに分割する。分割されるブロック単位は、例えば、一般的なベーシックブロック（分岐から次の分岐前までのコード）単位でよく、または、予め定められた任意のコード単位でよい。
- [0028] 図2は、ブロックに含まれる命令の例を示す図である。
- [0029] 図2に示すように、あるブロックには、ターゲットコードの3つの命令；（1）“LD r1, r2”（ロード）；（2）“MULT r3, r4, r5（乗算）”；（3）“ADD r2, r5, r6（加算）”の命令が含まれ、（1）～（3）の順でターゲットCPUのパイプラインに投入さ

れて実行されるとする。各命令の $r_1 \sim r_6$ は、レジスタ（アドレス）を表す。

[0030] 予測シミュレーション実行部 113 は、タイミング情報 3 と予測情報 4 とを得て、入力されたブロックをある実行結果を前提とした条件下で実行する性能シミュレーションを行う処理部である。

[0031] タイミング情報 3 は、ターゲットコードの各命令について、命令実行時の各処理要素（段階）と使用可能なレジスタとの対応を示す情報と、命令のうち外部依存命令ごとに、実行結果に応じた遅延時間を定めるペナルティ時間（ペナルティサイクル数）とを示す情報である。

[0032] 外部依存命令は、外部環境が関係する処理を行う命令、例えば、ロード命令またはストア命令などのように、命令の実行結果がターゲット CPU 外の外部環境に依存するような処理、例えば、命令キャッシュ、データキャッシュ、TLB 検索などであったり、さらには、分岐予測、コール／リターンなどのスタックなどの処理を行う命令である。

[0033] 図 3 は、タイミング情報 3 の例を示す図である。

[0034] 図 3 に示すタイミング情報 3 では、LD 命令について、ソースレジスタ r_{s1} (r_1) は 1 番目の処理要素 (e_1) で、宛先レジスタ r_d (r_2) は 2 番目の処理要素 (e_2) で使用可能であることを表す。

[0035] また、MULT 命令では、第 1 ソースレジスタ r_{s1} (r_3) は 1 番目の処理要素 (e_1)、第 2 ソースレジスタ r_{s2} (r_4) は 2 番目の処理要素 (e_2)、宛先レジスタ r_d (r_5) は 3 番目の処理要素 (e_3) で、それぞれ使用可能であることを示す。また、ADD 命令では、第 1 ソースレジスタ r_{s1} (r_2)、第 2 ソースレジスタ r_{s2} (r_5) は 1 番目の処理要素 (e_1)、宛先レジスタ r_d (r_6) は 2 番目の処理要素 (e_2) で使用可能であることを示す。

[0036] 図 4 は、図 2 に示すブロックの各命令の実行タイミング例を示す図である。

[0037] 図 3 に示すタイミング情報 3 から、パイプラインに各命令が投入されるタ

イミングは、LD命令の実行開始がタイミング t とすると、MULT命令はタイミング $t + 1$ 、ADD命令はタイミング $t + 2$ となる。

[0038] ADD命令の第1ソースレジスタ (r_2) と第2ソースレジスタ (r_5) は、LD命令とMULT命令で使用されているため、ADD命令の開始は、LD命令とMULT命令の実行完了のタイミング $t + 4$ 以降となり、2サイクル分の待機時間 (2サイクル分のストール) が生じる。

[0039] したがって、図4 (A) に示すように、図2に示すブロックをシミュレーションした場合に、LD命令の実行結果がキャッシュヒットであるケースでは、ブロックの実行時間が6サイクルであることがわかる。

[0040] 図4 (B) は、図2に示すブロックのLD命令の実行結果がキャッシュミスである場合のタイミング例を表す。

[0041] LD命令の結果がキャッシュミスであると、タイミング情報3に、ペナルティとして、再実行に十分と考えられる任意の時間 (ここでは6サイクル分) が設定されているため、このペナルティサイクルが遅延時間として追加される。したがって、2番目の処理要素 (e_2) の実行は、タイミング $t + 7$ に遅延する。LD命令の次に実行されるMULT命令は、遅延の影響を受けずにそのまま実行されるが、ADD命令は、LD命令の実行完了のタイミング $t + 8$ 以降となり、4サイクル分の待機時間 (4サイクル分のストール) が生じる。

[0042] したがって、図4 (B) に示すように、図2に示すブロックの命令実行をシミュレーションした場合に、LD命令の実行結果がキャッシュミスであるケースでは、実行時間が10サイクルとなることがわかる。

[0043] 予測情報4は、ターゲットコードの外部依存命令の処理において、生じる確率が高い実行結果 (予測結果) を定めた情報である。予測情報には、例えば、

「命令キャッシュ：予測＝ヒット，
データキャッシュ：予測＝ヒット，
TLB検索：予測＝ヒット，

分岐予測：予測＝ヒット，
コール／リターン：予測＝ヒット，…

が定められる。

- [0044] 予測シミュレーション実行部 113 は、上記の予測情報 4 をもとに、入力されたブロックに含まれる外部依存命令の予測結果を設定し、タイミング情報 3 を参照して、設定した予測結果を前提とする場合（予測ケース）の命令を実行して、命令実行の進み具合をシミュレーションする。予測シミュレーション実行部 113 は、シミュレーション結果として、ブロックに含まれる各命令の実行時間（所要サイクル数）を求める。
- [0045] コード生成部 115 は、予測シミュレーション実行部 113 のシミュレーション結果をもとに、処理したブロックに対応するホストコードとして、設定された予測ケースにおける命令実行時の性能シミュレーションを行うためのホストコード（性能シミュレーション用ホストコード）を生成する処理部である。
- [0046] コード生成部 115 は、ブロックのターゲットコードをもとに、外部依存命令が予測結果である予測ケースの場合の命令実行を行うホストコードを生成し、さらに、各命令の実行時間を加算して、ブロックの処理時間を計算する処理を行うシミュレーション用コードを組み込む。
- [0047] 例えば、コード生成部 115 は、データの LD 命令の予測結果として“キャッシュヒット”が設定されている処理については、そのブロック内の LD 命令によるキャッシュアクセスが“ヒット”である場合の処理実行をシミュレーションして、この予測ケースでの実行時間を求め、LD 命令によるキャッシュアクセスが“ミス”である場合の実行時間は、予測ケースである“ヒット”時の実行時間の加算／減算を用いた補正計算により求める処理を行うホストコードを生成する。
- [0048] シミュレーション実行部 12 は、コード生成部 115 が生成したホストコードを実行して、プログラム（ターゲットコード）を実行するターゲット CPU の命令実行の機能および性能シミュレーションを行う処理部である。

- [0049] シミュレーション実行部 1 2 は、コード実行部 1 2 1、補正部 1 2 3 を有する。
- [0050] コード実行部 1 2 1 は、ホストコードを用いて、プログラム（ターゲットコード）を実行する処理部である。
- [0051] 補正部 1 2 3 は、プログラムの実行中に、外部依存命令の実行結果が、設定されていた予測結果と異なる場合（予測外ケース）に、その命令の実行時間を、既に求めた予想ケースでの実行時間を補正して求める処理部である。
- [0052] 補正部 1 2 3 は、外部依存命令に与えられるペナルティ時間、外部依存命令の前後で実行される命令の実行時間、1つ前の命令の遅延時間などを用いて補正を行う。なお、補正処理の詳細は後述する。
- [0053] シミュレーション情報収集部 1 3 は、性能シミュレーションの実行結果として、各命令の実行時間を含むログ情報（シミュレーション情報）5 を収集する処理部である。
- [0054] 以下に、シミュレーション装置 1 の処理の流れを説明する。
- [0055] [コード変換処理]
- (1) シミュレーション装置 1 のコード変換部 1 1 のブロック分割部 1 1 1 は、ターゲットプログラム 2 のターゲットコードを得て記憶部（図 1 に図示しない）に保持し、保持したターゲットコードを任意のブロックに分割する（図 2 参照）。
- [0056] (2) 予測シミュレーション実行部 1 1 3 は、入力されるターゲットプログラム 2 に関するタイミング情報 3、予測情報 4 を得て記憶部に保存する。
- [0057] そして、予測シミュレーション実行部 1 1 3 は、予測情報 4 をもとに、分割されたブロックの外部依存命令のそれぞれについて予測結果を設定する。例えば、予測シミュレーション実行部 1 1 3 は、図 2 に示すブロックの命令のうち、LD 命令のデータキャッシュの予測結果として「ヒット」を設定する。
- [0058] (3) 予測シミュレーション実行部 1 1 3 は、ブロックのコードを解釈

して、設定された予測結果を前提とする場合の命令実行をシミュレーションする。すなわち、予測シミュレーション実行部113は、図4(A)に示すタイミング例の命令実行をシミュレーションすることになる。

[0059] (4) 次に、コード生成部115は、予測ケースのシミュレーション結果をもとに、ターゲットコードからホストコードを生成する。さらに、コード生成部115は、ターゲットコードから変換したホストコード（機能コードのみ）に、性能シミュレーション（サイクルシミュレーション）を実行するためのサイクルシミュレーション用コードを組み込む。

[0060] 図5(A)は、ターゲットコードから機能シミュレーションのホストコードが生成される例を示す図、図5(B)は、機能シミュレーションのホストコードに、サイクルシミュレーション用コードが組み込まれる例を示す図である。

[0061] 図5(A)に示すように、ターゲットコードInst_Aは、ホストコードHost_Inst_A0_func, Host_Inst_A1_funcに変換され、ターゲットコードInst_Bは、ホストコードHost_Inst_B0_func, Host_Inst_B1_func, Host_Inst_B2_func, …に変換されて、機能コードのみのホストコードが生成される。

[0062] さらに、機能コードのみのホストコードに、ターゲットコードInst_Aのサイクルシミュレーション用コードHost_Inst_A2_cycle, Host_Inst_A3_cycleが、ターゲットコードInst_Bのサイクルシミュレーション用コードHost_Inst_B4_cycle, Host_Inst_B5_cycleが、それぞれ組み込まれる。

[0063] サイクルシミュレーション用コードは、各命令の実行時間（所要サイクル数）を定数化し、各命令の実行時間を合計してブロックの処理時間を求めるコードである。これにより、ブロック実行中の進み具合を示す情報を得ることができる。

- [0064] ここで、ホストコードのうち、機能コード、外部依存命令以外の命令についてのサイクルシミュレーション用コードは既知のコードを使用して実施できるので、具体例の説明を省略する。外部依存命令についてのサイクルシミュレーション用コードは、補正処理を呼び出すヘルパー関数として用意される。ヘルパー関数については後述する。
- [0065] [シミュレーション処理]
- (1) シミュレーション実行部 1 2 のコード実行部 1 2 1 は、コード変換部 1 1 が生成したホストコードを用いて、ターゲットプログラム 2 の性能シミュレーションを行う。
- [0066] コード実行部 1 2 1 は、ターゲットプログラム 2 の命令実行をシミュレーションし、各命令の実行時間を得ていく。
- [0067] (2) コード実行部 1 2 1 は、シミュレーションの実行中に、外部依存命令（例えば LD 命令）を検出した場合に、その実行結果が、設定された予測結果と異なっているかを判定し、実行結果が予測結果と違っている場合に、補正部 1 2 3 の起動を要求する。例えば、命令「LD, r 1, r 2」を検出し、データキャッシュの予測結果（キャッシュヒット）と、実際の実行結果（キャッシュミス）とが異なっていた場合に、補正部 1 2 3 が呼び出される。
- [0068] (3) 補正部 1 2 3 は、呼び出しを受けて起動し、検出された命令「LD, r 1, r 2」の実行時間（サイクル数）を補正する。さらに、補正部 1 2 3 は、この補正により、次命令の実行タイミング $t + n$ も変更する。
- [0069] 補正部 1 2 3 は、外部依存命令の実行結果が予測結果と異なる度に、命令の実行時間を補正する。ここで、予測ケースでの外部依存命令の実行時間は既に定数化されているため、補正部 1 2 3 は、予測外ケースでの外部依存命令の実行時間を、その命令に対するペナルティ時間、前後に実行される命令の実行時間、前に処理された命令の遅延時間等の値を単に加算または減算して計算することができる。
- [0070] 図 6 は、補正部 1 2 3 の処理動作を示す図である。

- [0071] 補正部 1 2 3 は、ヘルパー関数モジュールとして実施される。
- [0072] 本実施形態では、例えば、LD命令のキャッシュの実行結果ごとにシミュレーションを行う従来の関数「`cache__ld(address)`」の代わりに、ヘルパー関数「`cache__ld(address, rep_delay, pre_delay)`」がホストコードに組み込まれることにより、実現している。
- [0073] ヘルパー関数の“`rep_delay`”は、このロード（ld）命令の返り値を使用する次の命令の実行までに、ペナルティ時間のうち遅延時間として処理されなかった時間（猶予時間）である。“`pre_delay`”は、1つ前の命令から受ける遅延時間である。“-1”は、前の命令に遅延がないことを示す。“`rep_delay`”と“`pre_delay`”は、性能シミュレーション結果とタイミング情報3との静的分析処理の結果から得られる時間情報である。
- [0074] 図6に示す動作例では、補正部 1 2 3 は、現タイミング`current_time`と1つ前のld命令の実行タイミング`preld_time`との差が、1つ前のld命令の遅延時間分`pre_delay`を超えているときは、1つ前のld命令の実行タイミング`preld_time`と現タイミング`current_time`までの時間で遅延時間`pre_delay`を調整して有効遅延時間`avail_delay`を求める。
- [0075] 次に、補正部 1 2 3 は、実行結果がキャッシュミスであれば、予測結果の誤りであり、有効遅延時間`avail_delay`にキャッシュミス時のペナルティ時間`cache_miss_latency`を加算して、猶予時間`rep_delay`をもとに、LD命令の実行時間を補正する。
- [0076] 図7～図9は、補正部 1 2 3 のLD命令の実行結果に対する補正例を示す図である。
- [0077] 図7は、1つのキャッシュ処理が実行されるケースで1つのキャッシュミスが生じた場合の補正例を説明するための図である。
- [0078] 図7の例では、以下の3命令のシミュレーションが実行される。

```
「 l d   [ r 1 ] , r 2   : [ r 1 ] → r 2 ;  
  m u l t   r 3 , r 4 , r 5   : r 3 * r 4 → r 5 ;  
  a d d   r 2 , r 5 , r 6   : r 2 + r 5 → r 6 」
```

図7 (A) は、予測結果が「キャッシュヒット」の場合の命令実行タイミングのチャート例を示す図である。この予測ケースにおいて、3番目に実行される `a d d` 命令に、2サイクルストールが生じている。

[0079] 図7 (B) は、予測結果と異なる「キャッシュミス」の場合の命令実行タイミングのチャート例を示す図である。この予測ミスのケースでは、`l d` 命令の実行結果がキャッシュミスであると、ペナルティサイクル (6サイクル) 分の遅延が生じる。そのため、`m u l t` 命令は、遅延の影響を受けずに実行されるが、`a d d` 命令の実行は、`l d` 命令の完了を待つため、4サイクル分遅延することになる。

[0080] 図7 (C) は、補正部123による補正後の命令実行タイミングチャートの例を示す図である。

[0081] 補正部123は、`l d` 命令の実行結果がキャッシュミスであるので (予測結果のミス)、残りの実行時間 ($2 - 1 = 1$ サイクル) に所定のキャッシュミス時のペナルティ時間 (6サイクル) を加算して有効遅延時間 (7サイクル) とする。有効遅延時間は、最大の遅延時間となる。

[0082] さらに、補正部123は、次の `m u l t` 命令の実行時間 (3サイクル) を得て、次命令の実行時間が遅延時間を超過しないと判定して、有効遅延時間から次命令の実行時間を差し引いた時間 ($7 - 3 = 4$ サイクル) を、`l d` 命令の遅延が生じた実行時間 (遅延時間) とする。

[0083] また、補正部123は、有効遅延時間から上記の遅延時間を差し引いた時間 (3サイクル) を猶予時間とする。猶予時間は、ペナルティとしての遅延が猶予された時間である。

[0084] 補正部123は、ヘルパー関数 `cache__ld (addr, rep__delay, pre__delay)` で、猶予時間 `rep__delay = 3`、前命令の遅延時間 `pre__delay = -1` (遅延なし) を返す。

[0085] この補正により、`l d`命令の実行時間は、実行された時間と遅延時間を加算した実行時間（ $1 + 4 = 5$ サイクル）となり、実行完了のタイミング t_1 から、後続の `mu l t` 命令、`a d d` 命令の実行時間が計算される。

[0086] すなわち、補正した `l d` 命令の実行時間（5 サイクル）に、予測シミュレーション実行部 113 の処理結果（予測結果による予測シミュレーションの結果）で求められていた `mu l t` 命令と `a d d` 命令の各々の実行時間（3 サイクル、3 サイクル）を単純に加算するだけで、このブロックの実行時間（サイクル数）を得ることができる。

[0087] よって、実行結果が予測と異なる命令の実行時間のみを加算または減算による補正処理を行って、その他の命令については、予測結果にもとづくシミュレーション時に求められた実行時間を加算するだけで、高精度に、キャッシュミス時のシミュレーションの実行サイクル数をも求めることができる。

[0088] 図 7（D）は、シミュレーション装置 1 の処理と比較するために、従来技術によるキャッシュミス時のサイクル数を単純な加算により求めた場合の誤差の大きさを示す図である。図 7（D）の場合には、`l d` 命令の遅延時間をそのまま加算しているため、実際には、`l d` 命令の実行中に実行が完了する `mu l t` 命令の実行タイミングのずれによる誤差が生じていることがわかる。

[0089] 図 8 は、2つのキャッシュ処理が実行されるケースで2つのキャッシュミスが生じた場合の補正例を説明するための図である。

[0090] 図 8 の例では、以下の 5 命令のシミュレーションが実行される。

```
「l d   [ r 1 ] , r 2   : [ r 1 ] → r 2 ;
   l d   [ r 3 ] , r 4   : [ r 3 ] → r 4 ;
   mu l t   r 5 , r 6 , r 7   : r 5 * r 6 → r 7 ;
   a d d   r 2 , r 4 , r 2   : r 2 + r 4 → r 2 ;
   a d d   r 2 , r 7 , r 2   : r 2 + r 7 → r 2 」
```

図 8（A）は、2つのキャッシュ処理での予測結果が「キャッシュヒット」の場合の命令実行タイミングのチャート例を示す図である。この予測ケー

スでは、2つの `l d` 命令が、2 サイクル分（通常の 1 サイクル+付加した 1 サイクル）をあけて実行されるものとする。

[0091] 図 8 (B) は、2つのキャッシュ処理の両方が予測結果と異なる「キャッシュミス」の場合の命令実行タイミングのチャート例を示す図である。この予測ミスのケースでは、2つの `l d` 命令のそれぞれでキャッシュミスがあり、ペナルティサイクル（6 サイクル）分の遅延が生じる。しかし、2つの `l d` 命令の遅延時間は重なる時間があり、`mult` 命令も、遅延の影響を受けずに実行され、2つの `add` 命令の実行が2つめの `l d` 命令の完了まで遅延することになる。

[0092] 図 8 (C) は、補正部 1 2 3 による補正後の命令実行タイミングチャートの例を示す図である。

[0093] 補正部 1 2 3 は、図 7 を用いて説明したように、タイミング t_0 において、1つめの `l d` 命令の遅延時間を補正し、ヘルパー関数 `cache__ld (addr, 3, -1)` を返す。

[0094] 次に、現タイミング t_1 において、補正部 1 2 3 は、2つめの `l d` 命令の実行結果がキャッシュミスであるので（予測結果のミス）、この `l d` 命令の残りの実行時間にペナルティサイクル（6）を追加して有効遅延時間（ $1 + 6 = 7$ サイクル）とする。

[0095] 補正部 1 2 3 は、有効遅延時間から、現タイミング t_1 までに消費した遅延時間（ $\langle \text{現タイミング } t_1 - \text{前命令の実行タイミング } t_0 \rangle - \text{設定された間隔}$ ）を差し引いて、現タイミング t_1 から超過した有効遅延時間を求め（ $7 - (6 - 2) = 3$ サイクル）、この超過した有効遅延時間を、2つめの `l d` 命令の実行時間とする。

[0096] さらに、補正部 1 2 3 は、超過した有効遅延時間から本来の実行時間を差し引いて（ $3 - 1 = 2$ サイクル）、前命令の遅延時間とする。

[0097] また、補正部 1 2 3 は、有効遅延時間から、現タイミング t_1 までに消費した遅延時間と現タイミング t_1 で超過した有効遅延時間との合計を差し引いて（ $7 - (3 + 3) = 1$ サイクル）、猶予時間とする。

- [0098] 補正部 1 2 3 は、タイミング t_1 において、2 つめの `ld` 命令の遅延時間を補正した後、ヘルパー関数 `cache_ld(addr, 2, 1)` を返す。
- [0099] この補正により、現タイミング t_1 に補正值（3 サイクル）を付加したタイミングが `ld` 命令の実行完了のタイミングとなり、そのタイミングから、以降の `mult` 命令、`add` 命令の実行時間が加算されていくことになる。
- [0100] 図 8（D）は、シミュレーション装置 1 の処理と比較するために、従来技術によるキャッシュミス時のサイクル数を単純な加算により求めた場合の誤差の大きさを示す図である。図 8（D）の場合には、2 つの `ld` 命令それぞれに与えられたペナルティにもとづく遅延時間をそのまま加算しているため、大きな誤差（9 サイクル）が生じていることがわかる。図 8（C）に示す補正部 1 2 3 の処理でも、図 8（B）に示すように正しくシミュレーションされる場合に比べて誤差（1 サイクル）があるが、従来手法に比べて、非常に高精度に求められることがわかる。
- [0101] 図 9 は、2 つのキャッシュ処理が実行されるケースで 1 つのキャッシュミスが生じた場合の補正例を説明するための図である。図 9 の例では、図 8 で示す説明例と同様の 5 つの命令のシミュレーションが実行される。
- [0102] 図 9（A）は、2 つのキャッシュ処理での予測結果が「キャッシュヒット」の場合の命令実行タイミングのチャート例を示す図である。この予測ケースでは、図 8（A）の場合と同様に、2 つの `ld` 命令が、2 サイクル分（通常の 1 サイクル + 付加した 1 サイクル）をあけて実行されるものとする。
- [0103] 図 9（B）は、1 つめの `ld` 命令が予測結果と異なる「キャッシュミス」となり、2 つめの `ld` 命令の結果が予測結果（キャッシュヒット）である場合の命令実行タイミングのチャート例を示す図である。この予測ミスのケースでは、2 つの `ld` 命令のそれぞれにペナルティサイクル（6 サイクル）分の遅延が生じる。しかし、2 つの `ld` 命令の遅延時間は重なる時間があり、`mult` 命令も、遅延の影響を受けずに実行され、2 つの `add` 命令の実行が 2 つめの `ld` 命令の完了まで遅延することになる。
- [0104] 図 9（C）は、補正部 1 2 3 による補正後の命令実行タイミングチャート

の例を示す図である。

- [0105] 補正部 123 は、図 7 を用いて説明したように、タイミング t_0 において、1 つめの `ld` 命令の遅延時間を補正し、ヘルパー関数 `cache_ld(addr, 3, -1)` を返す。
- [0106] 次に、現タイミング t_1 において、補正部 123 は、2 つめの `ld` 命令の実行結果がキャッシュヒットであるので（予測結果）、この `ld` 命令の実行開始から現タイミング t_1 までの時間 $< t_1 - t_0 - \text{設定された間隔} (6 - 0 - 2 = 4 \text{ サイクル}) >$ が、この `ld` 命令の実行時間（2 サイクル）より大きいかを判断する。
- [0107] 補正部 123 は、2 つめの `ld` 命令の実行開始から現タイミング t_1 までの時間が、この `ld` 命令の実行時間（2 サイクル）より大きいので、現タイミング t_1 を、次の `mult` 命令の実行タイミングとする。
- [0108] そして、補正部 123 は、2 つめの `ld` 命令の実行完了から現タイミング t_1 までの時間を（2 サイクル）、次の命令に対する遅延時間として扱い、前命令の遅延時間 `pre_delay = 2` とする。また、補正部 123 は、1 つめの `ld` 命令の有効遅延時間から、現タイミング t_1 までに消費した遅延時間と現タイミング t_1 で超過した有効遅延時間との合計を差し引いて $(7 - (6 + 0) = 1 \text{ サイクル})$ 、猶予時間 `rep_delay = 1` とし、ヘルパー関数 `cache_ld(addr, 1, 2)` を返す。
- [0109] 図 9 (D) は、シミュレーション装置 1 の処理と比較するために、従来技術によるキャッシュミス時のサイクル数を単純な加算により求めた場合の誤差の大きさを示す図である。図 9 (D) の場合には、1 つめの `ld` 命令のペナルティによる遅延時間をそのまま加算しているため誤差が生じていることがわかる。
- [0110] 図 10 は、シミュレーション装置 1 のコード変換部 11 の概要処理フロー図である。
- [0111] シミュレーション装置 1 において、コード変換部 11 のブロック分割部 111 は、ターゲットプログラムのコード（ターゲットオード）を所定の単位

のブロックに分割して入力する（ステップS 1）。

[0112] 予測シミュレーション実行部 1 1 3 は、ブロックの命令を分析して、外部依存命令を検出して（ステップS 2）、検出した全ての命令について、予測情報 4 をもとに、確率が高い実行結果を予測ケースとして決定する（ステップS 3）。

[0113] さらに、予測シミュレーション実行部 1 1 3 は、タイミング情報 3 を参照して、ブロックの各命令について予測結果として設定された実行結果を前提とする性能シミュレーションを実行する（ステップS 4）。

[0114] コード生成部 1 1 5 は、シミュレーション結果をもとに、シミュレーション実行部 1 2 が実行する性能シミュレーション用ホストコードを生成する（ステップS 5）。

[0115] 以上のステップS 1～S 5 の処理により、設定された実行結果の場合（予測ケース）での機能コードに、ターゲットCPUの性能をシミュレーションするコードが組み込まれたホストコードが出力される。

[0116] 図 1 1 は、シミュレーション装置 1 のシミュレーション実行部 1 2 の概要処理フロー図である。

[0117] シミュレーション装置 1 において、シミュレーション実行部 1 2 のコード実行部 1 2 1 は、コード生成部 1 1 5 が生成したホストコードを実行し、性能シミュレーションを行う（ステップS 1 0）。コード実行部 1 2 1 は、実行中に外部依存命令を検出すると（ステップS 1 1）、その命令の実行結果が予測結果として設定されたものと同じであるかを判定する（ステップS 1 2）。外部依存命令の実行結果が設定された予測結果と同じではない場合のみ（ステップS 1 2 のN）、補正部 1 2 3 が呼び出され、補正部 1 2 3 は、その外部依存命令の実行時間を補正する（ステップS 1 3）。

[0118] そして、シミュレーション情報収集部 1 3 は、ターゲットプログラムに相当するホストコード全てのシミュレーション処理についてのシミュレーション情報 5 を出力する（ステップS 1 4）。

[0119] 以上のステップS 1 0～S 1 4 の処理ステップにより、ターゲットプログ

ラム2を実行するターゲットCPUのシミュレーション情報（サイクルシミュレーション情報）5が出力される。

[0120] 図12は、外部依存命令の一例として、ロード（ld）命令の処理についての予測結果の判定および補正の処理フロー例を示す図である。

[0121] コード実行部121は、処理中のブロックの命令から、外部依存命令を検出すると、補正部123に相当するヘルパー関数を呼び出す（ステップS20）。

[0122] コード実行部121は、ld命令で、キャッシュアクセスが要求されているかを判定し（ステップS21）、キャッシュアクセスが要求されていれば（ステップS21のY）、キャッシュアクセスをシミュレーションする（ステップS22）。キャッシュアクセスの結果が“キャッシュミス”であれば（ステップS23の“ミス”）、補正部123は、ld命令の実行時間（サイクル数）の補正を行い（ステップS24）、補正された実行時間（サイクル数）を出力する（ステップS25）。

[0123] ステップS21で、キャッシュアクセスが要求されていない場合（ステップS21のN）、または、要求されたキャッシュアクセスが“キャッシュヒット”であれば（ステップS23の“ヒット”）、補正部123は、未補正の予測された実行時間（サイクル数）を出力する（ステップS26）。

[0124] 図13は、別の実施形態におけるシミュレーション装置1の構成例を示す図である。

[0125] シミュレーション装置1は、図1に示す構成例に、さらに、電力シミュレーション情報生成部15を備える。

[0126] 電力シミュレーション情報生成部15は、電力情報6を得て、シミュレーション情報収集部13が出力したシミュレーション情報5をもとに、ブロックの実行時の消費電力を計算し、電力シミュレーション情報7として出力する処理部である。

[0127] 図14は、電力シミュレーション情報生成部15を、性能シミュレーション用のホストコードに組み込む関数（電力シミュレーション関数）として実

施した場合の例を示す図である。

- [0128] 電力情報6として、LD命令、MULT命令、ADD命令の1実行当たりの消費電力が、それぞれ4 u [W]、0.5 u [W]、0.3 u [W]と設定されている。
- [0129] 電力シミュレーション関数Host__Inst__A-C__powerは、シミュレーションで実行された各命令の実行回数にもとづいて、電力を計算する。
- [0130] 次に、シミュレーション装置1のハードウェア構成例を説明する。
- [0131] シミュレーション装置1は、演算装置（CPU）、一時記憶装置（DRAM、フラッシュメモリ等）、永続性記憶装置（HDD、フラッシュメモリ等）、およびネットワークNとのネットワークインターフェースを有するコンピュータPCと、入力装置（キーボード、マウス等）と出力装置（ディスプレイ、プリンタ等）とによって実施することができる。
- [0132] また、シミュレーション装置1は、コンピュータPCが実行可能なプログラムによって実施することができる。この場合に、シミュレーション装置1が有すべき機能の処理内容を記述したプログラムが提供される。提供されたプログラムをコンピュータPCが実行することによって、上記で説明したシミュレーション装置1の処理機能がコンピュータPC上で実現される。
- [0133] なお、コンピュータPCは、可搬型記録媒体から直接プログラムを読み取り、そのプログラムに従った処理を実行することもできる。また、コンピュータPCは、サーバコンピュータからプログラムが転送されるごとに、逐次、受け取ったプログラムに従った処理を実行することもできる。
- [0134] さらに、このプログラムは、コンピュータPCで読み取り可能な記録媒体に記録しておくことができる。
- [0135] 以上説明したように、シミュレーション装置1によれば、パイプライン処理を制御するCPUの命令実行の性能シミュレーションを高速に行うことが可能となる。
- [0136] シミュレーション装置1は、JITコンパイラ方式のように、ターゲット

CPUのプログラムのコード変換処理において、コード変換部11が、分割したブロックごとに、外部依存命令の実行結果を予測した場合（予測ケース）での実行について機能シミュレーションを行い、タイミング情報3をもとに各命令の実行時間を定数化しておく。

[0137] シミュレーション装置1のコード変換部11では、予測ケース以外の実行についての性能シミュレーション情報（サイクルシミュレーション情報）を得るためのシミュレーション実行コードをホストコードに組み込む代わりに、予測ケースでの命令の実行時間の補正処理を行うコードを組み込む。

[0138] また、シミュレーション装置1のシミュレーション実行部12では、予測ケースの場合の命令実行について性能シミュレーションを行い、予測外ケースでのシミュレーションの代わりに、その命令に対する遅延時間、前後に実行される命令の実行時間等を用いて、予測ケースでの実行時間を補正して、外部依存命令の実行時間を得る。

[0139] そのため、従来に比べて、機能コードに追加するシミュレーション用コード量を少なくすることができ、性能シミュレーション処理の負荷増大を抑制しつつ、高速に行うことが可能となる。

[0140] また、シミュレーション装置1では、予測ケースを前提として機能シミュレーションを行うことにより、1つのケース（予測ケース）における各命令の実行時間を、静的分析処理により得ておき、予測ケース以外のケースにおける命令の実行時間は、予測ケースでの実行時間を、ペナルティ時間、前後に実行される命令の実行時間、前の命令の遅延時間等の加算または減算により補正する。

[0141] シミュレーション装置1によれば、CPUを含むシステムの性能、電力のシミュレーションを高速に実施することが可能となり、従来では現実レベルでの実行が困難であった、大規模なシステム全体の性能、電力の評価や解析、予測などを容易に行えるようになる。

[0142] さらに、シミュレーション装置1によれば、電力情報と性能シミュレーション情報とをもとに、プログラムの消費電力シミュレーションを、高速かつ

高精度に行うことが可能となる。

[0143] よって、各ケースでの性能シミュレーションを行う必要がなく、性能シミュレーション処理の負荷増大を抑制しつつ、高精度に行うという効果を奏する。

符号の説明

- [0144]
- 1 シミュレーション装置
 - 1 1 コード変換部
 - 1 1 1 ブロック分割部
 - 1 1 3 予測シミュレーション実行部
 - 1 1 5 コード生成部
 - 1 2 シミュレーション実行部
 - 1 2 1 コード実行部
 - 1 2 3 補正部
 - 1 3 シミュレーション情報収集部
 - 1 5 電力シミュレーション情報生成部
 - 2 ターゲットプログラム
 - 3 タイミング情報
 - 4 予測情報
 - 5 シミュレーション情報
 - 6 電力情報
 - 7 電力シミュレーション情報

請求の範囲

[請求項1]

パイプライン処理を制御するターゲットプロセッサに対するプログラムの命令実行のシミュレーションを実行するシミュレーション装置であって、

前記プログラムのコードを所定のブロックに分割し、前記ブロックに含まれる命令のうち、該命令の実行結果が外部環境に依存する外部依存命令の処理の実行結果を予測結果として設定する処理と、前記予測結果を前提とする命令実行の機能シミュレーションを行い、前記ブロックに含まれる命令の実行タイミングを示すタイミング情報を得て、前記機能シミュレーションの結果と前記タイミング情報とをもとに、前記予測結果での外部依存命令の実行時間を算出する処理と、前記機能シミュレーションの結果をもとに、前記予測結果を前提とする命令実行の性能シミュレーションを、前記ターゲットプロセッサを動作させるホストプロセッサに実行させるホストコードを生成する処理とを行うコード変換部と、

前記ホストプロセッサが前記生成されたホストコードを実行した実行結果において、該ホストコードに含まれる外部依存命令の実行結果が前記予測結果と異なる場合に、該外部依存命令の所定の遅延時間と前記外部依存命令の前後に実行される命令の実行時間とを用いて求めた補正值で、前記予測結果での外部依存命令の実行時間を補正して、前記機能シミュレーションでの該外部依存命令の実行時間とするシミュレーション実行部とを、備える

ことを特徴とするシミュレーション装置。

[請求項2]

前記シミュレーション実行部は、前記外部依存命令の次に実行される次命令の実行時間が、前記外部依存命令に付加される遅延時間を超えない場合に、前記次命令の実行時間を前記補正值として前記外部依存命令の遅延時間から減算する処理を行う

ことを特徴とする請求項1に記載のシミュレーション装置。

[請求項3] 前記ホストコードの命令セットの各命令の1実行当たりの消費電力量を定めた電力情報を得て、前記電力情報と前記機能シミュレーションの結果とをもとに、前記ブロックの実行時の電力シミュレーション情報を求める電力シミュレーション情報生成部を備える

ことを特徴とする請求項1または請求項2に記載のシミュレーション装置。

[請求項4] パイプライン処理を制御するターゲットプロセッサに対するプログラムの命令実行のシミュレーションを実行するシミュレーション方法であって、

ホストCPUが、

前記プログラムのコードを所定のブロックに分割し、前記ブロックに含まれる命令のうち、該命令の実行結果が外部環境に依存する外部依存命令の処理の実行結果を予測結果として設定する処理過程と、

前記予測結果を前提とする命令実行の機能シミュレーションを行い、前記ブロックに含まれる命令の実行タイミングを示すタイミング情報を得て、前記機能シミュレーション結果と前記タイミング情報とをもとに、前記予測結果での外部依存命令の実行時間を算出する処理過程と、

前記機能シミュレーション結果をもとに、前記予測結果を前提とする命令実行の性能シミュレーションを、前記ターゲットプロセッサを動作させるホストプロセッサに実行させるホストコードを生成する処理過程と、

前記ホストプロセッサが前記生成されたホストコードを実行した実行結果において、該ホストコードに含まれる外部依存命令の実行結果が前記予測結果と異なる場合に、該外部依存命令の所定の遅延時間と前記外部依存命令の前後に実行される命令の実行時間とを用いて求めた補正值で、前記予測結果での外部依存命令の実行時間を補正して、前記機能シミュレーションでの該外部依存命令の実行時間とする処理

過程とを、実行する

ことを特徴とするシミュレーション方法。

[請求項5]

パイプライン処理を制御するターゲットプロセッサに対するプログラムの命令実行のシミュレーションを実行させるためのシミュレーションプログラムであって、

ホストCPUに、

前記プログラムのコードを所定のブロックに分割し、前記ブロックに含まれる命令のうち、実行結果が外部環境に依存する外部依存命令の処理の実行結果を予測結果として設定する処理と、


前記予測結果を前提とする命令実行の機能シミュレーションを行い、前記ブロックに含まれる命令の実行タイミングを示すタイミング情報を得て、前記機能シミュレーション結果と前記タイミング情報とをもとに、前記予測結果での外部依存命令の実行時間を算出する処理と、

前記機能シミュレーション結果をもとに、前記予測結果を前提とする命令実行の性能シミュレーションを、前記ターゲットプロセッサを動作させるホストプロセッサに実行させるホストコードを生成する処理と、

前記ホストプロセッサが前記生成されたホストコードを実行した実行結果において、該ホストコードに含まれる外部依存命令の実行結果が前記予測結果と異なる場合に、該外部依存命令の所定の遅延時間と前記外部依存命令の前後に実行される命令の実行時間とを用いて求めた補正值で、前記予測結果での外部依存命令の実行時間を補正して、前記機能シミュレーションでの該外部依存命令の実行時間とする処理とを、実行させる

ことを特徴とするシミュレーションプログラム。

[図1]



[図2]


LD	[r1],	(r2);	// [r1] → r2
MULT	r3,	r4,	(r5); // r3 * r4 → r5
ADD	(r2,	(r5,	r6; // r2+r5 → r6

[図3]


命令	ソースレジスタ	宛先レジスタ	ペナルティ
LD	rs1:e1	rd:e2	キャッシュミス : 6
MULT	rs1:e1, rs2:e1	rd:e3	-
ADD	rs1:e1, rs2:e1	rd:e2	-

[図4]

(A)




(B)




[図5]

(A)



(B)




[図6]


```
cache_ld( address, rep_delay, pre_delay ) {
    avail_delay = 0;
    if(pre_delay < current_time - preld_time)
        avail_delay = pre_delay - current_time + preld_time;
    cache_lookup( address );
    if(cache_hit) {
        cache_update_onhit( address );
    } else {
        cache_update_onmiss( address );
        avail_delay += cache_miss_latency
        if(rep_delay < avail_delay)
            avail_delay -= avail_delay - rep_delay;
    }
    preld_time = current_time;
}
```

[図7]


(A)




(B)




(C)




(D)




[図8]




[図9]




[図10]




[図11]




[図12]



[図13]



[図14]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2010/067866

A. CLASSIFICATION OF SUBJECT MATTER

G06F9/455(2006.01)i, G06F9/38(2006.01)i, G06F11/28(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

G06F9/455, G06F9/38, G06F11/28

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2010
Kokai Jitsuyo Shinan Koho	1971-2010	Toroku Jitsuyo Shinan Koho	1994-2010

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2000-222245 A (Toshiba Corp.), 11 August 2000 (11.08.2000), paragraphs [0030] to [0054], [0068] to [0072] (Family: none)	1-5
A	JP 2004-227204 A (Hitachi, Ltd.), 12 August 2004 (12.08.2004), paragraphs [0017] to [0019] (Family: none)	1-5
A	JP 2006-23852 A (Semiconductor Technology Academic Research Center), 26 January 2006 (26.01.2006), paragraphs [0107] to [0125] (Family: none)	1-5

Further documents are listed in the continuation of Box C.

See patent family annex.

* Special categories of cited documents:

“A” document defining the general state of the art which is not considered to be of particular relevance

“E” earlier application or patent but published on or after the international filing date

“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

“O” document referring to an oral disclosure, use, exhibition or other means

“P” document published prior to the international filing date but later than the priority date claimed

“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

“&” document member of the same patent family

Date of the actual completion of the international search
28 October, 2010 (28.10.10)

Date of mailing of the international search report
09 November, 2010 (09.11.10)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2010/067866

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 10-254944 A (Toshiba Corp.), 25 September 1998 (25.09.1998), paragraphs [0055] to [0101] & US 6096089 A	3

A. 発明の属する分野の分類 (国際特許分類 (IPC))
 Int.Cl. G06F9/455(2006.01)i, G06F9/38(2006.01)i, G06F11/28(2006.01)i

B. 調査を行った分野
 調査を行った最小限資料 (国際特許分類 (IPC))
 Int.Cl. G06F9/455, G06F9/38, G06F11/28

最小限資料以外の資料で調査を行った分野に含まれるもの
 日本国実用新案公報 1922-1996年
 日本国公開実用新案公報 1971-2010年
 日本国実用新案登録公報 1996-2010年
 日本国登録実用新案公報 1994-2010年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 2000-222245 A (株式会社東芝) 2000.08.11, 第30~54, 68~72段落 (ファミリーなし)	1-5
A	JP 2004-227204 A (株式会社日立製作所) 2004.08.12, 第17~19段落 (ファミリーなし)	1-5
A	JP 2006-23852 A (株式会社半導体理工学研究センター) 2006.01.26, 第107~125段落 (ファミリーなし)	1-5

C欄の続きにも文献が列挙されている。 パテントファミリーに関する別紙を参照。

<p>* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的な技術水準を示すもの 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す) 「O」口頭による開示、使用、展示等に言及する文献 「P」国際出願日前で、かつ優先権の主張の基礎となる出願</p>	<p>の日の後に公表された文献 「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの 「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの 「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの 「&」同一パテントファミリー文献</p>
--	---

国際調査を完了した日 28.10.2010	国際調査報告の発送日 09.11.2010
国際調査機関の名称及びあて先 日本国特許庁 (ISA/JP) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号	特許庁審査官 (権限のある職員) 坂庭 剛史 電話番号 03-3581-1101 内線 3545

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 10-254944 A (株式会社東芝) 1998.09.25, 第55～101段落 & US 6096089 A	3