

(19) 中华人民共和国国家知识产权局



(12) 发明专利

(10) 授权公告号 CN 102340796 B

(45) 授权公告日 2016. 06. 15

(21) 申请号 201110125826. 7

审查员 吴欣

(22) 申请日 2011. 05. 16

(73) 专利权人 中兴通讯股份有限公司

地址 518057 广东省深圳市南山区科技南路
55 号

(72) 发明人 卢海涛 姜奇渊 薛春雨

(74) 专利代理机构 北京康信知识产权代理有限
责任公司 11240

代理人 余刚 梁丽超

(51) Int. Cl.

H04W 24/00(2009. 01)

H04W 56/00(2009. 01)

H04L 25/02(2006. 01)

(56) 对比文件

CN 101159483 A, 2008. 04. 09,

CN 101141187 A, 2008. 03. 12,

US 20090046671 A1, 2009. 02. 19,

US 20100315963 A1, 2010. 12. 16,

权利要求书2页 说明书10页 附图5页

(54) 发明名称

辅同步信道检测方法及装置

(57) 摘要

本发明提供了一种辅同步信道检测方法及装置，该方法包括：获取两种 CP 模式下的 SSS 和信道估计值，两种 CP 模式包括 ECP 和 NCP；利用信道估计值与 SSS 进行相干检测，得到 SSS 在两种 CP 模式下的信道估计均衡值；根据信道估计均衡值与本地候选序列获得需要检测的辅同步信号，并对其进行检测。采用本发明能够解决相关技术中信道环境会对 SSS 信号产生干扰，响应信号的准确性，系统可靠性和稳定性不佳的问题。

获取两种CP模式下的辅同步信号SSS和信道估计值，两种CP模式包括ECP和NCP S202

利用获取的信道估计值与SSS进行相干检测，得到SSS在两种CP模式下的信道估计均衡值 S204

根据信道估计均衡值与本地候选序列获得需要检测的辅同步信号，并对其进行检测 S206

1. 一种辅同步信道检测方法,其特征在于,包括:

获取两种循环前缀CP模式下的辅同步信号SSS和主同步信道估计值,所述两种CP模式包括扩展循环前缀ECP和正常循环前缀NCP;

利用所述主同步信道估计值与所述SSS进行相干检测,得到所述SSS在所述两种CP模式下的信道估计均衡值;

根据所述信道估计均衡值与本地候选序列获得需要检测的辅同步信号,并对其进行检测。

2. 根据权利要求1所述的方法,其特征在于,所述获取两种CP模式下的辅同步信号SSS和主同步信道估计值,包括:

接收天线数据;

根据从主同步检测中得到的主同步信号PSS,获得两种CP模式下的辅同步信号SSS;

根据所述天线数据对应的主同步序列,获取所述两种CP模式下的主同步信道估计值。

3. 根据权利要求2所述的方法,其特征在于,所述接收天线数据,包括:

当所述天线为两天线时,接收两天线时域数据;

将所述两天线时域数据缓存到双口随机存取存储器RAM中,其中,所述两天线时域数据分别占用所述RAM的上下两部分。

4. 根据权利要求3所述的方法,其特征在于,所述天线所处小区的小区半径为100Km时,所述天线数据的接收时延为0.33ms。

5. 根据权利要求3或4所述的方法,其特征在于,所述天线数据包括:包含主、辅同步序列的12个正交频分复用OFDM符号。

6. 根据权利要求3所述的方法,其特征在于,所述根据从主同步检测中得到的主同步信号PSS,获得两种CP模式下的辅同步信号SSS,包括:

根据所述PSS的位置和时分双工TDD帧结构,获得所述SSS的位置;其中,所述PSS的位置对应所述RAM的物理地址;

从所述SSS的位置起连续计算预设点值的FFT,将计算结果存储到所述RAM。

7. 根据权利要求6所述的方法,其特征在于,从所述SSS的位置起连续计算预设点值的快速傅立叶变换FFT,将计算结果存储到所述RAM之后,根据所述天线数据对应的主同步序列,获取所述两种CP模式下的主同步信道估计值之前,包括:通过总线将系统的主同步序列缓存至所述RAM中。

8. 根据权利要求7所述的方法,其特征在于,所述系统的主同步序列为186种。

9. 根据权利要求3所述的方法,其特征在于,根据所述天线数据对应的主同步序列,获取所述两种CP模式下的主同步信道估计值,包括:

对所述RAM中的主同步序列进行预设点值的FFT计算,获得对应的频域结果;

将所述频域结果与所述天线数据对应的主同步序列进行共轭相乘;

对共轭相乘的结果进行所述预设点值的逆向快速傅立叶变换IFFT变换;

在所述两种CP模式下,分别对进行IFFT变换获得的变换结果进行插零操作,获得ECP、NCP模式下的主同步信道估计值。

10. 根据权利要求1所述的方法,其特征在于,根据所述信道估计均衡值与本地候选序列获得需要检测的辅同步信号之前,还包括:

通过实时产生所述本地候选序列；

利用所述信道估计均衡值与所述本地候选序列做相关处理，获得所述辅同步序列以及小区组间ID号。

11. 根据权利要求10所述的方法，其特征在于，利用所述小区组间ID号按如下步骤分别生成所述本地候选序列：

将所述小区组间ID号一一映射为相应的索引m0、m1；

根据所述m0、m1产生伪随机序列M序列及第一扰码序列；

根据所述小区组间ID号产生第二扰码序列；

将所述第一扰码序列、第二扰码序列及所述M序列按预设规则进行加扰，生成两组本地候选序列SSCH短码；

将所述两组SSCH短码交替映射到SSCH占用的子载波上，生成所述本地候选序列。

12. 根据权利要求11所述的方法，其特征在于，所述ID号范围为0-167。

13. 根据权利要求11所述的方法，其特征在于，所述第一扰码序列、第二扰码序列及所述M序列利用移位寄存器组实现。

14. 根据权利要求10至13任一项所述的方法，其特征在于，所述SSCH短码的生成利用异或门阵列实现。

15. 根据权利要求10至13任一项所述的方法，其特征在于，所述本地候选序列分别位于子帧0和子帧5。

16. 根据权利要求1所述的方法，其特征在于，根据所述信道估计均衡值与本地候选序列获得需要检测的辅同步信号，包括：

在任意一个CP模式下，获取前后半帧均衡值；

利用所述前后半帧均衡值与所述本地候选序列做遍历相关运算获得处理数值，并对所述处理数值进行模值运算，获得所述需要检测的辅同步信号。

17. 根据权利要求16所述的方法，其特征在于，对所述处理数值进行模值运算，获得所述需要检测的辅同步信号，包括：

对进行模值运算获得的模值进行门限判断，将超过预设门限的模值中选择至少一个上报并输出，完成所述辅同步信道的检测。

18. 根据权利要求6或9所述的方法，其特征在于，所述预设点数为128点。

19. 一种辅同步信道检测装置，其特征在于，包括：

获取模块，用于获取两种CP模式下的辅同步信号SSS和主同步信道估计值，所述两种CP模式包括ECP和NCP；利用所述主同步信道估计值与所述SSS进行相干检测，得到所述SSS在所述两种CP模式下的信道估计均衡值；

检测模块，用于根据所述信道估计均衡值与本地候选序列获得需要检测的辅同步信号，并对其进行检测。

辅同步信道检测方法及装置

技术领域

[0001] 本发明涉及通信领域,具体而言,涉及一种辅同步信道检测方法及装置。

背景技术

[0002] 在移动通信系统中,UE(User Equipment,用户设备)在初始上电后需要搜寻可能存在的小区,并选择合适的小区驻留。从开机搜索到登录到合适小区的过程被称为同步过程,其中主同步检测获得帧同步,辅同步检测获得半帧同步。如图1所示,在TDD(Time Division Duplex,时分双工)帧结构中,10ms的无线帧由两个长度为5ms的半帧组成,每个半帧由5个长度为1ms的子帧组成,其中有4个普通的子帧和1个特殊子帧。普通子帧由两个0.5ms的时隙组成,特殊子帧由3个特殊时隙UpPTS(上行导频时隙),GP(保护间隔)和DwPTS(下行导频时隙)组成。辅同步信号位于子帧0、子帧5的末尾,也就是该子帧第二个时隙的最后一个OFDM符号,位于这两个子帧的辅同步序列采用不同的扰码过程产生不同的辅同步序列,所以通过对这两个子帧的辅同步序列判断可以得到目前处理的数据属于前、后半帧具体的哪一个。由于主同步信道PSCH检测已经得到小区组内标识ID号N_ID2,通过辅同步信道检测,可以得到小区组间ID号N_ID1,最终基于组内、组间ID号,通过公式 $N_ID = 3*N_ID1 + N_ID2$ 即可得到小区实际的ID号。

[0003] 采用传统的辅同步信道检测方法时,CP(Cyclic Prefix,循环前缀)模式检测是在主同步信道检测过程中实现的,通过对接收数据与自身延迟 N_{FFT} 的数据进行两种CP模式的相关,最终得到CP具体模式的信息。

[0004] 在获得CP具体模式信息之后,通过主同步信号PSS位置与CP模式信息按照帧结构直接获取需要检测的辅同步信号SSS,再与本地候选序列做相关,最终得到小区ID号与同步信息,实施时,信道环境会对SSS信号产生干扰,响应信号的准确性,系统可靠性和稳定性不佳。

[0005] 针对相关技术中信道环境会对SSS信号产生干扰,响应信号的准确性,系统可靠性和稳定性不佳的问题,目前尚未提出有效的解决方案。

发明内容

[0006] 本发明的主要目的在于提供一种辅同步信道检测方法及装置,以至少解决上述信道环境会对SSS信号产生干扰,响应信号的准确性,系统可靠性和稳定性不佳的问题。

[0007] 根据本发明的一个方面,提供了一种辅同步信道检测方法,包括:获取两种CP模式下的辅同步信号SSS和信道估计值,所述两种CP模式包括ECP和NCP;利用所述信道估计值与所述SSS进行相干检测,得到所述SSS在所述两种CP模式下的信道估计均衡值;根据所述信道估计均衡值与本地候选序列获得需要检测的辅同步信号,并对其进行检测。

[0008] 优选的,所述获取两种CP模式下的辅同步信号SSS和信道估计值,包括:接收天线数据;根据从主同步检测中得到的主同步信号PSS,获得两种CP模式下的辅同步信号SSS,所述两种CP模式包括ECP和NCP;根据所述天线数据对应的主同步序列,获取所述两种CP模式

下的信道估计值。

[0009] 优选的，所述接收天线数据，包括：当所述天线为两天线时，接收两天线时域数据；将所述两天线时域数据缓存到双口RAM中，其中，所述两天线时域数据分别占用所述RAM的上下两部分。

[0010] 优选的，所述天线所处小区的小区半径为100Km时，所述天线数据的接收时延为0.33ms。

[0011] 优选的，所述天线数据包括：包含主、辅同步序列的12个OFDM符号。

[0012] 优选的，所述根据从主同步检测中得到的主同步信号PSS，获得两种CP模式下的辅同步信号SSS，包括：根据所述PSS的位置和TDD帧结构，获得所述SSS的位置；其中，所述PSS的位置对应所述RAM的物理地址；从所述SSS的位置起连续计算预设点值的FFT，将计算结果存储到所述RAM。

[0013] 优选的，从所述SSS的位置起连续计算预设点值的FFT，将计算结果存储到所述RAM之后，根据所述天线数据对应的主同步序列，获取所述两种CP模式下的信道估计值之前，包括：通过总线将系统的主同步序列缓存至所述RAM中。

[0014] 优选的，所述系统的主同步序列为186种。

[0015] 优选的，根据所述天线数据对应的主同步序列，获取所述两种CP模式下的信道估计值，包括：对所述RAM中的主同步序列进行所述预设点值的FFT计算，获得对应的频域结果；将所述频域结果与所述天线数据对应的主同步序列进行共轭相乘；对共轭相乘的结果进行所述预设点值的IFFT变换；在所述两种CP模式下，分别对进行IFFT变换获得的变换结果进行插零操作，获得ECP、NCP模式下的信道估计值。

[0016] 优选的，根据所述信道估计均衡值与本地候选序列获得需要检测的辅同步信号之前，还包括：通过实时产生所述本地候选序列；利用所述信道估计均衡值与所述本地候选序列做相关处理，获得所述辅同步序列以及小区组间ID号。

[0017] 优选的，利用所述小区组间ID号按如下步骤分别生成所述本地候选序列：将所述小区组间ID号一一映射为相应的索引m0、m1；根据所述m0、m1产生伪随机序列M序列及第一扰码序列；根据所述小区组间ID号产生第二扰码序列；将所述第一扰码序列、第二扰码序列及所述M序列按预设规则进行加扰，生成两组SSCH短码；将所述两组SSCH短码交替映射到SSCH占用的子载波上，生成所述本地候选序列。

[0018] 优选的，所述ID号范围为0-167。

[0019] 优选的，所述第一扰码序列、第二扰码序列及所述M序列利用移位寄存器组实现。

[0020] 优选的，所述SSCH短码的生成利用异或门阵列实现。

[0021] 优选的，所述本地候选序列分别位于子帧0和子帧5。

[0022] 优选的，根据所述信道估计均衡值与本地候选序列获得需要检测的辅同步信号，包括：在任意一个CP模式下，获取前后半帧均衡值；利用所述前后半帧均衡值与所述本地候选序列做遍历相关运算获得处理数值，并对所述处理数值进行模值运算，获得所述需要检测的辅同步信号。

[0023] 优选的，对所述处理数值进行模值运算，获得所述需要检测的辅同步信号，包括：对进行模值运算获利的模值进行门限判断，将超过预设门限的模值中选择至少一个上报并输出，完成所述辅同步信道的检测。

[0024] 优选的，所述预设点数为128点。

[0025] 根据本发明的一个方面，提供了一种辅同步信道检测装置，包括：获取模块，用于获取两种CP模式下的辅同步信号SSS和信道估计值，所述两种CP模式包括ECP和NCP；利用所述信道估计值与所述SSS进行相干检测，得到所述SSS在所述两种CP模式下的信道估计均衡值；检测模块，用于根据所述信道估计均衡值与本地候选序列获得需要检测的辅同步信号，并对其进行检测。

[0026] 在本发明实施例中，获取两种CP模式下的辅同步信号SSS和信道估计值，利用获取的信道估计值与SSS进行相干检测，得到SSS在两种CP模式下的信道估计均衡值，根据信道估计均衡值与本地候选序列获得需要检测的辅同步信号，并对其进行检测。本发明实施例将CP模式检测放在辅同步信道检测过程中，最终分别求出基于ECP、NCP两种CP模式的辅同步信号，采用了本发明实施例提供的方法避免了传统方法的由于CP解错导致后续辅同步信道检测失败的问题，增加了系统的可维护性能。

附图说明

[0027] 此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

[0028] 图1是根据相关技术的TDD帧结构；

[0029] 图2是根据本发明实施例的辅同步信道检测方法的处理流程图；

[0030] 图3是根据本发明实施例的获取两种CP模式下的SSS和信道估计值的处理流程图；

[0031] 图4是根据本发明实施例的缓存数据具体位置示意图；

[0032] 图5是根据本发明实施例的辅同步信道检测装置的第一种结构示意图；

[0033] 图6是根据本发明实施例的辅同步信道检测装置的第二种结构示意图；

[0034] 图7是根据本发明实施例的对主同步信道估计的流程图；

[0035] 图8是根据本发明实施例的生成本地候选序列的流程图；

[0036] 图9是根据本发明实施例的信道估计均衡值与本地候选序列进行遍历相关操作的流程图；

[0037] 图10是根据本发明实施例的输出的模值进行门限判断，完成辅同步信道检测的流程图。

具体实施方式

[0038] 为使本发明的目的、技术方案和优点更加清楚，下面将结合附图以及本发明的优选实例进行详细描述，但不作为对本发明的限定。

[0039] 相关技术中提到，采用传统的辅同步信道检测方法时，CP模式检测是在主同步信道检测过程中实现的，通过对接收数据与自身延迟 N_{FFT} 的数据进行两种CP模式的相关，最终得到CP具体模式的信息。在获得CP具体模式信息之后，通过主同步信号PSS位置与CP模式信息按照帧结构直接获取需要检测的辅同步信号SSS，再与本地候选序列做相关，最终得到小区ID号与同步信息，实施时，信道环境会对SSS信号产生干扰，响应信号的准确性，系统可靠性和稳定性不佳。

[0040] 为解决上述技术问题，本发明实施例提供了一种辅同步信道检测方法，其处理流

程如图2所示,包括:

[0041] 步骤S202、获取两种CP模式下的辅同步信号SSS和信道估计值,两种CP模式包括ECP和NCP;

[0042] 步骤S204、利用获取的信道估计值与SSS进行相干检测,得到SSS在两种CP模式下的信道估计均衡值;

[0043] 步骤S206、根据信道估计均衡值与本地候选序列获得需要检测的辅同步信号,并对其进行检测。

[0044] 在本发明实施例中,获取两种CP模式下的辅同步信号SSS和信道估计值,利用获取的信道估计值与SSS进行相干检测,得到SSS在两种CP模式下的信道估计均衡值,根据信道估计均衡值与本地候选序列获得需要检测的辅同步信号,并对其进行检测。本发明实施例将CP模式检测放在辅同步信道检测过程中,最终分别求出基于ECP、NCP两种CP模式的辅同步信号,采用了本发明实施例提供的方法避免了传统方法的由于CP解错导致后续辅同步信道检测失败的问题,增加了系统的可维护性能。

[0045] 如图2所流程,步骤S202在实施时,获取两种CP模式下的辅同步信号SSS和信道估计值,其处理流程如图3所示,包括:

[0046] 步骤S302、接收天线数据;

[0047] 步骤S304、根据从主同步检测中得到的主同步信号PSS,获得两种CP模式下的辅同步信号SSS,两种CP模式包括ECP和NCP;

[0048] 步骤S306、根据天线数据对应的主同步序列,获取两种CP模式下的信道估计值。

[0049] 步骤S302在实施时,优选的,可以利用RAM接收天线数据,当天线为两天线时,接收两天线时域数据;将两天线时域数据缓存到双口RAM中,其中,两天线时域数据分别占用RAM的上下两部分。即,本发明实施例支持对外部输出的天线数据进行处理,例如,从RFC模块输出的两天线数据进行实时缓存,后续处理都是基于缓存在该RAM里的数据进行的,最大可支持8个辅同步信道检测进程串行执行,极大提高了辅同步信道检测的性能,使系统具备同时处理多个小区的能力。若采用其他存储介质,支持的辅同步信道检测进程也可能是其他个数,例如,4个,或者12个,等等,根据存储介质的种类而定,例如,EPROM,等等。

[0050] 考虑到系统需要支持100Km的小区半径,接收时延也将达到0.33ms,同时计入主、辅同步序列之间的时间偏移,需要缓存同时包含主、辅同步序列共12个OFDM符号。缓存后的RAM中的数据包或帧或OFDM符号示意图请参见图4。

[0051] 步骤S304在实施时,根据从主同步检测中得到的主同步信号PSS,获得两种CP模式下的辅同步信号SSS,其处理步骤如下:

[0052] 根据PSS的位置和TDD帧结构,获得SSS的位置;其中,PSS的位置对应RAM的物理地址;

[0053] 从SSS的位置起连续计算预设点值的FFT,将计算结果存储到RAM。

[0054] 从SSS的位置起连续计算预设点值的FFT,将计算结果存储到RAM之后,根据天线数据对应的主同步序列,获取两种CP模式下的信道估计值之前,包括:通过总线将系统的主同步序列缓存至RAM中。通常,系统的主同步序列为186种。

[0055] 实施时,根据天线数据对应的主同步序列,获取两种CP模式下的信道估计值,优选的,处理步骤如下:对RAM中的主同步序列进行预设点值的FFT计算,获得对应的频域结果;

将频域结果与天线数据对应的主同步序列进行共轭相乘；对共轭相乘的结果进行预设点值的IFFT变换；在两种CP模式下，分别对进行IFFT变换获得的变换结果进行插零操作，获得ECP、NCP模式下的信道估计值。实施时，预设点数可以根据实际情况选择不同的点数，优选的，预设点数通常为128点，下文提到的预设点数均为128点。

[0056] 实施时，根据信道估计均衡值与本地候选序列获得需要检测的辅同步信号之前，还包括：通过实时产生本地候选序列；利用信道估计均衡值与本地候选序列做相关处理，获得辅同步序列以及小区组间ID号。

[0057] 优选的，利用小区组间ID号按如下步骤分别生成本地候选序列：将小区组间ID号一一映射为相应的索引m0、m1；根据m0、m1产生伪随机序列M序列及第一扰码序列；根据小区组间ID号产生第二扰码序列；将第一扰码序列、第二扰码序列及M序列按预设规则进行加扰，生成两组SSCH短码；将两组SSCH短码交替映射到SSCH占用的子载波上，生成本地候选序列。

[0058] 通常，本地候选序列的范围为0—167共168种，相应的，ID号范围为0—167。第一扰码序列、第二扰码序列及M序列利用移位寄存器组实现。SSCH短码的生成利用异或门阵列实现。本地候选序列分别位于子帧0和子帧5。

[0059] 实施时，优选的，根据信道估计均衡值与本地候选序列获得需要检测的辅同步信号，包括：在任意一个CP模式下，获取前后半帧均衡值；利用前后半帧均衡值与本地候选序列获得处理数值，并对处理数值进行模值运算，获得需要检测的辅同步信号。

[0060] 实施时，优选的，对处理数值进行模值运算，获得需要检测的辅同步信号，包括：对进行模值运算获利的模值进行门限判断，将超过预设门限的模值中选择至少一个上报并输出，完成辅同步信道的检测。

[0061] 基于同一发明构思，本发明实施例还提供了一种辅同步信道检测装置，其结构示意图如图5所示，包括：

[0062] 获取模块501，用于获取两种CP模式下的辅同步信号SSS和信道估计值，两种CP模式包括ECP和NCP；利用信道估计值与SSS进行相干检测，得到SSS在两种CP模式下的信道估计均衡值；

[0063] 检测模块502，用于根据信道估计均衡值与本地候选序列获得需要检测的辅同步信号，并对其进行检测。

[0064] 综上可知，本发明实施例的主要目的就是根据最新的LTE协议，提供一种辅同步信道检测方法和装置，用于解决现有辅同步信道检测技术的实现困难、计算复杂度高、性能差的问题。

[0065] 现以具体实施例对本发明实施例进行说明。

[0066] 实施例一

[0067] 约定，本发明实施例中使用如下关键字约定：

[0068] PSS：主同步信号 SSS：辅同步信号

[0069] SSS1：辅同步信号待检测均衡值（前半帧）

[0070] SSS2：辅同步信号待检测均衡值（后半帧）

[0071] SSCH1：实时产生的辅同步本地候选序列（前半帧）

[0072] SSCH2：实时产生的辅同步本地候选序列（后半帧）

[0073] 在本实施例中提供了一种辅同步信道检测装置,其结构示意图如图6所示:时域数据缓存单元2001、辅同步信号FFT计算单元2002、信道估计单元2003、主同步序列单元2004、相干检测单元2005、多帧累加单元2006、遍历相关单元2007、本地候选序列产生单元2008、模值计算单元2009、最大峰值计算单元2010、峰值排序单元2011、时序控制单元2012。

[0074] 时域数据缓存单元2001,由于本发明实施例需要对时域数据进行处理,所以对RFC输出的两天线时域数据的缓存,采用双口RAM对两天线数据进行缓存。所保存的数据含有PSS以及SSS信号,最大支持8个小区的定时信息。

[0075] 辅同步信号FFT计算单元2002,主要根据主同步信号PSS位置在上述时域数据缓存单元2001中偏移得到(具体参考帧结构,见图1)辅同步信号位置,并从辅同步信号SSS位置开始128点FFT计算,并将结果存进相应RAM中。

[0076] 主同步序列单元2004,主要完成缓存软件写入的主同步序列数据进RAM中,该主同步序列有504个,供信道估计单元2003使用。

[0077] 信道估计单元2003,完成基于上述时域数据缓存单元2001所得结果计算出两种CP模式的主同步信道估计值。可支持ECP、NCP两种模式的信道估计值,提高了CP模式检测的可靠性。

[0078] 相干检测单元2005,完成对上述辅同步信号FFT计算单元2002与信道估计单元2003输出值之间做共轭相乘,可以得到精确的辅同步信号均衡值,供后续相关模块处理。这里对于10ms的一帧接收信号通过相干检测得到待检测信号均衡值为SSS1、SSS2。

[0079] 多帧累加单元2006,完成对多个半帧的累加操作,最大可支持50ms的半帧累加。采用单口RAM,支持两天线数据、两种CP模式、前后半帧、同/异频两个频点的数据。

[0080] 本地候选序列产生单元2008,完成对辅同步本地候选序列的实时产生,通过移位寄存器、编码处理、多路选择器、异或门阵列等模块实现对应于子帧0、5的辅同步候选序列(SSCH1、SSCH2)的实时产生。

[0081] 遍历相关单元2007,完成对上述多帧累加单元2006得到的辅同步信号多帧累加均衡值,与上述本地候选序列产生单元2008得到的辅同步候选序列做相关操作,实现辅同步信号均衡值的遍历相关计算。支持前后半帧、两种CP模式、多帧平滑。这里将上述待检测信号SSS1和SSS2分别与上述本地辅同步候选序列(SSCH1、SSCH2)进行内积,得到 $\langle SSS1, SSCH1 \rangle, \langle SSS1, SSCH2 \rangle, \langle SSS2, SSCH1 \rangle, \langle SSS2, SSCH2 \rangle$ 。对4个内积向量进行合并产生两个集合。为简化,一般就只采用等增益合并,合并方式可表示为: $P1 = \langle SSS1, SSCH1 \rangle + \langle SSS2, SSCH2 \rangle, P2 = \langle SSS1, SSCH2 \rangle + \langle SSS2, SSCH1 \rangle$,最终得到P1、P2值供后续模块处理。

[0082] 模值计算单元2009,完成对上述遍历相关单元2007得到的P1、P2进行模值计算,并将该模值保存到相应RAM中。

[0083] 最大峰值计算单元2010,完成对上述模值计算单元2009中产生的模值MOD(P1)、MOD(P2)进行门限判断比较输出。对MOD(P1)、MOD(P2)模值进行峰均比检测并分别与某一预测门限相比较。若峰均比大于预设门限时,则取最大值的索引为小区组的ID号。最大值出现在P1集合说明SSS1和SSS2分别为前半帧和后半帧,反之则说明SSS1和SSS2分别为后半帧和前半帧,从而完成10ms帧定时同步。若峰均比小于预设门限,则进行多个无线帧平均,亦即上述多帧累加单元2006,直至其峰均比大于预设门限,从而完成辅同步信道检测与帧定时同步。

[0084] 峰值排序单元2011,完成对上述最大峰值计算单元2010得到的过门限的峰值进行由大到小的排序,共输出8个最大峰值供软件使用。该最大峰值包含:小区ID号、对应于该ID号的模值、CP模式、前后半帧指示。

[0085] 时序控制单元2012,提供上述各个单元的控制信号和RAM的读写使能信号,使各个单元能够按照图2所示方式运行。

[0086] 相比于传统的辅同步信道检测方法,本发明实施例的主要特点如下:

[0087] (1)本发明实施例支持对RFC模块输出的两天线数据进行实时缓存,后续处理都是基于缓存在该RAM里的数据进行的,最大可支持8个辅同步信道检测进程串行执行,极大提高了辅同步信道检测的性能,使系统具备同时处理多个小区的能力。

[0088] (2)传统的辅同步信道检测实现方法中关于CP模式的检测,是通过对接收数据与自身延迟 N_{FFT} 的数据进行两种CP模式的相关,最终得到CP具体模式,并且CP的检测过程是在主同步信道检测过程实现的,也就是说在做辅同步信道检测时,已经知道了CP的具体模式信息。而本发明则将CP模式检测放在辅同步信道检测过程中,最终分别求出基于ECP、NCP两种CP模式的小区ID号、帧同步信息,并上报给软件,供软件判断处理。该方法避免了传统方法的由于CP解错导致后续辅同步信道检测失败的问题,由软件具体判断,增加了系统的可维护性能。

[0089] (3)传统的辅同步信道检测实现方法,是通过主同步信号(PSS)位置与CP模式信息按照帧结构直接获取需要检测的辅同步信号(SSS),并与本地候选序列做相关,最终得到小区ID号与帧同步信息。本发明是通过对主同步信号(PSS)进行FFT、IFFT、插零FFT得到信道估计值,该信道估计值支持两种CP模式,然后按照该信道估计值与得到的辅同步信号(SSS)频域值做相干检测,得到辅同步信号(SSS)两种CP模式的均衡值。通过该均衡值与本地候选序列做相关,最终得到小区ID号与帧同步信息。采用本发明实施例的辅同步信道检测方法求出需要检测的辅同步信号(SSS),减少了信道环境对SSS信号的干扰,为系统带来干净的SSS信号,使系统检测出的小区信息更加准确,性能得到极大的提高。

[0090] (4)本发明实施例支持多帧累加操作,也就是说可以完成奇数帧与偶数帧的分别累加,当累加到软件配置的次数时,既可以对该累加值进行辅同步候选序列遍历相关操作。支持可变帧数的累加操作,实现了多个无线帧的平均,提高了辅同步信号的检测性能,使得到的小区ID号更加准确。

[0091] (5)本发明实施例支持辅同步本地候选序列的实时产生,通过相应编码简化了扰码合并时的乘法操作,不同于传统的ROM表查询算法,每个时钟可完成对0-167个序列的依次产生,简化了硬件实现的复杂度,提高了硬件处理速度,减少了芯片面积。

[0092] (6)本发明实施例支持两种门限的判断,完成噪声门限生成和最大峰值门限生成。上述模值计算单元609输出的模值在不同的多帧累加时间段分别与相应的门限值比较,最终得到最大峰值,供后续处理。在信道环境质量不可预知的情况下,这种门限判断方法适用于高、低信噪比的环境,提高了系统的检测性能,使得到的小区同步信息更加可靠。

[0093] 根据本发明实施例的辅同步信道检测方法,可大幅提高系统的处理性能,并能大幅减少实现资源,克服了现有辅同步信道检测实现方法性能较低的缺点。

[0094] 本发明实施例的CP模式检测是在辅同步信道检测过程中实现的,并通过主同步信道估计值解扰SSS信号,减少了信道环境对SSS信号的干扰,同时使用了多帧累加、辅同步本

地候选序列实时产生、门限判断等技术。本发明的辅同步信道检测实现方法,可大幅提高系统的处理性能,增加了系统可靠性,并能极大减少硬件实现资源,克服了现有辅同步信道检测实现方法性能较低的缺点。

[0095] 另外,生成辅同步本地候选序列的时,一般采用ROM(Read Only Memory,只读存储器)阵列来保存所有的序列值,硬件实现复杂度高,性能差,不具备实时性。

[0096] 采用图6所示的辅同步信道检测装置进行辅同步信道检测的具体流程如下:

[0097] 在本实施例中,假设已获得从射频模块、数字前端模块处理过的两天线时域数据,并从主同步信道检测模块获得小区组内ID号N_ID2。

[0098] 以下是在基于上述假设的前提下,辅同步信道检测具体各步骤流程说明,这里时序控制单元(2012)为上述其它单元提供控制信号和RAM的读写使能信号,这里不作特别说明。

[0099] 第一步,见2001单元,系统接收来自外部的两天线时域数据,将两天线时域数据同时缓存进由时域数据缓存单元2001开辟的双口RAM中,两天线数据分别占用该RAM的上下两部分。考虑到系统需要支持100Km的小区半径,接收时延也将达到0.33ms,同时计入主、辅同步序列之间的时间偏移,我们需要缓存同时包含主、辅同步序列共12个OFDM符号,具体如图3所示。也就是说,在保证缓存时域数据完成后,系统才基于该RAM中的数据进行后续操作。这样可以保证系统能在某一确定时间段串行处理最多8个辅同步检测进程,有效增加了系统处理小区的个数,提高了系统的处理性能。

[0100] 第二步,见2002单元,根据从主同步检测得到的主同步信号(PSS)位置,按照图1所示TDD帧结构方式,计算出两种CP模式下的辅同步信号(SSS)的位置,该位置对应于第一步所述RAM的具体物理地址,然后系统从该位置起连续计算128点的FFT,并将FFT结果保存进相应RAM中。该步骤支持两天线的两种CP模式的FFT计算,如2002单元。

[0101] 第三步,见2004单元,需要软件通过总线对主同步序列单元2004进行主同步序列的RAM写操作,完成对186种主同步序列的缓存。该单元为2003单元提供主同步序列数据做具体的信道估计计算。

[0102] 第四步,见2003单元,完成对主同步信道估计,具体实现参见图7:

[0103] 2003_0单元完成对第一步所述RAM中的主同步序列进行128点FFT计算,完成时域到频域的转换。然后将频域结果与2004单元输出的主同步序列进行共轭相乘,并将共轭相乘得到的结果送给2003_1单元,进行128点的IFFT变换。针对两种CP模式,对2003_1单元输出结果进行不同的插零操作(2003_2、2003_3),并将插零结果送给128点FFT单元(2003_4、2003_5),完成ECP、NCP两种CP模式的信道估计值运算。通过这种结构,系统使用信道估计值得到了真实的信道环境参数,为能够解调出未受干扰的辅同步信号均衡值(SSS1、SSS2)提供了保证。

[0104] 第五步,见2005单元,完成对辅同步信号(SSS)的相干检测,2005单元的实现主要包括:完成对上述第二步得到的辅同步信号的FFT计算结果与上述第四步得到的信道估计值进行共轭相乘计算,得到辅同步信号的均衡值(SSS1、SSS2)。该步骤使用信道估计值与SSS频域信号做相干,可以有效去除信道中的噪声等干扰,得到的干净的辅同步信号均衡值,为系统性能的提升提供了保证。

[0105] 第六步,见2006单元,完成对上述2005单元输出的辅同步信号均衡值(SSS1、SSS2)

的多帧累加处理,如图6中的2006单元。该单元通过累加可以实现对均衡值的多帧平滑处理,减少环境干扰对系统的较大影响,使最终的待检测辅同步信号较传统方法更加准确,有利于系统快速准确的搜索到小区。该单元可支持多个无线帧的前后半帧的累加处理,两种CP模式的分别累加处理,以及最大8个辅同步信道检测进程的处理。

[0106] 第七步,见2008单元,完成实时产生辅同步序列(SSCH1、SSCH2)。

[0107] 如图8所示,N_ID2是由主同步信道检测得来的小区组内ID号,N_ID1为小区组间ID号(0~167)。由于从上述2006单元得来的多帧累加均衡值(SSS1、SSS2)还不能判断到底与哪个SSCH序列有最大相关性,所以系统必须依次产生分别位于子帧0、子帧5不同的(0~167)SSCH本地候选序列。图8中2008_0单元可以按照3GPP的约定将N_ID1一一映射为相应的 m_0 、 m_1 。2008_1单元根据N_ID2产生扰码序列C(n),2008_2单元根据 m_0 、 m_1 产生M序列S(n),2008_3单元根据 m_0 、 m_1 产生扰码序列Z(n)。2008_4单元将上述产生的扰码序列和M序列按照3GPP约定完成加扰,生成长度为31的SSCH短码d(2n)和d(2n+1),然后这两组短码通过2008_5单元被交替映射到SSCH所占用的62个子载波上,最终完成SSCH序列的产生。上述扰码序列产生、M序列的产生都可用移位寄存器组来实现。同时,为了避免负数运算,进行(0--->1,-1--->1)的特殊编码。最后,生成SSCH短码d(2n)和d(2n+1)的过程可通过异或门阵列来实现。这样可以极大减少硬件实现的复杂度,在提高处理速度的同时,也极大减少了实现面积。

[0108] 第八步,见2007单元,完成上述2006单元输出的均衡值与上述2008单元输出的本地辅同步候选序列(0~167)的遍历相关,参见图9。2007单元主要完成某一CP模式的前后半帧均衡值(SSS1、SSS2)与位于子帧0、子帧5的两种本地候选序列SSCH1、SSCH2的相关运算。图6中2007_0单元根据具体的SSCH1、SSCH2值分别对上述均衡值(SSS1、SSS2)进行透传或者取补操作,以实现送到累加阵列单元2007_1中的数全为正数,简化硬件实现。图9中2007_2单元完成某一CP模式的前后半帧的累加,分别得到前后半帧、后前半帧的相关数据,供后续模块完成对待检测的SSS1、SSS2信号属于前半帧或者后半帧的判断,最终完成帧同步。

[0109] 第九步,见2009单元,完成对上述2007单元输出的相关值进行模值计算,就是对所得复数值进行实部平方与虚部平方相加,再开平方的处理,得到的数据供后续模块使用,如2009单元。

[0110] 第十步,见2010、2011单元,完成对上述2009单元输出的模值进行门限判断,并将过门限的峰值送给峰值排序单元2011,完成小区峰值由大到小上报,供软件进行处理。如图10所示,通过比较器2010_0、乘法器2010_2求出峰值门限值,通过累加器2010_1、乘法器2010_2求出噪声门限。上述的2009单元输出的模值要根据具体的检测时间段与这两种门限进行比较,输出过门限峰值供2011单元完成最终的峰值排序。所得到的峰值含有小区ID号、CP模式指示、前后半帧指示、模值。至此,完成辅同步信道的检测,得到小区ID号、以及其它帧同步信息。

[0111] 从以上的描述中,可以看出,本发明实现了如下技术效果:

[0112] 在本发明实施例中,获取两种CP模式下的辅同步信号SSS和信道估计值,利用获取的信道估计值与SSS进行相干检测,得到SSS在两种CP模式下的信道估计均衡值,根据信道估计均衡值与本地候选序列获得需要检测的辅同步信号,并对其进行检测。本发明实施例将CP模式检测放在辅同步信道检测过程中,最终分别求出基于ECP、NCP两种CP模式的辅同步信号,采用了本发明实施例提供的方法避免了传统方法的由于CP解错导致后续辅同步信

道检测失败的问题,增加了系统的可维护性能。

[0113] 显然,本领域的技术人员应该明白,上述的本发明的各模块或各步骤可以用通用的计算装置来实现,它们可以集中在单个的计算装置上,或者分布在多个计算装置所组成的网络上,可选地,它们可以用计算装置可执行的程序代码来实现,从而,可以将它们存储在存储装置中由计算装置来执行,并且在某些情况下,可以以不同于此处的顺序执行所示出或描述的步骤,或者将它们分别制作成各个集成电路模块,或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样,本发明不限制于任何特定的硬件和软件结合。

[0114] 以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。




图1




图2




图3




图4



图5




图6




图7




图8




图9




图10