

【特許請求の範囲】**【請求項 1】**

第 1 光電変換部と、前記第 1 光電変換部で発生した電気信号を検出する第 1 信号検出回路と、を含む第 1 撮像セルを備え、

前記第 1 信号検出回路は、

ソースおよびドレインの一方が前記第 1 光電変換部に電氣的に接続される第 1 トランジスタと、

一端が前記第 1 トランジスタの前記ソースおよび前記ドレインの他方と電氣的に接続され、他端に基準電位が印加される第 1 容量素子と、

ゲートが前記第 1 光電変換部に電氣的に接続される第 2 トランジスタと、

を含み、

前記第 1 撮像セルは、前記第 1 トランジスタがオフの状態における信号である第 1 画像信号と、前記第 1 トランジスタがオンの状態における信号である第 2 画像信号とを、1 フレーム期間内において順次に出力する、撮像装置。

10

【請求項 2】

それぞれが、第 1 光電変換部と、前記第 1 光電変換部で発生した電気信号を検出する第 1 信号検出回路と、を含む複数の第 1 撮像セルを備え、

前記第 1 信号検出回路は、

ソースおよびドレインの一方が前記第 1 光電変換部に電氣的に接続される第 1 トランジスタと、

20

一端が前記第 1 トランジスタの前記ソースおよび前記ドレインの他方と電氣的に接続され、他端に基準電位が印加される第 1 容量素子と、

ゲートが前記第 1 光電変換部に接続される第 2 トランジスタと、

を含み、

1 フレーム期間内において、前記複数の第 1 撮像セルのうちの一部は、前記第 1 トランジスタがオフの状態における信号である第 1 画像信号を出力し、前記一部以外の 1 以上の第 1 撮像セルは、前記一部からの前記第 1 画像信号の出力時に、前記第 1 トランジスタがオンの状態における信号である第 2 画像信号を出力する、撮像装置。

【請求項 3】

第 2 光電変換部と、前記第 2 光電変換部で発生した電気信号を検出する第 2 信号検出回路と、を含む第 2 撮像セルをさらに備え、

30

前記第 2 信号検出回路は、

一端が前記第 2 光電変換部に電氣的に接続され、他端に前記基準電位が印加される第 3 容量素子と、

ゲートが前記第 2 光電変換部に電氣的に接続される第 3 トランジスタと、

を含む、請求項 1 に記載の撮像装置。

【請求項 4】

前記第 1 信号検出回路は、一端が前記第 1 光電変換部に電氣的に接続され、他端が前記第 1 トランジスタの前記ソースおよび前記ドレインの前記他方に電氣的に接続される第 2 容量素子を含み、

40

前記第 2 容量素子の容量値は、前記第 1 容量素子の容量値よりも小さい、請求項 1 から 3 のいずれかに記載の撮像装置。

【請求項 5】

前記第 1 光電変換部で発生した電気信号を負帰還させる帰還経路を形成する第 1 フィードバック回路をさらに備える、請求項 1 から 4 のいずれかに記載の撮像装置。

【請求項 6】

前記第 1 フィードバック回路は、前記第 1 光電変換部で発生した電気信号を前記第 1 トランジスタの前記ソースおよび前記ドレインの他方に負帰還させる、請求項 5 に記載の撮像装置。

【請求項 7】

50

第 2 光電変換部と、前記第 2 光電変換部で発生した電気信号を検出する第 2 信号検出回路と、を含む第 2 撮像セルと、

前記第 2 光電変換部で発生した電気信号を負帰還させる帰還経路を形成する第 2 フィードバック回路と、

をさらに備え、

前記第 2 信号検出回路は、

一端が前記第 2 光電変換部に電氣的に接続され、他端に基準電位が印加される第 3 容量素子と、

ゲートが前記第 2 光電変換部に接続される第 3 トランジスタと、

を含む、請求項 5 または 6 に記載の撮像装置。

10

【請求項 8】

前記第 2 信号検出回路は、前記第 2 光電変換部と、前記第 3 容量素子の前記一端との間にトランジスタを含まない、請求項 7 に記載の撮像装置。

【請求項 9】

第 1 光電変換部と、前記第 1 光電変換部で発生した電気信号を検出する第 1 信号検出回路と、を含む第 1 撮像セルを備え、

前記第 1 信号検出回路は、

ソースおよびドレインの一方が前記第 1 光電変換部に電氣的に接続される第 1 トランジスタと、

一端が前記第 1 トランジスタの前記ソースおよび前記ドレインの他方と電氣的に接続され、他端に基準電位が印加させる第 1 容量素子と、

20

ゲートが前記第 1 光電変換部に接続される第 2 トランジスタと、

を含み、

1 フレーム期間内において、前記第 1 撮像セルは、前記第 1 トランジスタがオフの状態における信号である第 1 画像信号および前記第 1 トランジスタがオフの状態における信号である第 2 画像信号のいずれか一方を、前記第 1 光電変換部で発生した電気信号の大きさに基づいて選択的に出力する、撮像装置。

【請求項 10】

前記第 1 信号検出回路に電氣的に接続される感度切り替え回路をさらに備え、

前記第 1 信号検出回路は、ゲートが前記感度切り替え回路に接続され、前記第 1 トランジスタに対し直列に接続される第 3 トランジスタをさらに備え、

30

前記感度切り替え回路は、前記第 1 トランジスタがオフの状態において検出された信号の大きさに基づいて前記第 3 トランジスタをオンまたはオフする、請求項 9 に記載の撮像装置。

【請求項 11】

前記感度切り替え回路は、前記第 1 トランジスタがオフの状態において検出された信号の大きさと、基準信号の大きさとを比較する比較器を含む、請求項 10 に記載の撮像装置。

【発明の詳細な説明】

【技術分野】

40

【0001】

本開示は、撮像装置に関する。

【背景技術】

【0002】

近年、CCD (Charge Coupled Device) イメージセンサおよび CMOS (Complementary MOS) イメージセンサなどの撮像装置において、広ダイナミックレンジを実現するための提案がなされている。例えば、下記の特許文献 1 は、互いにサイズの異なる高感度セルおよび低感度セルを用いた固体撮像装置を開示している。下記の特許文献 2 は、露光期間が互いに異なるように 2 回の電子シャッタ動作を行うことによって、感度の異なる 2 つの信号を各画素から得る方法を開示している。特許文献 2 に記載の技術では、画素ごとに 2

50

つの信号のいずれか一方を選択することによって、ダイナミックレンジの拡大された画像が形成される。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開2000-125209号公報

【特許文献2】特開2011-040926号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

10

しかしながら、特許文献1に記載の技術では、撮像領域に2種類の撮像セルを形成することが必要である。他方、特許文献2に記載の技術によれば、各撮像セルの構造を共通とできるものの、高感度の信号を取得するための露光期間と、低感度の信号を取得するための露光期間とを分離して設ける必要がある。そのため、高感度および低感度の2つの信号の間において、露光開始のタイミングおよび露光期間の長さを一致させることができず、したがって、画質に劣化が生じるおそれがある。さらに、2つの信号に対応して2回のリセット動作が必要である。

【課題を解決するための手段】

【0005】

本開示の限定的ではないある例示的な実施形態によれば、以下が提供される。

20

【0006】

第1光電変換部と、前記第1光電変換部で発生した電気信号を検出する第1信号検出回路と、を含む第1撮像セルを備え、前記第1信号検出回路は、ソースおよびドレインの一方が前記第1光電変換部に電気的に接続される第1トランジスタと、一端が前記第1トランジスタの前記ソースおよび前記ドレインの他方と電気的に接続され、他端に基準電位が印加される第1容量素子と、ゲートが前記第1光電変換部に電気的に接続される第2トランジスタと、を含み、前記第1撮像セルは、前記第1トランジスタがオフの状態における信号である第1画像信号と、前記第1トランジスタがオンの状態における信号である第2画像信号とを、1フレーム期間内において順次に出力する、撮像装置。

【0007】

30

包括的または具体的な態様は、素子、デバイス、モジュール、システム、集積回路、方法またはコンピュータプログラムで実現されてもよい。また、包括的または具体的な態様は、素子、デバイス、モジュール、システム、集積回路、方法およびコンピュータプログラムの任意の組み合わせによって実現されてもよい。

【0008】

開示された実施形態の追加的な効果および利点は、明細書および図面から明らかになる。効果および/または利点は、明細書および図面に開示の様々な実施形態または特徴によって個々に提供され、これらの1つ以上を得るために全てを必要とはしない。

【発明の効果】

【0009】

40

本開示の実施形態によれば、より簡易な構成でありながら広ダイナミックレンジの撮影が可能な撮像装置が提供される。

【図面の簡単な説明】

【0010】

【図1】図1は、本開示の第1の実施形態による撮像装置の例示的な構成を示すブロック図である。

【図2】図2は、撮像セル10aの例示的な回路構成を示す模式的な回路図である。

【図3】図3は、第1の実施形態における信号読み出し動作の典型例を説明するためのタイミングチャートである。

【図4】図4は、第1の実施形態による撮像装置の変形例における回路構成を示す図であ

50

る。

【図 5】図 5 は、本開示の第 2 の実施形態による撮像装置の例示的な構成を示すブロック図である。

【図 6】図 6 は、図 5 に示す撮像セル 10 c の例示的な回路構成を示す模式的な回路図である。

【図 7】図 7 は、感度切り替えレジスタ 90 の回路構成の典型例を示す図である。

【図 8】図 8 は、露光による電荷蓄積ノード F D の電圧の変化に応じた撮像セル 10 c における感度の切り替えを説明するための図である。

【図 9】図 9 は、露光による電荷蓄積ノード F D の電圧の変化に応じた撮像セル 10 c における感度の切り替えを説明するための図である。

10

【図 10】図 10 は、第 2 の実施形態における信号読み出し動作の典型例を説明するためのタイミングチャートである。

【図 11】図 11 は、第 0 行第 0 列の撮像セル 10 c が有する感度切り替えトランジスタ 36 のゲートに印加される電圧 $B S_{00}$ の変化および第 0 行第 1 列の撮像セル 10 c が有する感度切り替えトランジスタ 36 のゲートに印加される電圧 $B S_{01}$ の変化の一例を示すタイミングチャートである。

【図 12】図 12 は、第 2 の実施形態による撮像装置の変形例を示す模式的な回路図である。

【図 13】図 13 は、撮像セルの変形例を示す模式的な回路図である。

【図 14】図 14 は、撮像セルの他の変形例を示す模式的な回路図である。

20

【図 15】図 15 は、撮像セルのさらに他の変形例を示す模式的な回路図である。

【図 16】図 16 は、本開示の実施形態による撮像装置を有するカメラシステムの構成例を示すブロック図である。

【発明を実施するための形態】

【0011】

本開示の一態様の概要は以下のとおりである。

【0012】

[項目 1]

第 1 光電変換部と、第 1 光電変換部で発生した電気信号を検出する第 1 信号検出回路と、を含む第 1 撮像セルを備え、

30

第 1 信号検出回路は、ソースおよびドレインの一方が第 1 光電変換部に電氣的に接続される第 1 トランジスタと、一端が第 1 トランジスタのソースおよびドレインの他方と電氣的に接続され、他端に基準電位が印加される第 1 容量素子と、ゲートが第 1 光電変換部に電氣的に接続される第 2 トランジスタと、を含み、

第 1 撮像セルは、第 1 トランジスタがオフの状態における信号である第 1 画像信号と、第 1 トランジスタがオンの状態における信号である第 2 画像信号とを、1 フレーム期間内において順次に出力する、撮像装置。

【0013】

項目 1 の構成によれば、1 フレーム期間における各撮像セルへの露光が 1 回でありながら、各撮像セルから、第 1 画像信号と第 2 画像信号とを個別に取得することができる。各撮像セルにおける第 1 画像信号の取得のための露光期間と第 2 画像信号の取得のための露光期間とが共通であるので、画質の劣化の発生が抑制された広ダイナミックレンジ画像の形成を行い得る。

40

【0014】

[項目 2]

それぞれが、第 1 光電変換部と、第 1 光電変換部で発生した電気信号を検出する第 1 信号検出回路と、を含む複数の第 1 撮像セルを備え、

第 1 信号検出回路は、ソースおよびドレインの一方が第 1 光電変換部に電氣的に接続される第 1 トランジスタと、一端が第 1 トランジスタのソースおよびドレインの他方と電氣的に接続され、他端に基準電位が印加される第 1 容量素子と、ゲートが第 1 光電変換部に

50

接続される第 2 トランジスタと、を含み、

1 フレーム期間内において、複数の第 1 撮像セルのうちの一部は、第 1 トランジスタがオフの状態における信号である第 1 画像信号を出力し、一部以外の 1 以上の第 1 撮像セルは、一部からの第 1 画像信号の出力時に、第 1 トランジスタがオンの状態における信号である第 2 画像信号を出力する、撮像装置。

【 0 0 1 5 】

項目 2 の構成によれば、1 フレーム期間において、各撮像セルから第 1 画像信号および第 2 画像信号のいずれかを選択的に読み出すので、より高速な動作が可能である。また、第 1 画像信号を取得するための露光期間と、第 2 画像信号を取得するための露光期間との間でその長さを一致させ得る。

10

【 0 0 1 6 】

[項目 3]

第 2 光電変換部と、第 2 光電変換部で発生した電気信号を検出する第 2 信号検出回路と、を含む第 2 撮像セルをさらに備え、

第 2 信号検出回路は、一端が第 2 光電変換部に電氣的に接続され、他端に基準電位が印加される第 3 容量素子と、ゲートが第 2 光電変換部に電氣的に接続される第 3 トランジスタと、を含む、項目 1 に記載の撮像装置。

【 0 0 1 7 】

[項目 4]

第 1 信号検出回路は、一端が第 1 光電変換部に電氣的に接続され、他端が第 1 トランジスタのソースおよびドレインの他方に電氣的に接続される第 2 容量素子を含み、

20

第 2 容量素子の容量値は、第 1 容量素子の容量値よりも小さい、項目 1 から 3 のいずれかに記載の撮像装置。

【 0 0 1 8 】

項目 4 の構成によれば、より効果的なノイズキャンセルを行い得る。

【 0 0 1 9 】

[項目 5]

第 1 光電変換部で発生した電気信号を負帰還させる帰還経路を形成する第 1 フィードバック回路をさらに備える、項目 1 から 4 のいずれかに記載の撮像装置。

30

【 0 0 2 0 】

項目 5 の構成によれば、 $k T C$ ノイズを低減することが可能である。

【 0 0 2 1 】

[項目 6]

第 1 トランジスタのソースおよびドレインの一方は、第 1 光電変換部との接続を有し、第 1 フィードバック回路は、第 1 光電変換部で発生した電気信号を第 1 トランジスタのソースおよびドレインの他方に負帰還させる、項目 5 に記載の撮像装置。

【 0 0 2 2 】

項目 6 の構成によれば、項目 4 の構成と同様に、 $k T C$ ノイズ低減の効果が得られる。

【 0 0 2 3 】

[項目 7]

40

第 2 光電変換部と、第 2 光電変換部で発生した電気信号を検出する第 2 信号検出回路とを含む第 2 撮像セルと、

第 2 光電変換部で発生した電気信号を負帰還させる帰還経路を形成する第 2 フィードバック回路と、をさらに備え、

第 2 信号検出回路は、一端が第 2 光電変換部に電氣的に接続され、他端に基準電位が印加される第 3 容量素子と、ゲートが第 2 光電変換部に接続される第 3 トランジスタと、を含む、項目 5 または 6 に記載の撮像装置。

【 0 0 2 4 】

項目 7 の構成によれば、より広いダイナミックレンジに対応可能な撮像装置を提供し得

50

る。

【 0 0 2 5 】

[項 目 8]

第 2 信号検出回路は、第 2 光電変換部と、第 3 容量素子の一端との間に接続されたトランジスタを含まない、項目 7 に記載の撮像装置。

【 0 0 2 6 】

[項 目 9]

第 1 光電変換部と、第 1 光電変換部で発生した電気信号を検出する第 1 信号検出回路と、を含む第 1 撮像セルを備え、

第 1 信号検出回路は、ソースおよびドレインの一方が第 1 光電変換部に電氣的に接続される第 1 トランジスタと、一端が第 1 トランジスタのソースおよびドレインの他方と電氣的に接続され、他端に基準電位が印加させる第 1 容量素子と、ゲートが第 1 光電変換部に接続される第 2 トランジスタと、を含み、

1 フレーム期間内において、第 1 撮像セルは、第 1 トランジスタがオフの状態における信号である第 1 画像信号および第 1 トランジスタがオフの状態における信号である第 2 画像信号のいずれか一方を、第 1 光電変換部で発生した電気信号の大きさに基づいて選択的に出力する、撮像装置。

【 0 0 2 7 】

[項 目 1 0]

第 1 信号検出回路に電氣的に接続される感度切り替え回路をさらに備え、

第 1 信号検出回路は、ゲートが感度切り替え回路に接続され、第 1 トランジスタに対し直列に接続される第 3 トランジスタをさらに備え、

感度切り替え回路は、第 1 トランジスタがオフの状態において検出された信号の大きさに基づいて第 3 トランジスタをオンまたはオフする、項目 9 に記載の撮像装置。

【 0 0 2 8 】

[項 目 1 1]

感度切り替え回路は、第 1 トランジスタがオフの状態において検出された信号の大きさと、基準信号の大きさとを比較する比較器を含む、項目 1 0 に記載の撮像装置。

【 0 0 2 9 】

以下、図面を参照しながら、本開示の実施形態を詳細に説明する。なお、以下で説明する実施形態は、いずれも包括的または具体的な例を示す。以下の実施形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。本明細書において説明される種々の態様は、矛盾が生じない限り互いに組み合わせることが可能である。また、以下の実施形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。以下の説明において、実質的に同じ機能を有する構成要素は共通の参照符号で示し、説明を省略することがある。

【 0 0 3 0 】

(第 1 の実施形態)

図 1 は、本開示の第 1 の実施形態による撮像装置の例示的な構成を示す。図 1 に示す撮像装置 1 0 0 A は、複数の撮像セル 1 0 a を含む画素アレイ P A と、周辺回路とを有する。撮像セル 1 0 a は、例えば半導体基板に 2 次元に配列されることにより、撮像領域を形成する。この例では、撮像セル 1 0 a が、m 行 n 列のマトリクス状に配置されている。

【 0 0 3 1 】

図示する例において、各撮像セル 1 0 a の中心は、正方格子の格子点上に位置している。もちろん、撮像セル 1 0 a の配置は、図示する例に限定されず、例えば、各中心が、三角格子、六角格子などの格子点上に位置するように複数の撮像セル 1 0 a を配置してもよい。複数の撮像セル 1 0 a は、1 次元に配列されてもよい。つまり、撮像セル 1 0 a の配置は、m 行 1 列または 1 行 n 列であり得る。この場合、撮像装置 1 0 0 A をラインセンサとして利用することができる。

10

20

30

40

50

【 0 0 3 2 】

図 1 に例示する構成において、周辺回路は、行走査回路 8 0、列回路 8 2、信号処理回路 8 4、出力回路 8 6 および制御回路 8 8 を含んでいる。周辺回路は、画素アレイ P A が形成される半導体基板上に配置されていてもよいし、その一部が他の基板上に配置されていてもよい。

【 0 0 3 3 】

行走査回路 8 0 は、リセット制御線 R_i およびフィードバック制御線 F_i との接続を有する。リセット制御線 R_i およびフィードバック制御線 F_i は、画素アレイ P A の各行に対応して設けられている。すなわち、複数の撮像セル 1 0 a のうち、第 i 行に属する、1 以上の撮像セル 1 0 a は、リセット制御線 R_i およびフィードバック制御線 F_i に接続されている。ここでは、 $i = 0 \sim m - 1$ であり、 m は 1 以上の整数である。

10

【 0 0 3 4 】

行走査回路 8 0 は、図 1 において不図示のアドレス制御線との接続を有する。アドレス制御線もリセット制御線 R_i およびフィードバック制御線 F_i と同様に、画素アレイ P A の各行に対応して設けられ、第 i 行に属する、1 以上の撮像セル 1 0 a に接続される。行走査回路 8 0 は、アドレス制御線に所定の電圧を印加することにより、撮像セル 1 0 a を行単位で選択し、信号電圧の読み出し、および、後述するリセット動作を行う。行走査回路 8 0 は、垂直走査回路とも呼ばれる。

【 0 0 3 5 】

列回路 8 2 は、画素アレイ P A の各列に対応して設けられた出力信号線 S_j との接続を有する。ここでは、 $j = 0 \sim n - 1$ であり、 n は 1 以上の整数である。複数の撮像セル 1 0 a のうち、第 j 列に属する、1 以上の撮像セル 1 0 a は、出力信号線 S_j に接続されており、行走査回路 8 0 によって行単位で選択された撮像セル 1 0 a からの出力信号は、出力信号線 S_j を介して列回路 8 2 に読み出される。列回路 8 2 は、撮像セル 1 0 a から読み出された出力信号に対し、相関二重サンプリングに代表される雑音抑圧信号処理、アナログ - デジタル変換 (A D 変換) などを行う。

20

【 0 0 3 6 】

信号処理回路 8 4 は、撮像セル 1 0 a から取得された画像信号に各種の処理を施す。本明細書において、「画像信号」は、出力信号線 S_j を介して読み出される信号のうち、画像の形成に用いられる出力信号を指す。後に詳しく説明するように、第 1 の実施形態では、高感度の状態とされた撮像セル 1 0 a からの画像信号 (以下、「高感度信号」と呼ぶことがある。) の読み出しと、低感度の状態とされた撮像セル 1 0 a からの画像信号 (以下、「低感度信号」と呼ぶことがある。) の読み出しとが実行される。信号処理回路 8 4 は、これらの高感度信号および低感度信号に基づき、広ダイナミックレンジ画像を形成する。信号処理回路 8 4 の出力は、出力回路 8 6 を介して撮像装置 1 0 0 A の外部に読み出される。

30

【 0 0 3 7 】

制御回路 8 8 は、撮像装置 1 0 0 A の例えば外部から与えられる指令データ、クロックなどを受け取り、撮像装置 1 0 0 A 全体を制御する。制御回路 8 8 は、典型的にはタイミングジェネレータを有し、行走査回路 8 0、列回路 8 2 などに駆動信号を供給する。

40

【 0 0 3 8 】

図 2 は、撮像セル 1 0 a の例示的な回路構成を示す。図 2 は、画素アレイ P A の第 i 行に属する、第 j 列の撮像セル 1 0 a を取り出して示している。図 2 に示すように、撮像セル 1 0 a は、光電変換部 1 1 と、光電変換部 1 1 で発生した電気信号を検出する信号検出回路 S C とを有する。

【 0 0 3 9 】

信号検出回路 S C は、第 1 容量素子 2 1、リセットトランジスタ 2 4 および信号検出トランジスタ 2 6 を有する。この例では、信号検出回路 S C は、アドレストランジスタ 2 8 を含んでいる。典型的には、リセットトランジスタ 2 4、信号検出トランジスタ 2 6 およびアドレストランジスタ 2 8 は、半導体基板上に形成された電界効果トランジスタ (F E T

50

）である。以下では、特に断りの無い限り、トランジスタとしてNチャンネルMOSを用いる例を説明する。なお、半導体基板は、その全体が半導体である基板に限定されず、撮像領域が形成される側の表面に半導体層が設けられた絶縁基板などであってもよい。

【0040】

光電変換部11は、光の入射を受けて、照度に応じた信号を生成する。ここでは、光電変換部11として、画素電極11xおよび対向電極11zの間に光電変換層11yが挟まれた構造を例示する。この場合、典型的には、上述のリセットトランジスタ24などが形成される半導体基板上に層間絶縁層が設けられ、この層間絶縁層上に、光電変換部11が配置される。つまり、撮像装置100Aは、半導体基板の上部に光電変換層を有するいわゆる積層型の撮像装置であり得る。以下では、撮像装置100Aが積層型の撮像装置である例を説明する。もちろん、光電変換部11は、半導体基板に形成されたフォトダイオードなどであってもよい。その場合には、光電変換部11と、後述する電荷蓄積ノードFDとの間に転送トランジスタを設けてもよい。光電変換部11で発生した電荷が転送トランジスタを介して電荷蓄積ノードFDに転送された後は、以下の各実施形態で説明する動作を適用できる。

10

【0041】

光電変換部11において、画素電極11xは、上述のリセットトランジスタ24などを覆う層間絶縁層上に配置される。画素電極11xは、撮像セル10aごとに設けられる。典型的には、各撮像セル10aの画素電極11xは、隣接する他の撮像セル10aの画素電極11xとの間で空間的に分離されることにより、他の撮像セル10aの画素電極11xから電氣的に分離される。画素電極11xは、アルミニウム、銅などの金属、金属窒化物、または、不純物がドーピングされることにより導電性が付与されたポリシリコンなどから形成される。

20

【0042】

光電変換層11yは、有機材料またはアモルファスシリコンなどの無機材料から形成され、光電変換により、正および負の電荷（正孔・電子対）を生成する。典型的には、光電変換層11yは、複数の撮像セル10aにわたって形成される。光電変換層11yは、有機材料から構成される層と無機材料から構成される層とを含んでもよい。

【0043】

光電変換層11yを介して画素電極11xに対向する対向電極11zは、ITOなどの透明な導電性材料から形成される電極であり、光電変換層11yの2つの主面のうち、光が入射する側に配置される。典型的には、対向電極11zは、光電変換層11yと同様に複数の撮像セル10aにわたって形成される。

30

【0044】

撮像装置100Aの動作時、対向電極11zには所定の電圧Vpが印加される。複数の撮像セル10aにわたって対向電極11zを形成することにより、複数の撮像セル10aに一括して電圧Vpを印加することができる。電圧Vpとして、いくつかの撮像セル10aからなる画素ブロックごとに、異なる電圧を供給しても構わない。画素ブロックごとに異なる電圧を供給することにより、画素ブロックごとに感度を異ならせることができる。電圧Vpは、行走査回路80（図1参照）から供給されてもよいし、その他の電源回路から供給されてもよい。

40

【0045】

対向電極11zへの電圧Vpの印加により、光電変換層11yに生成された正孔および電子のうちの一方を画素電極11xによって収集することができる。信号電荷として正孔を利用する場合であれば、画素電極11xよりも対向電極11zの電位を高くすればよい。信号電荷として正孔を利用する場合、例えば、電圧Vpとして10V程度の電圧が対向電極11zに印加される。以下では、信号電荷として正孔を例示する。信号電荷として電子を利用してもよい。

【0046】

光電変換部11および信号検出回路SCは、層間絶縁層内に設けられた配線層によって

50

電氣的に接続される。図 2 に示すように、ここでは、画素電極 11x と、信号検出トランジスタ 26 のゲートとが接続されている。画素電極 11x によって収集された信号電荷は、画素電極 11x および信号検出トランジスタ 26 のゲートの間のノードである電荷蓄積ノード（「フローティングディフュージョンノード」とも呼ばれる）FD に蓄積される。したがって、信号検出トランジスタ 26 のゲートには、電荷蓄積ノード FD に蓄積された信号電荷の量に応じた電圧が印加される。

【0047】

信号検出トランジスタ 26 のソースは、アドレストランジスタ 28 を介して、出力信号線 S_j に接続されている。出力信号線 S_j は、上述の列回路 82（図 1 参照）などから構成される定電流源 CC_j との接続を有する。信号検出トランジスタ 26 のドレインは、電源配線（ソースフォロア電源）との接続を有する。信号検出トランジスタ 26 と、出力信号線 S_j に接続された定電流源 CC_j とによって、ソースフォロア回路が形成される。撮像装置 100A の動作時、信号検出トランジスタ 26 は、ドレインに電源電圧 VDD（例えば 3.3V 程度）の供給を受けることにより、ゲートに印加された電圧を増幅する。換言すれば、信号検出トランジスタ 26 は、光電変換部 11 によって生成された信号を増幅する。

10

【0048】

信号検出トランジスタ 26 によって増幅された電圧は、アドレストランジスタ 28 を介して信号電圧として選択的に読み出される。図示するように、アドレストランジスタ 28 のゲートは、画素アレイ PA の行ごとに設けられるアドレス制御線 A_i に接続される。アドレス制御線 A_i は、典型的には、行走査回路 80（図 1 参照）に接続されており、行走査回路 80 は、アドレス制御線 A_i に印加する電圧 AD の制御により、アドレストランジスタ 28 のオンおよびオフを制御することができる。

20

【0049】

上述したように、信号検出回路 SC は、第 1 容量素子 21 およびリセットトランジスタ 24 を有する。リセットトランジスタ 24 のソースおよびドレインのうちの一方（典型的にはドレイン）は、電荷蓄積ノード FD に接続されており、ソースおよびドレインのうちの他方は、第 1 容量素子 21 の一方の電極に接続されている。以下では、説明の便宜のため、リセットトランジスタ 24 と第 1 容量素子 21 との間のノードを「リセットドレインノード RD」と呼ぶことがある。

30

【0050】

第 1 容量素子 21 の他方の電極には、撮像装置 100A の動作時、基準電位 VR（例えば 0V）が印加される。基準電位 VR は、行走査回路 80（図 1 参照）によって印加されてもよいし、その他の電源回路によって印加されてもよい。

【0051】

第 1 容量素子 21 は、比較的大きな容量値 C1 を有する。第 1 容量素子 21 は、MIS（metal-insulator-semiconductor）構造を有していてもよいし、MIM（metal-insulator-metal）構造を有していてもよい。MIM 構造を採用することにより、より大きな容量値を得やすい。なお、本明細書において、「容量素子（capacitor）」は、電極の間に絶縁膜などの誘電体が挟まれた構造を意味する。本明細書における「電極」は、金属から形成された電極に限定されず、ポリシリコン層などを広く含むように解釈される。本明細書における「電極」は、半導体基板の一部であり得る。

40

【0052】

図 2 に例示する構成において、信号検出回路 SC は、リセットトランジスタ 24 に並列に接続された第 2 容量素子 22 をさらに含んでいる。なお、露光の回数を 1 回としながら低感度信号および高感度信号を個別に取得するという観点からは、第 2 容量素子 22 は、必須ではない。ただし、リセットトランジスタ 24 に並列に第 2 容量素子 22 を接続することにより、後述するノイズキャンセルの効果を向上させ得るので、ノイズ低減の観点からは、信号検出回路 SC が第 2 容量素子 22 を有する方が有利である。

【0053】

50

第2容量素子22の容量値C2は、第1容量素子21の容量値C1よりも小さい。容量値C2は、典型的には、容量値C1と比較して十分に小さい。第1容量素子21の容量値C1に対する、第2容量素子22の容量値C2の比($C2/C1$)は、例えば、 $1/10$ 程度であり得る。第2容量素子22の構造は、MIS構造およびMIM構造のいずれであってもよい。第1容量素子21の構造と第2容量素子22の構造とが一致している必要もない。

【0054】

リセットトランジスタ24のゲートは、行走査回路80に接続されたりセット制御線 R_i に接続されている。したがって、行走査回路80は、リセット制御線 R_i に印加する電圧RSTの制御により、リセット制御線 R_i との接続を有する撮像セル10aのリセットトランジスタ24におけるオンおよびオフを切り替えることができる。リセットトランジスタ24をオフとすることにより、撮像セル10a内において、第1容量素子21および第2容量素子22が直列に接続された容量回路を電荷蓄積ノードFDと基準電位VRとの間に形成することができる。後述するように、第1の実施形態では、1フレーム期間において、リセットトランジスタ24がオフの状態での信号の読み出し、および、リセットトランジスタ24がオンの状態での信号の読み出しを実行する。これにより、高感度信号および低感度信号を順次を取得することが可能である。なお、本明細書において、「順次に」とは、同時でないことを意味する。

【0055】

この例では、撮像装置100Aは、フィードバック回路FCを有している。フィードバック回路FCは、出力信号線 S_j に対応して画素アレイPAの例ごとに設けられた反転増幅器32 $_j$ を含む。反転増幅器32 $_j$ は、上述した周辺回路の一部であり得る。

【0056】

図示するように、反転増幅器32 $_j$ の反転入力端子は、第j列に属する1以上の撮像セル10aとの接続を有する出力信号線 S_j に接続される。一方、非反転入力端子は、撮像装置100Aの動作時、所定の電圧(例えば1Vまたは1V近傍の正電圧)Vrefの供給を受ける。この電圧Vrefは、リセットにおける基準電圧として利用される。反転増幅器32 $_j$ の出力端子は、フィードバック線 L_j に接続される。

【0057】

図示する例において、撮像セル10aは、ソースおよびドレインの一方がリセットドレインノードRDに接続されたフィードバックトランジスタ34を有する。フィードバック線 L_j は、フィードバックトランジスタ34のソースおよびドレインの他方に接続される。図示するように、フィードバックトランジスタ34のゲートは、行走査回路80に接続されたフィードバック制御線 F_i との接続を有する。したがって、行走査回路80は、フィードバック制御線 F_i に印加する電圧FBの制御により、フィードバックトランジスタ34におけるオンおよびオフを切り替えることができる。フィードバック制御線 F_i に印加される電圧FBは、ハイレベルおよびローレベルの電圧に限定されず、傾斜電圧(ramp voltage)を含み得る。「傾斜電圧」は、時間の経過に伴って概ね増加または概ね減少する波形を有する電圧を広く含む。「傾斜電圧」は、直線状に増加または減少する電圧に限定されず、階段状の波形を有する電圧、振動を伴いながら増加または減少するような波形を有する電圧などであってもよい。

【0058】

フィードバックトランジスタ34およびアドレストランジスタ28をオンとすることにより、光電変換部11で発生した電気信号を負帰還させる帰還経路を形成することができる。すなわち、フィードバック回路FCは、光電変換部11で発生した電気信号を、リセットトランジスタ24のソースおよびドレインのうち、電荷蓄積ノードFDに接続されていない側に負帰還させる回路であるといえる。フィードバックトランジスタ34および反転増幅器32 $_j$ は、フィードバック回路FCにおける帰還経路の一部を構成する。反転増幅器32 $_j$ をフィードバックアンプと呼んでもよい。

【0059】

10

20

30

40

50

帰還経路の形成により、後述するノイズキャンセルを実行することが可能である。この例では、信号検出回路 S C の出力を負帰還させるフィードバック回路 F C は、フィードバックトランジスタ 3 4、第 1 容量素子 2 1 および第 2 容量素子 2 2 を有する帯域制御回路 4 0 をその一部に含む。ノイズキャンセルにおいて、第 1 容量素子 2 1 およびフィードバックトランジスタ 3 4 は、R C フィルタ回路として機能する。なお、帰還経路の形成は、出力信号線 S_j との接続を有する 1 以上の撮像セル 1 0 a のうちの 1 つに対して順次に行われる。換言すれば、ノイズキャンセルの実行は、行単位である。

【 0 0 6 0 】

(第 1 の実施形態における信号読み出し動作)

図 3 は、第 1 の実施形態における信号読み出し動作の典型例を説明するためのタイミングチャートである。図 3 中、R S T p s は、画素アレイ P A の各行におけるリセットの開始のタイミングを指定する電圧パルスを示す。A D_i、R S T_i および F B_i は、それぞれ、第 i 行のアドレス制御線 A_i、リセット制御線 R_i およびフィードバック制御線 F_i に印加される電圧の変化を示す。以下において説明する動作は、行単位で露光および信号の読み出しを行ういわゆるローリングシャッタを適用した例である。図 3 中、網掛けの矩形 H R、L R および R R は、それぞれ、高感度信号、低感度信号およびリセット信号の読み出しの期間を示している。両矢印 N R C は、信号の取得後のリセットおよびノイズキャンセルのための期間を示す。リセットおよびノイズキャンセルの詳細は、後述する。

【 0 0 6 1 】

ここでは、第 0 行に注目する。露光および信号の読み出しに先立ち、まず、後述するリセット動作により、電荷蓄積ノード F D の電荷をリセットする。このとき、後述のノイズキャンセルを実行することによって、リセットにおいて発生した k T C ノイズを低減する。リセットおよびノイズキャンセルの後、露光を開始する。第 0 行の露光期間において、A D₀、R S T₀ および F B₀ は、いずれもローレベルである。すなわち、第 0 行に属する撮像セル 1 0 a のアドレストランジスタ 2 8、リセットトランジスタ 2 4 およびフィードバックトランジスタ 3 4 は、いずれもオフの状態である。なお、図が複雑となることを避けるため、図 3 には、露光前のリセットおよびノイズキャンセル、および、その後の露光期間は示されていない。

【 0 0 6 2 】

露光により、電荷蓄積ノード F D を含む、信号電荷の蓄積領域（以下、「電荷蓄積領域」と呼ぶことがある）に、照度に応じた信号電荷（ここでは正孔）が蓄積される。露光期間の終了後、行走査回路 8 0 は、A D₀ をハイレベルに変更することにより、アドレストランジスタ 2 8 をオンする。アドレストランジスタ 2 8 がオンすることにより、信号検出トランジスタ 2 6 を介して、蓄積された電荷量に応じた信号が出力信号線 S_j に読み出される。

【 0 0 6 3 】

この例では、まず、リセットトランジスタ 2 4 がオフの状態での信号の読み出しが実行される。リセットトランジスタ 2 4 がオフのとき、光電変換部 1 1 と基準電位との間に、第 1 容量素子 2 1 および第 2 容量素子 2 2 が直列に接続された容量回路が形成される。電荷蓄積ノード F D の寄生容量の容量値を C f d とすれば、リセットトランジスタ 2 4 がオフの状態における、電荷蓄積領域全体の容量値は、 $(C f d + (C 1 C 2)) / (C 1 + C 2)$ と表される。上述したように、第 2 容量素子 2 2 の容量値 C 2 は、典型的には、第 1 容量素子 2 1 の容量値 C 1 と比較して十分に小さい。したがって、リセットトランジスタ 2 4 がオフの状態における、信号電荷の蓄積領域全体の容量値は、おおよそ $(C f d + C 2)$ である。

【 0 0 6 4 】

第 1 の実施形態においては、リセットトランジスタ 2 4 がオフの状態で信号検出トランジスタ 2 6 を介して取得される画像信号が、上述の高感度信号に相当する。なお、画像信号の読み出し期間は、列回路 8 2（図 1 参照）による A D 変換のための期間を含み得る。高感度信号に対応する画像データ（第 1 の画像データ）は、バッファメモリに一旦保存さ

10

20

30

40

50

れる。バッファメモリは、例えば、上述の列回路 8 2 内または信号処理回路 8 4 内に配置される。

【0065】

第 1 の実施形態では、リセットトランジスタ 2 4 がオフの状態での画像信号の読み出し後、リセットトランジスタ 2 4 がオンの状態での画像信号の読み出しをさらに実行する。リセットトランジスタ 2 4 がオフの状態での画像信号の読み出し後、行走査回路 8 0 は、 RST_0 をハイレベルに変更し、リセットトランジスタ 2 4 をオンとする。リセットトランジスタ 2 4 がオンとされることにより、第 1 容量素子 2 1 がリセットトランジスタ 2 4 を介して光電変換部 1 1 に接続される。第 1 容量素子 2 1 がリセットトランジスタ 2 4 を介して光電変換部 1 1 に接続されることにより、電荷蓄積領域全体の容量値が $(Cfd + C2)$ から $(Cfd + C1)$ に増大する。

10

【0066】

リセットトランジスタ 2 4 をオンとした後、画像信号が読み出される。このとき、信号検出トランジスタ 2 6 を介して取得される画像信号が、上述の低感度信号に相当する。図 2 を参照すればわかるように、上述の高感度信号の読み出しは、電荷蓄積ノード FD からの信号電荷自体の取り出しを伴わない非破壊の読み出しである。なお、信号電荷は、高感度信号の読み出しの間においても蓄積されるが、画像信号の読み出しに必要な時間は、露光期間の全体に対して十分に短い。そのため、高感度信号と低感度信号との間で、露光期間の長さは、同じであるといつてよい。したがって、高感度信号の読み出し時と、低感度信号の読み出し時との間で、電荷蓄積領域全体に蓄積されている電荷量にほとんど変化はない。

20

【0067】

ここでは、低感度信号の読み出し時における電荷蓄積領域全体の容量値が、高感度信号の読み出し時と比較して増大している。そのため、信号検出トランジスタ 2 6 のゲート電圧が低下し、同じ電荷蓄積量でありながら、出力される信号レベルが低下する。つまり、撮像セル 1 0 a の感度を低下させた状態での撮影と同様の状態が実現する。例えば、 $(Cfd + C2) : (Cfd + C1) = 1 : 10$ とすれば、リセットトランジスタ 2 4 がオフの状態（高感度の状態に相当）とリセットトランジスタ 2 4 がオンの状態（低感度の状態に相当）との間で、10 : 1 の感度比を実現し得る。

30

【0068】

リセットトランジスタ 2 4 がオンの状態での低感度信号の読み出し後、再度リセットおよびノイズキャンセルを実行する。この例では、 RST_0 および FB_0 をハイレベルに変更することによってリセットトランジスタ 2 4 およびフィードバックトランジスタ 3 4 をオンとし、その後、リセットトランジスタ 2 4 をオフとすることによって、リセットが実行されている。第 1 の実施形態では、リセットトランジスタ 2 4 は、撮像セル 1 0 a から高感度信号および低感度信号のいずれを出力するかを切り替える機能と、電荷蓄積ノード FD のリセットを開始する機能とを有するといえる。

40

【0069】

また、この例では、リセットトランジスタ 2 4 のオフに続けて、電圧 FB_0 をハイレベルからローレベルまで低下させることによって、ノイズキャンセルが実行されている。リセットおよびノイズキャンセルの実行後、出力信号線 S_j の電圧を読み出すことにより、リセット信号を取得する。リセット信号の読み出し期間は、 AD 変換のための期間を含み得る。リセット信号は、列回路 8 2（図 1 参照）による相関二重サンプリングに利用される。相関二重サンプリングは、信号処理回路 8 4 によって実行されてもよい。

【0070】

図 3 に示すように、上述の一連の動作が行単位で実行される。最終行におけるリセット信号の読み出しの終了により、1 フレーム期間が終了する。本明細書において、「1 フレーム期間」は、最初の行（ここでは第 0 行）における高感度信号または低感度信号の読み出しから、最終行（ここでは第 $(m - 1)$ 行）におけるリセット信号の読み出しの終了までの期間として定義される。

50

【 0 0 7 1 】

なお、図 3 に示す例では、低感度信号の読み出し後、リセットトランジスタ 2 4 を一旦オフとしてから再度オンとしている。すなわち、ここでは、1 フレーム期間において、撮像セル 1 0 a の各々におけるリセットトランジスタ 2 4 のオンが 2 回（オフが 2 回といってもよい。）であるような制御が実行されている。このように、撮像セル 1 0 a の各々におけるリセットトランジスタ 2 4 を、1 フレーム期間において少なくとも 2 回オンまたはオフさせるような制御が実行されてもよい。あるいは、低感度信号の読み出し後、リセットトランジスタ 2 4 をオフとせず、フィードバックトランジスタ 3 4 をオンすることによってリセットを開始してもよい。リセットトランジスタ 2 4 およびフィードバックトランジスタ 3 4 におけるオンおよびオフは、例えば上述の制御回路 8 8（図 1 参照）の制御に基づいて実行される。

10

【 0 0 7 2 】

高感度信号に対応する画像データ（第 1 の画像データ）と、低感度信号に対応する画像データ（第 2 の画像データ）とを合成することにより、白飛びおよび黒潰れの抑制された画像（広ダイナミックレンジ画像）を形成することが可能である。このような画像の形成は、「ハイダイナミックレンジ合成」と呼ばれる。ハイダイナミックレンジ合成の具体的な方法としては、公知の方法を適用可能である。第 1 の画像データおよび第 2 の画像データの合成は、例えば信号処理回路 8 4 によって実行される。なお、第 1 の画像データと、第 2 の画像データとの合成は、行単位で実行されてもよいし、フレーム単位で実行されてもよい。行単位での合成を実行すれば、高感度信号の読み出しと低感度信号の読み出しとの間の時間差を、1 H 期間（1 行の走査に要する時間）分の長さに抑制できる。

20

【 0 0 7 3 】

このように、第 1 の実施形態では、各撮像セル 1 0 a の各々は、1 フレーム期間において高感度信号および低感度信号を順次に出力する。上述の説明から明らかなように、第 1 の実施形態によれば、1 フレーム期間における各撮像セル 1 0 a への露光が 1 回でありながら、各撮像セル 1 0 a から、高感度信号と低感度信号とを個別に取得することができる。換言すれば、高感度信号の取得および低感度信号の取得のそれぞれのために合計 2 回の露光期間を設定する必要がない。したがって、広ダイナミックレンジ画像における画質の劣化の発生が抑制される。また、動作の高速化が可能である。高感度信号および低感度信号の取得のたびにリセット動作を行う必要もない。

30

【 0 0 7 4 】

さらに、同じ行に属する撮像セル 1 0 a の各々に着目すると、高感度信号の取得のための露光期間の開始のタイミングおよび低感度信号の取得のための露光期間の開始のタイミングは、一致しており、かつ、これらの露光期間の長さは、ほぼ同じである。したがって、第 1 の実施形態によれば、高感度信号に対応する画像データと低感度信号に対応する画像データとの間における同時性を確保し得る。

【 0 0 7 5 】

（リセットおよびノイズキャンセル）

ここで、図 2 および図 3 を参照しながら、リセットおよびノイズキャンセルにおける動作の詳細を説明する。上述したように、リセットトランジスタ 2 4 およびフィードバックトランジスタ 3 4 をオンとすることにより、リセットが開始される。図 2 からわかるように、リセットトランジスタ 2 4 およびフィードバックトランジスタ 3 4 をオンとすることにより、電荷蓄積ノード F D とフィードバック線 L_j とがリセットトランジスタ 2 4 およびフィードバックトランジスタ 3 4 を介して接続され、光電変換部 1 1 の信号をフィードバック（ここでは負帰還）させる帰還経路が形成される。フィードバックトランジスタ 3 4 は、帰還経路を形成するか否かを切り替える機能を有する。帰還経路の形成は、出力信号線 S_j に接続された撮像セル 1 0 a のうち、アドレス制御線 A_i の電圧 $A D_i$ がハイレベルとされることにより選択された行の撮像セル 1 0 a に対して実行される。

40

【 0 0 7 6 】

電荷蓄積ノード F D とフィードバック線 L_j とが電氣的に接続されることにより、出力

50

信号線 S_j の電圧が、反転増幅器 32_j の非反転入力端子に印加された電圧 V_{ref} に収束する。電圧 V_{ref} としては、電源電圧（例えば 3.3 V）および接地（0 V）の範囲内の任意の大きさの電圧を用い得る。

【0077】

次に、リセットトランジスタ 24 をオフとする。リセットトランジスタ 24 をオフとすることにより kTC ノイズが発生する。したがって、リセット後における電荷蓄積ノード FD の電圧に、 kTC ノイズが加わる。

【0078】

図 2 を参照すればわかるように、フィードバックトランジスタ 34 がオンである間は、電荷蓄積ノード FD 、信号検出トランジスタ 26、フィードバックトランジスタ 34 および第 2 容量素子 22 をその経路に含む帰還経路が形成された状態が継続している。帰還経路が形成されている時（フィードバックトランジスタ 34 がオフではない時といってもよい）、フィードバックトランジスタ 34 が出力する信号は、第 2 容量素子 22 と電荷蓄積ノード FD の寄生容量とによって形成される減衰回路で減衰される。このときの減衰率 B は、 $B = C_2 / (C_2 + C_{fd})$ と表される。そのため、フィードバック回路 FC の利得を A とすれば、リセットトランジスタ 24 をオフとすることによって生じた kTC ノイズは、 $1 / (1 + A \times B)$ 倍に抑制される。

【0079】

この例では、リセットトランジスタ 24 をオフとする直前（ノイズキャンセル開始の直前）における出力信号線 S_j の電圧は、反転増幅器 32_j の非反転入力端子に印加された電圧 V_{ref} にほぼ等しい。このように、ノイズキャンセル開始時における出力信号線 S_j の電圧をノイズキャンセル後の目標電圧 V_{ref} に近づけておくことにより、比較的短い時間で kTC ノイズをキャンセルすることができる。

【0080】

ここでは、リセットトランジスタ 24 をオフとした直後におけるフィードバック制御線 F_i の電圧レベルは、ハイレベルである。したがって、リセットトランジスタ 24 をオフとした直後におけるフィードバックトランジスタ 34 の動作帯域が比較的広帯域である。フィードバックトランジスタ 34 の動作帯域が広いと、ノイズを高速に抑制することが可能である。

【0081】

さらにここでは、リセットトランジスタ 24 をオフとした後、フィードバック制御線 F_i の電圧レベルをハイレベルからローレベルまで徐々に低下させている。フィードバックトランジスタ 34 のしきい値電圧を跨ぐように、フィードバック制御線 F_i の電位をハイレベルからローレベルに向けて徐々に低下させると、フィードバックトランジスタ 34 は、オン状態からオフ状態に徐々に変化する。このとき、フィードバック制御線 F_i に印加されている電圧 F_{Bi} の低下に伴って、フィードバックトランジスタ 34 の抵抗が増加する。フィードバックトランジスタ 34 の抵抗が増加すると、フィードバックトランジスタ 34 の動作帯域が狭くなり、帰還する信号の周波数領域が狭くなる。フィードバックトランジスタ 34 の動作帯域を信号検出トランジスタ 26 の動作帯域よりも十分に低い帯域とすることにより、ノイズ抑制効果を向上させることができる。

【0082】

フィードバック制御線 F_i に印加されている電圧 F_{Bi} がローレベルに達すると、フィードバックトランジスタ 34 がオフとなる。つまり、帰還経路の形成が解消される。フィードバックトランジスタ 34 の動作帯域が、信号検出トランジスタ 26 の動作帯域よりも十分に低い帯域であると、フィードバックトランジスタ 34 で発生する熱ノイズは、フィードバック回路 FC により、 $1 / (1 + A \times B)^{1/2}$ 倍に抑制される。フィードバックトランジスタ 34 の動作帯域が信号検出トランジスタ 26 の動作帯域よりも低い状態でフィードバックトランジスタ 34 をオフとすることにより、電荷蓄積ノード FD に残存する kTC ノイズを低減することが可能である。

【0083】

10

20

30

40

50

このように、フィードバック回路 F C を設けることにより、k T C ノイズを低減することができる。したがって、ノイズの影響が抑制された広ダイナミックレンジ画像を得ることができる。また、第 1 容量素子 2 1 を、感度の異なる状態に対応した 2 つの信号（高感度信号および低感度信号）の取得だけでなく、ノイズキャンセルにも有効に利用することができる。なお、当業者であれば容易に理解されるように、第 2 容量素子 2 2 を省略した回路構成によっても、高感度信号と低感度信号との間の切り替え自体は可能である。ただし、十分に小さな容量値を有する第 2 容量素子 2 2 を用いることにより、減衰率 B としてより大きな値が得られるので、より効果的にノイズをキャンセルし得る。

【 0 0 8 4 】

（第 1 の実施形態の変形例）

10

図 4 は、第 1 の実施形態による撮像装置の変形例を示す。図 4 に示す撮像装置 1 0 0 B と、図 1 ~ 図 3 を参照して説明した撮像装置 1 0 0 A の相違点は、撮像装置 1 0 0 B が、撮像セル 1 0 a に加えて、撮像セル 1 0 a よりも感度の低い第 2 の撮像セル 1 0 b を有する点である。以下に説明するように、撮像セル 1 0 a および撮像セル 1 0 b を用いることにより、よりダイナミックレンジの広いシーンの撮影が容易になる。以下では、撮像セル 1 0 b を低感度セル 1 0 b と呼ぶ。

【 0 0 8 5 】

図 4 に例示する構成では、撮像セル 1 0 a および低感度セル 1 0 b が行方向に沿って隣接している。本明細書において、行方向は、行が延びる方向を意味し、列方向は、列が延びる方向を意味する。つまり、例えば図 1 において、紙面における垂直方向が列方向であり、紙面における水平方向が行方向である。この例では、同一の行において隣接する撮像セル 1 0 a および低感度セル 1 0 b が、セル対 1 0 P を構成している。複数のセル対 1 0 P が例えば半導体基板にマトリクス状に配列されることにより、撮像装置 1 0 0 B における撮像領域が形成される。図 4 は、撮像装置 1 0 0 B の画素アレイ P A の第 i 行に属するセル対 1 0 P のうちの 1 つである第 j 列のセル対 1 0 P における回路構成の典型例を示している。なお、撮像セル 1 0 a および低感度セル 1 0 b を列方向に沿って隣接するように配置することにより、セル対 1 0 P を形成してもよい。

20

【 0 0 8 6 】

低感度セル 1 0 b は、概略的には、上述した撮像セル 1 0 a に似た構成を有する。図 4 に示すように、低感度セル 1 0 b は、光電変換部 1 2 b と、光電変換部 1 2 b で発生した電気信号を検出する信号検出回路 S C b とを有する。

30

【 0 0 8 7 】

信号検出回路 S C b は、光電変換部 1 2 b および基準電位 V R の間に接続された第 3 容量素子 2 3 b と、信号検出トランジスタ 2 6 b とを有する。図 4 に示す例では、信号検出回路 S C b は、アドレストランジスタ 2 8 b をさらに含んでいる。アドレストランジスタ 2 8 b は、信号検出トランジスタ 2 6 b のソースまたはドレインの一方（ここではソース）と、列回路 8 2（図 1 参照）に接続された出力信号線 S b_j との間に接続されている。

【 0 0 8 8 】

光電変換部 1 2 b は、撮像セル 1 0 a における光電変換部 1 1 と同様の構成を有し得る。ここでは、光電変換部 1 2 b として、光電変換部 1 1 と同様に、画素電極 1 2 x および対向電極 1 2 z の間に光電変換層 1 2 y が挟まれた構造を例示する。

40

【 0 0 8 9 】

画素電極 1 2 x は、典型的には、信号検出トランジスタ 2 6 b、アドレストランジスタ 2 8 b などを覆う層間絶縁層上に配置される。画素電極 1 2 x は、空間的に分離されることにより、隣接する他の画素電極 1 1 x および画素電極 1 2 x から電氣的に分離されている。他方、典型的には、低感度セル 1 0 b における光電変換層 1 2 y および撮像セル 1 0 a における光電変換層 1 1 y のそれぞれは、連続する単一の光電変換層の一部である。また、典型的には、低感度セル 1 0 b における対向電極 1 2 z および撮像セル 1 0 a における対向電極 1 1 z のそれぞれは、連続する単一の電極の一部である。

【 0 0 9 0 】

50

撮像装置 100B の動作時、低感度セル 10b における対向電極 12z には、撮像セル 10a における対向電極 11z と同様に、所定の電圧 V_p が印加される。対向電極 12z に所定の電圧 V_p を印加することにより、光電変換層 12y において発生した正および負の電荷のうちの一方を画素電極 12x によって収集することができる。電圧 V_p として、いくつかのセル対 10P からなる画素ブロックごとに、異なる電圧を供給してもよい。

【0091】

図 4 に示すように、画素電極 12x は、信号検出トランジスタ 26b のゲートとの接続を有する。画素電極 12x および信号検出トランジスタ 26b のゲートの間のノードである電荷蓄積ノード FD b は、信号電荷が蓄積される電荷蓄積領域の少なくとも一部を構成する。したがって、信号検出トランジスタ 26b のゲートには、電荷蓄積ノード FD b に蓄積された信号電荷の量に応じた電圧が印加される。

10

【0092】

図 4 に示すように、低感度セル 10b は、一方の電極が電荷蓄積ノード FD b に接続された第 3 容量素子 23b を有する。第 3 容量素子 23b は、撮像セル 10a における第 1 容量素子 21 と同様に、比較的大きな容量値 C_3 を有する。典型的には、第 3 容量素子 23b の容量値 C_3 は、第 1 容量素子 21 の容量値 C_1 と同等かそれ以上である。この例では、光電変換部 12b と第 3 容量素子 23b との間には、トランジスタは接続されていない。

【0093】

容量値 C_3 の具体的な値は、低感度セル 10b が、リセットトランジスタ 24 がオンとされた状態、換言すれば、低感度状態にある撮像セル 10a よりも低い感度を有するように設定される。後述するように、撮像装置 100B では、リセットトランジスタ 24 がオフとされた状態の撮像セル 10a、リセットトランジスタ 24 がオンとされた状態の撮像セル 10a および低感度セル 10b を、それぞれ、最も感度の高いセル、中程度の感度のセルおよび最も感度の低いセルとして利用する。広ダイナミックレンジ画像のある画素における輝度値は、これらのセルから取得される、互いに感度の異なる 3 つの画像信号から選択された 1 つに基づいて決定される。

20

【0094】

信号検出トランジスタ 26b のソースまたはドレインのうち、アドレストランジスタ 28b に接続されていない側（ここではドレイン）は、電源配線（ソースフォロア電源）に接続されており、撮像装置 100B の動作時に電源電圧 V_{DD} の供給を受ける。信号検出トランジスタ 26b と、出力信号線 S_{b_j} に接続された定電流源 CC_{b_j} とによって、ソースフォロア回路が形成される。すなわち、信号検出トランジスタ 26b は、光電変換部 12b によって生成された信号を増幅する。

30

【0095】

アドレストランジスタ 28b をオンとすることにより、信号検出トランジスタ 26b によって増幅された信号を、定電流源 CC_{b_j} との接続を有する出力信号線 S_{b_j} に読み出すことができる。図示するように、アドレストランジスタ 28b のゲートには、アドレス制御線 A_{b_i} が接続されている。アドレス制御線 A_{b_i} は、典型的には、行走査回路 80（図 1 参照）に接続される。アドレス制御線 A_{b_i} に印加する電圧 AD_b を制御することにより、低感度セル 10b を行単位で選択して信号を読み出すことができる。アドレス制御線 A_{b_i} は、撮像セル 10a のアドレストランジスタ 28 のゲートに接続されたアドレス制御線 A_i と共通の信号線であり得る。

40

【0096】

図 4 に例示する構成において、撮像装置 100B は、光電変換部 12b で発生した電気信号を負帰還させる帰還経路を形成するフィードバック回路 FC b を有する。図示するように、フィードバック回路 FC b は、反転入力端子が出力信号線 S_{b_j} に接続され、出力端子がフィードバック線 L_{b_j} に接続された反転増幅器 32b_j を含む。フィードバック線 L_{b_j} と電荷蓄積ノード FD b との間には、フィードバックトランジスタ 34b が接続される。

50

【0097】

フィードバックトランジスタ34bのゲートは、フィードバック制御線Fb_iに接続されている。フィードバック制御線Fb_iに印加する電圧FBbを制御してフィードバックトランジスタ34bをオンとすることにより、フィードバックトランジスタ34bおよび反転増幅器32b_jをその経路の一部に含む帰還経路を形成することができる。フィードバック制御線Fb_iは、撮像セル10aのフィードバックトランジスタ34のゲートに接続されたフィードバック制御線F_iと共通の信号線であり得る。

【0098】

低感度セル10bのリセットおよびノイズキャンセルにおけるフィードバック制御線Fb_iの電位の制御は、図3を参照して説明した、撮像セル10aのリセットおよびノイズキャンセルにおけるフィードバック制御線F_iの電位の制御とほぼ同様であり得る。低感度セル10bにおけるリセットは、フィードバックトランジスタ34bをオンすることによって開始する。例えば、ハイレベルからローレベルに向かって低下するようにフィードバック制御線Fb_iの電位を制御することにより、フィードバックトランジスタ34bのオフに伴って発生するkTCノイズを縮小することが可能である。なお、低感度セル10bの感度は、低感度状態にある撮像セル10aよりもさらに低くされているので、低感度セル10bにおけるkTCノイズの影響は、撮像セル10aにおけるkTCノイズの影響よりも小さい。したがって、低感度セル10bでは、撮像セル10aよりも強力なノイズキャンセルを行う必要性は低い。ある態様では、フィードバック回路FCbは、省略され得る。

【0099】

低感度セル10bにおける信号の読み出しのタイミングは、図3を参照して説明した、撮像セル10aにおける信号の読み出しのタイミングとほぼ同様であり得る。ただし、1フレーム期間における各低感度セル10bからの画像信号の読み出しは、1回である。低感度セル10bの感度は、低感度状態にある撮像セル10aよりもさらに低くされているので、説明の便宜のため、以下では、低感度セル10bから得られる画像信号を超低感度信号と呼ぶ。

【0100】

撮像装置100Bでは、撮像セル10aおよび低感度セル10bのそれぞれに対する1回の露光で、高感度信号、低感度信号および超低感度信号の3つの信号を取得可能である。すなわち、撮像セルの種類が2つでありながら、高感度、低感度、より低感度の3つのセルを配置したときと同様の効果が得られる。高感度信号、低感度信号および超低感度信号を利用してハイダイナミックレンジ合成を実行することにより、より広いワイドダイナミックレンジを有するシーンを撮影した場合であっても、白飛びおよび黒潰れの抑制された画像を形成し得る。

【0101】

例えば、低感度セル10bにおける電荷蓄積ノードFDbの寄生容量の容量値を、撮像セル10aにおける電荷蓄積ノードFDの寄生容量のCfdに等しいとし、 $C_3 = C_1 = C_s$ であるとする。この場合、低感度セル10bにおける電荷蓄積領域全体の容量値($C_{fd} + C_s$)は、リセットトランジスタ24のオン時における撮像セル10aの電荷蓄積領域全体の容量値($C_{fd} + C_s$)に等しい。ここで、低感度セル10bの光電変換部12bの画素電極12xの面積と、撮像セル10aの光電変換部11の画素電極11xの面積との間の比が1:10であったとすると、低感度セル10bと、リセットトランジスタ24のオン時の撮像セル10aとの間の感度比は、およそ1:10である。ここで、撮像セル10aにおいて、リセットトランジスタ24のオン時における電荷蓄積領域全体の容量値($C_{fd} + C_s$)と、オフ時における電荷蓄積領域全体の容量値($C_{fd} + C_2$)との比が10:1であったとすれば、リセットトランジスタ24のオン時の撮像セル10aと、オフ時の撮像セル10aとの間の感度比は、およそ1:10である。結果として、このとき、低感度セル10b、リセットトランジスタ24のオン時の撮像セル10aおよびリセットトランジスタ24のオフ時の撮像セル10aの間で1:10:100の感度比が

得られる。したがって、低感度セル 10b を用いない場合よりもさらに広いダイナミックレンジを実現できる。なお、撮像装置 100B の動作時に、低感度セル 10b における対向電極 12z と撮像セル 10a における対向電極 11z との間に互いに異なる電圧を供給することにより、低感度セル 10b と撮像セル 10a との間に感度差を与えてもよい。

【0102】

図 4 に例示する構成では、撮像装置 100B がフィードバック回路 FCB を有するので、超低感度信号への kTC ノイズの影響を低減し得る。さらに、撮像装置 100B では、超低感度の画像データが低感度セル 10b によって取得され、高感度の画像データおよび低感度の画像データが、より強力なノイズキャンセルを実行可能な撮像セル 10a によって取得されるので、効果的に低ノイズ広ダイナミックレンジ画像の形成が可能である。

10

【0103】

(第 2 の実施形態)

図 5 は、本開示の第 2 の実施形態による撮像装置の例示的な構成を示す。図 5 に示す撮像装置 100C と、図 1 に示す撮像装置 100A との主な相異点は、撮像装置 100C における画素アレイ PA が、感度切り替えレジスタ 90 に接続された複数の撮像セル 10c を含む点である。この例では、感度切り替えレジスタ 90 が、列回路 82B 内に配置されている。

【0104】

複数の撮像セル 10c のうち、第 i 行に属する、1 以上の撮像セル 10c は、図 1 に示す撮像セル 10a と同様に、画素アレイ PA の各行に対応して設けられたリセット制御線 R_i およびフィードバック制御線 F_i に接続されている。複数の撮像セル 10c のうち、第 j 列に属する、1 以上の撮像セル 10c は、図 1 に示す撮像セル 10a と同様に、画素アレイ PA の各列に対応して設けられた出力信号線 S_j に接続されている。ここでは、第 j 列に属する、1 以上の撮像セル 10c は、さらに、画素アレイ PA の各列に対応して設けられた感度切り替え線 B_j にも接続されている。図示するように、感度切り替え線 B_j は、列回路 82B に接続されている。

20

【0105】

後に詳しく説明するように、第 2 の実施形態では、感度切り替え線 B_j の電圧レベルを変更することにより、対応する撮像セル 10c から、高感度信号および低感度信号のいずれを読み出すかを切り替える。感度切り替え線 B_j の電圧レベルは、出力信号線 S_j を介して読み出される電圧と参照電圧との比較によって決定される。換言すれば、各撮像セル 10c からの画像信号の読み出し時における感度が、露光によって蓄積された信号電荷量に応じて動的に変更される。1 フレーム期間において各撮像セル 10c から読み出される画像信号は、高感度信号および低感度信号のいずれか一方であり、したがって、同一の行に属する撮像セル 10c において、高感度信号と低感度信号との間で露光期間の長さを揃えることができる。また、1 フレーム期間において、各撮像セル 10c からは高感度信号および低感度信号のいずれか一方が選択的に読み出されるので、1 フレーム分の高感度の画像データおよび 1 フレーム分の低感度の画像データの間の合成処理が基本的に不要である。

30

【0106】

図 6 は、撮像セル 10c の例示的な回路構成を示す。概略的には、撮像セル 10c は、図 2 を参照して説明した撮像セル 10a と同様の構成を有する。すなわち、撮像セル 10c は、光電変換部 11 と、光電変換部 11 で発生した電気信号を検出する信号検出回路 SCC とを有している。ただし、撮像セル 10c における信号検出回路 SCC は、リセットドレインノード RD に感度切り替えトランジスタ 36 を含んでいる。

40

【0107】

感度切り替えトランジスタ 36 は、リセットトランジスタ 24 のソースおよびドレインのうち光電変換部 11 に接続されていない側と、第 1 容量素子 21 の電極のうち撮像装置 100C の動作時に基準電位が印加されない側の電極との間に接続される。感度切り替えトランジスタ 36 のゲートには、対応する感度切り替え線 B_j が接続される。例えば、第

50

0 列に属する撮像セル 1 0 c の感度切り替えトランジスタ 3 6 であれば、そのゲートに感度切り替え線 B_0 が接続される。

【 0 1 0 8 】

既に説明したように、第 1 の実施形態では、リセットトランジスタ 2 4 のゲートに印加する電圧レベルを切り替えることによって、撮像セル 1 0 a から読み出すべき画像信号を高感度信号および低感度信号の間で切り替える。第 1 の実施形態では、高感度信号および低感度信号が順次に読み出される。これに対し、第 2 の実施形態では、感度切り替え線 B_j を介して、感度切り替えトランジスタ 3 6 のゲートに印加する電圧レベルを制御することにより、高感度信号および低感度信号のいずれか一方を選択し、その画像信号を 1 フレーム期間において読み出す。

10

【 0 1 0 9 】

図 7 は、感度切り替えレジスタ 9 0 の回路構成の典型例を示す。図 7 に模式的に示すように、感度切り替えレジスタ 9 0 は、画素アレイ P A の各列に対応して設けられた、比較器 Cmp_j 、レジスタ Rg_j および OR ゲート Gt_j から構成される複数のセットを含む。図 7 においては、 m 個のセットのうち、第 0 列、第 1 列、第 2 列および第 $(m - 1)$ 列に対応する 4 つのセットを代表として示している。説明の便宜のために、図 7 においては、画素アレイ P A に含まれる複数の撮像セル 1 0 c のうち、ある行に属する撮像セル 1 0 c も示されている。

【 0 1 1 0 】

図示するように、感度切り替えレジスタ 9 0 中の各比較器 Cmp_j は、参照電圧線 5 0 に接続されている。参照電圧線 5 0 は、不図示の電圧源との接続を有し、撮像装置 1 0 0 C 動作時に、所定の参照電圧 R E F が印加される。参照電圧 R E F としては、例えば、電荷蓄積ノード F D において電荷のオーバーフローが生じるかどうかの判断の基準となる動作限界電圧を用いることができる。

20

【 0 1 1 1 】

第 j 列の比較器 Cmp_j は、対応する出力信号線 S_j に接続されている。比較器 Cmp_j は、出力信号線 S_j の電圧と参照電圧 R E F とを比較し、対応するレジスタ Rg_j にその結果を返す。比較器 Cmp_j は、例えば、出力信号線 S_j の電圧が参照電圧 R E F を上回っている場合にハイレベルの信号を出力する。

【 0 1 1 2 】

レジスタ Rg_j は、出力信号線 S_j の電圧と参照電圧 R E F との比較結果を一時的に保持する。例えば、出力信号線 S_j の電圧が参照電圧 R E F を上回っている場合に「1」がセットされ、出力信号線 S_j の電圧が参照電圧 R E F を上回っていない場合に「0」がセットされる。なお、図 7 に例示する構成では、各レジスタ Rg_j は、レジスタリセット信号線 5 2 にも接続されている。レジスタリセット信号線 5 2 に所定の信号を供給することにより、各レジスタ Rg_j を初期状態にリセットすることができる。例えば、レジスタリセット信号線 5 2 に印加される電圧 R G r s t をローレベルとすることにより、各レジスタ Rg_j に保持された比較結果を「0」にリセットする。

30

【 0 1 1 3 】

OR ゲート Gt_j は、レジスタ Rg_j に保持された比較結果と、画素アレイ P A の各行におけるリセットの開始のタイミングを指定する電圧パルスを供給するリセット信号線 5 4 の電圧レベルとの論理和を感度切り替え線 B_j に出力する。例えば、図 7 において、レジスタ Rg_0 には「0」が保持されているので、リセット信号線 5 4 の電圧レベルがローレベル時、対応する感度切り替え線 B_0 の電圧レベルがローレベルとなる。感度切り替え線 B_0 の電圧レベルがローレベルであるので、第 0 列に属する 1 以上の撮像セル 1 0 c における、感度切り替えトランジスタ 3 6 がオフとなる。このとき、光電変換部 1 1 および第 1 容量素子 2 1 が第 2 容量素子 2 2 を介して接続され（図 6 参照）、撮像セル 1 0 c が高感度の状態となる。つまり、感度切り替え線 B_j の電圧レベルがローレベルのとき、対応する撮像セル 1 0 c から高感度信号が読み出される。

40

【 0 1 1 4 】

50

他方、レジスタ R_{g_1} には「1」が保持されているので、対応する感度切り替え線 B_1 の電圧レベルは、ハイレベルである。したがって、第1列に属する1以上の撮像セル10cにおける、感度切り替えトランジスタ36がオンとなる。リセットトランジスタ24がオンであると、リセットトランジスタ24および感度切り替えトランジスタ36を介して光電変換部11と第1容量素子21とが接続され（図6参照）、電荷蓄積領域全体の容量値が増大する。したがって、第1列に属する1以上の撮像セル10cから読み出される画像信号は、低感度信号となる。このように、感度切り替え線 B_j の電圧レベルがハイレベルのとき、対応する撮像セル10cから低感度信号が読み出される。

【0115】

図8および図9は、露光による電荷蓄積ノードFDの電圧の変化に応じた撮像セル10cにおける感度の切り替えを説明するための図である。図8および図9は、それぞれ、図7に示す第0列および第1列における、露光時間（信号電荷蓄積の時間）と、電荷蓄積ノードFDの電圧（蓄積された信号電荷量あるいは信号検出トランジスタ26のゲート電圧といってもよい）との間の関係を模式的に示している。図8および図9に示されるグラフの横軸および縦軸は、それぞれ、露光時間 T_a および電荷蓄積ノードFDの電圧 V_{fd} を示す。横軸における T_s および T_e は、露光の開始および終了のタイミングをそれぞれ示し、縦軸における V_{th} は、上述の動作限界電圧を示す。グラフ中の両矢印 $E_x p$ は、露光期間を示す。

【0116】

図8に示すように、第0列の撮像セル10cでは、電荷蓄積ノードFDの電圧 V_{fd} は、露光期間 $E_x p$ の全体において動作限界電圧 V_{th} を下回っている。そのため、対応する感度切り替え線 B_0 の電圧レベルは、ローレベルである。したがって、第0列では、電圧 V_{fd} に応じた画像信号がそのまま出力信号線 S_0 に出力される。換言すれば、撮像セル10cからは、高感度信号が読み出される。他方、第1列の撮像セル10cでは、図9に示すように、露光期間中のある時点以降、電荷蓄積ノードFDの電圧 V_{fd} が動作限界電圧 V_{th} を上回っている。そのため、対応する感度切り替え線 B_1 の電圧レベルがハイレベルとなり、感度切り替えトランジスタ36がオンとなる。

【0117】

リセットトランジスタ24のオン時に感度切り替えトランジスタ36がオンとなることにより、感度切り替えトランジスタ36を介して光電変換部11と第1容量素子21とが接続される。リセットトランジスタ24および感度切り替えトランジスタ36のいずれかがオフであれば、電荷蓄積領域全体の容量値は、 $(C_{fd} + C_2)$ であり、リセットトランジスタ24および感度切り替えトランジスタ36の両方がオンであれば、電荷蓄積領域全体の容量値は、 $(C_{fd} + C_1)$ である。したがって、リセットトランジスタ24のオン時に感度切り替えトランジスタ36がオフからオンとなることによって、電荷蓄積領域全体の容量値が $(C_{fd} + C_2)$ から $(C_{fd} + C_1)$ に増大する。例えば $(C_{fd} + C_2) : (C_{fd} + C_1) = 1 : 10$ であったとすると、感度切り替えトランジスタ36がオンとなることにより、下向きの矢印によって模式的に示すように、電圧 V_{fd} が $(1/10)$ 程度に低下する。すなわち、撮像セル10cからは、低感度信号が読み出される。

【0118】

図10は、第2の実施形態における信号読み出し動作の典型例を説明するためのタイミングチャートである。図10中、 $R_{Grs t}$ は、レジスタリセット信号線52に印加される電圧の変化を示す。 B_{S_i} は、第 i 行に属する撮像セル10cの感度切り替えトランジスタ36のゲートに感度切り替え線 B_j を介して印加される電圧の変化を示す。 A_{D_i} 、 $R_{S T_i}$ および F_{B_i} は、図3と同様に、それぞれ、第 i 行のアドレス制御線 A_i 、リセット制御線 R_i およびフィードバック制御線 F_i に印加される電圧の変化を示す。図10中、網掛けの矩形 $R R$ は、図3と同様に、リセット信号の読み出しの期間を示し、両矢印 $N R C$ は、信号の取得後のリセットおよびノイズキャンセルのための期間を示す。

【0119】

第0行に注目する。露光および信号の読み出しに先立ち、まず、上述したリセットおよ

10

20

30

40

50

びノイズキャンセルを実行する。リセットおよびノイズキャンセルの後、露光を開始する。ここで説明する動作例では、露光前において、初期値として、各列のレジスタ R_{g_j} に「0」がセットされているとする。

【0120】

第0行の露光期間において、 AD_0 、 RST_0 および FB_0 は、いずれもローレベルである。すなわち、第0行に属する撮像セル10aのアドレ스트ランジスタ28、リセットトランジスタ24およびフィードバックトランジスタ34は、いずれもオフの状態である。また、各列のレジスタ R_{g_j} に「0」がセットされているので、各列の感度切り替え線 B_j の電圧レベルは、ローレベルであり、感度切り替えトランジスタ36もオフの状態である。

10

【0121】

露光による電荷蓄積領域への信号電荷の蓄積の終了後、第0行のアドレストランジスタ28をオンとする。これにより、蓄積された電荷量に応じた信号が各列の出力信号線 S_j に読み出される。感度切り替えレジスタ90中の比較器 Cmp_j は、対応する列の出力信号線 S_j の電圧と参照電圧 REF とを比較し、対応するレジスタ R_{g_j} にその結果を返す(図7参照)。この比較により、例えば、第0列のレジスタ R_{g_0} に「0」がセットされ、第1列のレジスタ R_{g_1} に「1」がセットされる。図10中、矢印CPで示す、右下がりの斜線が付された期間は、各出力信号線 S_j の電圧と参照電圧 REF との比較のための期間を表している。

【0122】

出力信号線 S_j の電圧と参照電圧 REF との比較により、画素アレイPAの各列に対応して設けられた感度切り替え線 B_j に印加される電圧が、対応するレジスタ R_{g_j} に保持された値に応じて変化する。この例では、第0列のレジスタ R_{g_0} には「0」がセットされている。そのため、第0行第0列における感度切り替え線 B_0 に印加される電圧は、ローレベルのままである(図10の電圧 BS_0 のグラフにおける下側の破線)。他方、第1列のレジスタ R_{g_1} に「1」がセットされているので、第0行第1列における感度切り替え線 B_1 に印加される電圧は、ハイレベルに切り替わる(図10の電圧 BS_0 のグラフにおける上側の破線)。

20

【0123】

出力信号線 S_j の電圧と参照電圧 REF との比較後、撮像セル10cからの画像信号の読み出しを実行する。図10中、網掛けの矩形SRは、撮像セル10cからの画像信号の読み出し期間を示している。画像信号の読み出しは、 RST_0 がハイレベルに変更された状態、すなわち、リセットトランジスタ24がオンとされた状態で実行される。

30

【0124】

図11は、第0行第0列の撮像セル10cが有する感度切り替えトランジスタ36のゲートに印加される電圧 BS_{00} の変化および第0行第1列の撮像セル10cが有する感度切り替えトランジスタ36のゲートに印加される電圧 BS_{01} の変化の一例を示す。図11中、電圧 BS_{00} および電圧 BS_{01} のグラフは、それぞれ、第0行の選択時における、第0列の感度切り替え線 B_0 に印加される電圧の変化および第1列の感度切り替え線 B_1 に印加される電圧の変化の典型例を示している。

40

【0125】

ここでは、画像信号の読み出し時、感度切り替え線 B_0 に印加されている電圧 BS_{00} が、ローレベルである。したがって、第0行第0列の撮像セル10cについては、感度切り替えトランジスタ36がオフの状態、すなわち、高感度の状態での信号の読み出しが実行される。つまり、第0行第0列の撮像セル10cからは、高感度信号が読み出される。他方、ここでは、画像信号の読み出し時、感度切り替え線 B_{01} にはハイレベルの電圧が印加されている。したがって、第0行第1列の撮像セル10cについては、感度切り替えトランジスタ36がオンの低感度の状態での信号の読み出しが実行される。つまり、低感度信号が読み出される。換言すれば、第0行第0列の撮像セル10cからの高感度信号の読み出し時に、第0行第1列の撮像セル10cは、低感度信号を出力する。このように、第2

50

の実施形態では、同一の行に属する撮像セル 10 c の間であっても、高感度信号および低感度信号のいずれが読み出されるかが列によって異なり得る。

【0126】

画像信号の読み出し後、電圧パルス $RSTps$ の立ち上がり（または立ち下がり）のタイミングで、上述のリセットおよびノイズキャンセルを実行する。図 7 を参照すればわかるように、ここでは、各列の OR ゲート Gt_j は、電圧パルス $RSTps$ を供給するリセット信号線 54 を一方の入力としている。したがって、電圧パルス $RSTps$ がハイレベルとなることにより、レジスタ Rg_j に保持された比較結果によらずに、各列の撮像セル 10 c における感度切り替えトランジスタ 36 をオンとできる。すなわち、リセットの開始時に感度切り替えトランジスタ 36 をオンとして、リセットトランジスタ 24 および感度切り替えトランジスタ 36 を介して、フィードバックトランジスタ 34 の出力を電荷蓄積ノード FD に供給することができる。ノイズキャンセル後、リセット信号を取得する（図 10 に示す期間 RR ）。

【0127】

上述の一連の動作が行単位で実行される。例えば図 11 に示すように、この例では、画像信号の読み出しと、リセット動作との間において、レジスタリセット信号線 52 に印加される電圧 $RGrst$ がハイレベルに切り替えられている。したがって、撮像セル 10 c からの画像信号の読み出し後に、各レジスタ Rg_j を初期状態にリセットすることができる。すなわち、ある行に属する、ある列の撮像セル 10 c の画像信号の読み出し時における感度と、ある行の次の行に属する、その列の撮像セル 10 c の画像信号の読み出し時における感度とは、互いに異なり得る。例えば、第 0 行第 0 列の撮像セル 10 c から高感度信号が読み出され、第 1 行第 0 列の撮像セル 10 c から低感度信号が読み出されることもあり得る。

【0128】

各撮像セル 10 c から得られた画像信号により、最終的な画像が形成される。第 2 の実施形態では、得られる画像に、高感度信号に対応する画素と、低感度信号に対応する画素とが混在した状態となる。例えば、被写体において特に輝度の高い部分が存在していると、その部分に対応する撮像セル 10 c における画像信号の読み出し時の感度が自動的に低下される。すなわち、1 フレーム分の高感度の画像データと 1 フレーム分の低感度の画像データとの合成を行うことなしに、広ダイナミックレンジ画像を形成し得る。したがって、第 2 の実施形態によれば、フレームメモリ、ラインメモリなどのバッファメモリを必要とすることなく、広ダイナミックレンジのシーンの撮影が可能である。必要に応じて、高感度信号に対応する画素と、低感度信号に対応する画素との間で輝度レベルの補正を行ってもよい。撮像装置 100 C においては、読み出された画像信号が高感度信号であるかあるいは低感度信号であるのかを示す情報が各レジスタ Rg_j に格納されているので、行単位での輝度の補正も比較的容易である。

【0129】

このように、第 2 の実施形態では、画像信号の読み出し時における撮像セル 10 c の感度が、レジスタ Rg_j に格納されたデータに応じて列単位で動的に調整される。すなわち、1 フレーム期間において、撮像セル 10 c の各々から、高感度信号および低感度信号のいずれかが照度に応じて選択的に読み出される。第 2 の実施形態では、出力信号線 S_j の電圧と参照電圧 REF との比較が必要ではあるが、各撮像セル 10 c からの、AD 変換を伴う画像信号の読み出しが、1 フレーム期間あたり 1 回であるので、1 フレーム期間に画像信号を 2 回読み出す場合と比較してより高速な動作が可能である。さらに、図 8 ~ 図 11 を参照して説明した動作例から明らかなように、第 2 の実施形態によれば、画素アレイ PA の同一の行において、高感度信号を取得するための露光期間と、低感度信号を取得するための露光期間との間でその長さを一致させることができる。

【0130】

なお、感度切り替えトランジスタ 36 を含む各トランジスタにおけるオンおよびオフが、例えば上述の制御回路 88（図 1 参照）の制御に基づいて実行されてもよい。例えば、

1 フレーム期間において、画素アレイ P A 中の一部の撮像セル 1 0 c における感度切り替えトランジスタ 3 6 をオンとし、残余の撮像セル 1 0 c における感度切り替えトランジスタ 3 6 をオフとするような制御を実行してもよい。

【0131】

(第2の実施形態の変形例)

図12は、第2の実施形態による撮像装置の変形例を示す。図12に示す撮像装置 1 0 0 D は、図4を参照して説明した撮像装置 1 0 0 B と同様に、撮像セル 1 0 c よりも感度の低い第2の撮像セル 1 0 b (低感度セル 1 0 b) を有する。図12に例示する構成では、行方向に沿って隣接する撮像セル 1 0 c および低感度セル 1 0 b が、セル対 1 0 P c を構成している。複数のセル対 1 0 P c が例えば半導体基板にマトリクス状に配列されることにより、撮像装置 1 0 0 D における撮像領域が形成される。

10

【0132】

撮像装置 1 0 0 D では、感度切り替えトランジスタ 3 6 がオフとされた状態の撮像セル 1 0 c と、感度切り替えトランジスタ 3 6 およびリセットトランジスタ 2 4 がオンとされた状態の撮像セル 1 0 c と、低感度セル 1 0 b とを、それぞれ、最も感度の高いセル、中程度の感度のセルおよび最も感度の低いセルとして利用する。1 フレーム期間において、各撮像セル 1 0 c からは、露光時の照度に応じて、高感度信号および低感度信号のいずれか一方が読み出される。他方、各低感度セル 1 0 b からは、超低感度信号が読み出される。

【0133】

20

撮像セル 1 0 c から取得される、高感度信号および低感度信号のいずれか一方と、低感度セル 1 0 b から取得される超低感度信号とに基づいて、広ダイナミックレンジ画像が合成される。図12に例示する構成によれば、1 フレーム期間に各撮像セル 1 0 c から読み出される画像信号が高感度信号および低感度信号のいずれか一方であるので、よりダイナミックレンジの広いシーンの画像データをより高速に取得し得る。

【0134】

(その他の変形例)

図13および図14は、撮像セルの変形例を示す。図13に示す撮像セル 1 0 d は、感度切り替えトランジスタ 3 7 を介して電荷蓄積ノード F D に接続された容量素子 3 9 を含む信号検出回路 S C d を有する。図示するように、容量素子 3 9 は、感度切り替えトランジスタ 3 7 のソースおよびドレインの一方と基準電位 V R との間に接続されている。感度切り替えトランジスタ 3 7 のゲート電圧 $G C_i$ を制御することにより、画像信号読み出し時における撮像セル 1 0 d からの感度を行単位または列単位で切り替えることができる。例えば、感度切り替えトランジスタ 3 7 をオンとすることにより、撮像セル 1 0 d から低感度信号を読み出すことができる。

30

【0135】

図14に示す撮像セル 1 0 e の信号検出回路 S C e のように、電荷蓄積ノード F D と容量素子 3 9 との間にさらに第2の感度切り替えトランジスタ 3 8 を配置してもよい。例えば、感度切り替えトランジスタ 3 8 のゲート電圧 $G L_i$ および感度切り替えトランジスタ 3 7 のゲート電圧 $G C_i$ をそれぞれ行単位および列単位で制御することにより、画像信号読み出し時における撮像セル 1 0 d からの感度の切り替えをより柔軟に行い得る。なお、画素の微細化の観点からは、第1容量素子 2 1 および第2容量素子 2 2 に加えて容量素子 3 9 を別途に設けずに、ノイズキャンセルのための容量素子と感度変調のための容量素子とを兼用する方が有利である。

40

【0136】

なお、本開示は、上記した全ての実施形態を含めて、半導体基板に形成されたフォトダイオードを用いた場合を含む。図15に示す撮像セル 1 0 f は、第1の実施形態の図2において、光電変換部 1 1 としてフォトダイオードを用いた場合の一例である。図15に示す撮像セル 1 0 f が図2に示す撮像セル 1 0 a と異なる点は、フォトダイオード 1 1 と電荷蓄積ノード F D との間に転送トランジスタ 6 0 を備えている点と、フィードバック回路

50

F Cおよび第2容量素子C 2を備えていない点である。また、図15に示す撮像セル10fでは、トランジスタ61のソースおよびドレインのうち第1容量素子21に接続されていない方には所定のリセット電圧が印加される。

【0137】

撮像セル10fにおいて、転送トランジスタ60のゲートに電圧パルスが供給されると、フォトダイオード11に蓄積された電荷は、転送トランジスタ60を介して電荷蓄積ノードFDに転送される。転送された後の動作は、フィードバックに関する動作を除いて第1の実施形態において説明したものと基本的に同じである。

【0138】

図16は、本開示の実施形態による撮像装置を有するカメラシステムの構成例を示す。図16に示すカメラシステム200は、レンズ光学系201と、撮像装置100と、カメラ信号処理部202と、システムコントローラ203とを有する。撮像装置100としては、上述の撮像装置100A~100Dのいずれも適用可能である。

【0139】

レンズ光学系201は、例えばオートフォーカス用レンズ、ズーム用レンズおよび絞りを含んでいる。レンズ光学系201は、撮像装置100の撮像面に光を集光する。カメラ信号処理部202は、撮像装置100からの出力信号を処理する信号処理回路として機能する。カメラ信号処理部202は、例えばガンマ補正、色補間処理、空間補間処理、およびオートホワイトバランスなどの処理を実行し、画像データ（または信号）を出力する。カメラ信号処理部202は、例えばDSP（Digital Signal Processor）などによって実現され得る。システムコントローラ203は、カメラシステム200の全体を制御する。システムコントローラ203は、例えばマイクロコンピュータによって実現され得る。撮像装置100として上述した実施形態を適用することにより、各撮像セルに対して露光期間を1回としながら、感度の異なる画像信号を取得することができ、広ダイナミックレンジを有するシーンをより容易に撮影し得る。

【0140】

なお、上述のリセットトランジスタ24、信号検出トランジスタ26、26b、アドレストランジスタ28、28b、フィードバックトランジスタ34、34bおよび感度切り替えトランジスタ36~38の各々は、NチャンネルMOSであってもよいし、PチャンネルMOSであってもよい。これらの全てがNチャンネルMOSまたはPチャンネルMOSのいずれかに統一されている必要もない。トランジスタとして、FETのほか、バイポーラトランジスタも用い得る。

【産業上の利用可能性】

【0141】

本開示の撮像装置は、例えばイメージセンサ、デジタルカメラなどに有用である。本開示の撮像装置は、医療用カメラ、ロボット用カメラ、セキュリティカメラ、車両に搭載されて使用されるカメラなどに用いることができる。

【符号の説明】

【0142】

セル対 10P、10Pc
 撮像セル 10a~10e
 光電変換部 11、12b
 21 第1容量素子
 22 第2容量素子
 23b 第3容量素子
 24 リセットトランジスタ
 26、26b 信号検出トランジスタ
 28、28b アドレストランジスタ
 32j、32bj 反転増幅器
 34、34b フィードバックトランジスタ

10

20

30


40

50


3 6 ~ 3 8	感度切り替えトランジスタ
8 0	行走査回路
8 2、8 2 B	列回路
8 4	信号処理回路
9 0	感度切り替えレジスタ
1 0 0、1 0 0 A ~ 1 0 0 D	撮像装置
2 0 0	カメラシステム
A _i 、A b _i	第 i 行のアドレス制御線
B _j	第 j 列の感度切り替え線
C m p _j	第 j 列の比較器
F C、F C b	フィードバック回路
F D、F D b	電荷蓄積ノード
F _i 、F b _i	第 i 行のフィードバック制御線
R g _j	第 j 列のレジスタ
R _i	第 i 行のリセット制御線
S C、S C b ~ S C e	信号検出回路
S _j 、S b _j	出力信号線

10


【 図 1 】




【 図 2 】




【図 3】




【図 4】




【図 5】




【図 6】




【 図 8 】




【 ㊦ 1 0 】




【図 1 1】




【図 1 2】




【図 1 3】



【図 1 4】



【 図 1 6 】



フロントページの続き

(74)代理人 100184985

弁理士 田中 悠

(74)代理人 100202197

弁理士 村瀬 成康

(72)発明者 金原 旭成

大阪府門真市大字門真 1 0 0 6 番地 パナソニック株式会社内

(72)発明者 村上 雅史

大阪府門真市大字門真 1 0 0 6 番地 パナソニック株式会社内

(72)発明者 山田 隆善

大阪府門真市大字門真 1 0 0 6 番地 パナソニック株式会社内

(72)発明者 西村 佳壽子

大阪府門真市大字門真 1 0 0 6 番地 パナソニック株式会社内

(72)発明者 三宅 康夫

大阪府門真市大字門真 1 0 0 6 番地 パナソニック株式会社内

F ターム(参考) 4M118 AA02 AB01 BA07 BA14 CA02 CA14 CA22 CB06 CB14 CB20

DB09 DD04 FA06 FA08 FB16 FB23 GD03 HA21 HA25

5C024 AX01 CX43 GX03 GX07 GX16 GX18 GY31 HX12 HX18 HX29

HX35 HX40 HX47 HX50 JX41