

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第4302493号  
(P4302493)

(45) 発行日 平成21年7月29日(2009.7.29)

(24) 登録日 平成21年5月1日(2009.5.1)

(51) Int.Cl. F 1  
G06F 12/14 (2006.01) G06F 12/14 510A

請求項の数 18 外国語出願 (全 95 頁)

(21) 出願番号	特願2003-386040 (P2003-386040)	(73) 特許権者	594154428 エイアールエム リミテッド
(22) 出願日	平成15年11月17日(2003.11.17)		イギリス国 シービー1 9エヌジェイ
(65) 公開番号	特開2004-171563 (P2004-171563A)		ケンブリッジ, チェリー ヒントン, フル
(43) 公開日	平成16年6月17日(2004.6.17)		バーン ロード 110
審査請求日	平成17年12月8日(2005.12.8)	(74) 代理人	100066692 弁理士 浅村 皓
(31) 優先権主張番号	0226886.0	(74) 代理人	100072040 弁理士 浅村 肇
(32) 優先日	平成14年11月18日(2002.11.18)	(74) 代理人	100094673 弁理士 林 拓三
(33) 優先権主張国	英国 (GB)	(74) 代理人	100091339 弁理士 清水 邦明
(31) 優先権主張番号	0303446.9		
(32) 優先日	平成15年2月14日(2003.2.14)		
(33) 優先権主張国	英国 (GB)		

最終頁に続く

(54) 【発明の名称】 データ処理装置内のメモリへアクセスするための技術

(57) 【特許請求の範囲】

【請求項1】

安全ドメインおよび非安全ドメインを有し、前記非安全ドメインでアクセスできない安全データに前記安全ドメインで複数デバイスがアクセスするデータ処理装置において、  
デバイスバスと、

前記デバイスバスに結合され、

それぞれが前記非安全ドメインにおける1つのモードである少なくとも1つの非安全モードと、前記安全ドメインにおける1つのモードである少なくとも1つの安全モードとを含む複数のモードで少なくとも1つの前記デバイスが作動できるようになっている、前記安全ドメインまたは前記非安全ドメインのいずれかに関するメモリアクセスリクエストを発生するようになっている複数のデバイスと、

前記デバイスバスに結合されており、前記複数のデバイスが必要とするデータを記憶するようになっているメモリとを備え、該メモリが安全データを記憶するための安全メモリと非安全データを記憶するための非安全メモリとを備え、

前記メモリ内のデータのあるアイテムへのアクセスが必要となったときに、それぞれのデバイスが前記デバイスバスにメモリアクセスリクエストを発生するようになっており、前記メモリアクセスリクエストが前記安全ドメインに係るか、または前記非安全ドメインに係るかのいずれかを識別するドメイン信号を、前記デバイスによって発生されるメモリアクセスリクエストが含み、そして前記ドメイン信号が前記メモリアクセスリクエストで定義された前記アクセスを始めてよいかを決定するために使用される、データ処

理装置。

【請求項 2】

前記少なくとも 1 つの前記デバイスに対して、前記複数のモードが前記安全ドメインと非安全ドメインで反復される請求項 1 記載のデータ処理装置。

【請求項 3】

前記複数のデバイスが前記ドメイン信号を前記デバイスバスに出力するための所定のピンを有する、請求項 1 記載のデータ処理装置。

【請求項 4】

前記非安全ドメインでは、前記少なくとも 1 つの前記デバイスが非安全オペレーティングシステムの制御により作動でき、前記安全ドメインでは前記少なくとも 1 つの前記デバイスが安全オペレーティングシステムの制御により作動できる、請求項 1 記載のデータ処理装置。

10

【請求項 5】

前記デバイスバスに結合されたパーティションチェックロジックを更に備え、前記デバイスの 1 つが発生した前記メモリアクセスリクエストが前記非安全ドメインに関するものであるときは、前記メモリアクセスリクエストが前記安全メモリへのアクセスを求めているかどうかを検出するように、前記パーティションチェックロジックが作動でき、かかる検出がされたときに、前記メモリアクセスリクエストが指定するアクセスを防止するようになっている、請求項 1 記載のデータ処理装置。

【請求項 6】

前記パーティションチェックロジックが前記安全ドメインにおいて所定の安全モードで作動するときに、前記デバイスの 1 つによって管理される、請求項 5 記載のデータ処理装置。

20

【請求項 7】

前記デバイスバスに発生されるメモリアクセスリクエストの間を仲裁するように、前記デバイスバスに結合されたアービタ内に前記パーティションチェックロジックが設けられている、請求項 5 記載のデータ処理装置。

【請求項 8】

前記少なくとも 1 つの前記デバイスがプロセッサを内蔵するチップであり、このチップが更にメモリ管理ユニットを含み、前記プロセッサがメモリアクセスリクエストを発生すると、前記メモリ管理ユニットが前記デバイスバスへの前記メモリアクセスリクエストの発生を制御するための 1 つ以上の所定のアクセス制御機能を実行するようになっている、請求項 1 記載のデータ処理装置。

30

【請求項 9】

前記チップが、  
システムバスを介して前記プロセッサに結合された別のメモリを更に含み、前記プロセッサが必要とするデータを前記別のメモリが記憶するように作動でき、この別のメモリが安全データを記憶するための別の安全メモリと、非安全データを記憶するための別の非安全メモリとを備え、更に前記デバイスバスに結合された別のパーティションチェックロジックを更に備え、前記デバイスが発生した前記メモリアクセスリクエストが前記非安全ドメインに関するものであるときはいつも、前記メモリアクセスリクエストが前記安全メモリまたは前記別の安全メモリへのアクセスを求めていることを検出するよう前記別のパーティションチェックロジックが作動でき、かかる検出がされたときに、前記メモリアクセスリクエストが指定するアクセスを防止するようになっている、請求項 8 記載のデータ処理装置。

40

【請求項 10】

安全ドメインおよび非安全ドメインを有し、前記非安全ドメインでアクセスできない安全データに前記安全ドメインで複数のデバイスアクセスするデータ処理装置において、デバイスバスと、前記デバイスバスに結合され、それぞれが前記非安全ドメインにおける 1 つのモードである少なくとも 1 つの非安全モ

50

ードと、前記安全ドメインにおける1つのモードである少なくとも1つの安全モードとを含む複数のモードで少なくとも1つの前記デバイスが作動できるようになっている、前記安全ドメインまたは前記非安全ドメインのいずれかに関するメモリアクセスリクエストを発生するようになっている複数のデバイスと、

前記デバイスバスに結合されており、前記複数のデバイスが必要とするデータを記憶するようになっているメモリとを備え、該メモリが安全データを記憶するための安全メモリと非安全データを記憶するための非安全メモリとを備えた、データ処理装置におけるメモリにアクセスする方法において、

(i) 前記メモリ内のデータのアイテムへのアクセスが必要となったときに、任意の前記デバイスから前記デバイスバスに前記メモリアクセスリクエストを発生する工程と、

(ii) 前記メモリアクセスリクエストが前記安全ドメインに関するものか、または非安全ドメインに関するものかのいずれかを識別するドメイン信号を前記メモリアクセスリクエスト内に含ませる工程と、そして

(iii) 前記ドメイン信号が前記メモリアクセスリクエストで定義された前記アクセスを始めてよいかを決定するために使用される工程とを備えたデータ処理装置内のメモリへアクセスする方法。

【請求項11】

前記少なくとも1つの前記デバイスに対して、前記複数のモードが前記安全ドメインと非安全ドメインで反復される、請求項10記載の方法。

【請求項12】

前記複数のデバイスが前記ドメイン信号を前記デバイスバスに出力するための所定のピンを有する、請求項10記載の方法。

【請求項13】

前記非安全ドメインでは、前記少なくとも1つの前記デバイスが非安全オペレーティングシステムの制御により作動でき、前記安全ドメインでは前記少なくとも1つの前記デバイスが安全オペレーティングシステムの制御により作動できる、請求項10記載の方法。

【請求項14】

(iii) 1つの前記デバイスによって発生された前記メモリアクセスリクエストが前記非安全ドメインに関するものであるときはいつも、前記メモリアクセスリクエストが前記安全メモリへのアクセスを求めているかどうかを検出するように、デバイスバスに結合されたパーティションチェックロジックを使用する工程と、

(iv) かかる検出時に、前記メモリアクセスリクエストが指定するアクセスを防止する工程とを更に備えた、請求項10記載の方法。

【請求項15】

前記パーティションチェックロジックが前記安全ドメインにおいて所定の安全モードで作動するときに、1つの前記デバイスによって管理される、請求項14記載の方法。

【請求項16】

前記デバイスバスに発生されるメモリアクセスリクエストの間を仲裁するように、前記デバイスバスに結合されたアービタ内に前記パーティションチェックロジックが設けられている、請求項14記載の方法。

【請求項17】

前記少なくとも1つの前記デバイスがプロセッサを内蔵するチップであり、該チップが更にメモリ管理ユニットを含む、請求項10記載の方法において、前記プロセッサが前記メモリアクセスリクエストを発生する際に、

前記デバイスバスへの前記メモリアクセスリクエストの発生を制御するための1つ以上の所定のアクセス制御機能を実行するためのメモリ管理ユニットを使用する工程を含む方法。

【請求項18】

前記チップがシステムバスを介して前記プロセッサに結合された別のメモリを更に含み、前記別のメモリが前記プロセッサが必要とするデータを記憶するようになっており、前

10

20

30

40

50

記別のメモリが安全データを記憶するための別の安全メモリと、非安全データを記憶するための別の非安全メモリとを含み、前記チップが更にシステムバスに結合された別のパーティションチェックロジックを含み、

前記プロセッサが前記非安全ドメインにおいて非安全モードで作動する際に、前記メモリアクセスリクエストが前記プロセッサによって発生されるときはいつも、前記メモリアクセスリクエストが安全メモリまたは別の安全メモリへのアクセスを求めていることを検出するよう、前記別のパーティションチェックロジックを使用する工程と、

かかる検出時に前記メモリアクセスリクエストが指定するアクセスを防止する工程とを備えた、請求項17記載の方法。

【発明の詳細な説明】

10

【技術分野】

【0001】

本発明はデータ処理装置内のメモリにアクセスするための技術に関する。

【背景技術】

【0002】

データ処理装置は、このデータ処理装置にロードされたアプリケーションを実行するためのプロセッサを一般に含む。このプロセッサはオペレーティングシステムの制御により作動する。データ処理装置のメモリには特定のアプリケーションを実行するのに必要なデータが一般に記憶される。このデータはアプリケーション内に含まれる命令および/またはプロセッサでのこれら命令の実行中に使用される実際のデータ値から構成できることが理解できよう。

20

アプリケーションのうちの少なくとも1つによって使用されるデータが、プロセッサで実行される他のアプリケーションがアクセス不可能な秘密データとなっている場合が多く生じる。一例として、データ処理装置がスマートカードであり、アプリケーションのうちの1つが有効化、認証、暗号解読などを実行するために、秘密データ、例えば安全キーを使用するセキュリティアプリケーションである場合が挙げられる。かかる状況では、データ処理装置にロードできる他のアプリケーション、例えば安全データにアクセスしようとする目的でデータ処理装置にロードされたハッキング用アプリケーションにより、データにアクセスできないように、かかる秘密データを安全な状態に維持することを保証することは明らかに重要である。

30

【発明の開示】

【発明が解決しようとする課題】

【0003】

公知のシステムでは、オペレーティングシステムが十分なセキュリティを提供し、オペレーティングシステムの制御により実行中の他のアプリケーションによって、あるアプリケーションの安全データにアクセスできないように保証することが、オペレーティングシステム開発者の作業であった。しかしながら、システムがより複雑になるにつれ、一般的な動向としてオペレーティングシステムが次第に巨大になり、より複雑となっている。かかる状況では、オペレーティングシステム内で十分なセキュリティを保証することが次第に困難となっている。

40

米国特許出願第US2002/0007456A1号および米国特許第US6,282,657B号および同第US6,292,874B号には、秘密データの安全な記憶を行い、有害なプログラムコードから保護しようとするシステム例が記載されている。

従って、データ処理装置のメモリ内に含まれるかかる安全データのセキュリティを保持せんとするための改良された技術を提供することが望ましい。

【0004】

第1の特徴によれば、本発明は安全ドメインおよび非安全ドメインを有し、前記非安全ドメインでアクセスできない安全データに前記安全ドメインでアクセスするデータ処理装置において、

デバイスバスと、

50

前記デバイスバスに結合され、前記安全ドメインまたは前記非安全ドメインのいずれかに関するメモリアクセスリクエストを発生するようになっているデバイスと、

前記デバイスバスに結合されており、前記デバイスが必要とするデータを記憶するようになっているメモリとを備え、該メモリが安全データを記憶するための安全メモリと非安全データを記憶するための非安全メモリとを備え、

前記メモリ内のデータのあるアイテムへのアクセスが必要となったときに、前記デバイスが前記デバイスバスにメモリアクセスリクエストを発生するようになっており、前記メモリアクセスリクエストが前記安全ドメインに関係するか、または前記非安全ドメインに関係するかのいずれかを識別するドメイン信号を、前記デバイスによって発生されるメモリアクセスリクエストが含む、データ処理装置を提供するものである。

10

#### 【0005】

本発明によれば、データ処理装置はデバイスバスを介してメモリに結合されたデバイスを備え、このデバイスは安全ドメインまたは非安全ドメインのいずれかに関するメモリアクセスリクエストを発生するようになっている。メモリはデバイスが必要とするデータを記憶するようになっており、安全データを記憶するための安全メモリと、非安全データを記憶するための非安全メモリとを含む。

メモリ内のデータのあるアイテムへのアクセスが必要とされると、デバイスはデバイスバスにメモリアクセスリクエストを発生する。本発明によれば、デバイスが発生するメモリアクセスリクエストはこのメモリアクセスリクエストが安全ドメインに関するものであるか、または非安全ドメインに関するものであるかのいずれかを識別するドメイン信号を含む。

20

アプリケーションがデバイスにロードされた場合、このアプリケーションは非安全ドメイン内でデフォルトにより実行される。これと対照的に、安全ドメインは所定の特定の安全機能に対してしか使用されないため、所定の安全アプリケーションを作動させるのにしか使用されない。従って、安全ドメインと非安全ドメインとが存在することによって実際にデバイス内に2つの異なる世界が構成される。すなわち所定のキーとなる安全機能が実行される安全世界と他のすべてのアプリケーションが実行される非安全世界とが構成される。

#### 【0006】

メモリアクセスリクエストに関連してデバイスが発生するドメイン信号は、メモリアクセスリクエストがいずれのドメインに関係するものであるかを指定し、このことはメモリアクセスリクエストが定めるアクセスの進行を認めるべきかどうかを判断するのに使用できる。デバイスバスに結合されたメモリは種々の形態を取り得る。従って、例えばランダムアクセスメモリ(RAM)、リードオンリーメモリ(ROM)、ハードディスク、所定の周辺デバイス内に設けられたレジスタなどから構成できる。従って、メモリアクセスリクエストが向けられる先の実際のメモリデバイスは、そのメモリのどの部分が安全メモリであるかを知っていると仮定した場合、このメモリデバイスはドメイン信号を使用し、デバイスが発生するメモリアクセスリクエストが非安全ドメインに関するものであるかどうかを識別し、よってかかる状況において、メモリの安全部分へのどのアクセスも防止できる。

30

40

#### 【0007】

一実施例では、デバイスは非安全ドメインにおける1つのモードである少なくとも1つの非安全モードと、安全ドメインにおける1つのモードである少なくとも1つの安全モードとを含む複数のモードで作動できる。

メモリアクセスリクエスト内にドメイン信号を組み込むことができるようにする方法が多数あることが理解できよう。ドメイン信号はハードウェアのレベルでアサートされるので、安全ドメイン内で実行できるとデバイス自身が証明したアプリケーションによってしかアサートできないことが好ましい。従って、デバイスで実行中の不正アプリケーションがドメイン信号の設定を不正に操作することはできなくなる。より詳細に説明すれば、好ましい実施例ではデバイスはデバイスバスにドメイン信号を出力するための所定のピンを

50

有し、ドメイン信号は、デバイスが非安全モードで作動していることを表示するようにデフォルトにより設定される。従って、一実施例では、デバイスが安全ドメインで安全アプリケーションを実行している場合にしか、デバイスが安全ドメインで作動していることを表示するためのドメイン信号が設定されない。ドメイン信号が設定された場合にしか、パーティションチェックロジックはメモリ内の安全データへのアクセスを許可しない。

好ましい実施例では、前記非安全ドメインではデバイスは非安全オペレーティングシステムの制御により作動でき、前記安全ドメインではデバイスは安全オペレーティングシステムの制御により作動できる。安全オペレーティングシステムは一般に非安全オペレーティングシステムよりもかなり小さく、所定の安全機能を制御するのに設けられた安全カーネルとして見ることができる。このようなアプローチにより、安全ドメインは制御された環境で所定の秘密演算を実行できるようにする安全な世界を構成すると見なすことができる。他のアプリケーションは非安全ドメインに留まる。この非安全ドメインは非安全な世界と見なすことができる。

#### 【0008】

上記のように、一実施例ではメモリアクセスリクエストが発生された先の個々のメモリユニット自身は、非安全モードで作動しているときのデバイスにより、そのユニット内の安全メモリにアクセスされないことを保証するように、メモリアクセスリクエストを規制する役割を果たす。このことは、メモリアクセスリクエストの一部として発生されたドメイン信号を参照して行われる。しかしながら、一実施例ではデータ処理装置はデバイスバスに結合されたパーティションチェックロジックを更に含み、このパーティションチェックロジックはデバイスが発生したメモリアクセスリクエストが前記非安全ドメインに関するものであるときはいつも、メモリアクセスリクエストが安全メモリへのアクセスをすることを望んでいることを検出するようになっており、かかる検出時にそのメモリアクセスリクエストが指定したアクセスを防止するようになっている。従って、かかる実施例ではデバイスバスに結合されたパーティションチェックロジックにより、このような規制機能が中心で実行される。

#### 【0009】

パーティションチェックロジックは安全メモリと非安全メモリとの間のパーティションに関する情報へアクセスする。安全メモリと非安全メモリとの間の物理パーティションを変更できない実施例では、このパーティション情報をハードウェアに実装できることが理解できよう。しかしながら、好ましい実施例ではデバイスが所定の安全モードで作動しているときは、安全メモリと非安全メモリとの間のパーティションをデバイスによって構成できる。かかる実施例ではパーティションチェックロジックはその所定の安全モードで作動しているときのデバイスによって管理される。従って、安全データにアクセスしようとする目的でデバイスに不正アプリケーションがインストールされた場合、そのアプリケーションを安全ドメインで実行することはできないので、このアプリケーションはパーティション情報を変更できない。従って、そのアプリケーションが安全メモリ内のロケーションにアクセスしようと望むメモリアクセスリクエストを出力できた場合でも、デバイスの非安全モードで実行中のアプリケーションが安全メモリロケーションへのアクセスをしようとしていることをパーティションチェックロジックが検出し、このようなアクセスが行われるのを防止する。

#### 【0010】

好ましい実施例では、デバイスバスに発生されたメモリアクセスリクエストの間を仲裁するように、デバイスバスに結合されたアービタ内にパーティションチェックロジックが設けられる。このパーティションチェックロジックとアービタとを関連させることは好ましいことがこれまでに判っている。この場合、アービタは競合するメモリアクセスリクエストの間の優先度を判断し、パーティションチェックロジックはアービタが付与するメモリアクセスリクエストの発生を認めることができるかどうかを判断する。

デバイスは種々の形態をとり得ることが理解できよう。バスに結合されたかかるデバイスは多数存在し得る。バスに多数のデバイスが結合されている場合、安全モードおよび非

10

20

30

40

50

安全モードの双方で作動できる各々のデバイスは、安全モードで作動しているときにパーティションチェックロジックを独立して制御でき、かかる状況ではパーティションチェックロジックは別個の各デバイス固有のパーティション情報にアクセスする。しかしながら、これらデバイスのうちの1つがパーティションチェックロジックを管理する役割を果たすことが好ましい。

【0011】

好ましい実施例では、少なくとも1つのデバイスはプロセッサを内蔵するチップであり、このチップは更にメモリ管理ユニットを含み、プロセッサがメモリアクセスリクエストを発生すると、このメモリ管理ユニットはデバイスバスへのメモリアクセスリクエストの発生を制御するための1つ以上の所定のアクセス制御機能を実行するようになっている。

10

このデータ処理装置の1つ以上の他の部品は同じチップに設けてもよいし、チップ外に設けてもよい。

デバイスバスに結合されたメモリは種々の形態、例えばランダムアクセスメモリ(RAM)、リードオンリーメモリ(ROM)、ハードディスク、所定の周辺デバイス内に設けられたレジスタなどの形態をとり得る。デバイスがプロセッサに関連するシステムバスを備えたプロセッサを内蔵するチップであるときには、かかるメモリの他にシステムバスに接続された所定のメモリ、例えばキャッシュメモリ、密結合メモリ(TCM)などが設けられていてもよい。

【0012】

従って、所定の実施例では、前記チップはシステムバスを介して前記プロセッサに結合された別のメモリを含み、該別のメモリは前記プロセッサが必要とするデータを記憶するように作動でき、この別のメモリは安全データを記憶するための別の安全メモリと、非安全データを記憶するための別の非安全メモリとを備え、更に前記デバイスバスに結合された別のパーティションチェックロジックを更に備え、前記デバイスが発生した前記メモリアクセスリクエストが前記非安全ドメインに関するものであるときはいつも、前記メモリアクセスリクエストが前記安全メモリまたは前記別の安全メモリへのアクセスを求めていることを検出するよう前記別のパーティションチェックロジックが作動でき、かかる検出がされたときに、前記メモリアクセスリクエストは指定するアクセスを防止するようになっている。

20

デバイスに結合されたパーティションチェックロジックはシステムバスに接続されたメモリに関するパーティションチェック機能を実行できないので、プロセッサが非安全モードで作動しているときに安全メモリシステムの一部はデバイスバスに結合された安全メモリの一部であるか、または安全データを含む別のメモリの一部であるかどうかに係わらず、安全メモリシステムのどの部分にもアクセスできないように保証するために、かかる実施例では別のパーティションチェックロジックが設けられている。

30

【0013】

第2の特徴によれば、本発明は安全ドメインおよび非安全ドメインを有し、前記非安全ドメインでアクセスできない安全データに前記安全ドメインでアクセスするデータ処理装置において、

デバイスバスと、前記デバイスバスに結合され、前記安全ドメインまたは前記非安全ドメインのいずれかに関するメモリアクセスリクエストを発生するようになっているデバイスと、前記デバイスバスに結合されており、前記デバイスが必要とするデータを記憶するようになっているメモリとを備え、該メモリが安全データを記憶するための安全メモリと非安全データを記憶するための非安全メモリとを備えた、データ処理装置におけるメモリにアクセスする方法において、

40

(i) 前記メモリ内のデータのアイテムへのアクセスが必要となったときに、前記デバイスから前記デバイスバスに前記メモリアクセスリクエストを発生する工程と、

(ii) 前記メモリアクセスリクエストが前記安全ドメインに関するものか、または非安全ドメインに関するものかのいずれかを識別するドメイン信号を前記メモリアクセスリクエスト内に含ませる工程とを備えたデータ処理装置内のメモリへアクセスする方法を提

50

供するものである。

別の特徴によれば、本発明はデバイスバスと、

前記デバイスバスに結合されており、複数のモードおよび安全ドメインまたは非安全ドメインで作動できるデバイスとを備え、前記複数のモードが非安全ドメインにおける1つのモードである少なくとも1つの非安全モードと、安全ドメインにおける1つのモードである少なくとも1つの安全モードとを含み、

前記デバイスバスに結合されており、前記デバイスが必要とするデータを記憶するように作動できるメモリを備え、該メモリが安全データを記憶するための安全メモリと非安全データを記憶するための非安全メモリとを含み、

前記メモリにおけるデータのアイテムへのアクセスが必要となったときに、前記デバイスが前記デバイスバスにメモリアクセスリクエストを発生するようになっており、前記デバイスが前記少なくとも1つの安全モードで作動しているか、または前記少なくとも1つの非安全モードで作動しているか否かを識別するドメイン信号を、前記デバイスによって発生される前記メモリアクセスリクエストが含む、データ処理装置を提供するものである

10

。更に別の特徴によれば、本発明はデバイスバスと、前記デバイスバスに結合されており、複数のモードおよび安全ドメインまたは非安全ドメインで作動できるデバイスとを備え、前記複数のモードが非安全ドメインにおける1つのモードである少なくとも1つの非安全モードと、安全ドメインにおける1つのモードである少なくとも1つの安全モードとを含み、前記デバイスバスに結合されており、前記デバイスが必要とするデータを記憶するように作動できるメモリを備え、該メモリが安全データを記憶するための安全メモリと非安全データを記憶するための非安全メモリとを含む、データ処理装置におけるメモリにアクセスする方法において、

20

( i ) 前記メモリ内のデータのアイテムへのアクセスが必要とされたときに、前記デバイスから前記デバイスバスに前記メモリアクセスリクエストを発生する工程と、

( i i ) 前記メモリアクセスリクエストが前記安全ドメインに関するものか、または非安全ドメインに関するものかのいずれかを識別するドメイン信号を前記メモリアクセスリクエスト内に含ませる工程とを備えたデータ処理装置内のメモリへアクセスする方法を提供するものである。

#### 【実施例】

30

#### 【 0 0 1 4 】

図1は本発明の好ましい実施例に係わるデータ処理装置を示すブロック図である。このデータ処理装置はプロセッサコア10を含み、このコア10内には命令のシーケンスを実行するようになっていく代数論理ユニット( ALU ) 16が設けられている。このALU 16が必要とするデータはレジスタバンク14内に記憶されており、このコア10にはプロセッサコアの作動を表示する診断データを捕捉できるようにする種々のモニタ機能が設けられている。一例として、どの作動をトレースすべきかを定める埋め込みトレースモジュール( E T M ) 22内の所定の制御レジスタ26の内容に応じてプロセッサコアの所定の作動のリアルタイムのトレースを発生するための埋め込みトレースモジュール( E T M ) 22が設けられている。これらトレース信号は一般にトレースバッファへ出力され、このトレースバッファから、これらトレース信号を後で分析できるようになっている。種々の周辺機器( 図示されず ) によって立ち上げられる複数の割り込みサービスを管理するためのベクトル化されたインターラプトコントローラ21が設けられている。

40

#### 【 0 0 1 5 】

更に図1に示されるように、コア10内に設けることができる別のモニタ機能としてデバッグ機能がある。1つ以上のスキャンチェーン12に結合されているジョイントテストアクセスグループ( J T A G ) コントローラ18を介してデータ処理装置の外部のデバッグアプリケーションがコア10と通信できるようになっている。スキャンチェーン12およびJ T A G コントローラ18を介して外部デバッグアプリケーションへプロセッサコア10の種々の部分のステータスに関する情報を出力することができる。デバッグ機能を開

50



始すべきか停止すべきかを識別する条件をレジスタ24内に記憶するのに、インサーキットエミュレータ(ICE)20が使用され、従って、このエミュレータは例えばブレークポイント、ウォッチポイントなどを記憶するのに使用される。

【0016】

コア10はメモリ管理ロジック30を介してシステムバス40に結合されており、メモリ管理ロジック30はデータ処理装置のメモリ内のロケーションへアクセスするためにコア10が発生するメモリアクセスリクエストを管理するようになっている。システムバス40に直接接続されるメモリユニット、例えば密結合メモリ(TCM)36および図1に示されるキャッシュ38によって、メモリの所定部分を具現化できる。かかるメモリ、例えばダイレクトメモリアクセス(DMA)コントローラ32へアクセスするのに別のデバイスを設けてもよい。一般に、チップの種々の素子の所定の制御パラメータを定めるための種々の制御レジスタ34が設けられる。本明細書ではこれら制御レジスタをコプロセッサ15(CP15)のレジスタとも称す。

10

【0017】

外部バスインターフェース42を介し、外部バス70(例えばARMリミティッド社によって開発された「高度マイクロコントローラバスアーキテクチャ」(AMBA)仕様に従って作動するバス)へコア10を含むチップを結合できる。これらデバイスはマスターデバイス、例えばデジタル信号プロセッサ(DSP)50またはダイレクトメモリアクセス(DMA)コントローラ52だけでなく、種々のスレーブデバイス、例えばブートROM47、スクリーンドライバ46、外部メモリ56、入出力(I/O)インターフェース60またはキー記憶ユニット64も含むことができる。図1に示されたこれら種々のスレーブデバイスをいずれもデータ処理装置の全メモリの内蔵部品と見なすことができる。例えばブートROM44は外部メモリ56のようにデータ処理装置のアドレス指定可能なメモリの一部を形成する。更に、スクリーンドライバ46、I/Oインターフェース60およびキー記憶ユニット64のようなデバイスはいずれも内部記憶素子、例えばレジスタまたはバッファ48、62、66をそれぞれ含み、これらバッファはいずれもデータ処理装置の全メモリの一部として別々にアドレス指定可能である。後により詳細に説明するように、メモリの一部、例えば外部メモリ56の一部を使ってメモリアクセスの制御に対応する情報を構成する1つ以上のページテーブル68を記憶する。

20

【0018】

当業者であれば理解できるように、外部バス70には一般にアービターおよびデコーダロジック54が設けられる。アービターは多数のマスターデバイス、例えばコア10、DMA32、DSP50、DMA52などが発生する多数のメモリアクセスリクエストの間の仲裁をするのに使用され、一方、デコーダは特定のメモリアクセスリクエストを外部バス上のどのスレーブデバイスが取り扱うかを決定するのに使用される。

30

【0019】

一部の実施例では、コア10を含むチップの外部に外部バスを設けることができるが、別の実施例では、外部バスはコア10と共にオンチップ状態で設けられる。このようにした場合、外部バス上の安全データは外部バスをオフチップにしたときよりもセキュリティを維持するのが容易となるという利点がある。外部バスがオフチップとされた場合、安全データのセキュリティを高めるのにデータ暗号化技術を使用できる。

40

【0020】

図2は安全ドメインと非安全ドメインとを有する処理システムで作動する種々のプログラムを略図で示す。このシステムには少なくとも部分的にモニタモードで実行されるモニタプログラム72が設けられる。この実施例ではセキュリティステータスフラグはモニタモードでしか書き込みアクセスできず、このフラグはモニタプログラム72によって書き込みできる。モニタプログラム72は安全ドメインと非安全ドメインとの間のすべての変更を両方向に管理する役割を果たす。コアを外から見ると、モニタモードは常に安全であり、モニタプログラムは安全メモリ内にある。

【0021】

50

非安全ドメイン内には非安全オペレーティングシステム 7 4 および複数の非安全アプリケーションプログラム 7 6、7 8 が設けられ、これらプログラムは非安全オペレーティングシステム 7 4 と共に協働して実行される。安全ドメインには、安全カーネルプログラム 8 0 が設けられている。この安全カーネルプログラム 8 0 は安全なオペレーティングシステムを形成すると見なすことができる。一般に、かかる安全なカーネルプログラム 8 0 は処理活動に不可欠な機能しか実行しないようになっており、安全カーネルプログラム 8 0 をできるだけ小さく、かつ簡単にするように、安全ドメイン内でこれら処理活動を行わなければならない。その理由は、このようにカーネルプログラムを小さく、かつ簡単にすることにより、プログラムをより安全にできるからである。安全カーネルプログラム 8 0 と組み合わせて複数の安全アプリケーション 8 2、8 4 が実行されるように示されている。

10

【 0 0 2 2 】

図 3 は、異なるセキュリティドメインに関連した処理モードのマトリックスを示す。この特定の例では、処理モードはセキュリティドメインに対して対称的であるので、モード 1 とモード 2 とは安全形式および非安全形式の双方で存在する。

【 0 0 2 3 】

モニタモードはシステム内のセキュリティアクセスの最高レベルを有し、この実施例では非安全ドメインと安全ドメインとの間にてシステムを両方向に切り替える権利が与えられた唯一のモードである。従って、すべてのドメインの切り替えはモニタモードへの切り替えおよびモニタモードでのモニタプログラム 7 2 の実行により行われる。

【 0 0 2 4 】

20

図 4 は、非安全ドメイン処理モード 1、2、3、4 および安全ドメイン処理モード a、b、c の別の組を略図で示す。図 3 の対称的な配置と対照的に、図 4 はセキュリティドメインのうち的一方または他方に処理モードの一部は存在できないことを示す。モニタモード 8 6 は非安全ドメインと安全ドメインとをまたがるように、再び示されており、このモニタモード 8 6 は安全処理モードと見なすことができる。このモードで安全ステータスフラグを変更することができ、モニタモードにあるモニタプログラム 7 2 は自らセキュリティステータスフラグをセットできる能力を有するので、このモニタモードは効果的にシステム全体のセキュリティを究極レベルにすることができる。

【 0 0 2 5 】

図 5 は、セキュリティドメインに関する処理モードの別の配置を略図で示す。この配置では、安全ドメインと非安全ドメインとの双方が識別されているだけでなく、別のドメインも識別されている。この別のドメインは、図示された安全ドメインまたは非安全ドメインのいずれとも相互に対話する必要がなく、また、それが属する部分のいずれに対する事項も問題とならないよう、システムの他の部分からアイソレートされたものにすることができる。

30

【 0 0 2 6 】

後に理解できるように、処理システム、例えばマイクロプロセッサには通常、レジスタバンク 8 8 が設けられ、このバンクにはオペランドの値を記憶できる。図 6 はレジスタバンクの一例のプログラマーのモデル図を示し、処理モードのうちの所定モードにある所定のレジスタ番号に対し、専用レジスタが設けられている。より詳細には、図 6 の例は（英国ケンブリッジの ARM リミティッド社の ARM 7 プロセッサに設けられているような）公知の ARM レジスタバンクの拡張例であり、この ARM レジスタバンクには専用のセーブされたプログラムステータスレジスタ、専用スタックポインタレジスタおよび各処理モードのための専用リンクレジスタ R 1 4 が設けられている、しかし、このケースではモニタモードのプロビジョンによって拡張されている。図 6 に示されるように、高速割り込みモードは、この高速割り込みモードとなったときに他のモードからのレジスタの内容をセーブし、またリストアしなくてもよいように設けられた追加専用レジスタを有する。別の実施例では、このモニタモードに高速割り込みモードと同じように別の専用レジスタを設けることもでき、このようにしてセキュリティドメインの切り替えの処理速度をスピードアップし、かかる切り替えに関連するシステムの待ち時間を小さくすることができる。

40

50

## 【 0 0 2 7 】

図7は、別の実施例を略図で示しており、この実施例では安全ドメインおよび非安全ドメインでそれぞれ使用される2つの完全な別個のレジスタバンクとしてレジスタバンク88が設けられている。このようなレジスタバンクの配置方法は、非安全ドメインへの切り替えを行うときに安全ドメイン内で作動するレジスタに記憶された安全データにアクセスできるようになることを防止できる1つの方法である。しかしながら、このような配置は非安全ドメインと安全ドメインの双方においてアクセスできるレジスタ内にデータを入れる高速かつ効率的な機構を使用することによって可能となり、かつそのようにすることが望ましい、非安全ドメインから安全ドメインへデータが移動する可能性を阻害する。

## 【 0 0 2 8 】

安全レジスタバンクを設ける重要な利点は、ある世界から別の世界へ切り替える前にレジスタの内容をフラッシュしなくてもよいことである。待ち時間が重要な問題ではない場合、安全ドメインの世界のために二重のレジスタを有しない、より簡単なハードウェアシステムを、例えば図6により使用できる。モニタモードはあるドメインから他のドメインへ切り替える役割を果たす。少なくともモニタモードで実行中にはモニタプログラムにより内容のリストア、前のコンテキストのセーブだけでなく、レジスタのフラッシュが行われる。従って、このシステムは仮想化モデルのように作動する。このタイプの実施例については後に更に説明する。例えば、本明細書に説明するセキュリティの特徴を組み込んだARM7のプログラマーのモデルを参照すべきである。

## 【 0 0 2 9 】

## プロセッサモード

安全な世界におけるコピーモードの代わりに、同じモードが安全ドメインと非安全ドメインの双方をサポートしている(図8参照)。モニタモードは(例えばコプロセッサコンフィギュレーションレジスタから記憶されているSビットが読み出されるように)コアのその時のステータスが安全ステータスであるのか、または非安全ステータスであるのかを知る。

## 【 0 0 3 0 】

図8において、SMI(ソフトウェアモニタ割り込み命令)が生じるときはいつも、コアはある世界から別の世界へ正しく切り替えるためのモニタモードに入る。

ユーザーモードからSMIが許可される図9を参照する：

1. スケジューラはスレッド1を起動する。
2. スレッド1は安全な機能(ファンクション)、=>SMI安全コールを実行しなければならず、コアはモニタモードに入る。ハードウェアの制御によりR14\_monおよびSPSR\_mon(モニタモードのためのセーブされたプロセッサステータスレジスタ)に現在のPCおよびSPSR(現在のプロセッサステータスレジスタ)が記憶され、IRQ/FIQ割り込みがディスエーブルされる。

3. モニタプログラムは次のタスクを実行する。

- Sビットをセットする(安全ステータスフラグ)
- 安全アプリケーションの実行中に例外が生じても、非安全コンテキストが失われないよう、スタック内に少なくともR14\_monおよびSPSR\_monをセーブする

- 起動すべき新しいスレッド：安全スレッド1があるかどうかをチェックする。安全な世界においてスレッド1がアクティブであることを(一部の実施例におけるスレッドIDテーブルを介した)機構が示す。

- IRQ/FIQ割り込みを再イネーブルする。次に安全ユーザーモードで安全アプリケーションがスタートできる。

4. スレッド1が終了するまでこれを実行し、モニタプログラムモードの「安全からのリターン」機能へのブランチ(SMI)を実行する。(コアがモニタモードに入ったときに、IRQ/FIQ割り込みをディスエーブルする。

5. 「安全からのリターン」機能は次のタスクを実行する。

- スレッド 1 が終了したことを表示する（例えばスレッド ID テーブルの場合、テーブルからスレッド 1 を除く）。

- スタックから非安全コンテキストをリストア（復元）し、必要なレジスタをフラッシュし、よって一旦非安全ドメインへのリターンが行われると、安全データを読み出すことができなくなる。

- SUBS 命令により非安全ドメインへ戻るように分岐し（これによってプログラムカウンタをカレントポイントにリストアし、ステータスフラグを更新する）、（リストアされた R14\_mon からの）PC および（SPSR\_mon からの）SPSR をリストアする。よって非安全ドメインにおけるリターンポイントはスレッド 1 における、前に実行された SMI に続く命令となる。

10

6. 終了するまでスレッド 1 が実行され、スケジューラへハンドを戻す。

特定の実施例によってはモニタプログラムと安全オペレーティングシステムとの間で上記機能の一部を分割してもよい。

別の実施例では、ユーザーモードで SMI が生じないようにすることが望ましい。

#### 【0031】

安全な世界への入口

リセット

ハードウェアのリセットが生じると、MMU はディスエーブルされ、ARM コア（プロセッサ）は S ビットの組により安全スーパーバイザーモードへ分岐する。安全ブートが一旦終了すると、モニタモードに進む SMI を実行することができ、モニタは必要な場合に非安全な世界内の OS（非安全 svc モード）へ切り替わることができる。これまでの OS を使用することが望ましい場合、この OS を使用することによってスーパーバイザーモードで簡単にブートすることができ、安全ステートを無視できる。

20

#### 【0032】

SMI 命令

非安全ドメインにおける非安全モード（上記のようにこのモードは SMI を特権モードに制限することが望ましい）からこの命令（モード切り替えソフトウェア割り込み命令）を呼び出すことができるが、関連するベクトルによって決定される目標となる入口ポイントは常に固定されており、モニタモード内にある。これは実行すべき（例えば命令によってパスされたオペランドによって制御される）適当な安全な機能へ分岐するための SMI ハンドラーまでである。

30

#### 【0033】

図 6 のタイプのレジスタバンク内のレジスタバンクの共用レジスタを使って非安全な世界から安全な世界までパラメータの移動を行うことができる。非安全な世界で SMI が生じると、ARM コアはハードウェア内で次のアクションを行うことができる。

- モニタモードに入る SMI ベクトルへのブランチ（モニタモードに入るので安全メモリではアクセスが認められる）。

- R14\_mon に PC をセーブし、SPSR\_mon へ SPSR をセーブする。

- モニタプログラムを使って S ビットをセットする。

- モニタモードで安全な例外ハンドラーの実行をスタートする（マルチスレッドの場合、コンテキストをリストア/セーブ）。

40

- 安全ユーザーモード（または svc モードのような別のモード）への分岐をし、適当な機能を実行する。

- コアがモニタモードにある間、IRQ および FIQ をディスエーブルする（待ち時間が増加する）。

#### 【0034】

安全な世界からの退出

安全な世界から出るのに 2 つの可能性がある。

- 安全な機能を終了し、この機能を呼び出した前の非安全モードに戻る場合。

- 非安全な例外（例えば IRQ - FIQ - SMI）により安全な機能に割り込む。

50

## 【 0 0 3 5 】

## 安全な機能の正常終了

安全な機能が正常に終了すると、S M I の直後の命令で非安全な世界内のアプリケーションを再開しなければならない。安全ユーザーモードでは「安全な世界からのリターン」ルーチンに対応する適当なパラメータを有するモニタモードへリターンするS M I 命令を実行する。この段階では、非安全な世界と安全な世界との間のデータの漏れを防止するようにレジスタをフラッシュし、次に非安全コンテキスト用の汎用レジスタをリストアし、非安全な世界内に持っていた値で非安全バンクレジスタを更新する。従って、R 1 4 \_ m o n および S P S R \_ m o n に適当な値が与えられ、「M O V S P C、R 1 4」命令を実行することによってS M I の後で非安全アプリケーションを再開する。

10

## 【 0 0 3 6 】

## 非安全例外に起因する安全な機能からの退出

このケースでは、安全な機能を終了せず、非安全例外ハンドラーに進む前に安全コンテキストをセーブしなければならない、どの割り込みもこの要求が処理される。

## 【 0 0 3 7 】

## 安全な割り込み

安全な割り込みに対し、いくつかの可能性がある。

次の場合に応じた2つの可能な解決案が提案される。

- どんな種類の割り込みであるか（安全または非安全）

- I R Q が生じたときにコアがどのモードとなっているか（安全な世界内か非安全な世界内か）

20

## 【 0 0 3 8 】

## 解決案 1

この解決案では安全および非安全な割り込みをサポートするのに2つの別個のピンが必要とされる。

非安全な世界内にある間に、

- I R Q が生じた場合、コアはA R M コア、例えばA R M 7 内のように、この割り込みを処理するのにコアはI R Q モードとなる。

- S I R Q が生じた場合、コアはモニタモードに進み、非安全コンテキストをセーブし、次に安全なI R Q ハンドラーに進み、安全な割り込みを取り扱う。

30

安全な世界内にある間に、

- S I R Q が生じた場合、コアは安全I R Q ハンドラーに進む。コアは安全な世界を離れない。

- I R Q が生じた場合、コアは安全コンテキストがセーブされるモニタモードに進み、次に非安全I R Q ハンドラーに進み、この非安全割り込みを扱う。

換言すれば、現在の世界に属さない割り込みが生じたとき、コアは直接モニタモードとなり、そうでない場合、そのときの世界に留まる（図10参照）。

## 【 0 0 3 9 】

## 安全な世界で生じるI R Q

図11A参照：

1. スケジューラはスレッド1を起動する。

2. スレッド1は安全な機能、=> S M I 安全コールを実行しなければならない、コアはモニタモードに入る。R 1 4 \_ m o n および S P S R \_ m o n にそのときのP C および C P S R が記憶され、I R Q / F R Q がディスエーブルされる。

3. モニタハンドラー（プログラム）は次のタスクを実行する：

- S ビットをセットする。

- 安全アプリケーションの実行中に例外が生じた場合に、非安全コンテキストが失われることがないように、スタック（更に可能な場合には他のレジスタもプッシュする）内に少なくともR 1 4 \_ m o n および S P S R \_ m o n をセーブする。

- 起動する新しいスレッド、例えば安全なスレッド1があるかどうかをチェックす

50

る。一つの機構が安全な世界内でスレッド1がアクティブであることを(スレッドIDテーブルを介し)表示する。

- 安全ユーザーモードで安全アプリケーションがスタートできる。次にIRQ/FIQをイネーブルし直す。

4. 安全なスレッド1が実行されている間にIRQが生じる。コアはモニタモード(特定ベクトル)に直接ジャンプし、モニタモードでR14\_monにそのときのPCを記憶し、SPSR\_monにCPSRを記憶し(IRQ/FIQを次にディスエーブルする)。

5. 安全コンテキストはセーブしなければならず、前の非安全コンテキストをリストアする。R14\_IRQ/SPSR\_IRQを適当な値で更新するように、モニタハンドラはIRQモードとなり、次に制御信号を非安全なIRQハンドラへ送る。 10

6. IRQハンドラはIRQにサービスし、次に非安全な世界内で制御信号をスレッド1へ与える。SPSR\_IRQおよびR14\_IRQをSPSRおよびPCにリストアすることにより、スレッド1は割り込まれたSMI命令を指示する。

7. SMI命令を再実行する(2.と同じ命令)。

8. モニタハンドラはそのスレッドが以前割り込まれたものであるかどうかを見て、スレッド1のコンテキストをリストアする。次にユーザーモードで安全スレッド1に分岐し、割り込まれた命令をポイントする。

9. 安全スレッド1は終了するまで作動し、次にモニタモード(専用SMI)で「安全からのリターン」機能に分岐する。 20

10. 「安全からのリターン」機能は次のタスクを実行する。

- 安全なスレッド1が終了したことを表示するタスク(例えばスレッドIDテーブルの場合、このテーブルからスレッド1を除く)。

- スタックから非安全コンテキストをリストアし、必要なレジスタをフラッシュし、よって非安全な世界に一旦リターンすると、非安全データを読み出すことができるようにするタスク。

- SUBS命令で非安全な世界に戻るよう分岐し、(リストアされたR14\_monから)PCをリストアし、(SPSR\_monから)CPSRをリストアするタスク。従って、非安全な世界内のリターンポイントはスレッド1で前に実行されたSMIに続く命令でなければならない。 30

11. スレッド1は終了まで実行され、次にスレッド1は制御信号をスケジューラに戻す。

#### 【0040】

非安全な世界で生じるSIRQ

図11B参照:

1. スケジューラはスレッド1を起動する。

2. 安全なスレッド1が実行されている間にSIRQが生じる。コアはモニタモード(特定ベクトル)に直接ジャンプし、モニタモードにおいてR14\_monにそのときのPCを記憶し、SPSR\_monにCPSRを記憶し、IRQ/FIQをディスエーブルする。 40

3. 非安全コンテキストをセーブしなければならず、コアは安全なIRQハンドラに進む。

4. IRQハンドラはSIRQにサービスし、次に、適当なパラメータを有するSMIを使ってモニタモードハンドラへ制御を戻す。

5. SUBS命令がコアを非安全な世界にリターンし、割り込まれたスレッド1を再開させるように、モニタハンドラは非安全コンテキストをリストアする。

6. 終了点までスレッド1が実行され、ハンドをスケジューラに戻す。

図11Aの機構は安全な世界に入るための決定方法を与えることができるという利点を有する。しかしながら、割り込み優先権に関連したある問題が生じる。すなわち安全割り込みハンドラ内でSIRQが実行されている間、より高い優先権を有する非安全なIR 50

Qが生じることがある。一旦非安全なIRQが終了すると、コアが安全な割り込みを再開できるように、SIRQイベントを再形成する必要がある。

#### 【0041】

##### 解決案2

この機構(図12参照)では、2つの別個のピンまたは1つのピンだけで、安全な割り込みおよび非安全な割り込みをサポートできる。2つのピンを設けたことにより、割り込み待ち時間が下がる。

非安全な世界にある間に、

- IRQが生じた場合、コアはIRQモードに進み、ARM7システム内と同じようにこの割り込みを処理する。

- SIRQが生じた場合、コアはIRQハンドラーに進み、このハンドラーでSMI命令がコアをモニタモードに分岐させ、非安全コンテキストをセーブし、次に安全なIRQハンドラーに分岐し、安全な割り込みを取り扱う。

安全な世界にある間に、

- SIRQが生じた場合、コアは安全なIRQハンドラーに進む。コアは安全な世界から離れない。

- IRQが生じた場合、コアは安全なIRQハンドラーに進み、ここでSMI命令がコアをモニタモードに分岐させ(このモードで安全コンテキストがセーブされる)、次に非安全なIRQハンドラーに分岐し、この非安全な割り込みを取り扱う。

#### 【0042】

##### 安全な世界で生じるIRQ

図13A参照:

1. スケジューラがスレッド1を起動する。  
2. スレッド1は安全機能、=>SMI安全コールを実行しなければならず、コアはモニタモードに入る。R14\_monおよびSPSR\_monにそのときのPCおよびCPSRが記憶され、IRQ/FRQがディスエーブルされる。

3. モニタハンドラーは次のタスクを実行する:

- Sビットをセットする。

- 安全なアプリケーションの実行中に例外が生じた場合に、スタック(最終的には他のレジスタ)内に少なくともR14\_monおよびSPSR\_monをセーブする。

- 起動する新しいスレッド、例えば安全なスレッド1があるかどうかをチェックする。一つの機構が安全な世界内でスレッド1がアクティブであることを(スレッドIDテーブルを介し)表示する。

- 安全なユーザーモードで安全なアプリケーションがスタートできる。次にIRQ/FIQをイネーブルし直す。

4. 安全なスレッド1が実行されている間にIRQが生じる。コアは安全なIRQモードに直接ジャンプする。

5. コアはR14\_irqにそのときのPCを記憶し、SPSR\_irqにCPSRを記憶する。IRQハンドラーはこれが非安全な割り込みであることを検出し、適当なパラメータを有するモニタモードに入るためのSMIを実行する。

6. 安全コンテキストはセーブしなければならず、前の非安全コンテキストをリストアする。モニタハンドラーはCPSRを読み出すことにより、SMIがどこから来たかを知る。モニタハンドラーはIRQモードに進み、R14\_irq/SPSR\_irqを読み出し、適当な安全なコンテキストをセーブすることもできる。更にIRQルーチンが一旦終了されると、リストアしなければならない非安全コンテキストをこれら同じレジスタにセーブすることもできる。

7. IRQハンドラーはIRQにサービスし、次に非安全な世界内で制御信号をスレッド1へ与える。SPSR\_IRQおよびR14\_IRQをSPSRおよびPCにリストアすることにより、スレッド1は割り込まれたSMI命令をポイントする。

8. SMI命令を再実行する(2.と同じ命令)。

10

20

30

40

50

9. モニタハンドラーはそのスレッドが以前割り込まれたものであるかどうかを見て、スレッド1のコンテキストをリストアする。次にユーザーモードで安全なスレッド1に分岐し、割り込まれた命令をポイントする。

10. 安全なスレッド1は終了するまで作動し、次にモニタモード(専用SMI)で「安全からのリターン」機能に分岐する。

11. 「安全からのリターン」機能は次のタスクを実行する。

- 安全なスレッド1が終了したことを表示するタスク(例えばスレッドIDテーブルの場合、このテーブルからスレッド1を除く)。

- スタックから非安全コンテキストをリストアし、必要なレジスタをフラッシュし、よって非安全な世界に一旦リターンすると、非安全データを読み出すことができるようにするタスク。

- SUBS命令で非安全な世界に戻るよう分岐し、(リストアされたR14\_monから)PCをリストアし、(SPSR\_monから)CPSRをリストアするタスク。従って、非安全な世界内のリターンポイントはスレッド1で前に実行されたSMIに続く命令でなければならない。

12. スレッド1は終了まで実行され、次にスレッド1は制御信号をスケジューラに戻す。

#### 【0043】

非安全な世界で生じるSIRQ

図13B参照:

1. スケジューラはスレッド1を起動する。

2. 安全なスレッド1が実行されている間にSIRQが生じる。

3. コアはIRQモードに直接ジャンプし、R14\_irqにそのときのPCを記憶し、SPSR\_irqにCPSRを記憶する。次にIRQをディスエーブルする。IRQハンドラーはこれがSIRQであることを検出し、適当なパラメータを有するSMI命令を実行する。

4. 一旦、モニタモードとなると、非安全コンテキストをセーブしなければならず、次にコアは安全なIRQハンドラーへ進む。

5. 安全なIRQハンドラーはSIRQのサービスルーチンをサービスし、次に、適当なパラメータを有するSMIを使って制御をモニタへ戻す。

6. SUBS命令がコアを非安全な世界にリターンさせ、割り込まれたIRQハンドラーを再開させるように、モニタハンドラーは非安全コンテキストをリストアする。

7. IRQハンドラーはSUBSを実行することにより、非安全なスレッドに戻ることができる。

8. 終了点までスレッド1が実行され、ハンドをスケジューラに戻す。

図12の機構を用いると、入れ子式割り込みの場合にSIRQイベントを再形成する必要がなくなるが、安全な割り込みが実行される保証はない。

#### 【0044】

例外ベクトル

(仮想アドレスの見地から、物理ベクトルのテーブルは1つのベクトルテーブルとして見えるが)少なくとも2つの物理ベクトルのテーブルが維持され、一方のテーブルは非安全メモリ内の非安全な世界用のものであり、他方のテーブルは(非安全な世界からアクセスできない)安全メモリ内の安全な世界用のものである。安全な世界および非安全な世界で使用される仮想対物理メモリの異なるマッピングによって、同じ仮想メモリアドレスが物理メモリ内に記憶された異なるベクトルテーブルに効果的にアクセスできるようになる。モニタモードは物理メモリ内に第3のベクトルテーブルを提供するように、常にフラットなメモリマッピングを使用することができる。

#### 【0045】

割り込みが図12の機構に従う場合、各テーブルに対し、図14に示されるような次のベクトルが生じる。このベクトルの組は安全メモリと非安全メモリの双方で附勢される。



【 0 0 4 6 】

【表 1】

表 1

例外	ベクトルオフセット	対応するモード
リセット	0 x 0 0	スーパーバイザーモード (Sビットがセット)
Undef	0 x 0 4	モニタモード/Undefモード
SWI	0 x 0 8	スーパーバイザーモード/モニタモード
プリフェッチアボート	0 x 0 C	アボートモード/モニタモード
データアボート	0 x 1 0	アボートモード/モニタモード
IRQ/SIRQ	0 x 1 8	IRQモード
FIQ	0 x 1 X	FIQモード
SMI	0 x 2 0	Undefモード/モニタモード

10

【 0 0 4 7 】

注。リセットエントリは安全ベクトルテーブル内にしかない。非安全な世界内でリセットを実行するときは、安全メモリ内でリセットベクトルにアクセスできるように、コアのハードウェアはスーパーバイザーモードに入ること、およびSビットの設定を強制する。

20

【 0 0 4 8 】

図 1 5 は安全モード、非安全モードおよびモニタモードにそれぞれ適用できる 3 つの例外ベクトルのテーブルを示す。安全および非安全オペレーティングシステムの条件および特徴にマッチするように、これら例外ベクトルのテーブルに例外ベクトルをプログラムすることができる。例外ベクトルテーブルの各々はメモリ内にそのテーブルをポイントするベースアドレスを記憶する C P 1 5 内に関連するベクトルテーブルのベースアドレスレジスタを有することができる。例外が生じたときにハードウェアはシステムのそのときのステートに対応するベクトルテーブルのベクトルアドレスレジスタを参照し、使用すべきベクトルテーブルのベースアドレスを決定する。これとは異なり、異なるモードで適用される異なる仮想 - 物理メモリのマッピングを使用し、異なる物理メモリアドレスに記憶された 3 つの異なるベクトルテーブルを分離することができる。図 1 6 に示されるように、プロセッサコアに関連するシステム (コンフィギュレーションを制御する) コプロセッサ ( C P U 1 5 ) 内に例外トラップマスクレジスタが設けられる。この例外トラップマスクレジスタはそれぞれの例外のタイプに関連するフラグを提供する。これらフラグはハードウェアがそのときのドメイン内に関連する例外用ベクトルに処理を向けるように作動するか、または (安全モードのあるタイプである) モニタモードへの切り替えを強制し、モニタモードベクトルテーブル内のテーブルに従うのかのいずれかを表示する。例外トラップマスクレジスタ (例外制御レジスタ) はモニタモードからしか書き込みできない。非安全モードにあるときには例外トラップマスクレジスタに対する読み出しアクセスも防止するようにすることもできる。システムが安全なブートおよび後方へのコンパチビリティを保証するように、安全ベクトルテーブル内で指定された安全スーパーバイザーモードにおいてリセットベクトルへレジスタを常にジャンプさせるようになっている場合、図 1 6 の例外トラップマスクレジスタはリセットベクトルのためのフラグを含まないことが理解できよう。図 1 5 では、完全にするためにリセットベクトルは安全スーパーバイザーモードの安全ベクトルテーブル以外のベクトルテーブル内に示されていることが理解できよう。

30

40

【 0 0 4 9 】

50

図16は、例えば安全なブート中のモニタプログラムにより例外トラップマスクレジスタ内の異なる例外タイプに対するフラグがプログラム可能であることも示している。これとは異なり、ある実現例では、フラグの一部またはすべてを物理入力信号によって提供してもよい。例えば安全な割り込み信号を受信したときに、安全な割り込みフラグSIRQがモニタモードへのエントリーおよび対応するモニタモード安全割り込みリクエストベクトルの実行を常に強制するように、ハードによる配線をすることができる。図16は非安全ドメイン例外に関係する例外トラップレジスタの部分しか示しておらず、安全ドメイン例外に対してはプログラム可能なビットの同様な組が提供される。

#### 【0050】

1つのレベルではハードウェアは、例外制御レジスタのフラグに応じて現在のドメイン例外ハンドラーまたはモニタモード例外ハンドラーにより割り込みに対するサービスを調整するように働くことが上記記載から理解できようが、これは適用される第1レベルの制御にすぎない。例として、安全モードで例外が生じることができ、この安全モードの例外ベクトルは安全モード例外ハンドラーに従うことができるが、次にこの安全モード例外ハンドラーはその例外が非安全例外ハンドラーによって良好に取り扱える性質である旨を決定し、従ってSMI命令を使って非安全モードへの切り替えをし、非安全例外ハンドラーを呼び出す。ハードウェアが非安全例外ハンドラーを開始するように働くことができる場合、この逆も可能であるが、その場合、処理を安全例外ハンドラーまたはモニタモード例外ハンドラーに向ける命令を実行する。

#### 【0051】

図17は、新しいタイプの例外に関連した別の可能性のあるタイプの切り替えリクエストをサポートするためのシステムの作動を略図で示すフローチャートである。ステップ98では、ハードウェアは現在プログラムステータスレジスタ(CPSR)における表示としてのモニタモードを変えようと試みる命令を検出する。かかる試みが検出されると、新しいタイプの例外がトリガーされる。この例外を本明細書ではCPSR違反例外と称す。ステップ100におけるこのようなCPSR違反例外が発生する結果、モニタモードにおける適当な例外ベクトルを参照し、ステップ102でモニタプログラムが実行され、CPSR違反例外を取り扱う。

#### 【0052】

上記SMI命令のためのサポートに加え、図17に関連して説明した安全ドメインと非安全ドメインとの切り替えを開始するための機構を設けてもよいことが理解できよう。SMI命令によりすべての正当な試みを行うべきであるので、モードを切り替えようとする不正な試みに応答するように、このような例外機構を設けてもよい。これとは異なり、かかる機構を、安全ドメインと非安全ドメインとの切り替えを行うための正当な方法としてもよいし、現在のコードとの後方コンパティビリティを与えるようにかかる機構を設けてもよい。現在のコードは、例えば安全ドメインと非安全ドメインとを切り替えようとする不正な試みを真に行わない場合でも、正常な動作の一部として処理ステータスレジスタをクリアしようとする場合がある。

#### 【0053】

上記のように、プロセッサがモニタモードで作動中には一般に割り込みがディスエーブルされる。このようなディスエーブルはシステムの安全性を高めるために行われる。割り込みが発生すると、そのときのプロセッサのステータスが割り込み例外レジスタに記憶され、割り込み機能の完了時に割り込みポイントにて割り込まれた機能の処理を再開できる。このプロセスがモニタモードで許可された場合、このことはモニタモードのセキュリティを低下させ、よって安全なデータのリーク路を発生し得る。この理由から、モニタモードでは一般に割り込みはディスエーブルされる。しかしながら、モニタモード中の割り込みのディスエーブルの1つの結果として、割り込みの待ち時間が増す。

#### 【0054】

機能を実行するプロセッサのステートが記憶されていない場合、モニタモードで割り込みを認めることが可能となる。割り込みの後で機能が再開されない場合に限り、このこと

10

20

30

40

50

を行うことができる。従って、安全に再開できる機能のモニタモードに限り割り込みを認めることによって、モニタモードにおける割り込み待ち時間の問題は解決できる。この場合、モニタモードにおけるインターラプトの後では機能の処理に関連するデータは捨てられ記憶されていないが、割り込みが終了してしまった時、最初からその機能の処理を開始することがプロセッサに命令される。上記例では、プロセッサはモニタモードに切り替わったポイントに単に戻るだけであるので、このことは簡単なことである。機能を再スタートすることは、再スタートできることが確実な機能に対してしか可能でなく、このことは、繰り返し可能な結果を生じさせることに留意すべきである。機能を再スタートしたときに異なる結果が生じるように、プロセッサのステータスを機能が変更した場合、機能を再スタートすることはよい考えではない。この理由から、モニタモードでは安全に再スタートできる機能しか割り込みできず、他の機能に対しては割り込みがディスエーブルされる。

10

#### 【 0 0 5 5 】

図 1 8 は本発明の実施例に従ってモニタモードで生じる割り込みの取り扱い方法を示す。非安全モードにおいて、タスク A の処理中に S M I が生じると、これによってプロセッサはモニタモードに切り替えられる。S M I 命令は専用の非安全 S M I ベクトルを通してコアをモニタモードにする。P C のそのときのステートがセーブされ、S ビットがセットされ、割り込みがディスエーブルされる。一般に非安全モードの P C および C P S R をセーブするのに L R \_ m o n および S P S R \_ m o n が使用される。

#### 【 0 0 5 6 】

20

次にモニタモードにおいて、機能 C が開始される。まず機能 C が行うことは割り込みをイネーブルすることであり、次に機能 C が処理される。機能 C の処理中に割り込みが生じた場合、他の割り込みがディスエーブルされ、その割り込みは取り込まれ、実行される。しかしながら、モニタモードインジケータは割り込みの後で機能を再開すべきでなく、むしろ再スタートすべきであることをプロセッサに示す。これとは異なり、別個の制御パラメータによりこのことをプロセッサに表示してもよい。従って、割り込みの後で L R \_ m o n および S P S R \_ m o n の値により割り込み例外ベクトルが更新され、プロセッサのその時のステートは記憶されない。

#### 【 0 0 5 7 】

図 8 に示されるように、割り込みタスク、すなわちタスク B の完了後にプロセッサは割り込みレジスタにコピーされた S M I 命令のアドレスを読み出し、S M I を実行し、機能 C の処理を再びスタートする。

30

#### 【 0 0 5 8 】

上記プロセスは機能 C が再スタート可能な場合にしか、すなわち再スタートプロセス C が繰り返し可能な処理ステップを生じる場合にしか働かない。これは、機能 C がプロセッサのステータス、例えば将来の処理に影響を与え得るスタックポインタのいずれかを変更したケースではない。このように、繰り返し可能な機能はベキ等性 ( i d e m p o t e n c e ) を有すると言われている。ベキ等性を有しない機能の問題を扱う 1 つの方法は、コードの最初の部分がベキ等性を有するように機能を定めるコードを再配置することであり、ベキ等性を有するようにコードを配置することが不可能となってしまうと、割り込みはディスエーブルされる。例えばコード C がスタックへの書き込みに関係している場合、少なくとも最初にスタックポインタを更新することなくこれを行うことは可能である。コードを安全に再スタートできると予想できないと判断された場合、機能 C のためのコードは割り込みをディスエーブルすることをプロセッサに命令でき、コードはスタックポインタを正しい位置へ更新できる。このことは図 1 8 に示されており、図では機能 C の処理によるある方法によって割り込みをディスエーブルしている。

40

#### 【 0 0 5 9 】

図 1 9 は若干異なる例を示す。この例ではタスク C の処理による方法であり、追加の制御パラメータがセットされる。このことは、固定ルーチンが最初に行われると、厳密にはベキ等性ではないタスク C のその後の部分が安全に再スタートできることを示している

50

。この固定ルーチンはプロセッサの状態をタスクCのスタート時の状態にリストアするように働くので、タスクCを安全に再スタートし、タスクCは割り込みされなかった場合と同じ、タスクの終了時のプロセッサ状態を発生できる。一部の実施例では別の制御パラメータをセットした時点で、例えばスタックポインタが更新されるようなプロセッサのステートが変更される、短期間の間割り込みをディスエーブルする。これによってプロセッサを後でべき等性状態にリストアすることが可能となる。

【 0 0 6 0 】

追加の制御パラメータがセットされた後に割り込みが生じると、2つの態様が進行し得る。(F1にて即座に固定ルーチンを実行し、割り込みを処理することもできるし、または即座に割り込みを処理し、割り込みが完了した後にSMIを実行し、次にタスクCの再スタートをする前に(F2にて)固定ルーチンを実行する。理解できるように、これら実施例のいずれにおいても、モニタモードで固定ルーチンを実行するので、安全ドメインまたはモニタモードを認識していない非安全ドメインにおける実行は影響を受けない。

10

【 0 0 6 1 】

図9から判るように、コードCの最初の部分はべき等性を有し、割り込みの後で再スタートできる。固定ルーチンが最初に実行されていることを条件に、第2部分は再スタート可能であり、このことは追加の制御パラメータをセットすることによって表示される。コードの最終部分は再スタートできないので、このコードを処理する前に割り込みがディスエーブルされる。

【 0 0 6 2 】

図20は別の実施例と異なる別の例を示し、この場合、モニタモード中に割り込みがインエーブルされる。モニタモードで実行中の機能はこれら機能を安全に再スタートできなくなると直ちに、これら割り込みをディスエーブルするように働く。このことはモニタモードで割り込みされたすべての機能が再開されるのではなく、再スタートされる場合に限り可能である。

20

【 0 0 6 3 】

割り込み時に、所定のモードで実行中のすべての機能を再開するのではなく再スタートすることを保証できるようにするいくつかの方法がある。1つの方法として割り込みが割り込まれた命令のアドレスではなく、命令シーケンスのスタートのアドレスをセーブする新しいプロセッサ状態を加えることが挙げられる。この場合、モニタモードは常にこのステートで実行される。別の方法は、各機能のスタート時に機能のスタートのアドレスを割り込み例外レジスタへあらかじめロードし、割り込みの後のプロセッサのステートの割り込み例外レジスタへの書き込みをディスエーブルすることである。

30

【 0 0 6 4 】

図20に示された実施例では、割り込み機能の終了直後に機能の再スタートを行ってもよいし、また機能を安全に再スタートできるようにすることが求められている場合には、固定ルーチンの後で再スタートを行ってもよい。

【 0 0 6 5 】

以上で安全および非安全ドメイン、ならびにモニタモードを有するシステムを参照して、割り込み待ち時間を取り扱う上記方法について説明したが、特定の理由により再開すべきでない機能を有するシステムにも明らかに適用できる。一般に、かかる機能は割り込み待ち時間を増すような割り込みをディスエーブルすることによって作動する。再スタート可能なように機能を変え、割り込みの後でこれら機能を再スタートするようにプロセッサを制御することによって、機能処理の少なくとも一部の間で割り込みをインエーブルすることが可能となり、かつ割り込みの待ち時間を小さくすることに役立つ。例えば作動システムの正常なコンテキストの切り替えに役立つ。

40

【 0 0 6 6 】

安全および非安全メモリへのアクセス

図1を参照して説明するように、データ処理装置はメモリを有する。このメモリは特にTCM36、キャッシュ38、ROM44、スレーブデバイスのメモリおよび外部メモリ

50

56を含む。例として図37を参照して説明するように、メモリは安全メモリと非安全なメモリとに区分されている。一般には製造時にはメモリの安全メモリ領域と非安全なメモリ領域との物理的な区別はないが、これら領域は安全ドメインで作動する際のデータ処理装置の安全なオペレーティングシステムによって定義されることが理解できよう。従って、メモリデバイスの任意の物理的部分を安全メモリとして割り当て、別の物理的部分を非安全メモリとして割り当てることができる。

【0067】

図2～5を参照して説明するように、処理システムは安全ドメインと非安全ドメインとを有する。安全ドメインには安全なカーネルプログラム80が設けられ、このプログラムは安全モードで実行される。安全ドメインと非安全ドメインとをまたがるモニタプログラム72も設けられ、このプログラムは少なくとも部分的にモニタモードで実行される。本発明の実施例では、モニタプログラムは一部はモニタモードで実行され、一部は安全モードで実行される。例えば図120に示されるように、特にスーパーバイザーモードSVCを含む複数の安全モードがある。

10

【0068】

モニタプログラム72は安全ドメインと非安全ドメイン間のいずれの方向への変更を管理する役割を果たす。「プロセッサモード」の章において、図8および9を参照して、これら機能の一部について説明する。モニタプログラムは前記非安全モードから前記安全モードへの切り替えを開始するために、非安全モードで発生されるモード切り替えリクエストSMIおよび前記安全モードから前記非安全モードへの切り替えを開始するために、安全モードで発生されるモード切り替えリクエストSMIに対する責任がある。「世界間の切り替え」という章で説明するようにモニタモードでは安全および非安全ドメインの1つから別のドメインへのレジスタの少なくとも一部の切り替えが行われる。この切り替えでは一方のドメイン内に存在するレジスタのステータスがセーブされ、他方のドメインにあるレジスタへ新しいステータスの書き込み（またはレジスタ内に前にセーブされたステータスのリストア）が行われる。本明細書で説明したように、かかる切り替えの実行時にあるレジスタへのアクセスをディスエーブルしてもよい。モニタモードではすべての割り込みをディスエーブルすることが望ましい。

20

【0069】

モニタプログラムの実行が安全ドメインと非安全ドメインにまたがっているモニタモードでは、モニタプログラムが検証可能に安全であること、すなわちモニタプログラムが実現しようとしている機能だけを実現することが重要である。従って、モニタプログラムをできるだけ簡単にすることが有利となる。安全モードは安全ドメインでしか処理を実行できないようにできる。本発明の本実施例では、特権安全モード（単数または複数）およびモニタモードは同じ安全メモリおよび非安全メモリへのアクセスを認めている。特権安全モードが同じ安全メモリおよび非安全メモリを「見る」ことを保証することによって、そうしない場合にモニタモードでしか実現できない機能を安全モードに移し、モニタプログラムを簡略化できる。更に、これによって特権安全モードで作動するプロセスを直接モニタモードに切り替え、この逆への切り替えを行うことができる。特権安全モードからモニタモードへの切り替えが認められ、モニタモードでは非安全ドメインへの切り替えを行うことができる。非特権安全モードはSMIを使ってモニタモードに入らなければならない。システムはリセットの後で特権安全モードに入る。ドメイン間を移動する際にステータスのセーブを容易にするためにモニタモードと特権安全モードとの切り替えが行われる。

30

40

【0070】

別の実施例では、安全特権モード内からもモニタモード内からもSフラグへのアクセスが認められる。プログラムフローの制御を維持する間、安全特権モードがプロセッサをモニタモードに切り替えることが認められる場合、かかる安全特権モードは既にSフラグ（ビット）を変える能力を有効に有している。従って、Sフラグをモニタモード内でしか変更できないことによる別の複雑性は正当化されない。その代わりに1つ以上の安全特権モードによって変更できる別のコンフィギュレーションフラグと同じようにSフラグを記憶

50

できる。現在の技術には1つ以上の安全特権モード内でSフラグを変更できるかかる実施例が含まれる。

【0071】

前に説明した実施例に戻ると、本装置はモードを定め、モードの特権レベル、すなわちモードが可能にする機能の組を定めるプロセッサコア10を含む。従って、プロセッサコア10は安全モードおよびモニタモードによる安全および非安全メモリへのアクセス、およびモニタモードがアクセスを認めるすべてのメモリへの安全モードによるアクセスを許可し、かつ特権安全モードで作動中のプロセスが直接モニタモードに切り替わり、かつこの逆の切り替えを許可するように、公知の態様で配置されている。プロセッサコア10は次のことを認めるようになっていることが好ましい。

10

【0072】

装置の一例では、メモリは安全メモリと非安全メモリとに区分され、安全メモリと非安全メモリとの双方はモニタモードおよび安全モードでしかアクセスできない。非安全メモリはモニタモード、安全モードおよび非安全モードでアクセスできることが好ましい。

【0073】

本装置の別の例では、モニタモードおよび1つ以上の安全モードにおいて、安全モードに対して非安全メモリへのアクセスが否定され、非安全モードにおいて、安全モードおよびモニタモードに対し非安全メモリへのアクセスが否定される。従って、安全メモリはモニタモードおよび安全モードでしかアクセスされず、非安全メモリは非安全モードでしかアクセスされないので、セキュリティが高まる。

20

【0074】

本装置の例では、安全モードである特権モードよりも特権の大きいモードとして見なすことができるモニタモードでは、装置のリセットまたはブートを行うことができる。しかしながら、本装置の多くの例は、安全モードとモニタモードとの間で認められる直接切り替えにより可能な安全モードにおいてリセットまたはブートをできるようになっている。

【0075】

図2を参照して説明したように、安全ドメインおよび安全モードでは、安全カーネル80（またはオペレーティングシステム）が機能し、安全カーネル80のもとで1つ以上の安全アプリケーションプログラム82、84を実行できる。安全モードで作動する安全カーネルおよび/または安全アプリケーションプログラム、または他のプログラムコードは、安全メモリおよび非安全メモリの双方へのアクセスが認められる。

30

【0076】

以上で、プロセッサを有する装置を参照して本発明の例について説明したが、適当なプロセッサで実行される際に、この章で説明したように作動するようプロセッサを構成するコンピュータプログラムによって本発明を実施してもよい。

【0077】

プログラマーのモデル図から検討した本技術の別の実施例について、次のように図21~23を参照して説明する。

【0078】

次の説明では、英国ケンブリッジのARMリミティッド社によって設計されたARMプロセッサに関連して理解しなければならない次の用語を使用することにする。

40

- Sビット： 専用CP15レジスタ内に含まれる安全状態ビット
- 「安全/非安全状態」： この状態はSビットの値によって定められ、コアが安全な世界にアクセスできる（安全状態のときには $S = 1$ ）かどうかを表示するか、または非安全な世界だけに制限される（ $S = 0$ ）。モニタモード（更に参照）はSビットのステータスを無効にする。
- 「非安全な世界」： セキュリティを必要としない非安全アプリケーションへアクセスできるすべてのハードウェア/ソフトウェアのグループのことである。
- 「安全な世界」： 安全コードを実行しているときにしかアクセスできないすべてのハードウェア/ソフトウェア（コア、メモリ...）のグループのことである。

50

- モニタモード： 安全状態と非安全状態との間でコアを切り替える役割を果たす新しいモードである。

【 0 0 7 9 】

簡単な要約

- コアは常に非安全な世界にアクセスできる。  
- コアは安全な世界が安全状態またはモニタモードとなっているときにしか、安全な世界にアクセスできない。

- S M I： ソフトウェアモニタ割り込みのことであり、専用 S M I 例外ベクトルを通してコアをモニタモードにさせる新しい命令である。

- 「スレッド I D」： ( O S によって制御される ) 各スレッドに関連する識別子である。 O S が非安全な世界で実行されるあるタイプの O S に対しては、安全機能が呼び出される度に、パラメータとして現在のスレッド I D をパスし、呼び出している非安全アプリケーションに安全機能をリンクさせなければならない。従って、安全な世界は多数のスレッドをサポートできる。

- 安全割り込みは安全周辺機器が発生する割り込みを定める。

【 0 0 8 0 】

プログラマーのモデル

カーボンコアの概観

本技術を使用するプロセッサのために本明細書で使用する用語である、カーボンアーキテクチャなる概念は、安全な世界と非安全な世界の 2 つに分離することから成る。安全な世界はどんなデータも非安全な世界にリークしてはならないようになっている。

【 0 0 8 1 】

提案する解決案では、安全状態と非安全状態は同じ ( 現行の ) レジスタバンクを共用する。結果として A R M コアに存在する現在のすべてのモード ( Abort、Undef、Irq、User、 . . . . ) は各状態で存在することになる。

【 0 0 8 2 】

コアは専用 C P 1 5 レジスタで示される新しい状態ビット、すなわち S ( 安全 ) ビットにより安全状態で作動するのか非安全状態で作動するのかを知る。

【 0 0 8 3 】

S ビットを変えること、すなわちある状態から別の状態へ変更することをどの命令またはイベントに許可するかを制御することは、このシステムのセキュリティのキーとなる特徴である。現在の解決案は新しいモード、すなわち 2 つの状態の切り替えをスーパーバイズするモニタモードを加えることを提案するものである。適当な C P 1 5 レジスタに書き込むことにより、モニタモードは S ビットが変更することが認められる唯一のモードとなる。

【 0 0 8 4 】

最後に、例外ハンドリングに対するある程度のフレキシビリティを加えることを提案する。リセットとは別にして、すべての例外はそれが生じた状態において取り扱われるか、またはモニタモードに向けられる。このことは専用 C P 1 5 レジスタを構成可能な状態にしておくことを必要とする。

【 0 0 8 5 】

次のパラグラフで、この解決案の詳細について検討する。

プロセッサの状態およびモード

カーボンアーキテクチャの新しい特徴

安全または非安全状態 ( S ビット )

カーボンコアの主な特徴は、コアが安全状態 ( S = 1 ) または非安全状態 ( S = 0 ) にあるかどうかを表示する S ビットが存在していることである。安全状態にあるとき、コアは安全な世界または非安全な世界内のどのデータにもアクセスできる。非安全な状態にあるとき、コアは非安全な世界へのアクセスだけに限定される。

【 0 0 8 6 】

10

20

30

40

50

この規則への唯一の例外は、Sビット情報を無効にするモニタモードに関連している。S = 0であってもコアがモニタモードにあると、コアは安全特権アクセスを実行する。更に情報を望む場合には次のパラグラフであるモニタモードを参照されたい。

【0087】

モニタモードでのみSビットを読み出し/書き込みできる。Sビットの値がどんな値であっても、他のモードがこれにアクセスしようとする場合、これを無視するか、または結果としてUndef(未定義)例外が生じる。

【0088】

リセットを除くすべての例外は安全ステートビットに影響しない、リセット時にSビットがセットされ、スーパーバイザーモードでコアがスタートする。更に詳細な情報を望む場合にはブートの章を参照されたい。

【0089】

安全/非安全ステートは分離しており、ARM/Thumb/Java(R)ステートと独立に作動する。

【0090】

モニタモード

カーボンシステムの別の重要な特徴は、新しいモード、すなわちモニタモードを形成することである。このモードは安全ステートと非安全ステートとの間のコアの切り替えを制御するのに使用される。このモードは常に安全モードと見なされる。すなわちSビットの値がどんな値であっても、コアがモニタモードにあると、外部世界への安全特権アクセスを常に実行する。

【0091】

任意の安全特権モード(すなわちS = 1のときの特権モード)はCPSRモードビット(MSR、MOV Sまたは等価的命令)を書き込むだけで、モニタモードに切り替えることができる。しかしながら、このことは非安全モードまたは安全ユーザーモードでは禁止される。このことが起きた場合、命令を無視するか、または例外を生じさせる。

【0092】

専用CPSR違反例外に対するニーズがあり得る。非安全モードまたは安全ユーザーモードからCPSRを直接書き込むことにより、モニタモードへ切り替える試みによってこの例外が生じる。

【0093】

モニタモードがアクティブであるときにリセットを除くすべての例外は実際にはディスエーブルされる。

- ・すべての割り込みをマスクする。
- ・すべてのメモリ例外は無視されるか、または致命的例外を生じさせる。
- ・無定義/SWI/SMIは無視されるか、または致命的例外を生じさせる。

【0094】

モニタモードに入ると、システムモニタの作動中に他のタイプの例外が生じないように、割り込みは自動的にディスエーブルされ、システムモニタが書かれる。

【0095】

モニタモードはプライベートレジスタを有しなければならない。この解決案は、レジスタの最初の組、すなわちR13(sp\_mon)、R14(lr\_mon)およびSPSR(spsr\_mon)しかコピーしないことを提案するものである。

【0096】

モニタモードでは、MPUまたはパーティションチェッカー(モニタモードは常に安全特権外部アクセスを実行する)と同様、MMUもディスエーブルする(フラットアドレスマップ)。しかしながら、特別にプログラムされたMPU領域の属性(キャッシュ可能性、...)はアクティブなままとなる。モニタモードが使用できる別の例として、安全ドメインによってどんなマッピングも使用できる。

【0097】

10

20

30

40

50



### 新しい命令

この提案は現在のARM命令セットに1つの新しい命令を加えることを求める。

モニタモードに入れ、固定SMI例ベクトルで分岐するSMI（ソフトウェアモニタ割り込み）命令が使用される。この命令は主に非安全状態と安全状態との間のスワップをするためのモニタに対する表示をするのに使用される。

#### 【0098】

別の例として（またはそれに加えて）、モニタモードがモニタスタックからのノモニタスタックへの他のモードのステートのセーブ/リストアを可能にし、コンテキストの切り替え性能を改善するための新しい命令を加えることができる。

#### 【0099】

##### プロセッサモード

前のパラグラフで説明したように、コアには新しい1つのモード、すなわちモニタモードしか追加されない。現在のすべてのモードは利用できる状態のままであり、安全ステートおよび非安全ステートの双方で存在する。

実際にはカーボンユーザは図21に示される構造を見ることになる。

#### 【0100】

##### プロセッサのレジスタ

この実施例は、安全な世界と非安全な世界とが同じレジスタバンクを共用することを提案するものである。このことは、ある世界からモニタモードを通して別の世界に切り替わるときに、システムモニタは第1の世界のコンテキストをセーブし、第2の世界のコンテキストを発生（またはリストア）する必要があることを意味する。

#### 【0101】

パラメータをパスすることは容易なタスクとなる。システムが5ビットを一旦切り替えると、第1の世界におけるレジスタに含まれるデータは第2の世界内の同じレジスタによって利用できるようになる。

#### 【0102】

しかしながら、厳密に制御する必要がある、パラメータをパスさせるための専用の限られた数のレジスタとは別に、安全ステートから非安全ステートへパスする際に他のすべてのレジスタをフラッシュさせ、安全データがリークする危険性を防止する必要がある。このことは、モニタカーネルによって保証しなければならない。

#### 【0103】

安全ステートから非安全ステートへの切り替え時にレジスタを直接フラッシュさせるハードウェア機構または新しい命令を実現する可能性も1つの可能性である。

#### 【0104】

提案する別の解決案は安全ステートと非安全ステートとの間で2つの物理的に分離されたレジスタバンクを有する現在のレジスタバンクのすべて（またはほとんど）を複製することである。この解決案はレジスタに含まれる安全データと非安全データとを明瞭に分離できるという主な利点を有する。更に安全ステートと非安全ステートとの間で高速コンテキスト切り替えも可能にできる。しかしながら、欠点として、非安全レジスタにアクセスできるようにする幾つかの専用の命令を作成しなければ、パラメータがレジスタを通過するようにさせることが困難となることが挙げられる。

#### 【0105】

図22はプロセッサモードに応じた利用可能なレジスタを示す。ここでプロセッサのステートがこの主題には影響しないことに留意されたい。

##### 例外

##### 安全な割り込み

##### 現在の解決案

現在のコア内に、例えばIRQおよびFIQと同じ割り込みピンを持たせることが現在提案されている。（本明細書で後に記載する）例外トラップマスクレジスタに関連し、異なる種類の割り込みを実現し、取り扱うシステムのために、フレキシビリティを十分にす

10

20

30

40

50

る必要がある。

【 0 1 0 6 】

V I C 増強

次のように、V I C (ベクトル化された割り込みコントローラ)を増強することができる。このV I Cはベクトル化された各アドレスに関連した1つの安全情報ビットを含むことができる。このビットはモニタまたは安全特権モードでしかプログラムできない。このことは、検討する割り込みを安全として処理し、よって安全サイドで取り扱うべきか否かを示している。

【 0 1 0 7 】

2つの新しいベクトルアドレスレジスタも増設し得る。一方のレジスタは非安全状態で生じるすべての安全割り込みのためのものであり、他方は安全状態で生じるすべての非安全割り込みに対するものである。

C P 1 5 に含まれるSビット情報は新しいV I C入力としてV C Iにも利用できる。

【 0 1 0 8 】

次の表は入進割り込みのステータス(各割り込みラインに関連する、Sビットにより表示される安全状態または非安全状態)およびコアのステータス(C P 1 5 内のSビット = V C I でのS入力信号)に応じた異なる可能なシナリオを要約したものである。

【 0 1 0 9 】

【表 2】

	安全状態にあるコア (CP15-S=1)	非安全状態にあるコア (CP15-S=0)
安全な割り込み	世界を切り替える必要はない。VICは割り込みラインに関連した安全なアドレスを直接コアに示す。コアは関連するISRを発見するであろうこのアドレスで分岐するだけでよい。	VICは非安全ドメイン内のこの割り込みに関連したベクトルを有しない。従ってVICは非安全な世界で生じるすべての安全割り込みに対して専用のベクトルアドレスレジスタに含まれるアドレスをコアに示す。次にまだ非安全な世界内にあるコアはこのアドレスに分岐し、このアドレスで安全な世界へ切り替えるためのSMI命令を発見することとなる。一旦安全な世界内に入れば、正しいISRにアクセスできる。
非安全な割り込み	VICは安全ドメイン内にこの割り込みに関連したベクトルを有しない。従って、VICは安全な世界内で生じるすべての非安全な割り込みに対して専用のベクトルアドレスレジスタに含まれるアドレスをコアに示す。次に、まだ安全な世界にあるコアはこのアドレスに分岐し、ここでSMI命令が見い出され非安全な世界に切り替えられる。一旦非安全な世界内に入ると、正しいISRにアクセスできる。	世界を切り替える必要はない。VICは割り込みラインに関連した非安全アドレスをコアに直接示す。コアはこのアドレスに分岐し関連する非安全ISRを見い出す。

10

20

30

## 【0110】

## 例外取り扱いコンフィギュラビリティ

カーボンフレキシビリティを改善するためにCP15では新しいレジスタ、例外トラップマスクが追加される。このレジスタは次のビットを含むことになる。

- ビット0 : Undef (未定義) 例外 (非安全ステート)
- ビット1 : SWI 例外 (非安全ステート)
- ビット2 : プリフェッチアポート例外 (非安全ステート)
- ビット3 : データアポート例外 (非安全ステート)
- ビット4 : IRQ 例外 (非安全ステート)
- ビット5 : FIQ 例外 (非安全ステート)
- ビット6 : SMI 例外 (非安全ステートと安全ステートの双方)
- ビット16 : 未定義例外 (安全ステート)

40

50

- ビット17 : S W I 例外 (安全ステート)
- ビット18 : プリフェッチアポート例 (安全ステート)
- ビット19 : データアポート例外 (安全ステート)
- ビット20 : I R Q 例外 (安全ステート)
- ビット21 : F I Q 例外 (安全ステート)

**【0111】**

リセット例外はこのレジスタ内に対応するビットを有しない。リセットによって常にコアはその専用ベクトルを通して安全スーパーバイザーモードに入る。

ビットがセットされると、対応する例外によってコアはモニタモードとなる。そうでない場合、例外が生じた世界内の対応するハンドラー内で例外が処理される。

レジスタはモニタモードでしか見ることができない。その他のモードではこのレジスタにアクセスしようとする命令は無視されることになる。

システムがモニタをサポートしているか否かに応じて、このレジスタはシステム固有の値に初期化しなければならない。この機能はV I Cによって制御できる。

**【0112】****例外ベクトルテーブル**

別個の安全な世界と非安全な世界とが設けられるので、別個の安全例外ベクトルの表と非安全例外ベクトルのテーブルを必要とする。

更にモニタがある例外もトラップできるので、我々はモニタ専用の第3の例外ベクトルテーブルも必要とする。次のテーブルは3つの異なる例外ベクトルのテーブルを要約するものである。

**【0113】**

10

20

【表 3】

非安全メモリにおいて：

アドレス	例外	モード	自動的にアクセスされる時
0x0	-	-	
0x04	Undef (未定義)	Undef (未定義)	コアが非安全ステートであり、例外トラップマスクレジスタ [非安全Undef]=0のときに、未定義命令が実行された
0x08	SWI	スーパーバイザー	コアが非安全ステートであり、例外トラップマスクレジスタ [非安全SWI]=0のときに、SWI命令が実行された
0x0C	プリフェッチアボート	アボート	コアが非安全ステートで例外トラップマスクレジスタ [非安全PAbort]=0のときに、命令がアボートされた
0x10	データアボート	アボート	コアが非安全ステートで例外トラップマスクレジスタ [非安全DAabort]=0のときに、データがアボートされた
0x14	保留		
0x18	IRQ	IRQ	コアが非安全ステートで例外トラップマスクレジスタ [非安全IRQ]=0のときに、IRQピンがアサートされた
0x1C	FIQ	FIQ	コアが非安全ステートで例外トラップマスクレジスタ [非安全FIQ]=0のときに、FIQピンがアサートされた

10

20

30

【 0 1 1 4 】

【表 4】

安全メモリにおいて：

アドレス	例外	モード	自動的にアクセスされる時
0x00	Reset*	スーパーバイザー	リセットピンがアサートされた
0x04	Undef (未定義)	Undef (未定義)	コアが安全ステートであり、例外トラップマスクレジスタ [安全Undef]=0のときに、未定義命令が実行された
0x08	SWI	スーパーバイザー	コアが安全ステートであり、例外トラップマスクレジスタ [安全SWI]=0のときに、SWI命令が実行された
0x0C	プリフェッチアボート	アボート	コアが安全ステートであり、例外トラップマスクレジスタ [安全PAbort] =0のときに、命令がアボートされた
0x10	データアボート	アボート	コアが安全ステートで例外トラップマスクレジスタ [安全DAabort] =0のときに、データがアボートされた
0x14	保留		
0x18	IRQ	IRQ	コアが安全ステートで例外トラップマスクレジスタ [安全IRQ] =0のときに、IRQピンがアサートされた
0x1C	FIQ	FIQ	コアが安全ステートで例外トラップマスクレジスタ [安全FIQ] =0のときに、FIQピンがアサートされた

\* リセット機構に関する更なる説明は、「ブート」の章を参照。

【 0 1 1 5 】

【表5】

モニタメモリ（フラットマッピング）：

アドレス	例外	モード	自動的にアクセスされる時
0x00	-	-	-
0x04	未定義	モニター	コアが安全ステートであり、例外トラップマスクレジスタ [安全Undef] =1のとき、およびコアが非安全ステートであり、例外トラップマスクレジスタ [非安全Undef] =1のときに、未定義命令が実行された
0x08	SWI	モニター	コアが安全ステートであり、例外トラップマスクレジスタ [安全SWI] =1のとき、およびコアが非安全ステートであり、例外トラップマスクレジスタ [非安全SWI] =1のときに、SWI命令が実行された
0x0C	プリフェッチアボート	モニター	コアが安全ステートであり、例外トラップマスクレジスタ [安全IAbort] =1のとき、およびコアが非安全ステートであり、例外トラップマスクレジスタ [非安全IAbort] =1のときに、命令がアボートされた
0x10	データアボート	モニター	コアが安全ステートであり、例外トラップマスクレジスタ [安全PAbort] =1のとき、およびコアが非安全ステートであり、例外トラップマスクレジスタ [非安全PAbort] =1のときに、データがアボートされた
0x14	SMI	モニター	
0x18	IRQ	モニター	コアが安全ステートであり、例外トラップマスクレジスタ [安全IRQ] =1のとき、およびコアが非安全ステートであり、例外トラップマスクレジスタ [非安全IRQ] =1のときに、IRQピンがアサートされた
0x1C	FIQ	モニター	コアが安全ステートであり、例外トラップマスクレジスタ [安全FIQ] =1のとき、およびコアが非安全ステートであり、例外トラップマスクレジスタ [非安全FIQ] =1のときに、FIQピンがアサートされた

10

20

30

## 【0116】

モニタモードでは各例外が2つの異なる関連ベクトルを有するように、例外ベクトルを複製してもよい。

40

- 非安全ステートで生じる例外用のベクトル
- 安全ステートで生じる例外用のベクトル

モニタカーネルは例外が生じた元のステートをそれ以上検出する必要はないので、このことは例外の時間待ちを少なくする上で有効である。

この特徴は数個の例外に制限されることに注意する必要がある。SMIは安全ステートと非安全ステートとの切り替えを採用する最も適当な候補の1つである。

## 【0117】

世界間の切り替え

ステートを切り替える時、モニタモードはそのモニタスタックに最初のステートのコン

50

テキストをセーブし、モニタスタックから第2のステートのコンテキストをリストアしなければならない。

従って、モニタモードはプライベートレジスタ ( r 1 4 S P S R、 . . . . ) を含む他のモードのレジスタにアクセスしなければならない。

これを処理するために、提案される解決案は S P S R を書き込むだけで直接モニタモードに切り替える権利を安全ステートにある特権モードに与えることである。

かかるシステムでは、次のように世界間の切り替えが実行される。

- モニタモードに入る。
- S ビットをセットする。
- スーパーモードに切り替え - モニタスタックにスーパーバイザーレジスタをセーブする ( 当然ながらスーパーバイザーモードはモニタスタックポインタにアクセスしなければならないが、これは例えば共通レジスタ ( R 0 ~ R 8 ) を使用することにより容易に実行できる ) 。
- システムモードへ切り替え - モニタスタックに ( ユーザーモードと同じ ) レジスタをセーブする。
- すべてのモードに対し、モニタスタックに I R Q レジスタをセーブする。
- すべてのモードのすべてのプライベートレジスタがセーブされると、簡単な M S R 命令 ( = C P S R モードフィールドにモニタの値を単に書き込む ) によりモニタモードへ戻る。

次のその他の解決案を検討する。

- モニタが自身のスタックに他のモードのプライベートレジスタをセーブできるようにする新しい命令を追加する。
- 例えば ( 適当なアクセス権を有するために ) モニタステートとなり、 I R Q ( または他の ) プライベートレジスタを見るために I R Q ( または他の ) モードとなることのできる新しい「ステート」としてモニタを実現する。

#### 【 0 1 1 8 】

基本的なシナリオ ( 図 2 3 )

- 1 . スレッド 1 が非安全な世界 ( S ビット = 0 ) で作動中である。  
このスレッドは安全な機能、 = > S M I 命令を実行しなければならない。
- 2 . この S M I 命令は非安全 S M I ベクトルによりコアをモニタモードにする。  
L R \_\_ m o n および S P S R \_\_ m o n を使用して非安全モードの P C および C P S R をセーブする。
- システムは安全ステートであるが、この段階では S ビットは変化しないままである。  
モニタカーネルがモニタに非安全コンテキストをセーブする。モニタは L R \_\_ m o n および S P S R \_\_ m o n もプッシュする。  
次にモニタカーネルは C P 1 5 レジスタに書き込みをすることにより、「 S 」ビットを変える。
- この実施例では、モニタカーネルは ( 例えばスレッド I D テーブルを更新することにより ) 安全な世界で「安全スレッド 1 」をスタートさせる道を維持する。  
最後に、モニタモードから出て安全スーパーバイザーモードに切り替わる ( L R \_\_ m o n および S P S R \_\_ m o n を更新した後の M O V S 命令 ) 。
- 3 . 安全カーネルが正しい安全メモリのロケーションへアプリケーションを送り ( 例えば M O V S を使って ) 、ユーザーモードに切り替わる。
- 4 . 安全ユーザーモードで安全機能が実行される。一旦終了すると安全機能は適当な S W I を実行することにより「退出」機能呼び出しする。
- 5 . S W I 命令は専用 S W I ベクトルによりコアを安全 s v c モードにし、次にコアは「退出」機能を実行する。この「退出」機能はモニタモードに戻すよう切り替えるための「 S M I 」により終了する。
- 6 . S M I 命令は専用安全 S M I ベクトルによりコアをモニタモードにする。  
安全 S V C モードの P C および C P S R をセーブするのに L R \_\_ m o n および S P S R



\_\_monを使用する。

Sビットは変わらないままである（例えば安全ステート）。

安全なスレッド1が終了した事実をモニタカーネルが登録する（スレッドIDテーブルから安全なスレッド1のIDを除く）。

モニタカーネルがCP15レジスタに書き込むことにより「S」ビットを変え、非安全ステートに戻る。

モニタカーネルがモニタスタックから非安全コンテキストをリストアする。モニタカーネルはステップ2で前にセーブされたLR\_\_monおよびCPSR\_\_monもロードする。

最後に、モニタカーネルはSUBSによりモニタモードから出る。このSUBSは命令時に非安全ユーザーモードにコアを戻す。

7. スレッド1を正常に再開できる。

#### 【0119】

図6を参照する。安全ドメインと非安全ドメインの間ですべてのレジスタを共用する。モニタモードでは安全および非安全ドメインの一方から他方のドメインへレジスタを切り替える切り替えが行われる。この切り替えでは、上記「世界間の切り替え」の章でも説明したように、あるドメインで存在するレジスタのステートをセーブし、他のドメインにあるレジスタに新しいステートを書き込む（またはレジスタに前にセーブされたステートをリストアする）。

#### 【0120】

この切り替えを実行するのにかかる時間を短縮するのが好ましい。切り替えにかかる時間を短縮するために安全ドメインと非安全ドメインとの間の切り替え時に共用レジスタをディスエーブルし、内部に記憶されているデータの値を変えないように維持する。例えば非安全ドメインから安全ドメインへの切り替えを検討する。例えば図6に示されたFIQレジスタは安全な世界では必要でないと仮定する。従って、これらレジスタはディスエーブルされ、これらレジスタを安全ドメインに切り替え、これらレジスタの内容をセーブする必要はない。

#### 【0121】

レジスタのディスエーブル化はいくつかの方法で行うことができる。1つの方法はこれらレジスタを使用するモードをロックすることである。この方法は、モードのディスエーブルを指示するCP15レジスタ内の制御ビットを書き込むことによっても行われる。

これとは異なり、再びCP15レジスタ内の制御ビットを書き込むことにより、命令に基づいて命令によるレジスタへのアクセスをディスエーブルしてもよい。CP15レジスタに書き込まれるビットはモードではなくレジスタに明らかに関係しているので、モードはディスエーブルされず、このモードにおけるレジスタへのアクセスがディスエーブルされる。

#### 【0122】

FIQレジスタは高速割り込みに関連するデータを記憶する。FIQレジスタ（単数または複数）がディスエーブルされ、高速割り込みが生じた場合、プロセッサはモニタ内で例外の信号を出す。この例外に回答し、モニタモードは、あるドメインに関連し、前記ディスエーブルされたレジスタに記憶されているデータ値をセーブし、かつ他のドメインに関連する新しいデータ値をそのレジスタにロードし、FIQモードレジスタを再イネーブルするようになっている。

モニタモードにおいてプロセッサがドメインを切り替える際にすべてのバンク状レジスタがディスエーブルされるようにプロセッサを構成してもよい。これとは異なり、ドメインを切り替える際に共用レジスタの所定の一部がディスエーブルされ、他のレジスタをプログラマーの選択でディスエーブルできるように、レジスタのディスエーブル化を選択的にしてもよい。

#### 【0123】

モニタモードでドメインを切り替える際に共用レジスタの1つ以上をディスエーブルし

10

20

30

40

50

、共用レジスタの1つ以上の他のレジスタはあるドメインから出る際にセーブされたデータを有し、他のドメインにロードされる新しいデータを有するようにプロセッサを構成してもよい。この新しいデータをヌルデータとしてもよい。

【0124】

図24は従来のARMコアに安全処理オプションを追加する原理を略図で示すものである。この図は現在のコアに安全処理オプションを追加することによって、安全処理オプションを含むプロセッサをどのように形成できるかを略図で示している。システムを既存の従来オペレーティングシステムと後方コンパチブルにすべき場合、プロセッサの従来の非安全部分で作動する従来システムを考えると直感的である。しかしながら、図の下方部分に略図に示され、後に詳細にされるように、実際には従来システムはシステムの安全部分で作動する。

10

【0125】

図25は安全および非安全ドメインを有し、リセットを示すプロセッサを示し、図25は図2に類似している。図2は安全ドメインにおける処理を制御する安全OSシステムおよび非安全ドメインにおける処理を制御する非安全OSシステムによるセキュリティに回答するタイプのオペレーションを実行するようになっているプロセッサを示す。しかしながら、このプロセッサは伝統的な従来オペレーティングシステムと後方コンパチブルでもあり、従ってプロセッサは従来オペレーティングシステムを使用してセキュリティに影響されないように作動できる。

20

【0126】

図25に示されるように、リセットは安全ドメイン内であり、Sビット即ちセキュリティステータスフラグのセットと共にどんなタイプのオペレーションリセットも生じる。セキュリティに影響されないタイプのオペレーションの場合、安全ドメイン内でリセットが生じ、安全ドメイン内で処理が進む。しかしながら、処理を制御する従来のオペレーティングシステムはシステムのセキュリティの特徴については知らない。

図25に示されるように、処理をセキュリティに影響されるようにすべきか、または実際にセキュリティに影響されないようにすべきかに応じて、安全スーパーバイザーモード内の処理をスタートするアドレスを設定するようにリセットが実行される。一旦リセットが実行された場合、ブート機構またはリブート機構に存在する別のタスクが実行される。このブート機構について以下に説明する。

30

【0127】

ブート機構

ブート機構は次の特徴を考慮しなければならない。

- 従来のOSとのコンパチビリティを維持すること
- ほとんどの特権モードにおいてシステムのセキュリティを保証するようにブートすること。

結果として安全スーパーバイザーモードでカーボンコアがブートする。

別のシステムは次のようになる。

- 従来のOSを実行するシステムに対してはSビットは考慮されず、コアはスーパーバイザーモードでブートするように見せる。
- カーボンの特徴を利用するシステムに対しては、コアは(潜在的にはモニタモードにスワップした後に)システム内のすべての安全保護を構成できなければならない安全特権モードでブートする。

40

【0128】

上記ブート機構の詳細について、本発明の実施例のプロセッサはいずれのケースにおいても安全スーパーバイザーモードにおける処理をスタートさせるようにプロセッサをリセットする。セキュリティに影響されないタイプのオペレーションの場合、Sビットがセットされる(しかしながらオペレーティングシステムはこのことは知らない)ので、セキュリティはここでは問題とならないが、オペレーティングシステムは実際には安全ドメインで作動する。このことには、非安全ドメインからアクセスできないメモリ部分にこの状況

50

でアクセスできるという利点がある。

【0129】

すべてのケースにおける安全スーパーバイザーモードでのブートは、システムのセキュリティを保証するのに役立つので、セキュリティに影響されるシステムでは有利である。安全に影響されるシステムでは、安全スーパーバイザーモードでブートプログラムが記憶される場所をブート時に提供されるアドレスがポイントするので、このアドレスはシステムを安全システムとして構成し、モニタモードへの切り替えを可能にする。安全スーパーバイザーモードからモニタモードへの切り替えは一般に許可され、これによって適当な時間における安全システムがモニタモードでの処理を開始するのを可能にし、モニタモードのコンフィギュレーションを初期化できる。

10

【0130】

図26は、ステップ1で、非安全オペレーティングシステムにより非安全スレッドNSAが実行されることを示している。ステップ2において、非安全スレッドNSAはステップ3でモニタモードプログラムを実行するモニタモードを通して安全ドメインを呼び出す。モニタモードプログラムはドメインを切り替えるためにSビットを変え、ステップ5で安全オペレーティングシステムに移る前に必要なコンテキストのセーブおよびコンテキストのリストアを実行する。次に、ステップ6で割り込みIRQを受ける前に対応する安全スレッドSAが実行される。この割り込み取り扱いハードウェアはステップ7におけるモニタモードへのリターンをトリガーし、このステップ7では割り込みを安全オペレーティングシステムによって取り扱うのか、非安全オペレーティングシステムによって取り扱うのかが判断される。この場合、割り込みはステップ9でスタートする非安全オペレーティングシステムによって取り扱われる。この割り込みが非安全オペレーティングシステムによって取り扱われた場合、ステップ11にて正常なスレッド切り替え動作の前に非安全スレッドNSAは非安全オペレーティングシステムにおける現在のタスクとして再開される。このスレッドの切り替えはタイミングイベントまたは同様なことの結果となり得る。ステップ12において、非安全オペレーティングシステムにより非安全ドメインで異なるスレッドNSAが実行され、次にステップ14にてモニタドメイン/プログラムにより安全ドメインへの呼び出しがなされる。ステップ7は安全スレッドが実行を終了したため、または通常のリクエストが残されたことに起因して残されるというよりも、割り込みの結果として安全オペレーティングシステムが最後にサスペンドされた旨を表示するための、別の機構で使用されたフラグを記憶する。従って、安全オペレーティングシステムは割り込みによってサスペンドされるので、ステップ10におけるモニタプログラムはリターンスレッドID（例えば非安全スレッドNSBだけでなく他のパラメータデータによってリクエストされる安全オペレーティングシステムによってスタートすべきスレッドの識別子）を指定する、ソフトウェア疑似割り込みを使って安全オペレーティングシステムを再入力する。ソフトウェア疑似割り込みのこれらパラメータはレジスタの値としてパスできる。

20

30

【0131】

ステップ15において、ソフトウェア疑似割り込みはステップ15における安全オペレーティングシステムのリターン割り込みハンドラルーチンをトリガーする。このリターン割り込みハンドラルーチンはソフトウェア疑似割り込みのリターンスレッドIDを検査し、このIDがサスペンションの前に安全オペレーティングシステムが実行された最後のときに割り込まれた安全スレッドSAのスレッドIDに一致するかどうかを判断する。この場合、一致がないので、安全スレッドSAのコンテキストがセーブされた後で非安全スレッドNSBによって指定されたリターンスレッドへのスレッドの切り替えを実行するようステップ16で安全オペレーティングシステムがトリガーされる。この安全スレッドSAは、必要な場合に割り込みがなされたポイントから後で再スタートできる。

40

【0132】

図27は図26に示されたタイプの挙動の別の例を略図で示す。この例ではirqを取り扱うために非安全オペレーティングシステムの制御により処理が進行するが、非安全スレッドの切り替えはないので、安全オペレーティングシステムのリターン割り込みハンド

50

ラーによってソフトウェア疑似割り込みが受信されると、リターン割り込みハンドラーはスレッド切り替えが不要であると判断し、ステップ15で安全スレッドSAを単に再開するだけである。

#### 【0133】

図28は、リターンスレッドハンドラーによって実行される処理を略図で示すフローチャートである。ステップ4002において、リターンスレッドハンドラーがスタートされる。ステップ4004において、ソフトウェア疑似割り込みからのリターンスレッド識別子が検査され、安全オペレーティングシステムがサスペンドされたときに現在実行中の安全スレッドと比較される。これらが一致した場合、処理はステップ4006に進み、このステップで安全スレッドが再開される。ステップ4004における規格が一致しなければ、処理はステップ4008に進み、ステップ4010で新しい安全スレッドへの切り替えが行われる前に（その後の再開のために）ステップ4008にて古い安全スレッドのコンテキストがセーブされる。この新しいスレッドは既に途中となり得るので、ステップ4010は再開となる。

10

#### 【0134】

図29は、スレーブ安全オペレーティングシステムがマスター非安全オペレーティングシステムにより実行されるタスク切り替えに従うことができるようにする処理を略図で示す。マスター非安全オペレーティングシステムは他のオペレーティングシステムにその活動を伝え、コーディネートするための機構を有しない従来のオペレーティングシステムでよいので、マスターとしてしか作動しない。図29における最初の入力ポイントのように、非安全オペレーティングシステムは非安全スレッドNSAを実行する。この非安全スレッドNSAはソフトウェアの割り込みを使用する安全オペレーティングシステムにより実行すべき安全スレッドへの呼び出し、SMI呼び出しを行う。このSMI呼び出しはステップ2でモニタモードで実行されるモニタプログラムに進み、ステップ4にて安全オペレーティングシステムに呼び出しを送る前にステップ2にてモニタプログラムは必要なコンテキストセービングおよび切り替えを実行する。次に安全オペレーティングシステムは対応する安全スレッドSAをスタートさせる。この安全スレッドはタイマーイベントなどの結果として、モニタモードを介して非安全オペレーティングシステムへ制御をリターンしてもよい。ステップ9にて非安全スレッドNSAが再び制御を安全オペレーティングシステムへ送る際に、このNSAは元のオリジナル割り込みを再発行することによってこれを行う。ソフトウェア割り込みがNSAを識別する非安全スレッドID、起動すべき目標安全スレッドのスレッドID、すなわち安全スレッドSAを識別するスレッドIDだけでなく、他のパラメータも含む。

20

30

#### 【0135】

ステップ9で発生された呼び出しがモニタプログラムによってパスされ、安全オペレーティングシステムにより安全ドメイン内でステップ12で受信されると、オペレーティングシステムによりコンテキスト切り替えがあったかどうかを判断するように、非安全スレッドIDを検査できる。目標スレッドの安全スレッドIDも検査し、安全オペレーティングシステム下の正しいスレッドが新しいスレッドとして再スタートまたはスタートされたかどうかを見ることもできる。図29の例では、安全ドメインで安全オペレーティングシステムによりスレッド切り替えは必要とされない。

40

#### 【0136】

図30は図29に類似するが、非安全オペレーティングシステムの制御により非安全ドメイン内でステップ9でスレッドの切り替えが行われる点で異なっている。従って、ステップ11で安全オペレーティングシステムにソフトウェア割り込み呼び出しを行うのは別の非安全スレッドNSBである。ステップ14において、オペレーティングシステムは非安全スレッドNSBの別のスレッドIDを認識し、従って、安全スレッドSAのコンテキストをセーブし、安全スレッドSBをスタートさせるタスク切り替えを実行する。

#### 【0137】

図31は安全オペレーティングシステムのスレッドをスタートさせるか、または再開さ

50

せるための呼び出しとして、ソフトウェア割り込みを受信したときに安全オペレーティングシステムが実行する処理を略図で示すフローチャートである。ステップ4010にて呼び出しが受信される。ステップ4014において、パラメータが安全オペレーティングシステムでの現在アクティブな安全スレッドと一致しているかどうかを判断するために呼び出しのパラメータが検査される。一致していれば、ステップ4016にてこの安全スレッドが再スタートされる。一致していなければ、処理はステップ4018へ進み、ここで新しくリクエストされたスレッドが利用できるかどうかの判断をされる。新しくリクエストされたスレッドが安全オペレーティングシステムで実行されている他のあるスレッドによって既に使用されている排他的リソースであるか、またはこのような排他的リソースを必要とするような理由により、利用できない場合がある。かかるケースでは、ステップ4020にて呼び出しが拒否され、非安全オペレーティングシステムへ適当なメッセージがリターンされる。ステップ4018において、新しいスレッドが利用できると判断された場合、処理はステップ4022へ進み、このステップにて古い安全スレッドのコンテキストが後に起こり得る再開のためにセーブされる。

10

ステップ4024にて、安全オペレーティングシステムに対して行われたソフトウェア割り込み呼び出しで指定された新しい安全スレッドへの切り替えが行われる。

#### 【0138】

図32は異なる割り込みが異なるオペレーティングシステムにより処理される多数のオペレーティングシステムを有するシステム内で割り込みを取り扱う際に、優先権の反転ができるようにする作動を略図で示す。

20

#### 【0139】

安全オペレーティングシステムが安全スレッドSAを実行する状態で処理がスタートする。この処理は第1の割り込みInt1によって割り込みがされる。これによりモニタモード内のモニタプログラムがトリガーされ、割り込みを安全ドメインまたは非安全ドメインで処理するのかが判断される。この場合、割り込み安全ドメイン内で処理すべきであり、処理は安全オペレーティングシステムに戻り、割り込みInt1のための割り込み取り扱いルーチンがスタートされる。Int1のための割り込み取り扱いルーチンの実行の途中において、より高い優先権を有する別の割り込みInt2が受信される。従って、Int1のための割り込みハンドラーが停止され、割り込みInt2を取り扱うかどうかの判断をするために、モニタモードのモニタプログラムが使用される。この場合、割り込みInt2は非安全オペレーティングシステムにより処理すべきであるので、制御は非安全オペレーティングシステムに移り、Int2のための割り込みハンドラーがスタートされる。割り込みInt2のためのこの割り込みハンドラーが完了したときに、非安全オペレーティングシステムは安全ドメイン内でサービスがサスペンドされたペンディング中の割り込みInt1があることを示す情報を有していない。従って、非安全オペレーティングシステムはある別の処理、例えば別の非安全スレッドNSBのタスクの切り替えまたはスタートを実行できるが、元の割り込みInt1はサービスを受けないままである。

30

#### 【0140】

図33は図32の動作に関連した問題を解消できるようにした技術を示す。割り込みInt1が生じると、モニタプログラムはこの割り込みを非安全ドメインへ送り、このドメインでスタブ割り込みハンドラーが開始される。このスタブ割り込みハンドラーは比較的小さく、モニタモードを介して安全ドメインへ迅速に処理を戻し、安全ドメイン内で割り込みInt1のための割り込みハンドラーをトリガーする。この割り込みInt1は主に安全ドメイン内で処理され、安全ドメイン内で割り込みがペンディング中であることを非安全ドメインに示すための、あるタイプのプレイスホルダーとして、非安全ドメインにおけるスタブ割り込みハンドラーの開始を見なすことができる。

40

#### 【0141】

割り込みInt1のための安全ドメイン内の割り込みハンドラーは再び高い優先権のInt2を受ける。これによって前と同じように、非安全ドメインにおいてInt2のための割り込みハンドラーの実行がトリガーされる。しかしながらこの場合、Int2のため

50

の割り込みが終了したときに、非安全オペレーティングシステムは割り込み I n t 2 のためのスタブ割り込みハンドラーがまだ未処理であることを示すデータを有しているため、このスタブ割り込みハンドラーを再開する。このスタブ割り込みハンドラーは安全ドメインへの呼び出しバックが行われたポイントで、あたかもサスペンドされているように見えるので、この呼び出しが再実行され、従って、安全ドメインへの切り替えが行われる。一旦安全ドメインへ戻ると、安全ドメイン自身は割り込みの I n t 1 がサスペンドされたポイントで割り込み I n t 1 のための割り込みハンドラーを見ずから再スタートできる。安全ドメイン内で割り込み I n t 1 のための割り込みハンドラーが完了すると、非安全ドメインへの呼び出しバックが行われ、最初に実行中の安全スレッド S A が再開される前に、非安全ドメインにおいてスタブ割り込みハンドラーをクローズする。

10

**【 0 1 4 2 】**

図 3 4 は関連する優先権を有する異なるタイプの割り込みおよびこれら割り込みをどのように取り扱うことができるかを略図で示している。純粋に安全なドメインの割り込みハンドラーを使って高い優先権の割り込みを処理できるが、これを行うには非安全ドメインによって取り扱われるそれよりも高い優先権の割り込みがないことが条件となる。非安全ドメインで取り扱われ、その後の割り込みよりも高い優先権を有する割り込みがあると、それよりも低いすべての割り込みは純粋に非安全ドメイン内で取り扱うか、または図 3 3 に示されるスタブ割り込みハンドラー技術を利用し、安全ドメイン内で主要取り扱いが生じて非安全ドメインがこれら割り込みを追跡できるようにしなければならない。

**【 0 1 4 3 】**

20

前に述べたように、安全ドメインと非安全ドメインとの切り替えを実行するのにモニタモードが使用される。2つの異なるドメインの間でレジスタを共用する実施例では、このような共用を行うにはレジスタ内のステートをメモリにセーブし、メモリからそれらレジスタに宛て先ドメインのための新しいステートをロードする。2つのドメイン間で共用されないレジスタに対してはステートをセーブする必要はない。その理由は、これらレジスタは他のドメインによりアクセスされることがなく、ステート間の切り替えは安全ドメインと非安全ドメインとの切り替えの直接の結果として実現される（すなわち C P 1 5 レジスタのうち1つに記憶されている S ビットの値が、共用されないレジスタのどれを使用するかを判断する）からである。

**【 0 1 4 4 】**

30

モニタモード中に切り替える必要のあるステートの部分は、プロセッサによるメモリへのアクセスを制御するプロセッサコンフィギュレーションデータである。各ドメイン内には異なる表示のメモリがあるので、例えば安全データを記憶するための安全メモリにアクセスする安全ドメインがあり、非安全ドメインからこの安全メモリへはアクセスできないので、ドメインの切り替えを行う際にはプロセッサコンフィギュレーションデータを変える必要が生じることが明らかである。

**【 0 1 4 5 】**

図 3 5 に示されるように、C P 1 5 レジスタ 3 5 内にはこのプロセッサコンフィギュレーションデータが記憶されており、一実施例ではドメイン間でこれらレジスタが共用される。従って、安全ドメインと非安全ドメインとの間でモニタモードが切り替えられるとき、そのときに C P 1 5 レジスタ 3 4 内にあるプロセッサコンフィギュレーションデータは C P 1 5 レジスタからメモリへ切り替える必要があり、宛て先ドメインに関連するプロセッサコンフィギュレーションデータを C P 1 5 レジスタ 3 4 にロードする必要がある。

40

**【 0 1 4 6 】**

C P 1 5 レジスタ内にあるプロセッサコンフィギュレーションデータは一般に、システム内のメモリへのアクセスに直接的な効果を有するので、モニタモードで作動している間にこれら設定をプロセッサが更新する際に、これら設定は即座に有効となることは明らかである。しかしながら、このことは望ましいことではない。その理由は、モニタモード中にメモリのアクセスを制御するプロセッサコンフィギュレーションデータのスタティックな組をモニタモードが有することが望ましいからである。

50

## 【 0 1 4 7 】

従って図 3 5 に示されるように、本発明の一実施例では、プロセッサがモニタモードで作動している間に C P 1 5 レジスタ 3 4 内のプロセッサコンフィギュレーションデータを無効にするのに使用できる、モニタモード固有のプロセッサコンフィギュレーションデータ 2 0 0 0 が設けられている。図 3 5 に示された実施例では、このことはマルチプレクサ 2 0 1 0 を設けることによって達成され、マルチプレクサは C P 1 5 レジスタ内に記憶されたプロセッサコンフィギュレーションデータとモニタモード固有のプロセッサコンフィギュレーションデータ 2 0 0 0 の双方を入力端で受信する。更にこのマルチプレクサ 2 0 1 0 はプロセッサがそのときにモニタモードで作動しているのか否かを表示する制御信号をパス 2 0 1 5 として受信する。プロセッサがモニタモードで作動していない場合、C P 1 5 レジスタ 3 4 内のプロセッサコンフィギュレーションデータがシステムに出力されるが、プロセッサがモニタモードで作動している場合、その代わりにマルチプレクサ 2 0 1 0 はモニタモード固有のプロセッサコンフィギュレーションデータ 2 0 0 0 を出力し、プロセッサがモニタモードで作動している間、一貫した組のプロセッサコンフィギュレーションデータが加えられることを保証する。

10

## 【 0 1 4 8 】

このモニタモード固有のプロセッサコンフィギュレーションデータをシステム内でハードコピーし、よってデータを処理できないようにすることができる。しかしながら、プロセッサが安全特権モードで作動しているときにモニタモード固有のプロセッサコンフィギュレーションデータは、プロセッサによってしか変えられないことを条件にセキュリティと妥協することなく、モニタモード固有のプロセッサコンフィギュレーションデータ 2 0 0 0 をプログラム可能にすることができる。このようにすることによってモニタモード固有のプロセッサコンフィギュレーションデータの設定に関し、若干のフレキシビリティが認められる。モニタモード固有のプロセッサコンフィギュレーションデータがプログラムできるようになっている場合、このコンフィギュレーションデータをシステム内の適当な場所、例えば C P 1 5 レジスタ 3 4 内のレジスタの別個の組内に記憶することができる。

20

## 【 0 1 4 9 】

一般に、このモニタモード固有のプロセッサコンフィギュレーションデータはモニタモードでのプロセッサの作動に対し、極めて安全な環境を提供するように設定される。従って、上記実施例ではモニタモード固有のプロセッサコンフィギュレーションデータはプロセッサがモニタモードで作動中にメモリ管理ユニット 3 0 がディスエーブルすることを指定し、よって仮想アドレス - 物理アドレス変換をディスエーブルする。ディスエーブルしなかった場合、この変換はメモリ管理ユニットにより実施される。かかる状況ではプロセッサはメモリアクセスリクエストを発生する際に常に物理アドレスを直接発生している。すなわちフラットなマッピングが使用される。これによって仮想アドレス - 物理アドレスマッピングに対して不正な操作が行われたかどうかにかかわらず、プロセッサはモニタモードの作動中に確実にメモリにアクセスできる。

30

## 【 0 1 5 0 】

モニタモード固有のプロセッサコンフィギュレーションデータはプロセッサがモニタモードで作動中にプロセッサが安全データにアクセスできるようにすることも一般に指定する。このことは、ドメインステータスビット状をしたメモリ許可データによって指定することが好ましく、このドメインステータスビットは完全プロセッサコンフィギュレーションデータ内の対応するドメインステータスビット ( S ビット ) に対して指定されるのと同じ値を有する。従って C P 1 5 レジスタ内に記憶されるドメインステータスビットの実際の値にかかわらず、この値はポイントモードが安全データにアクセスするのを保証するよう、ポイントモード固有のプロセッサコンフィギュレーションデータによって指定されるドメインステータスビットによって無効状態となる。

40

## 【 0 1 5 1 】

モニタモード固有のプロセッサコンフィギュレーションデータはメモリの部品へのアクセスを制御するのに使用される他のデータも指定できる。例えばモニタモード固有のプロ

50

セッサコンフィギュレーションデータはプロセッサがモニタモードで作動中にデータにアクセスするのにキャッシュ 38 を使用すべきでない旨を指定できる。

【 0 1 5 2 】

上記実施例ではプロセッサコンフィギュレーションデータを含む C P 1 5 レジスタのすべてが、ドメインの間で共用されると仮定されている。しかしながら別の実施例では、例えばプロセッサコンフィギュレーションデータの特定のアイテムを記憶するのに 2 つのレジスタが設けられるように、多数の C P 1 5 レジスタがバンク状となっている。すなわち 1 つのレジスタが非安全ドメインでアクセス可能であり、非安全ドメインのためのプロセッサコンフィギュレーションデータのそのアイテムの値を含み、他方のレジスタが安全ドメインでアクセス可能であり、安全ドメインのためのプロセッサコンフィギュレーションデータの値を含むようになっている。

10

【 0 1 5 3 】

バンク状ではない 1 つの C P 1 5 レジスタは S ビットを含むレジスタであるが、基本的には所望すれば他方の C P 1 5 レジスタのいずれもバンク状にすることができる。かかる実施例ではモニタモードによるプロセッサコンフィギュレーションデータの切り替えは共用 C P 1 5 レジスタがその共用されているレジスタに現在記憶されているプロセッサコンフィギュレーションデータをメモリに切り替え、宛て先ドメインに関連するプロセッサコンフィギュレーションデータを共用されている C P 1 5 レジスタにロードすることを行う。バンク状レジスタに対し、プロセッサコンフィギュレーションデータはメモリに記憶させる必要はなく、むしろ対応する共用されている C P 1 5 レジスタに記憶されている S ビットの値を変えた結果として自動的に切り替えが行われる。

20

【 0 1 5 4 】

前に述べたように、モニタモードプロセッサコンフィギュレーションデータは対応する C P 1 5 レジスタに記憶されたデータを無効にするドメインステータスビットを含むが、安全ドメインで指定されたドメインステータスビットに対して使用された値と同じ値（すなわち上記実施例では 1 の S ビット値）を有する。多数の C P 1 5 レジスタがバンク状となっており、このことは図 3 5 内のモニタモード固有のプロセッサコンフィギュレーションデータ 2 0 0 0 の少なくとも一部をバンク状レジスタ内に記憶されている安全プロセッサコンフィギュレーションデータから発生できることを意味する。その理由は、このレジスタの内容は切り替え中にメモリへ書き込まれることがないからである。

30

【 0 1 5 5 】

従って、一例としてモニタモード固有のプロセッサコンフィギュレーションデータは無効にすべきドメインステータスビットを指定し、無効にしない場合、このビットはモニタモードではないときに使用され、一実施例ではこのビットは安全ドメインで使用された値と同じ値を有するので、このことはバンク状 C P 1 5 レジスタのうちのいずれがアクセス可能であるかを選択する論理回路により、安全なバンク状 C P 1 5 レジスタにアクセスできるようになることを意味する。モニタモード固有のプロセッサコンフィギュレーションデータの対応する部分として、モニタモードがこの安全プロセッサコンフィギュレーションデータを使用できることにより、リソースでのセーブを実現できる。その理由は、モニタモード固有のプロセッサコンフィギュレーションデータのアイテムに対してレジスタの別個の組を設ける必要がないからである。

40

【 0 1 5 6 】

図 3 6 は一方のドメインと他方のドメインとの間の切り替えが必要なときの、プロセッサコンフィギュレーションデータを切り替えるのに実行されるステップを示すフローチャートである。前に述べたように、ドメイン間の切り替えを誘導するのに、S M I 命令が発生される。従って、ステップ 2 0 2 0 では S M I 命令の発生が待たれる。S M I 命令が受信されると、プロセッサはステップ 2 0 3 0 に進み、このステップでプロセッサはモニタモードでのモニタプログラムの実行を開始する。これによってモニタモード固有のプロセッサコンフィギュレーションデータはマルチプレクサ 2 0 1 0 へのパス 2 0 1 5 上の制御回路の結果として使用され、マルチプレクサはそのモニタモード固有のプロセッサコンフ

50



ィギュレーションデータを切り替える。前に述べたように、このデータはデータのうちの自ら含まれる組でもよいし、またデータの所定の部分はバンク状レジスタに記憶された安全プロセッサコンフィギュレーションデータから発生されたものでもよい。

【0157】

その後、ステップ2040にてメモリへSMI命令を発生するドメインからそのときのステートがセーブされる。このセーブはそのドメインに対応するプロセッサコンフィギュレーションデータのステートを共用されているCP15レジスタからセーブすることを含む。一般に、かかるステートを記憶するのに、別にメモリの組の一部が設けられる。次に、ステップ2050にて、ステートポインタは宛て先ドメインのための対応するステートを含むメモリ部分へのポイントへ切り替えられる。従って、一般にステート情報を記憶するの

10

【0158】

ステップ2050にて、ステートポインタが一旦切り替えられると、ステートポインタによってポイントされていたステートがステップ2060で対応する共用CP15レジスタへロードされる。このローディングでは宛て先ドメインのための対応するプロセッサコンフィギュレーションデータのロードが行われる。その後、ステップ2070にてモニタモードのようにモニタプログラムが附勢され、次にプロセッサは宛て先ドメインにおける必要なモードへ切り替わる。

20

【0159】

図37は、本発明の一実施例のメモリ管理ロジック30の作動をより詳細に示す。このメモリ管理ロジックはメモリ管理ユニット(MMU)200と、メモリ保護ユニット(MPU)220とから成る。仮想アドレスを指定するコア10が発生するメモリアクセスリクエストはパス234を通してMMU200へ送られる。このMMU200は所定のアクセス制御機能、特に仮想アドレスに対応する物理アドレスの決定およびアクセス許可権を分析したり、領域の属性を決定したりする役割を果たす。

【0160】

データ処理装置のメモリシステムは安全メモリと非安全メモリとから成り、安全メモリはコア10または他のデバイスが安全作動モードで作動し、従って安全ドメインで作動しているときに、コア10または1つ以上のマスターデバイスしかアクセスできないようになっている安全データを記憶するのに使用される。

30

【0161】

図37に示された本発明の実施例では、非安全モードでコア10上で実行中のアプリケーションにより、安全メモリ内の安全データへアクセスしようとする試みの規制がMPU220内のパーティションチェッカー222によって実行され、このMPU220は本明細書で安全カーネルとも称される安全オペレーティングシステムによって管理されている。

【0162】

本発明の好ましい実施例によれば、非安全メモリ、例えば外部メモリ56の非安全メモリ部分内に非安全ページテーブル58が設けられ、このテーブルはそのページテーブル内に定められた多数の非安全メモリ領域の各々に対して、対応するデスクリプタを記憶するのに使用される。このデスクリプタは情報を含み、この情報からMMU200はこのMMUが所定のアクセス制御機能を実行できるようにするのに必要なアクセス制御情報を発生でき、従って、図37を参照して説明した実施例では、仮想アドレス-物理アドレスマッピング、アクセス許可権および任意の領域属性に関する情報を提供する。

40

【0163】

更に本発明の好ましい実施例によれば、メモリ領域のうちの安全メモリ内、例えば外部メモリ56の安全部分内に少なくとも1つの安全ページテーブル58が設けられ、このテーブルはこのテーブル内に定められた多数のメモリ領域に対して再び関連するデスクリプ

50

タを提供する。プロセッサが非安全モードで作動しているときに、メモリアクセスを管理するのに使用するための対応するデスクリプタを得るために、非安全ページテーブルが参照されるが、プロセッサが安全モードで作動しているときには安全ページテーブルからのデスクリプタが使用されることになる。

**【 0 1 6 4 】**

対応するページテーブルからMMUへのデスクリプタの検索は次のように進む。コア10が発生したメモリアクセスが仮想アドレスを指定した場合、多数の仮想アドレス部分のうちの一つに対し、対応するページテーブルから得られた対応する物理アドレス部分を記憶するマイクロTLB206内でルックアップが実行される。従って、マイクロTLB206は仮想アドレスの所定部分とマイクロTLB内に記憶された対応する仮想アドレス部分とを比較し、一致があるかどうかを判断する。比較された部分は一般に仮想アドレスの所定の数の最大桁ビットとなる。このビット数はページテーブル58内のページの粒度に応じて決まる。マイクロTLB206は比較的少数のエントリー、例えば8個のエントリーしか含まないので、マイクロTLB206内で実行されるルックアップは一般に比較的短時間である。

10

**【 0 1 6 5 】**

マイクロTLB206内で一致が見いだされない場合、ページテーブルから得られた多数のデスクリプタを含む主TLB208へパス242を通してメモリアクセスリクエストが送られる。後により詳細に説明するように、主TLB208内には非安全ページテーブルと安全ページテーブルの双方からのデスクリプタが共存することができ、主TLB内の各エントリーはそのエントリー内の対応するデスクリプタが安全ページテーブルから得られたものか、または非安全ページテーブルから得られたものかどうかを表示するように設定できる対応するフラグ(本明細書ではドメインフラグと称す)を有する。すべての安全作動モードがメモリアクセスリクエスト内に直接物理アドレスを指定する実施例では、主TLBが非安全デスクリプタしか記憶しないので、主TLBにはかかるフラグに対する必要性がないことが理解できよう。

20

**【 0 1 6 6 】**

主TLB208内では、メモリアクセスリクエスト内で発生された仮想アドレスの対応する部分が特定の作動モードに対応する主TLB208内のデスクリプタに関連する仮想アドレス部分のいずれかに対応するかどうかを判断するのに、同様なルックアッププロセスが実行される。従って、コア10が非安全モードで作動している場合、非安全ページテーブルから得られた主TLB208内のデスクリプタしかチェックされないが、一方、コア10が安全モードで作動している場合、安全ページテーブルから得られた主TLB内のデスクリプタしかチェックされない。

30

**【 0 1 6 7 】**

前記チェックプロセスの結果として、主TLB内で一致があった場合、対応するデスクリプタからアクセス制御情報が抽出され、パス242を通して送り戻される。特にデスクリプタの仮想アドレス部分および対応する物理アドレス部分がマイクロTLBのエントリー内に記憶できるように、パス242を通してマイクロTLB206ヘルレーティングされ、アクセス許可ロジック202へアクセス許可権がロードされ、領域属性ロジック204へ領域属性がロードされる。このアクセス許可ロード202および領域属性ロジック204はマイクロTLBと別個のものでもよいし、またマイクロTLB内に内蔵されていてもよい。

40

**【 0 1 6 8 】**

このポイントでは、マイクロTLB206内で一致が生じるので、MMU200はメモリアクセスリクエストを処理できる。従って、マイクロTLB206は物理アドレスを発生し、この物理アドレスはパス208を通して対応するメモリヘルレーティングするためのシステムバス40へ出力できる。このメモリはオンチップメモリ、例えばTCM36、キャッシュ38などでもよいし、また外部バスインターフェース42を介してアクセスできる外部メモリユニットの一つのいずれかである。同時に、アクセス許可ロジック202が

50

メモリアクセスを許可するかどうかを判断し、そのときの作動モードで特定のメモリロケーションへコアがアクセスするのを許可しないと判断した場合、パス230を通してコア10へアポート信号を発生する。例えばスーパーバイザーモードで作動しているコアによってしかアクセスできないものとして、安全メモリ内または非安全メモリ内のメモリの所定部分を指定してもよい。従って、コア10が、例えばユーザーモードのときにかかるメモリロケーションにアクセスしようとしている場合、アクセス許可ロジック202はコア10がそのときに適当なアクセス権を有しないことを検出し、パス230を通してアポート信号を発生する。これによってメモリアクセスがアポートされる。最後に、領域属性ロジック204は特定のメモリアクセスに対する領域属性、例えばアクセスがキャッシュ可能であるか、バッファ化できるかどうかを判断し、パス232を通してかかる信号を発生し、ここでかかる信号を使ってメモリアクセスリクエストの主題であるデータを例えばキャッシュ38内でキャッシュできるのか、書き込みアクセスの場合、書き込みデータをバッファ化できるのかどうかを判断する。

10

**【0169】**

主TLB208内に一致がなかった場合、対応するページテーブル58にアクセスするのに変換テーブルウォークロジック210が使用され、パス248を通して必要なデスクリプタを検索し、次にパス246を通して主TLB208へデスクリプタを送り、TLBの内部に記憶できるようにする。CP15 34のレジスタには非安全ページテーブルと安全ページテーブルの双方のためのベースアドレスが記憶され、プロセッサコア10が作動しているそのときのドメイン、すなわち安全ドメインまたは非安全ドメインもCP15 20

20

**【0170】**

変換テーブルウォークロジック210によって一旦デスクリプタが検索され、主TLB208内に入れられると、主TLB内で一致が得られ、アクセス制御情報を検索するのに、前に述べたプロセスが呼び出され、この情報がマイクロTLB206、アクセス許可ロジック202および領域属性ロジック204内に記憶される。次に、MMU200によってメモリアクセスを行うことができる。

30

**【0171】**

前に述べたように、好ましい実施例では主TLB208は安全ページテーブルおよび非安全ページテーブルの双方からのデスクリプタを記憶できるが、マイクロTLB206内に一旦対応する情報が記憶されると、メモリアクセスリクエストはMMU200によってしか処理されない。好ましい実施例では、主TLB208とマイクロTLB206との間の情報の転送はMPU220内に設けられたパーティションチェッカー222によってモニタされ、コア10が非安全モードで作動中の場合であって、主TLB内のデスクリプタからマイクロTLB206へアクセス制御情報が転送された場合に、安全メモリ内にある物理アドレスが発生される場合、このようなアクセス制御情報が転送されないことを保証している。

40

**【0172】**

メモリ保護ユニットは安全オペレーティングシステムによって管理されており、このオペレーティングシステムは安全メモリと非安全メモリとの間のパーティションを定めるパーティション情報をCP15 34のレジスタ内に設定できるようになっている。このパーティションチェッカー222はパーティション情報を参照し、非安全モードでコア10による安全メモリへのアクセスを認めるマイクロTLB206へアクセス制御情報が転送

50

されているかどうかを判断することができる。より詳細には、好ましい実施例では、CP15のドメインステータスレジスタ内でモニタモードによって設定されたドメインビットが表示するように、コア10が非安全作動モードで作動しているときに、パーティションチェッカー222は主TLB208からマイクロTLB206へ検索すべき物理アドレス部分を、バス242を通してモニタし、更にその物理アドレスに基づき、仮想アドレスに対して発生される物理アドレスが安全メモリ内にあるかどうかを判断するようになっている。かかる状況では、パーティションチェッカー222はバス230を通してコア10に対してアボート信号を発生し、メモリアドレスが発生するのを防止する。

#### 【0173】

更にパーティションチェッカー222がマイクロTLB206内に物理アドレス部分の記憶されるのを実際に防止するようにしてもよいし、これとは異なり、マイクロTLB206内に物理アドレス部分が記憶されるが、アボートプロセスの一部が例えばマイクロTLB206をフラッシングすることによってマイクロTLB206から正しくない物理アドレス部分を除くようにできることが理解できよう。

#### 【0174】

コア10がモニタモードを介して非安全モードと安全作動モードとの間で変化するときはいつも、モニタモードはプロセッサの動作を変えようとするドメインを表示するための、CP15ドメインステータスレジスタ内のドメインビットの値を変える。ドメイン間の変換プロセスの一部としてマイクロTLB206はフラッシングされ、従って、安全ドメインと非安全ドメインとの間の切り替え後の最初のメモリアクセスはマイクロTLB206内で不一致を発生させ、主TLB208から直接に、または対応するページテーブルからの対応するデスク립タの検索により検索すべきアクセス情報を必要とする。

#### 【0175】

上記方法により、コアが非安全ドメインで作動しているときに、安全メモリへのアクセスを可能にするマイクロTLB206のアクセス制御情報への検索の試みがなされた場合、メモリアクセスのアボートが達成されることが理解できよう。

#### 【0176】

プロセッサコア10の作動モードではメモリアクセスリクエストは直接物理アドレスを指定するようになっており、その作動モードではMMU200がディスエーブルされ、バス236を通してMPU220へ物理アドレスが送られる。安全作動モードではアクセス許可ロジック224および領域属性ロジック226がCP1534内のパーティション情報レジスタ内の対応する領域に対して識別された領域属性およびアクセス許可権利に基づき、必要なアクセス許可および領域属性分析を実行する。アクセスしたい安全メモリロケーションが所定の作動モード、例えば安全特権モードでしかアクセスできない安全メモリ部分内にある場合、別の作動モード、例えば安全ユーザーモードにあるコアによるアクセスの試みがなされると、MMUのアクセス許可ロジック202がかかる状況でアボート信号を発生したのと同じように、アクセス許可ロジック224がバス230を通してコアへアボート信号を発生する。同様に、領域属性ロジック226は、MMUの領域属性ロジック204が仮想アドレスで指定されたメモリアクセスリクエストに対してかかる信号を発生したのと同じように、キャッシュ可能およびバッファ可能な信号を発生する。アクセスが認められていると仮定した場合、アクセスリクエストがバス240を通過してシステムバス40に進み、このバスからリクエストは適当なメモリユニットへルーティングされる。

#### 【0177】

アクセスリクエストが物理アドレスを指定している場合の非安全アクセスに対し、アクセスリクエストはバス236を介してパーティションチェッカー222へルーティングされ、パーティションチェッカー222はCP15レジスタ34内のパーティション情報を参照してパーティションチェックを実行し、物理アドレスが安全メモリ内のロケーションを指定しているかを判断し、指定している場合に再びバス230を通してアボート信号が発生される。

10

20

30

40

50

## 【 0 1 7 8 】

次に図 3 9 および 4 0 のフローチャートを参照し、メモリ管理ロジックの上記処理についてより詳細に説明する。図 3 9 はステップ 3 0 0 が示すように、コア 1 0 で実行中のプログラムが仮想アドレスを発生する状況を示している。モニタモードによってセットされる C P 1 5 のドメインステータスレジスタ 3 4 内の対応するドメインビットは、コアがそのときに安全ドメインで作動中か、または非安全ドメインで作動中かを表示する。コアが安全ドメインで作動している場合、プロセスはステップ 3 0 2 へ分岐し、このステップで仮想アドレスの対応する部分がマイクロ T L B 内の仮想アドレス部分の 1 つに一致するかどうかを見るために、マイクロ T L B 2 0 6 内でルックアップを実行する。ステップ 3 0 2 で一致している場合、プロセスは直接ステップ 3 1 2 へ分岐し、このステップでアクセス許可ロジック 2 0 2 が必要なアクセス許可分析を実行する。ステップ 3 1 4 では、アクセス許可の違反があるかどうか判断され、違反がある場合、プロセスはステップ 3 1 6 に進み、ここでアクセス許可ロジック 2 0 2 がパス 2 3 0 を通してアボート信号を発生する。一致がなければ、すなわちかかるアクセス許可違反がなければ、プロセスはステップ 3 1 4 からステップ 3 1 8 へ進み、このステップ 3 1 8 でメモリアクセスが進む。特に領域属性ロジック 2 0 4 はパス 2 3 2 を通して必要なキャッシュ可能かつバッファ可能な属性を出力し、マイクロ T L B 2 0 6 は先に述べたようにパス 2 3 8 を通して物理アドレスを発生する。

10

## 【 0 1 7 9 】

ステップ 3 0 2 においてマイクロ T L B において不一致があった場合、必要な安全デスクリプタが主 T L B 内にあるかどうかの判断をするために、ステップ 3 0 4 で主 T L B 内でルックアッププロセスが実行される。デスクリプタがなければ、ステップ 3 0 6 でページテーブルウォークプロセスが実行され、よって変換テーブルウォークロジック 2 1 0 は図 3 7 を参照して前に説明したように、安全ページテーブルから必要なデスクリプタを得る。次にこのプロセスはステップ 3 0 8 に進むか、または既に主 T L B 2 0 8 内に安全デスクリプタがあった場合、ステップ 3 0 から直接ステップ 3 0 8 に進む。

20

## 【 0 1 8 0 】

ステップ 3 0 8 にて主 T L B がタグのついた有効な安全デスクリプタを含むと判断されると、プロセスはステップ 3 1 0 に進み、このステップで物理アドレス部分を含むデスクリプタのサブセクションがマイクロ T L B にロードされる。コア 1 0 はそのときに安全モードで作動しているのでパーティションチェッカー 2 2 2 がパーティションチェック機能を実行する必要はない。

30

## 【 0 1 8 1 】

次にプロセスはステップ 3 1 2 に進み、ここで前に述べたようにメモリアクセスの残りの部分が進行する。

非安全メモリアクセスの場合、ステップ 3 0 0 からステップ 3 2 0 にプロセスが進み、ステップ 3 2 0 にて非安全デスクリプタからの対応する物理アドレス部分が存在するかどうかの判断をするために、マイクロ T L B 2 0 6 内でルックアッププロセスが実行される。存在する場合、プロセスは直接ステップ 3 3 6 に進み、このステップでアクセス許可ロジック 2 0 2 によりアクセス許可権がチェックされる。この時点では、対応する物理アドレス部分がマイクロ T L B 内にある場合、セキュリティの違反がないと見なすと考えるのが重要である。その理由は情報がマイクロ T L B 内に記憶される前にパーティションチェッカー 2 2 2 が情報を有効に規制し、よって状況がマイクロ T L B 内にある場合、この情報は適当な非安全情報であると考えられるからである。ステップ 3 3 6 でアクセス許可がチェックされると、ステップ 3 3 8 へ進み、違反があるかどうかの判断がされ、そこでアクセス許可が違反となると、ステップ 3 1 6 でアボート信号が発生される。違反がなければステップ 3 1 8 に進み、ここで前に述べたようにメモリアクセスの残りの部分が実行される。

40

## 【 0 1 8 2 】

ステップ 3 2 0 にてマイクロ T L B 内に一致がない場合、プロセスはステップ 3 2 2 へ

50

進み、ここで対応する非安全デスクリプタがあるかどうかの判断をするために、主TLB 208内でルックアッププロセスが実行される。デスクリプタがない場合、変換テーブルウォークロジック210によりステップ324でページテーブルウォークプロセスが実行され、非安全ページテーブルからの必要な非安全デスクリプタに関し、主TLB 208内の検索が行われる。次に、プロセスはステップ326に進むか、またはステップ322で主TLB 208内の一致が生じた場合、ステップ322からステップ326に直接進む。ステップ326にて、TLBが現在当該仮想アドレスに対する、タグの付いた有効な非安全デスクリプタを含むと判断され、次にステップ328にて(デスクリプタ内の物理アドレス部分とすると)メモリアクセスリクエストの仮想アドレスから発生された物理アドレスが、非安全メモリ内のロケーションをポイントするかどうかをパーティションチェッカー222がチェックする。ポイントしていない場合、すなわち物理アドレスが安全メモリ内のロケーションをポイントしている場合、ステップ330にてセキュリティの違反があったと判断され、プロセスはステップ332へ進み、パーティションチェッカー222により安全/非安全フォールトアポート信号が発生される。

10

**【0183】**

しかしながら、セキュリティの違反がないとパーティションチェッカー222が判断した場合、プロセスはステップ334に進み、このステップで物理アドレス部分を含む対応するデスクリプタのサブセクションがマイクロTLBへロードされ、その後、ステップ336にて前に述べたようにメモリアクセスが処理される。

**【0184】**

20

次に図40を参照し、物理アドレスを直接発生するメモリアクセスリクエストの取り扱いについて説明する。前に述べたように、このシナリオではMMU200が除勢される。このことは、CP15レジスタの対応するレジスタ内にMMUイネーブルビットをセットすることによって行うことが好ましく、このセットプロセスはモニタモードで実行される。従って、ステップ350ではコアは物理アドレスを発生し、このアドレスはパス236を通過してMPU220へ送られる。次にステップ352にて、MPUはそのときの作動モード、例えばユーザー、スーパーバイザーなどのモードを仮定した場合、リクエストされたメモリアクセスが進行できることを証明するための許可をチェックする。更にコアが非安全モードで作動している場合、パーティションチェッカー222は非安全メモリ内に物理アドレスがあるかどうかステップ352でチェックする。次にステップ354にて、違反があるかどうかの判断がされる。すなわちアクセス許可処理が違反を明らかにしたかどうか、または非安全モードにおいてパーティションチェックプロセスが違反を識別したかどうかを判断する。これら違反のいずれかが生じた場合、プロセスはステップ356に進み、ここでMPU220によりアクセス許可フォールトアポート信号が発生される。所定の実施例では、2つのタイプのアポートには区別はないが、別の実施例ではアポート信号はアクセス許可フォールトまたはセキュリティのフォールトに関係しているかどうかを表示できる。

30

**【0185】**

ステップ354にて違反が検出されない場合、プロセスはステップ358に進み、ここで物理アドレスによって識別されたロケーションへのメモリアクセスが行われる。

40

**【0186】**

好ましい実施例では、モニタモードしか物理アドレスを直接発生しないようになっているので、他のすべてのケースではMMU200がアクティブとなり、前に述べたように、メモリアクセスリクエストの仮想アドレスからの物理アドレスの発生が生じる。

**【0187】**

図38は、すべてのメモリアクセスリクエストが仮想アドレスを指定し、従って、いかなる作動モードでも直接物理アドレスが発生されない状況におけるメモリ管理ロジックの別の実施例も示す。このシナリオでは、別のMPU220は必要ではなく、その代わりにMMU200内にパーティションチェッカー222を組み込むことができることが理解できよう。この変化を別にすれば、図37および39を参照して前に説明したのと全く同じ

50

ように処理が進む。

【0188】

他の種々のオプションも可能であることが理解できよう。例えば安全モードおよび非安全モードの双方により、仮想アドレスを指定するメモリアクセスリクエストを発生でき、2つのMMU（1つは安全アクセスリクエスト用であり、他方は非安全アクセスリクエスト用である）を設けることができると仮定した場合、図37のMPU220を完全なMMUに置き換えできる。かかるケースでは、一方のMMUがその主TLBに非安全デスクリプタを記憶し、他方のMMUがその主TLBに安全デスクリプタを記憶するので、デスクリプタが安全であるか非安全であるかを定めるための2つのフラグを、各MMUの主TLBと共に使用することは不要となる。当然ながら、コアが非安全ドメイン内にある間、安全メモリへのアクセスが試みられているかをチェックするのにパーティションチェッカーがまだ必要である。

10

【0189】

これとは異なり、すべてのメモリアクセスリクエストが直接物理アドレスを指定した場合、2つのMPU（一方は安全リクエスト用であり、他方は非安全リクエスト用である）を使用することを、別の実現例としてもよい。非安全アクセスリクエスト用に使用されるMPUは安全メモリへのアクセスが非安全モードでは認められないようにすることを保証するように、パーティションチェッカーによって規制されたアクセスリクエストを有する。

【0190】

20

図37または図38の配置を設けることができる別の特徴として、パーティションチェッカー222があるパーティションチェックを実行し、変換テーブルウォークロジック210の活動を規制するようにできる。特にコアがそのときに非安全ドメインで作動している場合、変換テーブルウォークロジック210がページテーブルへのアクセスを求めているときはいつも、このロジックが安全ページテーブルではなく、非安全ページテーブルにアクセスしていることを、パーティションチェッカー222がチェックするようにできる。違反が検出された場合、アポルト信号を発生することが望ましい。変換テーブルウォークロジック210はページテーブルベースアドレスとメモリアクセスリクエストが発生した仮想アドレスの所定ビットとを組み合わせることによって、一般にページテーブルルックアップを実行するので、このようなパーティションチェックは例えば屁何テーブルウォークロジック210が安全ページテーブルのベースアドレスではなく、非安全ページテーブルのベースアドレスを使用していることをチェックすることを必要とし得る。

30

【0191】

図41は、コア10が非安全モードで作動しているときにパーティションチェッカー222によって実行されるプロセスを略図で示す。通常の動作では、非安全ページテーブルから得られるデスクリプタは非安全メモリにマッピングされたページしか記述しないことが理解できよう。しかしながら、ソフトウェアによる攻撃があった場合、このデスクリプタがメモリの非安全領域を安全領域の双方を含むセクションを記述するように、デスクリプタを不正操作することができる。従って、図41の例を検討すると、不正操作された非安全デスクリプタは非安全領域370、372、374、および安全領域376、378、380を含むページをカバーし得る。メモリアクセスリクエストの一部として発行された仮想アドレスは安全メモリ領域、例えば図41に示されるような安全メモリ領域376内の物理アドレスに対応する場合、パーティションチェッカー222はアクセスが生じないようにするためのアポルト信号を発生するようになっている。従って、安全メモリへアクセスしようとする試みにおいて、非安全デスクリプタが不正に書き換えられた場合でも、パーティションチェッカー222はアクセスが行われるのを防止できる。これと対照的に、このデスクリプタを使って誘導された物理アドレスが非安全メモリ領域、例えば図41に示されるような領域374に対応する場合、マイクロTLB206にロードされたアクセス制御情報は単にこの非安全領域374を識別するだけである。従って、非安全メモリ領域374内のアクセスが生じることができるとは、安全領域376、378または38

40

50

0のいずれへのアクセスも生じることにはできない。従って、主TLB208が不正に書き換えされた非安全ページテーブルからのデスクリプタを含み得る場合であっても、マイクロTLBは非安全メモリ領域にアクセスできることになる物理アドレス部分しか含まないことが理解できよう。

#### 【0192】

前に述べたように、非安全モードと安全モードの双方が仮想アドレスを指定するメモリアクセスリクエストを発生できる実施例では、メモリは非安全メモリ内の非安全ページテーブルと安全メモリ内の安全ページテーブルとの双方を含むことが望ましい。非安全モードでは、変換テーブルウォークロジック210により非安全ページテーブルが参照されるが、他方、安全モードでは変換テーブルウォークロジック210により安全ページテーブルが参照される。図42は、これら2つのページテーブルを示す。図42に示されるように、例えば図1の外部メモリ56内に設けることができる非安全メモリ390は、ベースアドレス394を参照することにより、CP15レジスタ34内に指定された非安全ページテーブル395を内部に含む。同じように、図1の外部メモリ56内に設けることができる非安全メモリ400内には、安全ページテーブルのベースアドレス407により複製CP15レジスタ34内で指定される対応する安全ページテーブル405が設けられる。非安全ページテーブル395内の各デスクリプタは、非安全メモリ390内の対応する非安全ページを指定するが、安全ページテーブル405内の各デスクリプタは安全メモリ400内の対応する安全ページを定める。更に、後により詳細に説明するように、メモリの所定領域を共用メモリ領域410とし、これら領域に非安全モードと安全モードの双方によりアクセスできるようにすることができる。

#### 【0193】

図43は好ましい実施例に従い、主TLB208内で実行されるルックアップ方法をより詳細に示す。前に述べたように、主TLB208は対応するデスクリプタが安全ページテーブルからのものか、または非安全ページテーブルからのものを識別するドメインフラグ425を含む。これによりルックアッププロセスを実行したときに、コア10が作動中の特定のドメインに対応するデスクリプタしかチェックされないように保証できる。図43は、安全な世界とも称される安全ドメインでコアが作動中の例を示す。図43から理解できるように、主TLB208のルックアップが実行されているときに、この結果、デスクリプタ440が無視され、デスクリプタ445だけがルックアッププロセスのための候補として識別される。

#### 【0194】

好ましい実施例によれば、プロセス固有のページテーブルからのデスクリプタを識別するための、本明細書においてASIDフラグとも称される別のプロセスIDフラグ430が設けられている。従って、プロセスP1、P2およびP3の各々はメモリ内に設けられた対応するページテーブルを有することができ、更に非安全動作および安全動作のために異なるページテーブルを有することができる。更に安全ドメインにおけるプロセスP1、P2、P3を非安全ドメインにおけるプロセスP1、P2、P3と完全に別個にすることができることが理解できよう。従って、図43に示されるように、主TLBのルックアップ208が必要なときに、ドメインをチェックする外に、ASIDフラグもチェックする。

#### 【0195】

従って、安全ドメインにおいてプロセスP1が実行されている図43における例では、ルックアッププロセスは主TLB208内の2つのエントリー450を識別し、2つのデスクリプタ内の仮想アドレス部分がメモリアクセスリクエストによって発生された仮想アドレスの対応する部分と一致するかどうかに応じて一致信号または不一致信号が発生される。一致している場合、対応するアクセス制御情報が抽出され、マイクロTLB206、アクセス許可ロジック202および領域属性ロジック204へ送られる。一致していない場合、不一致信号が発生され、変換テーブルウォークロジック210が使用され、安全プロセスP1用に設けられたページテーブルから必要なデスクリプタを探すように、主TL



B 2 0 8 内の検索が行われる。当業者であれば理解できるように、T L B の内容を管理する技術は多数あるので、T L B 2 0 8 に記憶するのに新しいデスクリプタが検索され、主 T L B が既に満杯となっているときには主 T L B から取り出されるデスクリプタを決定し、新しいデスクリプタ、例えば最後に利用されたアプローチなどのための余裕を設けるために、公知の多数の技術のうちの 1 つを使用できる。

【 0 1 9 6 】

安全作動モードで使用される安全カーネルを非安全オペレーティングシステムと完全に別個に開発できることが理解できよう。しかしながら、あるケースでは安全カーネルと非安全オペレーティングシステムの開発とは密にリンクしていることがあり、かかる状況では安全アプリケーションは非安全デスクリプタを使用できるようにすることが適当である。これによって仮想アドレスを知るだけで安全アプリケーションが（表 4 のために）非安全データに直接アクセスできるようになる。当然ながらこのことは、特定の A S I D に対して安全仮想マッピングと非安全仮想マッピングが排他的であると仮定している。かかるシナリオでは、安全デスクリプタと非安全デスクリプタとを区別するのに、前に導入されたタグ（すなわちドメインフラグ）は不要となる。その代わりに、利用できるデスクリプタのすべてと共に T L B 内のルックアップが実行される。

10

【 0 1 9 7 】

好ましい実施例では、別個の安全デスクリプタと非安全デスクリプタによる主 T L B のこのようなコンフィギュレーションと前に説明したコンフィギュレーションの選択を C P 1 5 制御レジスタ内に設けられた特定のビットによってセットできる。好ましい実施例では、このビットは安全カーネルによってしかセットされない。

20

【 0 1 9 8 】

安全アプリケーションが非安全仮想アドレスを利用することが直接認められている実施例では、非安全スタックポインタを安全ドメインから利用できるようにすることが可能である。このことは、非安全スタックポインタを C P 1 5 レジスタ 3 4 内の専用レジスタ内に識別させる非安全レジスタの値をコピーすることによって行うことができる。これによって安全アプリケーションによって理解される方式に従い、非安全アプリケーションがスタックを介してパラメータを送ることができるようになる。

【 0 1 9 9 】

前に述べたように、メモリを非安全部分と安全部分とに区分することができ、このような区分はパーティションチェッカー 2 2 2 に対して専用の C P 1 5 レジスタ 3 4 を使用する安全カーネルによって制御される。基本的な許可方法は、代表的な M P U デバイス内で定義できるような領域アクセスパーミッションに基づく。従って、メモリは複数の領域に分割され、各領域はそのベースアドレス、サイズ、メモリ属性およびアクセスの許可によって定義することが望ましい。更にオーバーラップ領域をプログラムする際に上方領域の属性が最高の優先権を有する。更に本発明の好ましい実施例によれば、対応する領域が安全メモリにあるのか、または非安全メモリ内にあるのかを定めるのに、新しい領域属性が提供される。この新しい領域属性は安全メモリとして保護すべきメモリ部分を定めるように、安全カーネルによって使用される。

30

【 0 2 0 0 】

ブートステージにおいて、図 4 4 に示されるように第 1 パーティションが実行される。この最初のパーティションは非安全な世界、非安全オペレーティングシステムおよび非安全アプリケーションに割り当てられたメモリ 4 6 0 の数量を決定する。この数量はパーティションに定められた非安全領域に対応する。この情報はメモリ管理のために非安全オペレーティングシステムによって利用される。安全として定められたメモリ 4 6 2、4 6 4 の他の部分は非安全オペレーティングシステムによって知られることはない。非安全な世界における保全性を保護するために、非安全メモリに安全特権モードだけのためのアクセス許可をプログラムすることができる。従って、安全アプリケーションは非安全アプリケーションの内容を破壊しない。図 4 4 から判るようにこのブートステージパーティションの後でメモリ 4 6 0 は非安全オペレーティングシステムによって使用できるようになり、

40

50

メモリ 4 6 2 は安全カーネルによって使用できるようになり、メモリ 4 6 4 は安全アプリケーションによって使用できるようになる。

【 0 2 0 1 】

ブートステージパーティションが一旦実行されると、非安全メモリ 4 6 0 のメモリマッピングは MMU 2 0 0 を使用する非安全オペレーティングシステムにより取り扱われ、従って、通常の態様で一連の非安全ページを定義できる。これについては図 4 5 に示されている。

【 0 2 0 2 】

安全アプリケーションが非安全アプリケーションと共にメモリを共用する必要がある場合、安全カーネルはあるドメインから別のドメインへデータを人為的に転送するために、メモリの一部の権利を変えることができる。従って、図 4 6 に示されるように、安全カーネルは非安全ページの保安全性をチェックした後に、そのページの権利を変え、よってそのページが共用メモリとしてアクセスできる安全ページ 4 6 6 となる。

【 0 2 0 3 】

メモリのパーティションを変えるときには、マイクロ TLB 2 0 6 をフラッシングする必要がある。従って、このシナリオではその後非安全アクセスが生じると、マイクロ TLB 2 0 6 で不一致が生じるので、主 TLB 2 0 8 から新しいデスク립タがロードされる。この新しいデスク립タは、マイクロ TLB への検索が試みられる場合のように、MPU のパーティションチェッカー 2 2 2 によってその後チェックされ、よってメモリの新しいパーティションと一致した状態となる。

【 0 2 0 4 】

好ましい実施例では、キャッシュ 3 8 には仮想インデックスがつけられ、物理タグがつけられる。従って、キャッシュ 3 8 でアクセスが実行される際に、まずマイクロ TLB 2 0 6 でルックアップが実行されるので、アクセス許可、特に安全許可および非安全許可がチェックされる。従って、非安全アプリケーションによりキャッシュ 3 8 に安全データを記憶することはできない。キャッシュ 3 8 へのアクセスはパーティションチェッカー 2 2 2 により実行されるパーティションチェックの制御下にあるので、安全データへのアクセスは非安全モードでは実行できない。

【 0 2 0 5 】

しかしながら、生じ得る 1 つの問題は、非安全ドメインにおいてアプリケーションがキャッシュ動作レジスタを使用してキャッシュを無効にしたり、クリーンまたはフラッシングできることである。かかる動作がシステムのセキュリティに影響できないように保証する必要がある。例えば非安全オペレーティングシステムがキャッシュ 3 8 をクリーンにすることなくキャッシュ 3 8 を無効にしようとする場合、データを置換する前にこの外部メモリに安全な汚れたデータを書き込まなければならない。キャッシュにおいて、安全データにタグを付け、よって所望する場合、異なるように取り扱えるようにすることが望ましい。

【 0 2 0 6 】

好ましい実施例において、アドレスによるラインを無効化する動作が非安全プログラムによって実行される場合、物理アドレスはパーティションチェッカー 2 2 2 によりチェックされ、キャッシュラインが安全キャッシュラインである場合、動作はクリーンおよび無効化動作となり、システムのセキュリティを維持することを保証できる。更に好ましい実施例では、非安全プログラムによって実行されるインデックスによるライン無効化動作のすべてはインデックスによるクリーンおよび無効化動作となる。同様に、非安全プログラムによって実行されるすべてを無効化する動作のすべては、すべてをクリーンかつ無効化する動作となる。

【 0 2 0 7 】

更に図 1 を参照すると、DMA 3 2 による TCM 3 6 へのアクセスは、マイクロ TLB 2 0 6 によって制御される。従って、DMA 3 2 が仮想アドレスを物理アドレスに変換するために、TLB 内でルックアップを実行するときに、主 TLB において追加された、前

10

20

30

40

50

に説明したフラグにより、必要なセキュリティチェックをあたかもアクセスリクエストがコア10によって発生されたかのように実行できるようになる。更に後述するように、好ましくはアービタリ/デコーダブロック54内に位置する外部バス70にレプリカパーティションチェッカーが送られるので、DMA32が外部バスインターフェース42を介し、外部バス70に結合されたメモリに直接アクセスする場合、外部バスへ接続されたレプリカパーティションチェッカーがアクセスの有効性をチェックする。更に所定の好ましい実施例では、DMAコントローラ32を非安全ドメイン内で使用できるかどうかを定めるのにCPU15レジスタ34にビットを追加することができる。このビットは特権モードで作動しているときの安全カーネルによってしかセットできない。

#### 【0208】

TCM36を検討する際に、このTCM36に安全データを入れなければならない場合、注意深くこれを取り扱わなければならない。例えば非安全オペレーティングシステムがTCMメモリ36のための物理アドレスレンジをプログラムし、このアドレスレンジが外部安全メモリ部分とオーバーラップするようなシナリオを想像することができる。作動モードが安全モードに変わった場合、安全カーネルはデータをそのオーバーラップした部分に記憶させることができ、一般にTCM36は外部メモリよりも高い優先権を有するので、TCM36内に一般にデータが記憶される。非安全オペレーティングシステムがTCM36のための物理アドレス空間の設定を変え、よってメモリの非安全物理領域内に前の安全領域がマッピングされる場合に、非安全オペレーティングシステムは安全データにアクセスできることが理解できよう。その理由は、パーティションチェッカーがその領域を非安全領域と見てアボート信号をアサートしないからである。従って、要約すれば、TCMが通常のローカルRAMとして働き、スマートキャッシュとしては働かないようになっている場合、非安全オペレーティングシステムがTCMベースレジスタの非安全物理アドレスへ移動できる場合に、安全な世界のデータを読み出すことが可能である。

#### 【0209】

この種のシナリオを防止するために、好ましい実施例では安全特権作動モードでしかアクセスできないCP15レジスタ34内に制御ビットが設けられ、2つの可能性のあるコンフィギュレーションが提供される。第1コンフィギュレーションではこの制御ビットは「1」に制御され、この場合、TCMは安全特権モードによってしか制御できない。従って、CP15レジスタ34内のTCM制御レジスタに対して試みられる非安全アクセスにより、未定義命令例外が入力される。従って、この第1コンフィギュレーションでは安全モードと非安全モードの双方がTCMを利用できるが、TCMは安全特権モードによってしか制御されない。第2コンフィギュレーションでは制御ビットは0にセットされ、この場合、TCMは非安全オペレーティングシステムによって制御できる。この場合、TCMは非安全アプリケーションによってしか使用されない。TCMから安全データを記憶したりロードしたりすることはできない。従って、安全アクセスが実行されるときに、アドレスがTCMアドレスレンジに一致しているかどうかを見るために、TCMではルックアップは実行されない。

#### 【0210】

このシナリオにおいて、非安全オペレーティングシステムを変える必要がないように、デフォルトによりTCMを非安全オペレーティングシステムによってしか使用されないようにすることができる。

#### 【0211】

前に述べたように、MPU220内にパーティションチェッカー222を設ける他に、本発明の好ましい実施例は外部バス70に結合された類似のパーティションチェックブロックも設けている。この追加パーティションチェッカーは他のマスターデバイス、例えばデジタル信号プロセッサ(DSP)50、外部バスに直接結合されたDMAコントローラ52、外部バスインターフェース42などを介して外部バスに接続できるDMAコントローラ32によるメモリへのアクセスを規制するのに使用される。外部(またはデバイス)バスにパーティションチェックブロックを結合することしかできず、パーティションチェ

10

20

30

40

50

ッカーをメモリ管理ロジック30として設けることはできない。かかる実施例では、オプションとしてメモリ管理ロジック30の一部としてパーティションチェッカーを設けることができる。かかる状況では、このパーティションチェッカーはデバイスバスに結合されたチェッカーの他に設けられた別のパーティションチェッカーと見なすことができる。

#### 【0212】

上記のように、全メモリシステムをいくつかのメモリユニットから構成でき、外部バス70上にこれら種々のメモリユニット、例えば外部メモリ56、ブートROM44または周辺デバイス、例えばスクリーンドライバ46内に設けられたバッファまたはレジスタ48、62、66、I/Oインターフェース60、キー記憶ユニット64などが存在し得る。更に、安全メモリとしてメモリシステムの異なる部分を構成する必要がある場合がある。例えばキー記憶ユニット64内のキーバッファ66を安全メモリとして取り扱わなければならないことが好ましい場合もある。外部バスに結合されたデバイスにより、かかる安全メモリへのアクセスを試みる場合、コア10を含むチップ内に設けられた前記メモリ管理ロジック30はかかるアクセスを規制できなくなる。

10

#### 【0213】

図47は、本明細書でデバイスバスとしても称す外部バスに結合された増設パーティションチェッカー492をどのように使用するかを示している。外部バスは、例えばデバイス470、472により外部バスへメモリアクセスリクエストが発生されるときはいつも、メモリアクセスリクエストは作動モード、例えば特権作動モード、ユーザー作動モードなどを定める所定の信号も外部バスに含む。本発明の好ましい実施例によれば、メモリアクセスリクエストはデバイスが安全モードで作動しているか、または非安全モードで作動しているかを識別するためのドメイン信号を外部バスに発生することにも関与する。このドメイン信号はハードウェアレベルで発生することが好ましく、好ましい実施例では、安全ドメインまたは非安全ドメインで作動できるデバイスは外部バス内のバス490にドメイン信号を出力するための所定のピンを含む。図解のために、このバス490は外部バス上の他の信号バス488と別個に示されている。

20

#### 【0214】

本明細書でSビットとも称するこのドメイン信号はメモリアクセスリクエストを発生するデバイスが安全ドメインで作動しているのか、または非安全ドメインで作動しているかを識別する。この情報は外部バスに結合されているパーティションチェッカー492により受信される。パーティションチェッカー492はメモリのどの領域が安全であるか、または安全でないかを識別するパーティション情報にもアクセスを行うので、安全作動モードを識別するのにSビットがアサートされた場合にデバイスがメモリの安全部分にアクセスできるだけでよいように構成できる。

30

#### 【0215】

デフォルトによりSビットがアンアサートされ、従って、例えば図47に示されるデバイス472の様な既に存在する非安全デバイスがアサートされたSビットを出力せず、従ってメモリの安全部分がスクリーンドライバ480、I/Oインターフェース484のレジスタまたはバッファ482、486内にあるのか、または外部メモリ478内にあるのかにかかわらず、パーティションチェッカー492によるこのメモリの安全部分へのアクセス権は、このデバイスには付与されない。

40

#### 【0216】

図解のため、マスターデバイス、例えばデバイス470、472が発生するメモリアクセスリクエスト間の仲裁のために使用されるアービタブロック476は、メモリアクセスリクエストのサービスをするのに適当なメモリデバイスを決定するのに使用されるデコーダ478およびパーティションチェッカー492と別個に示されている。しかしながら、所望すれば同じユニット内に1つ以上のこれら部品を組み込んでよいことが理解できよう。

#### 【0217】

図48はパーティションチェッカー492が設けられておらず、代わりに各メモリデバ

50

イス474、480、484がSビットの値に応じて自己のメモリアクセスを規制するようになっている別の実施例を示す。従って、デバイス470が安全メモリとしてマークされたスクリーンドライバー480内のレジスタ482に対する非安全モードのメモリアクセスリクエストをアサートした場合、スクリーンドライバー480はSビットがアサートされていないと決定し、メモリアクセスリクエストを処理しない。従って、種々のメモリデバイスを適当に設計することにより、パーティションチェッカー492を外部バスと別個に設けなくてもよいようにできる。

【0218】

図47および48の上記説明では、メモリアクセスリクエストを発生するデバイスが安全ドメインで作動しているのか、または非安全ドメインで作動しているのかを識別するのにSビットが使用される。別の見方をすれば、このSビットはメモリアクセスリクエストが安全ドメインに関係するのか、または非安全ドメインに関係するのかを表示すると見なすこともできる。

10

【0219】

図37および38を参照して説明した実施例では、仮想アドレス - 物理アドレス変換を実行するのに、ページテーブルの1つの組と共に単一のMMUが使用された。かかる方法では、物理アドレス空間は図49に示されるように、簡単な態様で一般に非安全メモリと安全メモリとにセグメント化される。ここで物理アドレス空間2100はメモリシステム内のメモリユニットのうちの1つ、例えば外部メモリ56に対してアドレスゼロでスタートし、アドレスYまで続くアドレス空間を含む。各メモリユニットに対し、アドレス指定可能なメモリは一般に2つの部分、すなわち非安全メモリとして割り当てられる第1部分2110と、安全メモリとして割り当てられる第2部分2120とに区分される。

20

【0220】

このような方法を使用すると、特定のドメイン（単数または複数）にアクセスできない所定のアドレスが生じ、これらギャップはドメインで使用されるオペレーティングシステムに対して明らかとなることが理解できよう。安全ドメインで使用されるオペレーティングシステムは非安全ドメインの知識を有し、従ってこれと関係することはないが、非安全ドメイン内のオペレーティングシステムは理想的には安全ドメインが存在するとの知識を有しなくてもよいようにすべきであり、むしろ安全ドメインがそこに存在していなかったかのように作動すべきである。

30

【0221】

別の問題として、非安全オペレーティングシステムは外部メモリに対するアドレス空間をアドレスゼロでスタートし、アドレスXまで続くものと見て、非安全オペレーティングシステムは安全カーネル、特にアドレスX+1からアドレスYまで続く安全メモリの存在について何も知る必要はないことが理解できよう。これと対照的に、安全カーネルはアドレスゼロで始まるアドレス空間を見ない。このことはオペレーティングシステムが一般に期待することではない。

【0222】

図51には、物理アドレス空間の非安全オペレーティングシステムの視界から安全メモリ領域を完全に隠すことができるようにし、かつ安全ドメインにおける安全カーネルおよび非安全ドメインにおける非安全オペレーティングシステムが外部メモリのためのアドレス空間をアドレスゼロで開始するものと見ることができるようになることによって、上記問題を解消した一実施例が略図で示されている。ここでは、物理アドレス空間2200をページレベルで安全セグメントまたは非安全セグメントのいずれかにセグメント化することができ、図51に示された例では、外部メモリ用のアドレス空間は2つの安全メモリ領域と2つの非安全メモリ領域から成る4つのセクション2210、2220、2230、2240にセグメント化された状態に示されている。

40

【0223】

単一ページテーブル変換による仮想アドレス空間と物理アドレス空間との切り替えではなく、第1ページテーブルと第2ページテーブルとを参照して、アドレスの2つの別個の

50

層の変換を実行し、プロセッサが安全ドメイン内にあるのか、または非安全ドメイン内にあるのかに応じて別々に構成できる中間アドレス空間の概念を導入できる。より詳細に説明すれば、図51に示されるように、物理アドレス空間内の2つの安全メモリ領域2210および2230をページテーブル2250の組内の安全ページテーブル内で設けられたデスクリプタを使用することにより、安全ドメインのための中間アドレス空間における単一領域2265にマッピングできる。プロセッサ上で作動しているオペレーティングシステムに関しては、オペレーティングシステムは中間アドレス空間を物理アドレス空間として見て、MMUを使って仮想アドレスを中間アドレス空間内の中間アドレスに変換する。

【0224】

同様に非安全ドメインに対して中間アドレス空間2270を構成でき、この空間では物理アドレス空間内の2つの非安全メモリ領域2220と2240が、ページテーブル2250の組内の非安全ページテーブル内の対応するデスクリプタを介し、非安全ドメインのための中間アドレス空間内の非安全領域2275にマッピングされる。

【0225】

一実施例では、図50Aに示されるように、2つの別個のMMUを使って中間アドレスを介した仮想アドレスの物理アドレスへの変換が取り扱われる。図50A内のMMU2150と2170の各々は、図37に示されたMMU200へ同じように構成されたものと見なすことができるが、図解を容易にするために、図50Aでは所定の細部は省略されている。

【0226】

第1MMU2150はマイクロTLB2155と、主TLB2160と、変換テーブルウォークロジック2165とを含むが、同じように第2MMU2170はマイクロTLB2175と、主TLB2180と、変換テーブルウォークロジック2185とを含む。第1MMUはプロセッサが非安全ドメイン内で作動しているときには非安全オペレーティングシステムにより制御でき、またプロセッサが安全ドメイン内で作動しているときには安全カーネルにより制御できる。しかしながら、好ましい実施例では第2MMUは安全カーネルまたはモニタプログラムによってしか制御できない。

【0227】

プロセッサコア10がメモリアクセスリクエストを発生する際に、このコアはバス2153を通して仮想アドレスをマイクロTLB2155へ発生する。このマイクロTLB2155は主TLB2160内に記憶されていたデスクリプタから検索された対応する中間アドレス部分を多数の仮想アドレス部分に対して記憶する。主TLB2160に記憶されていたデスクリプタは第1MMU2150に関連していたページアドレスの第1の組内のページテーブルから検索されたものである。マイクロTLB2155内で一致が検出された(ヒットした)場合、マイクロTLB2155はバス2153を通して受信された仮想アドレスに対応する中間アドレスをバス2157を通して発生できる。マイクロTLB2155内に一致がない場合、主TLB内で一致が検出されたかどうかを見るために、主TLB2160が参照される。一致が発見された場合、対応する仮想アドレス部分および対応する中間アドレス部分がマイクロTLB2155内に検索され、その後、バス2157を通して中間アドレスを発生できる。

【0228】

マイクロTLB2155および主TLB2160内に一致がない場合、第1MMU2150によってアクセスできるページテーブルの第1の組内の所定のページテーブルから必要なデスクリプタのためのリクエストを発生するのに変換テーブルウォークロジック2165が使用される。一般に、安全ドメインと非安全ドメインの双方のための個々のプロセスに関連するページテーブルがあり、例えばCP15レジスタ34内の適当なレジスタから変換テーブルウォークロジック2165によってページテーブルのための中間ベースアドレスにアクセスできる。従って、変換テーブルウォークロジック2165は適当なページテーブルからデスクリプタをリクエストするために、バス2167を通して中間アドレスを発生できる。

10

20

30

40

50

## 【 0 2 2 9 】

第2 MMU 2 1 7 0 はパス 2 1 5 7 を通してマイクロ TLB 2 1 5 5 によりパス 2 1 6 7 を通って変換テーブルウォークロジック 2 1 6 5 により中間アドレス出力を受信するようになっており、マイクロ TLB 2 1 7 5 内で一致が検出された場合、マイクロ TLB はパス 2 1 9 2 を通してメモリへ必要な物理アドレスを発生し、データバス 2 1 9 0 を通して必要なデータを検索することができる。中間アドレスがパス 2 1 5 7 を通して発生された場合、これによって必要なデータがコア 1 0 に戻され、一方、パス 2 1 6 7 を通して発生された中間アドレスに対し、この発生によって必要なデスクリプタが第 1 MMU 2 1 5 0 へ戻され、主 TLB 2 1 6 0 内に記憶できる。

## 【 0 2 3 0 】

マイクロ TLB 2 1 7 5 内で不一致が生じた場合、主 TLB 2 1 8 0 が参照され、主 TLB 内で一致が発見された場合、必要な中間アドレス部分および対応する物理アドレス部分がマイクロ TLB 2 1 7 5 へ戻され、マイクロ TLB 2 1 7 5 がパス 2 1 9 2 を通して必要な物理アドレスを発生できるようにする。しかしながら、マイクロ TLB 2 1 7 5 でも主 TLB 2 1 8 0 でも一致がない場合、変換テーブルウォークロジック 2 1 8 5 は、第 2 MMU 2 1 7 0 に関連するページテーブルの第 2 の組内の対応するページテーブルから必要なデスクリプタに対し、パス 2 1 9 4 を通してリクエストを出力する。ページテーブルのこの第 2 の組は中間アドレス部分と物理アドレス部分とを関連づけるデスクリプタを含み、一般に安全ドメインに対して少なくとも 1 つのページテーブルおよび非安全ドメインに対して 1 つのページテーブルが設けられる。パス 2 1 9 4 を通してリクエストが発生されると、この結果、ページテーブルの第 2 の組から対応するデスクリプタが第 2 の MMU 2 1 7 0 に戻され、主 TLB 2 1 8 0 内に記憶される。

## 【 0 2 3 1 】

次に、下記の特定の実施例により、図 5 0 A に示された実施例の作動について説明する。この例では、略語 VA は仮想アドレスを示し、IA は中間アドレスを示し、PA は物理アドレスを示す。

- 1 ) コアが VA = 3 0 0 0 を発生する [ IA = 5 0 0 0 、 PA = 7 0 0 0 ]
  - 2 ) MMU 1 のマイクロ TLB で不一致 (失敗)
  - 3 ) MMU 1 の主 TLB で不一致
- ページテーブル 1 のベースアドレス = 8 0 0 0 IA [ PA = 1 0 0 0 0 ]
- 4 ) MMU 1 内の変換テーブルウォークロジックがページテーブルルックアップを実行し、IA = 8 0 0 3 を発生する
  - 5 ) MMU 2 のマイクロ TLB 内で不一致
  - 6 ) MMU 2 の主 TLB 内で不一致
- ページテーブル 2 のベースアドレス = 1 2 0 0 0 PA
- 7 ) MMU 2 内の変換テーブルウォークロジックがページテーブルルックアップを実行し、PA = 1 2 0 0 8 を発生する
- ページテーブルデータとして戻された「8 0 0 0 IA = 1 0 0 0 0 PA」
- 8 ) MMU 2 の主 TLB に記憶される
  - 9 ) MMU 2 のマイクロ TLB に記憶される
  - 1 0 ) MMU 2 内のマイクロ TLB で一致 (ヒット) し、PA = 1 0 0 0 3 を発生
- ページテーブルデータとして戻された「3 0 0 0 VA = 5 0 0 0 IA」
- 1 1 ) MMU 1 の主 TLB に記憶される
  - 1 2 ) MMU 1 のマイクロ TLB に記憶される
  - 1 3 ) MMU 1 内のマイクロ TLB で一致し、  
データアクセスを実行するのに IA = 5 0 0 0 を発生する
  - 1 4 ) MMU 2 のマイクロ TLB 内で不一致
  - 1 5 ) MMU 2 の主 TLB 内で不一致
  - 1 6 ) MMU 2 内の変換テーブルウォークロジックがページテーブルルックアップを実行し、PA = 1 2 0 0 5 を発生する

10

20

30

40

50

ページテーブルデータとして戻された「5000IA = 7000PA」

- 17) MMU2の主TLB内に記憶される
- 18) MMU2のマイクロTLB内に記憶される
- 19) MMU2内のマイクロTLBで一致し、  
データアクセスを実行するのにPA = 7000を発生する
- 20) 物理アドレス7000にあるデータがコアに戻される

【0232】

次のときにコアがメモリアクセスリクエスト(すなわちVA3001...)を発生する。

- 1) コアがVA = 3001を発生する
- 2) MMU1のマイクロTLB内で一致すると、リクエストIA5001がMMU2に発生される
- 3) MMU2のマイクロTLBで一致すると、PA7001に対するリクエストがメモリに対して発生される
- 4) PA7001におけるデータがコアに戻される

上記例では双方のMMUのマイクロTLBおよび主TLBの双方で不一致となるので、この例は最悪ケースのシナリオを示している。一般にマイクロTLBまたは主TLBの少なくとも一方で一致が発見されることが予想されるので、データを検索するのにかかる時間を大幅に短縮できる。

【0233】

次に図51を参照すると、物理アドレス空間の所定領域、好ましい実施例では安全領域内にページテーブル2250の第2の組が一般に設けられる。ページテーブルの第1の組は2つのタイプ、すなわち安全ページテーブルと非安全ページテーブルとに分割できる。非安全中間アドレス空間2275内の非安全ページテーブルと同じように、中間アドレス空間2265内では安全ページテーブルが次々に現れることが好ましい。しかしながら、物理アドレス空間内ではこれらページテーブルは次々に生じる必要はないので、例えばページテーブルの第1の組に対する安全ページテーブルが安全領域2210、2230内にわたって拡散されていてよく、同じように非安全ページテーブルも非安全メモリ領域2220および2240にわたって拡散していてもよい。

【0234】

上記のように、ページテーブルの2つの組の2レベルの方法を使用する主な利点の1つは、安全ドメインのオペレーティングシステムの非安全ドメインのオペレーティングシステムの双方に対し、物理アドレス空間をゼロからスタートするように配置できることであり、このことは、一般にオペレーティングシステムが期待することである。更に、安全メモリ領域を物理アドレス空間の非安全オペレーティングシステムの視界から完全に隠すことができる。この理由は、オペレーティングシステムは中間アドレスの連続シーケンスを有するように配置できる中間アドレス空間を物理アドレス空間として見るからである。

【0235】

更にかかる解決方法を使用することによって、非安全メモリと安全メモリとの間でメモリの領域をスワップするプロセスをかなり簡潔にできる。このことは図52を参照して略図で示されている。図52から判るように、例えばメモリの単一ページとすることができるメモリ2300の領域が、非安全メモリ領域2220内に存在することができ、同様に安全メモリ領域2210内にはメモリ領域2310が存在し得る。しかしながらページテーブルの第2の組内で対応するデスクリプタを変えるだけで、これら2つのメモリ領域2300と2310とを容易にスワップすることができるので、領域2300は安全ドメインの中間アドレス空間内の領域2305にマッピングされた安全領域となり、次に領域2310は非安全ドメインの中間アドレス空間内の領域2315にマッピングされた非安全領域となる。このことは安全ドメインと非安全ドメインの双方においてオペレーティングシステムに対して完全にトランスペアレントに生じ得る。その理由は、物理アドレス空間の視界は実際には安全ドメインまたは非安全ドメインの中間アドレス空間であるからであ

10

20

30

40

50



る。従って、この方法によって各オペレーティングシステム内で物理アドレス空間を再定義しなくてもよいようになる。

【 0 2 3 6 】

次に図 5 0 B を参照し、図 5 0 A の配置と異なる配置の 2 つの MMU も使用する、本発明の別の実施例について説明する。図 5 0 B と図 5 0 A を比較することから判るように、配置はほとんど同じであるが、この実施例では第 1 MMU 2 1 5 0 が仮想アドレス - 物理アドレス変換を実行するようになっており、第 2 MMU が中間アドレス - 物理アドレス変換を実行するようになっている。従って、図 5 0 A の実施例で使用される、第 1 MMU 2 1 5 0 内のマイクロ TLB 2 1 5 5 から第 2 MMU 2 1 7 0 内のマイクロ TLB 2 1 7 5 までのパス 2 1 5 7 の代わりに、第 1 MMU 内のマイクロ TLB が図 5 0 B に示されるようにパス 2 1 9 2 を通して直接物理アドレスを出力するようになっている。次に、下記の特定の例により、図 5 0 B に示された実施例の作動について説明する。この図は図 5 0 A の実施例に対して前に説明したように、同じコアメモリのアクセスリクエストの処理を詳細に示している。

【 0 2 3 7 】

- 1) コアが VA = 3 0 0 0 を発生する [ IA = 5 0 0 0、PA = 7 0 0 0 ]
- 2) MMU 1 のマイクロ TLB および主 TLB 内で不一致  
ページテーブル 1 のベースアドレス = 8 0 0 0 IA [ PA = 1 0 0 0 0 ]
- 3) MMU 1 内の変換テーブルウォークロジックがページテーブルルックアップを実行し、  
IA = 8 0 0 3 を発生する
- 4) MMU 2 のマイクロ TLB および主 TLB 内で IA 8 0 0 3 が不一致  
ページテーブル 2 のベースアドレス = 1 2 0 0 0 PA
- 5) MMU 2 内の変換テーブルウォークロジックがページテーブルルックアップを実行し、  
PA = 1 2 0 0 8 を発生する  
ページテーブルデータとして戻された [ 8 0 0 0 IA = 1 0 0 0 0 PA ]
- 6) MMU 2 の主およびマイクロ TLB に「8 0 0 0 IA = 1 0 0 0 0 PA」がマッピング記憶される
- 7) MMU 2 内のマイクロ TLB はステップ ( 3 ) から PA 1 0 0 0 3 へリクエストを変換でき、フェッチ信号を発生する  
ページテーブルとして戻された「3 0 0 0 VA = 5 0 0 0 IA」  
注： この変換は MMU 1 によって一時記憶装置内に保持されるが、TLB 内には直接記憶されない
- 8) 次に MMU 1 の変換テーブルウォークロジックは IA = 5 0 0 0 に対し、MMU 2 にリクエストを発生する
- 9) MMU 2 のマイクロ TLB および主 TLB 内で IA = 5 0 0 0 が不一致
- 10) MMU 2 内の変換テーブルウォークロジックがページテーブルルックアップを実行し、  
PA = 1 2 0 0 5 を発生する  
ページテーブルデータとして戻された「5 0 0 0 IA = 7 0 0 0 PA」
- 11) MMU 2 がマイクロ TLB および主 TLB に「5 0 0 0 IA = 7 0 0 0 PA」を記憶する。この変換も MMU 1 に伝えられる
- 12 a) MMU 2 がメモリへ PA = 7 0 0 0 のアクセスを発生する
- 12 b) MMU 2 が「3 0 0 0 VA = 5 0 0 0 IA」デスクリプタと、  
「5 0 0 0 IA = 7 0 0 0 PA」デスクリプタとを組み合わせ、「3 0 0 0 VA = 7 0 0 0 PA」デスクリプタを発生し、このデスクリプタは MMU 1 の主 TLB およびマイクロ TLB に記憶される
- 13) PA = 7 0 0 0 にあるデータがコアに戻される

【 0 2 3 8 】

10

20

30

40

50

次にコアがメモリアクセスリクエスト（例えばVA = 3001...）を発生する。

1) コアがVA = 3001を発生する

2) MMU1、MMU2のマイクロTLB内での一致がPA = 7001に対するリクエストを発生する

3) PA = 7001におけるデータがコアに戻される

上記例と図50Aの例との比較から判るように、主な違いはMMU1が第1テーブルデスクリプタを直接記憶しないステップ7、およびMMU1もIA PA変換を受信し、組み合わせを行わず、組み合わせされたデスクリプタをそのTLBに記憶するステップ12B（ステップ12Aと12Bとは同時に生じ得る）にある。

従って、この別の実施例は仮想アドレスから物理アドレスへの変換をするのにまだページテーブルの2つの組を使用しているが、マイクロTLB2155と主TLB2160が直接仮想アドレス - 物理アドレス変換を記憶することにより、マイクロTLB2155または主TLB2160のいずれかで一致が生じたときに、双方のMMUでルックアップを実行する必要がなくなることが理解できよう。かかるケースでは、第1MMUは第2MMUを参照することなく、コアからのリクエストを直接取り扱うことができる。

10

【0239】

第2MMU2170がマイクロTLB2175および主TLB2180を含まないようにすることができると理解できよう。かかる場合、第2MMUによる取り扱い必要とするリクエストごとにページテーブルウォークロジック2185が使用される。これによって第2MMUの複雑性およびコストを減らすことができ、このことは第2MMUが比較的頻

20

【0240】

ページテーブル内のページはサイズが変わることがあり、従って変換のうちの2つの半分に対するデスクリプタが異なるサイズのページに関係するようにできることに留意すべきである。一般にMMU1のページはMMU2のページよりも少ないが、必ずしもこのようなケースとはならない。例えば、

テーブル1は0x40003000における4Kbを0x00081000にマッピングする。

30

テーブル2は0x00000000における1Mbを0x02000000にマッピングする。

ここで組み合わせ変換に対しては2つのサイズのうちの小さい方のサイズを使用しなければならないので、組み合わせデスクリプタは0x40003000における4Kbを0x02081000へマッピングする。

しかしながら、（図52を参照して前に説明したように）世界間でデータがスワップされる場合、例えば反対も真となり得る。

テーブル1は0xc0000000から0x00000000への1Mbをマッピングする。

テーブル1は0x00042000から0x02042000への4Kbマッピングする。次に、コアからのアドレス0xc0042010におけるルックアップによって、次のマッピング、すなわち0xc0042000から0x02042000への4Kbのマッピングを生じさせる。

40

すなわち組み合わせマッピングに対して2つのサイズのうちの小さい方のサイズが常に使用される。

【0241】

第2のケースでは、このプロセスはあまり効率的ではなくなることに留意されたい。その理由は、テーブル1における（1Mb）のデスクリプタは繰り返しルックアップされ、異なる4Kbの領域に対するアクセスがされるときに廃棄されるからである。しかしながら、一般的なシステムではテーブル2のデスクリプタのほうがほとんどの時間で（第1の

50

例と同じように)大きくなる。このほうがより効率的である(1Aの空間の適当な部分をポイントする別の4Kbのページに対して1Mbのマッピングを繰り返すことができる)。

【0242】

図50Aおよび50Bに示されるような2つの別個のMMUを使用する別の例として、図53に示されるような1つのMMUを使用することもできる。この場合、主TLB2420で一致が生じると、MMUにより例外信号が発生され、この信号はコア10内でソフトウェアを作動させ、ページテーブルの2つの異なる組からのデスクリプタの組み合わせに基づき、仮想-物理アドレス変換を生じさせる。より詳細には、図53に示されるように、マイクロTLB2410および主TLB2420を含むMMU2400にコア10が結合されている。コア10がメモリアクセスリクエストを発生すると、パス2430を通して仮想アドレスが与えられ、マイクロTLB内で一致が発見された場合、対応する物理アドレスがパス2440を通して直接出力され、パス2450を通してコア10へデータが戻される。しかしながら、マイクロTLB2410内に一致がある場合、主TLB2420が参照され、主TLB内に対応するデスクリプタが含まれる場合、関連する仮想アドレス部分および対応する物理アドレス部分がマイクロTLB2410内へ検索され、その後、パス2440を通して物理アドレスを発生できる。しかしながら主TLBでも一致を生じた場合、パス2422を通してコアへ例外が発生される。次に、図54を参照し、かかる例外の受信からコア内で実行されるプロセスについて更に説明する。

【0243】

図54に示されるように、ステップ2500でコアによりTLBの一致例外が検出された場合、コアはステップ2510でその例外に対する所定ベクトルでモニタモードとなる。これによって、図54に示されるステップの残りを実行するように、ページテーブルマージコードが作動させられる。

【0244】

より詳細には、ステップ2520にてパス2430を通して発生され、マイクロTLB2410および主TLB2420の双方で不一致を生じさせた仮想アドレス(以下、フォールト仮想アドレスと称す)を検索し、その後、ステップ2530にてテーブルの第1の組内の適当なテーブルに対する中間ベースアドレスに応じて必要な第1デスクリプタに対する中間アドレスを決定する。(一般に仮想アドレスと中間ベースアドレスとの所定の組み合わせにより)一旦その中間アドレスが決定されると、次に第1デスクリプタに対する対応する物理アドレスを得るために、テーブルの第2の組内の対応するテーブルが参照される。その後、ステップ2550にて、メモリから第1デスクリプタをフェッチし、フォールト仮想アドレスに対する中間アドレスを決定することができる。

【0245】

次にステップ2560にてフォールト仮想アドレスの中間アドレスに対する物理アドレスを生じさせる第2デスクリプタを探すために再び第2テーブルを参照する。その後、ステップ2570でフォールト仮想アドレスに対する物理アドレスを得るために第2デスクリプタをフェッチする。

【0246】

一旦上記情報が得られると、プログラムは第1デスクリプタと第2デスクリプタとをマージし、必要な仮想アドレス-物理アドレス変換をする新しいデスクリプタを発生する。この操作はステップ2580で実行される。図50Bを参照して前に説明したのと同じように、ソフトウェアにより実行されるマージは再び組み合わせ変換に対する最小ページテーブルサイズを使用する。その後、ステップ2590にて主TLB2420内に新しいデスクリプタを記憶し、その後プロセスはステップ2590にて例外から戻る。

【0247】

その後、コア10はパス2430を通してメモリアクセスリクエストに対して仮想アドレスを再発行するようになっており、この結果、マイクロTLB2410では不一致が生じるが、主TLB2420では一致が生じる。従って、仮想アドレス部分と対応する物理

10

20

30

40

50

アドレス部分とをマイクロTLB 2410へ検索することができ、その後、マイクロTLB 2410がパス2440を通して物理アドレスを発生することができ、その結果、必要なデータがパス2450を通してコア10へ戻される。

【0248】

図50Aおよび50Bを参照して前に説明した実施例とは別の実施例として、図53および54を参照してこれまで説明した原理を使用するソフトウェアにより、これら実施例における一方または双方のMMUを管理できる。

【0249】

図50Aまたは50Bに示されるように、2つのMMUを使用するか、図53に示されるように1つのMMUを使用するかにかかわらず、モニタモード（または特権安全モード）で作動する際に、プロセッサによりページテーブルの第2の組が管理されることによって、これらページテーブルを安全にすることができる。この結果、プロセッサが非安全ドメインにあるときには、プロセッサは非安全メモリしか見ることができない。その理由は、非安全ドメイン内にあるときにプロセッサが見ることができるのは、ページテーブルの第2の組により非安全ドメインに対して発生される中間アドレス空間だけであるからである。この結果、図1に示されるメモリ管理ロジック30の一部として、パーティションチェッカーを設ける必要はない。しかしながら、システム内の他のバスマスターにより行われるアクセスをモニタするのに、外部バスにパーティションチェッカーが設けられる。

【0250】

図37および図38を参照して前に説明した実施例では、MMU200に関連してパーティションチェッカー222が設けられていた。従って、キャッシュ38内でアクセスを実行すべきときに、マイクロTLB206内でまずルックアップが実行され、従って、アクセスパーミッション、特に安全および非安全許可がチェックされていたはずである。従って、かかる実施例では非安全アプリケーションによりキャッシュ38内に安全データを記憶することはできない。キャッシュ38へのアクセスはパーティションチェッカー222により実行されるパーティションチェックによって制御されているので、非安全モードでは安全データへのアクセスを実行することはできない。

【0251】

しかしながら、本発明の別の実施例では、システムバス40を通して行われるアクセスをモニタするためのパーティションチェッカー222は設けられず、その代わりに、データ処理装置が外部バス70に接続されたメモリユニットへのアクセスをモニタするよう、この外部バス70に結合された単一パーティションチェッカーを有するにすぎない。かかる実施例では、このことはプロセッサコア20が外部パーティションチェッカーによるアクセスの規制を行うことなく、システムバス40、例えばTCM36およびキャッシュ38に直接結合されたメモリユニットにアクセスでき、従って、非安全モードで作動中にプロセッサコア10がキャッシュ38またはTCM36内の安全データにアクセスできないように保証するのに、ある機構が必要であることを意味している。

【0252】

図55は、本発明の一実施例に係わるデータ処理装置を示し、この実施例ではキャッシュ38および/またはTCM36がMMU200に関連してパーティションチェックロジックを設ける必要なく、これらへのアクセスを制御できるようにする機構が設けられている。図55に示されるように、コア10はMMU200を介してシステムバス40に結合されており、システムバス40にはキャッシュ38およびTCM36も結合されている。コア10、キャッシュ38およびTCM36は外部バスインターフェース42を介して外部バス70に結合されており、外部バス70は図55に示されるようにアドレスバス2620、制御バス2630およびデータバス2640から成る。

【0253】

コア10、MMU200、キャッシュ38、TCM36および外部バスインターフェース42はこれらが外部バス70に接続された単一のデバイス（デバイスバスとも称される）を構成すると見なすことができ、このデバイスには他のデバイス、例えば安全周辺デバ

10

20

30

40

50

イス470または非安全周辺デバイス472も結合することができる。デバイスバス70には1つ以上のメモリユニット、例えば外部メモリ56も接続されている。更に、デバイスバス70にはバス制御ユニット2650が接続されており、この制御ユニットは一般にアービタ2652と、デコーダ2654と、パーティションチェッカー2656とを含む。デバイスバスに接続された部品の作動を総合的に説明するために、前に説明した図47を参照しなければならない。前に説明した図47では、アービタとデコーダとパーティションチェッカーとが別個のブロックとして示されていたが、これらを単一の制御ブロック2650内に設けたときでも、これら要素は同じように作動する。

#### 【0254】

図56には図55のMMU200がより詳細に示されている。図56と図37とを比較することにより、MMU200を図37のMMUと全く同じように構成できるが、主TLB208とマイクロTLB206との間でバス242を通して送られるデータをモニタするためのパーティションチェッカー222が設けられている点が異なっているにすぎない。プロセッサコア10が仮想アドレスを指定するメモリアクセスリクエストを発生する場合、このメモリアクセスリクエストはMMU200を通してルーティングされ、図37を参照して前に説明したように処理され、その結果、マイクロTLB260からバス238を通してシステムバス40に物理アドレスが出力される。これと対照的に、メモリアクセスリクエストが直接物理アドレスを指定する場合、このアクセスリクエストはMMU200をバイパスし、その代わりに直接バス236を介してシステムバス40へルーティングされる。一実施例では、プロセッサはモニタモードで作動しているときにしか、物理アドレスを直接指定するメモリアクセスリクエストを発生しない。

#### 【0255】

MMU200の前の説明から、特に図43の説明から思い出すことができるように、主TLB208は多数のデスクリプタ435を含み、各デスクリプタに対して対応するデスクリプタが安全ページテーブルからのものか、または非安全ページテーブルからのものかを識別するためのドメインフラグ425が設けられている。図55のMMU200内にはこれらデスクリプタ435および関連するドメインフラグ425が略図で示されている。

#### 【0256】

コア10がメモリアクセスリクエストを発生すると、この結果、メモリアクセスリクエストのための物理アドレスがシステムバス40に出力され、そのアドレスによって指定されたデータアイテムがキャッシュ内に記憶されているかどうかを判断するためのルックアッププロセスを一般にキャッシュ38が実行する。キャッシュ内で一致が生じた場合、すなわちアクセスリクエストを受けたデータアイテムがキャッシュ内に記憶されていないと判断された場合にはいつも、キャッシュによりラインフィル手順が開始され、メモリアクセスリクエストを受けたデータアイテムを含むデータのラインを外部メモリ56から検索する。特にキャッシュはEBI42を介し、デバイスバス70の制御バス2630にラインフィルリクエストを出力する。この場合、アドレスバス2620にはスタートアドレスが出力される。更に、バス2632を通して制御バス2630にHPROT信号が出力される。この信号はメモリアクセスリクエストが発生されたときにコアの作動モードを指定するドメイン信号を含む。従って、ラインプロセスをキャッシュ38による外部バス上の元のメモリアクセスリクエストの伝搬と見なすことができる。

#### 【0257】

このHPROT信号はパーティションチェッカー2656により受信され、従ってこの信号は外部メモリ56からの指定データをリクエストするデバイス(この場合、コア10およびキャッシュ38を内蔵するデバイス)がメモリアクセスリクエストの発生されたときに安全ドメインで作動中か、または非安全ドメインで作動中かをパーティションチェッカーに対して識別する。このパーティションチェッカー2650はメモリのどの領域が安全であるのか、または非安全であるのかを識別するパーティション情報にもアクセスし、従ってデバイスがリクエスト中のデータにアクセスできるかどうかを判断できる。従って、HPROT信号内のドメイン信号(本明細書ではSビットとも称す)が安全モードで作

10

20

30

40

50

動中のデバイスにより、このデータへのアクセスがリクエストされたかどうかを識別するようにアサートされた場合にしか、デバイスがメモリの安全部分へアクセスできないようにパーティションチェッカーを構成できる。

**【 0 2 5 8 】**

例えばコアが非安全作動モードで作動していると H P R O T 信号が識別したために、コア 1 0 がリクエストされたデータへアクセスできるとパーティションチェッカーが判断し、メモリの安全領域内にあるデータを外部メモリから検索することをラインフィルリクエストが求めている場合、パーティションチェッカー 2 6 5 6 は制御バス 2 6 3 0 へアポート信号を発生する。このアポート信号はバス 2 6 3 6 を通して E B I 4 2 へ送り戻され、この E B I 4 2 から キャッシュ 3 8 へ戻されるので、その結果、アポート信号はバス 2 6 7 0 を通してコア 1 0 へ発生される。しかしながら、アクセスが認められていないとパーティションチェッカー 2 6 5 6 が判断した場合、パーティションチェッカーは外部メモリから検索されたデータが安全データであるか、または非安全データであるかを識別する S タグ信号を出力し、この S タグ信号はバス 2 6 3 4 を介して E B I 4 2 へ送り戻され、次にこの E B I から キャッシュ 3 8 へ送られ、ラインフィルプロセスの主題であるキャッシュライン 2 6 0 0 に関連する 2 6 0 2 のセットを可能にする。

10

**【 0 2 5 9 】**

これと同時に、制御信号 2 6 5 0 は、外部メモリがリクエストされたラインフィルデータを出力すること認可する。このデータは E B I 4 2 を介してバス 2 6 8 0 を通ってキャッシュ 3 8 へ送り戻され、対応するキャッシュライン 2 6 0 0 に記憶される。従って、このプロセスの結果としてキャッシュ 3 8 内の選択されたキャッシュラインは外部メモリ 5 6 からのデータアイテムで満たされる。これらデータアイテムはコア 1 0 からの元のメモリアクセスリクエストの主題であったデータアイテムを含む。コアからのメモリアクセスリクエストの主題であるデータアイテムは次にキャッシュ 3 8 からコアへ戻することができるし、またはこれとは異なり、直接 E B I 4 2 からバス 2 6 6 0 を通してコア 1 0 へ与えることができる。

20

**【 0 2 6 0 】**

好ましい実施例では、上記ラインフィルプロセスの結果としてキャッシュラインへのデータの最初の記憶が行われるので、このキャッシュラインに関連したフラグ 2 6 0 6 がパーティションチェッカー 2 6 5 6 によって与えられる値に基づきセットされ、そのフラグがキャッシュ 3 8 に使用され、そのキャッシュライン 2 6 0 0 内のデータアイテムへのその後のアクセスを直接制御できる。従って、コア 1 0 がキャッシュ 3 8 の特定のキャッシュライン 2 6 0 0 内の一致を生じさせるメモリアクセスリクエストをその後発生する場合、キャッシュ 3 8 は関連するフラグ 2 6 0 2 の値を検討し、その値とコア 1 0 のそのときの作動モードとを比較する。好ましい実施例では、C P 1 5 のドメインステータスレジスタ内のモニタモードによってセットされるドメインビットにより、コア 1 0 のそのときの作動モードが表示される。従って、プロセッサコア 1 0 が安全モードで作動しているときに、対応するフラグ 2 6 0 2 が安全データであると識別するキャッシュラインのデータアイテムをプロセッサコア 1 0 によってしかアクセスできないように、キャッシュ 3 8 を構成できる。コアが非安全モードで作動中に、キャッシュ 3 8 内の安全データにコアがアクセスしようとする試みの結果、キャッシュ 3 8 はバス 2 6 7 0 を通してアポート信号を発生する。

30

40

**【 0 2 6 1 】**

種々の方法で T C M 3 6 を設定できる。一実施例では、この T C M はキャッシュのように働くように設定でき、この実施例では複数のライン 2 6 1 0 を含むようになっており、このラインの各々はキャッシュ 3 8 と同じようにラインに関連するフラグ 2 6 1 2 を有する。次に、T C M 3 6 へのアクセスはキャッシュ 3 8 を参照して前に説明したのと全く同じように管理され、T C M の不一致の結果、ラインフィルプロセスが実行され、この結果、特定ライン 2 6 1 0 にデータが検索され、パーティションチェッカー 2 6 5 6 がライン 2 6 1 0 に関連するフラグ 2 6 1 2 に記憶するための必要な S タグの値を発生する。

50

## 【 0 2 6 2 】

別の実施例では、TCM36を外部メモリ56の延長として設定し、プロセッサによって頻繁に使用されるデータを記憶するように使用できる。その理由は、システムバスを介したTCMへのアクセスは外部メモリへのアクセスよりもかなり高速であるからである。かかる実施例では、TCM36はフラグ2612を使用せず、代わりにTCMへのアクセスを制御するのに別の機構が使用される。特に前に説明したように、かかる実施例では特権安全モードで実行中の場合にしかプロセッサによって密結合メモリを制御できないか、または少なくとも非安全モードで実行中のプロセッサによって制御できるかどうかを示すために、特権安全モードで作動中のプロセッサによってセットできる制御フラグを発生することができる。この制御フラグは安全オペレーティングシステムによってセットされ、実際にTCMを特権安全モードで制御するのか、または非安全モードで制御するのかを定める。従って、定めることができる1つのコンフィギュレーションはプロセッサが特権安全作動モードでしかTCMを制御しないようにすることである。かかる実施例では、TCM制御レジスタへ試みられる非安全アクセスによって、未定義命令例外が入力される。

10

## 【 0 2 6 3 】

別のコンフィギュレーションでは、プロセッサが非安全作動モードで作動中にこのプロセッサによってTCMを制御できる。かかる実施例ではTCMは非安全アプリケーションによってしか使用されない。TCMから安全データを記憶したり、ロードすることはできない。従って、安全アクセスの実行中にアドレスがTCMアドレスレンジと一致しているかどうかを見るためのルックアップはTCM内では実行されない。

20

## 【 0 2 6 4 】

図57はプロセッサコア10で作動中の非安全プログラムが仮想アドレス(ステップ2700)を発生するときの、図55の装置によって実行される処理を示すフローチャートである。まずステップ2705でマイクロTLB206内でルックアップが実行され、この結果、一致が生じた場合、マイクロTLBはステップ2730でアクセス許可をチェックする。図56を参照すると、このプロセスはアクセス許可ロジック202によって実行されるものと見なすことができる。

## 【 0 2 6 5 】

ステップ2705において、マイクロTLBのルックアップで一致が生じた場合、内部に記憶されている非安全デスク립タの間でもルックアップが主TLB208で実行される(ステップ2710)。この結果一致が生じると、ステップ2715でページテーブルウォークプロセスが実行される(このプロセスは図37を参照して前に詳細に説明した)。その後、ステップ2720にて主TLBがタグの付いた有効な非安全デスク립タを含むかどうかの判断がされる。ステップ2710におけるルックアップが一致を発生した場合、プロセスは直接ステップ2720に進む。

30

## 【 0 2 6 6 】

その後、ステップ2725において、マイクロTLBに物理アドレスを含むデスク립タの部分がロードされ、その後、ステップ2730でマイクロTLBがアクセス許可をチェックする。

## 【 0 2 6 7 】

ステップ2730でアクセス許可の違反がないと判断された場合、プロセスはステップ2740に進み、ここでパス230を通して(図55に示されているパス2670に類似する)プロセッサコアにアボート信号が発生される。しかしながら、違反が検出されないと仮定した場合、ステップ2745でアクセスがキャッシュ可能なデータアイテムに関連しているかどうかの判断がされる。関連していなければ、ステップ2790で外部アクセスが開始され、外部メモリ56からのデータアイテムの検索が望まれる。ステップ2795にて、パーティションチェッカー2656は安全パーティション違反があるかどうか、すなわちプロセッサコア10が非安全モードで作動中に安全メモリ内のデータアイテムにアクセスすることを望んでいるかどうかを判断する。違反が検出された場合、パーティションチェッカー2656はステップ2775にてアボート信号を発生する。しかしながら

40

50

、安全パーティション違反がない場合、プロセスはステップ 2785 に進み、ここでデータのアクセスが行われる。

【0268】

ステップ 2745 にて、リクエストされているデータアイテムがキャッシュ可能であると判断された場合、キャッシュ内でステップ 2750 にてキャッシュルックアップが実行され、一致が検出された場合、キャッシュはステップ 2755 にて安全ラインタグ違反があるかどうかの判断をする。従って、この段階ではキャッシュはデータアイテムを含むキャッシュラインに関連するフラグ 2602 の値を検討し、そのフラグの値とコア 10 の作動モードとを比較し、リクエストされているデータアイテムにアクセスする権限がコアにあるかどうかの判断をする。安全ラインタグ違反が検出された場合、プロセスはステップ 2760 に進み、このステップで安全違反フォールトアポート信号がキャッシュ 38 により発生され、パス 2670 を通してコア 10 へ発生される。しかしながら、ステップ 2755 で非安全ラインタグ違反が検出されない場合、ステップ 2785 でデータアクセスが行われる。

10

【0269】

ステップ 2750 でキャッシュルックアップが実行されるときにキャッシュの一致が生じた場合、ステップ 2765 でキャッシュラインフィルが開始される。ステップ 2770 でパーティションチェッカー 2656 は安全パーティション違反があるかどうかを検出し、違反が検出された場合、ステップ 2775 でアポート信号を発生する。しかしながら、安全パーティション違反が検出されなかった場合、キャッシュラインフィルはステップ 2780 に進み、この結果、進み 2785 でデータアクセスが完了する。

20

【0270】

図 57 に示されるように、ステップ 2705、2710、2715、2720、2725、2730 および 2735 は MMU 内で実行され、ステップ 2745、2750、2755、2765、2780 および 2790 はキャッシュにより実行され、ステップ 2770 および 2795 はパーティションチェッカーにより実行される。

【0271】

図 58 は、コア上で実行中の安全プログラムが仮想アドレスを発生する場合（ステップ 2800）に実行される同様なプロセスを示すフローチャートである。図 58 と図 57 とを比較すると、MMU 内で実行されるステップ 2805 ~ 2835 は図 57 を参照して前に説明したステップ 2705 ~ 2735 に類似することが理解できよう。唯一の差はステップ 2810 にて主 TLB 内で実行されるルックアップが主 TLB 内に記憶された安全デスク립タに関連して行われ、この結果、ステップ 2820 にて主 TLB がタグの付いた有効な安全デスク립タを含むことである。

30

【0272】

キャッシュ内でキャッシュは安全ラインタグ違反を待たなくてよい。図 58 を参照して説明した実施例では、安全プログラムは安全データおよび非安全データの双方にアクセスできると仮定されている。従って、ステップ 2850 にてキャッシュルックアップ中に一致が生じた場合、プロセスはステップ 2885 にてデータアクセスに直接進む。

【0273】

同様に、外部メモリへの外部アクセスが求められた場合（すなわちステップ 2865 または 2890 にて）、パーティションチェッカーはパーティションチェックを実行する必要はない。安全プログラムは安全データまたは非安全データのいずれかにアクセスできると考えられるからである。

40

【0274】

キャッシュ内で実行されるステップ 2845、2850、2865、2880 および 2890 は、図 57 を参照して前に説明したステップ 2745、2750、2765、2780 および 2790 に類似している。

【0275】

図 59 はプロセッサで実行される別のモードおよびアプリケーションを示す。点線は本

50



発明の一実施例に係わるプロセッサのモニタ中に、異なるモードおよび/またはアプリケーションをどのように分離し、互いにアイソレートできるかを示している。

【0276】

生じ得る障害を見つけ、どうして期待するようにアプリケーションが作動しないかを発見するためにプロセッサをモニタする能力は極めて有効であり、多くのプロセッサはかかる機能を提供できる。デバッグおよびトレース機能を含む種々の方法でモニタリングを実行することができる。

【0277】

本技術に係わるプロセッサでは、停止デバッグモードおよびモニタデバッグモードを含むいくつかのモードでデバッグを作動させることができる。これらモードは割り込み的であり、そのときに作動しているプログラムをストップさせる。停止デバッグモードにおいて、ブレークポイントまたはウォッチポイントが生じると、コアを停止し、システムの他の部分からアイソレートし、コアはデバッグ状態に入る。入力時にコアは停止され、パイプラインはフラッシングされ、命令はプリフェッチされない。PCはフリーズされ、どの割り込み（IRQおよびFIQ）も無視される。（JTAGシリアルインターフェースを介し）コアの内部状態だけでなくメモリシステムの状態も検査できる。この状態はそのときのモードを変更したり、レジスタの内容を変えたりすることができるように、プログラムの実行に対して侵入的である。一旦デバッグが終了されると、コアはデバッグTAP（テストアクセスポート）を通した再スタート命令においてスキミングをすることによりデバッグ状態から脱出する。次にプログラムは実行を再開する。

【0278】

モニタデバッグモードでは、ブレークポイントまたはウォッチポイントはコアをアポートモードにし、それぞれプリフェッチベクトルまたはデータアポートベクトルを取り込む。この場合、コアはまだ機能モードにあり、停止デバッグモードと同じように停止されない。アポートハンドラーはデバッガーアプリケーションと通信し、プロセッサおよびコプロセッサの状態またはダンプメモリにアクセスする。デバッグハードウェアをソフトウェアデバッガーの間をデバッグモニタプログラムがインターフェースするようになっている。デバッグ状態および制御レジスタDSCRのビット11がセットされた場合（後の記載を参照）、割り込み（FIQおよびIRQ）を禁止できる。モニタデバッグモードでは、ベクトルのキャッチがデータアポートおよびプリフェッチアポートでディスエーブルされ、モニタデバッグモードに対して発生されたアポートの結果としてプロセッサが回復不能な状態になるのを防止できる。モニタデバッグモードはあるタイプのデバッグモードであり、安全な世界と非安全な世界との間の切り替えを監督するモードであるプロセッサのモニタモードには関連していないことに留意すべきである。

【0279】

デバッグはある時間におけるプロセッサの状態のスナップショットを提供できる。デバッグはデバッグの開始リクエストが受信されたときに種々のレジスタにおける値を注目することによりこれを行う。これら値はスキランチェーン（図67の541、544）に記録され、これら値はJTAGコントローラ（図1の18）を使ってシリアルに出力される。

【0280】

コアをモニタする別の方法はトレースによる方法である。このトレースは割り込み的ではなく、コアが作動し続ける際のその後の状態を記録する。このトレースハウ1の埋め込みトレースマクロセル（ETM）22、26で作動する。ETMはトレースポートを有し、このトレースポートを通してトレース情報が出力され、トレースポートは外部トレースポートアナライザによって分析される。

【0281】

本技術の実施例のプロセッサは2つの別個のドメインで作動し、上記実施例ではこれらドメインは安全ドメインと非安全ドメインとを含む。しかしながら、モニタ機能の目的のために、当業者にはこれらドメインは任意の2つのドメインとすることができ、これらド

10

20

30

40

50

メインの間ではデータをリークしてはならないことが明らかとなろう。本技術の実施例は2つのドメインの間でのデータのリークを防止することに関係しており、従来システム全体へのアクセスが認められるモニタ機能、例えばデバッグおよびトレースは、ドメイン間でデータがリークされる潜在的な原因となっている。

#### 【0282】

安全ドメインまたは世界および非安全ドメインまたは世界の上記例では、安全データは非安全な世界にとって利用できるものであってはならない。更に、デバッグが許可された場合、安全な世界では安全な世界内のデータの一部を制限するかまたは隠すことが有利である。図57におけるハッシュラインはデータアクセスをセグメント化し、異なるレベルの粒度を提供する可能な方法のいくつかの例を示している。図59では、ブロック500によりモニタモードが示されており、このモードはすべてのモードのうちで最も安全なものであり、安全な世界と非安全な世界との切り替えを制御するようになっている。モニタモード500の下にはスーパーバイザーモードがあり、このモードは安全スーパーバイザーモード510と非安全スーパーバイザーモード520を含む。次に、アプリケーション522および524を有する非安全ユーザーモードおよびアプリケーション512、514および516を有する安全ユーザーモードがある。モニタモード(デバッグおよびトレース)は、(ハッシュライン501の左に対する)非安全モードをモニタするためにしか制御できない。これとは異なり、非安全ドメインまたは世界および安全ユーザーモードをモニタすること(502の下方にある501の左および右部分)が認められている。別の実施例では、非安全な世界および安全ユーザードメインで作動する所定のアプリケーションが認められており、この場合、ハッシュライン503による異なるセグメント化が行われる。かかる分割は異なるアプリケーションを作動し得る異なるユーザー間での安全データの漏れを防止することに役立つ。ある制御されるケースでは、システム全体をモニタすることが認められる。コアの次の部分は必要とされる粒度に従ってモニタ機能中にアクセスを制御する必要がある。

#### 【0283】

デバッグイベントでセットできる4つのレジスタがある。すなわち命令フォールトステータスレジスタ(IFSR)、データフォールトステータスレジスタ(DFSR)、フォールトアドレスレジスタ(FAR)および命令フォールトアドレスレジスタ(IFAR)がある。これらレジスタは一部の実施例では安全な世界から非安全な世界に入ったときに、データのリークを防止するためにフラッシングしなければならない。

#### 【0284】

PCサンプルレジスタ： デバッグTAPはスキャンチェーン7を通してPCにアクセスできる。安全な世界内でデバッグを行う際に、安全な世界で選択されたデバッグの粒度に応じてその値をマスクすることができる。非安全な世界または非安全な世界プラス安全ユーザーアプリケーションは、安全な世界でコアが実行されている間、PCの値を入手できない。

#### 【0285】

TLBエントリー： CP10を使い、マイクロTLBエントリーを読み出し、主TLBエントリーを読み出しかつ書き込みできる。主TLBおよびマイクロTLBのローディングおよびマッチングを制御することもできる。特に安全スレッドを知っているデバッグがMMU/MPUの補助を必要とする場合、この種の作動を厳密に制御しなければならない。

#### 【0286】

性能モニタ制御レジスタ： キャッシュの不一致、マイクロTLBの不一致、外部メモリリクエスト、実行される分岐命令などに関する情報を与える。デバッグステートでも非安全な世界はこのデータにアクセスしてはならない。安全な世界でデバッグがディスエーブルされた場合でも、安全な世界でカウンタは作動できるようになっていなければならない。

#### 【0287】

キャッシュシステムにおけるデバッグ： キャッシュシステムではデバッグは非割り込み的でなければならない。重要なことは、キャッシュと外部メモリとの間のコヒーレンスを維持することである。C P 1 5 を使ってキャッシュを無効にすることができるし、またはキャッシュをすべての領域で強制的に書き込みスルーとすることができる。いずれのケースにおいてもデバッグにおけるキャッシュの挙動の変更を認めることはセキュリティが脆弱になり得ることであり、これは制御しなければならない。

【 0 2 8 8 】

エンディアン性： デバッグにアクセスできる非安全な世界または安全ユーザーアプリケーションがエンディアン性を変更できるように認めるべきではない。エンディアン性を変更することは安全カーネルを誤作動させる可能性があり、エンディアン性のアクセスは粒度に従ってデバッグでは禁止される。

10

【 0 2 8 9 】

モニタ機能の開始時にコアの一部に対するモニタ機能のアクセスを制御できる。デバッグおよびトレースは種々の方法で初期化される。本技術の実施例は所定の条件下での初期化を認めるだけでコアの所定安全部分に対するモニタ機能のアクセスを制御するようになっている。

【 0 2 9 0 】

本技術の実施例は次の粒度によるモニタ機能への進入を制限しようとしている。

割り込み的なデバッグと観測可能な(トレース)デバッグとを別々に制御することにより；

20

安全ユーザーモードだけ、または全安全な世界におけるデバッグの進入を認めることにより；

安全ユーザーモードだけのデバッグを認め、更にスレッドID(アプリケーションの実行)を考慮することにより、モニタ機能への進入を制限する。

【 0 2 9 1 】

モニタ機能の開始を制御するためには、機能をどのように開始できるかについて知ることが重要である。図60はモニタ機能を開始する可能な方法、開始されるモニタ機能のタイプおよびかかる開始命令をプログラム化できるようにする方法を示す表である。

【 0 2 9 2 】

一般にソフトウェアまたはハードウェアを介し、例えばJTAGコントローラを介し、これらモニタ命令を入力できる。モニタ機能の開始を制御するために制御値が使用される。これら値は条件に応じたイネーブルビットを含むので、特定の条件が存在した場合、イネーブルビットがセットされた場合にしかモニタは開始が認められない。これらビットはICE530(図67参照)にある安全レジスタCP14(デバッグおよびステータス制御レジスタ、DSCR)に記憶される。

30

【 0 2 9 3 】

好ましい実施例では割り込み的および観測可能なデバッグをイネーブル/ディスエーブルするビットが4つ設けられ、これらビットは安全デバッグイネーブルビット、安全トレースイネーブルビット、安全ユーザーモードイネーブルビットおよび安全スレッドアウェアイネーブルビットを含む。これら制御値はモニタ機能のためのある程度の制御可能な粒度を提供するように働き、例えば特定のドメインからのデータの漏れをストップするように働くことができる。図61は、これらビットの概要およびこれらビットにどのようにアクセスできるかを示している。

40

【 0 2 9 4 】

これら制御ビットは安全ドメイン内のレジスタに記憶され、このレジスタへのアクセスは3つの可能性に限定される。ARMコプロセッサのMRC/MCR命令を介してソフトウェアのアクセスが行われ、これら命令は安全スーパーバイザーモードからしか認められない。これとは異なり、認証コードを使用することにより他のモードからのソフトウェアへのアクセスを行うことができる。更に別の方法は、更にハードウェアのアクセスに関連し、入力ポートを介したJTAGへの命令の書き込みに関係する。更にモニタ機能の利用

50

性に関連する制御値を入力するのに使用される他に、この入力ポートはプロセッサの他の機能に関連する制御値を入力するのに使用できる。

#### 【0295】

次に、スキャンチェーンおよびJTAGに関連する別の詳細について説明する。

##### レジスタロジックセル

どの集積回路(IC)も2つの種類のロジックから成る。

- ・組み合わせロジックセル; AND、OR、INVゲートに類似する。かかるゲートまたはかかるゲートの組み合わせを使用し、1つまたは複数の入力信号に従い、ブール演算を計算するのに使用される。

- ・レジスタロジックセル; ラッチ、フリップフロップに類似する。かかるセルは信号の値を記憶するのに使用される。図62は正のエッジでトリガーされるフリップフロップの図である。

10

クロック信号(CK)で正のエッジのイベントが生じると、出力(Q)は入力(D)の値を受信し、そうでない場合、出力(Q)はメモリにその状態を維持する。

#### 【0296】

##### スキャンチェーンセル

テストまたはデバッグのためには、レジスタロジックセルの機能アクセスをバイパスさせ、直接レジスタロジックセルの内容にアクセスすることが必要である。従って、レジスタセルは図63に示されるようにスキャンチェーンセル内に集積化されている。

機能モードではSE(スキャンイネーブル)がクリアされ、レジスターセルは単一のレジスターセルとして働く。テストまたはデバッグモードではSEがセットされ、D入力の代わりにSI入力(スキャン入力)から入力データが出ることができる。

20

#### 【0297】

##### スキャンチェーン

図64に示されるように、スキャンチェーンにおいてすべてのスキャンチェーンセルがチェーン化される。

機能モードではSEがクリアされ、すべてのレジスターセルに正常にアクセスすることができ、回路の他のロジックと相互作用することができる。テストまたはデバッグモードではSEがセットされ、スキャンチェーン内ですべてのレジスタが互いにチェーン化される。第1スキャンチェーンセルからデータが出ることができ、各クロックサイクルのカデンスにおいて他のスキャンチェーンセルを通過するようにシフトできる。レジスタの内容を見るためにデータをシフトして出すこともできる。

30

#### 【0298】

##### TAPコントローラ

いくつかのスキャンチェーンを取り扱うのにデバッグTAPコントローラが使用される。TAPコントローラは特定のスキャンチェーンを選択できる。例えば「スキャンイン」および「スキャンアウト」信号を特定のスキャンチェーンへ送り、データはチェーン内にスキャンし、シフトし、またはスキャンアウトできる。このTAPコントローラはJTAGポートインターフェースにより外部から制御される。図65はTAPコントローラを略図で示す。

40

#### 【0299】

##### JTAGの選択可能なディスエーブルスキャンチェーンセル

セキュリティ上の理由から、デバッグモードまたはテストモードでもスキャンチェーンによって一部のレジスタにはアクセスできないようになっている。JADI(JTAGアクセスディスエーブル)と称される新しい入力信号は集積回路内のスキャンチェーン構造を変えることなく、スキャンチェーン全体からスキャンチェーンセルをダイナミックまたはスタティックに除去することを認めることができる。図66Aおよび66Bはこの入力を略図で示す。

#### 【0300】

機能モードまたはテストモード、またはデバッグモードのいずれかのときにJADIが

50

アクティブでない ( J A D I = 0 ) 場合、スキャンチェーンは通常のように働く。 J A D I がアクティブ ( J A D I = 1 ) であり、テストまたはデバッグモードとなっている場合 ( 設計者によって選択された ) 一部のスキャンチェーンセルをスキャンチェーン構造から「除く」ことができる。同じ数のスキャンチェーンセルを維持するには J T A G 選択ディスプレイスキャンチェーンセルはバイパスレジスタを使用する。スキャンアウト ( S O ) とスキャンチェーンセル出力 ( Q ) とは異なることに留意されたい。

#### 【 0 3 0 1 】

図 6 7 は J T A G の部品の一部を含むプロセッサを略図で示す。正常な動作では命令メモリ 5 5 0 はコアと通信し、所定の状況でレジスタ C P 1 4 とも通信し、制御値をリセットする。このことは一般に安全スーパーバイザーモードからしか認められない。

10

#### 【 0 3 0 2 】

デバッグが開始されると、デバッグ T A P 5 8 0 を介して命令が入力され、この命令がコアを制御する。デバッグ内のコアはステップごとのモードで作動する。デバッグ T A P は ( J A D I ピンとして示された J S D A E N ピンに入力されるアクセス制御信号、すなわち図 4 5 における J T A G A C C E S S D I S A B L E I N P U T に応じて ) コアを介し、 C P 1 4 にアクセスし、このように制御値もリセットできる。

#### 【 0 3 0 3 】

アクセス制御信号 J S D A E N によりデバッグ T A P 5 8 0 を介した C P 1 4 スペースレジスタへのアクセスが制御される。この制御はアクセス、特に書き込みアクセスを認めるために J S D A E N をハイレベルに設計しなければならないようになっている。プロセッサ全体が証明中のボード段階で J S D A E N はハイレベルにセットされ、システム全体でデバッグがイネーブルされる。一旦システムがチェックされると、 J S D A E N ピンをアースに接続できる。このことは、安全モードのデバッグをイネーブルする制御値へのアクセスは、そのときにデバッグ T A P 5 8 0 を介して利用できないことを意味する。一般に製造モードにおけるプロセッサはアースに接続された J S D A E N を有する。従って、制御値へのアクセスは命令メモリ 5 5 0 を介してソフトウェアルートによってしか利用できない。認証コードが当てられることを条件に、このルートを介したアクセスは安全スーパーバイザーモードまたは別のモードに制限される ( 図 6 8 参照 ) 。

20

#### 【 0 3 0 4 】

デフォルトによるデバッグ ( 割り込み的または観測可能なトレース ) は非安全な世界においてしか利用できないことに留意すべきである。安全な世界でデバッグを利用できるようにするには、制御値イネーブルビットをセットする必要がある。

30

#### 【 0 3 0 5 】

この利点は非安全な世界において作動するように常にユーザーによってデバッグを開始できることである。従って、一般にデバッグの際に安全な世界へのアクセスはユーザーには利用できないが、このことは多くの場合には問題とならない。その理由は、この安全な世界へのアクセスは限定されており、利用できるようになる前にボード段階で安全な世界が完全に証明されているからである。従って、多くの場合、安全な世界のデバッグは不要となることが予測される。必要な場合、安全スーパーバイザーモードは C P 1 4 を書き込むソフトウェアルートによりデバッグを開始できる。

40

#### 【 0 3 0 6 】

図 6 8 はデバッグ初期化の制御を略図で示す。この図では、コア 6 0 0 の一部は記憶素子 6 0 1 ( この素子は前に説明したように C P 1 5 レジスタでよい ) を含み、この素子内にシステムが安全な世界であるか否かを表示する安全ステータスビット S が記憶されている。コア 6 0 0 はプロセッサが作動しているときのモード、例えばユーザーモードを表示するビットを含むレジスタ 6 0 2 と、現在コアで作動中のアプリケーションまたはスレッドを識別するコンテキスト識別子を発生するレジスタ 6 0 3 も含む。

#### 【 0 3 0 7 】

ブレイクポイントに達すると、レジスタ 6 1 1 に記憶されたブレイクポイントとレジスタ 6 1 2 に記憶されたコアのアドレスとを比較するコンパレータ 6 1 0 が制御ロジック 6

50

20へ信号を送る。制御ロジック620は安全ステートS、モード602およびスレッド(コンテキスト識別子)603を見て、これらと制御値およびレジスタCP14上に記憶された条件インジケータとを比較する。システムが安全な世界内で作動していない場合、「デバッグ進入」信号が630で出力される。しかしながら、システムが安全な世界で作動する場合、制御ロジック620はモード602を見る。このモードがユーザーモードであれば、ユーザーモードイネーブルビットおよびデバッグイネーブルビットがセットされているかどうかを見るためにチェックする。そうである場合、スレッドアウェアビットが初期化されていないことを条件に、デバッグが初期化される。これまでの説明は制御値の階層的性質を示すものである。

**【0308】**

図68にはレジスタCP14に記憶された制御値を、どのように安全スーパーバイザーモードだけから変更できるのか(この実施例ではプロセッサは製造段階にあり、JSDAENはアースに接続されている)と共に、モニタ制御のスレッドアウェア部分も略図で示されている。安全ユーザーモードから認証コードを使って安全スーパーバイザーモードを入力し、次にCP14に制御値をセットできる。

**【0309】**

スレッドに対してデバッグが可能なことをスレッドコンパレータ640が示すことを条件に、ブレークポイントに達したことをアドレスコンパレータ610が表示したときに、制御ロジック620は「デバッグ進入」信号を出力する。このことは、CP14にスレッドアウェア初期化ビットがセットされることを仮定している。ブレークポイントの後でスレッドアウェア初期化ビットがセットされあ場合、アドレスおよびコンテキスト識別子がブレークポイントおよび許容できるスレッドインジケータ内に表示された識別子に一致する場合にしか、デバッグまたはトレースに入ることはできない。モニタ機能の開始後にコンテキスト識別子がコンパレータ640により許容されたスレッドとして検出される間にしか、診断データの捕捉が続かない。アプリケーションの作動が認められない作動であることをコンテキスト識別子が示すと、診断データの捕捉が抑制される。

**【0310】**

好ましい実施例では、粒度内にある程度の階層性があることに留意すべきである。実際に安全デバッグまたはトレースイネーブルビットが頂部にあり、その後、安全ユーザーモードイネーブルビットが続き、最後に安全スレッドアウェアイネーブルビットがある。これについては図69Aおよび69B(以下参照)に示されている。

**【0311】**

「デバッグおよびステータス」レジスタ(CP14)内に保持された制御値はドメイン、モードおよび実行スレッドに従って安全デバッグ粒度を制御する。この値はスーパーバイザーモードの頂部にある。「デバッグおよびステータス制御」レジスタCP14が構成されると、このレジスタは安全スーパーバイザーモードまでなり、対応するブレークポイント、ウォッチポイントなどをプログラムし、コアをデバッグステートにする。

**【0312】**

図69Aは割り込み的デバッグのための安全デバッグ粒度の概要を示す。リセット時のデフォルト値は灰色で示される。

**【0313】**

観測可能なデバッグに関するデバッグ粒度についても同じである。図69Bは、この場合における安全デバッグ粒度の概要を示し、リセット時のデフォルト時も灰色で示される。

**【0314】**

安全ユーザーモードデバッグイネーブルビットおよび安全スレッドアウェアデバッグイネーブルビットは割り込み的デバッグと観測可能なデバッグの双方に対して共通に使用される。

**【0315】**

レジスタCP14にはスレッドアウェア初期化ビットが記憶され、このビットはアプリ

10

20

30

40

50

ケーションによる粒度が必要であるかどうかを表示する。スレッドアウェアビットが初期化されている場合、制御ロジックはアプリケーション識別子またはスレッド603がスレッドアウェア制御値に表示されたものであるかどうかを更にチェックする。そうである場合、デバッグが初期化される。ユーザーモードビットまたはデバッグイネーブルビットのいずれかがセットされないか、またはスレッドアウェアビットがセットされ、実行中のアプリケーションがスレッドアウェア制御値で表示されたアプリケーションでない場合、ブレークポイントが無視され、コアはこれまで行われてきたことを続け、デバッグは初期化されない。

#### 【0316】

モニタ機能の初期化を制御する他に、モニタ機能中の診断データの捕捉も同じように制御できる。これを行うために、コアは制御値の双方、すなわちレジスタCP14に記憶されているイネーブルビットおよびモニタ機能の作動中に関係する条件を検討し続けなければならない。

10

#### 【0317】

図70は実行中のモニタ機能の粒度を略図で示す。この場合、領域Aは診断データを捕捉することが許可された領域に関係し、領域Bは診断データを捕捉できないことをCP14内に記憶された制御値が表示する領域に関係する。

#### 【0318】

従って、デバッグが実行中であり、プログラムが領域A内で作動しているときに、デバッグ中に診断データがステップごとに出力される。作動が領域Bに切り替わり、ここで診断データの捕捉が認められていない場合、デバッグはステップごとに進行するのではなく、自動的に進行し、データは捕捉されない。このことは、プログラムの作動が領域Aに再進入するまで続き、再進入後、診断データの捕捉が再びスタートし、デバッグがステップごとに続けられる。

20

#### 【0319】

上記実施例では、安全ドメインがイネーブルされた場合、SMI命令は常に原子事象として見られ、診断データの捕捉が抑制される。

#### 【0320】

更に、スレッドアウェア初期化ビットがセットされた場合、アプリケーションに対する作動中のモニタ機能の粒度も生じる。

30

#### 【0321】

観測可能なデバッグまたはトレースに関し、このことはETMによって行われ、完全にデバッグから独立している。トレースがイネーブルされるとETMが通常のように作動し、ディスエーブルされると、ETMは安全な世界内にトレースを隠すか、または粒度に依存する安全な世界部分が選択される。イネーブルされていないときの安全ドメイン内のETM捕捉およびトレース診断データを回避する1つの方法は、SビットがハイレベルのときにETMをストールすることである。このことは、SビットとETMPWRDOWN信号とを組み合わせることによって行うことができるので、コアが安全な世界に入るときの最終の値にETMの値が保持される。従って、ETMはSMI命令をトレースしなければならない。従って、ETMは非安全活動を見るにすぎない。

40

#### 【0322】

異なるモニタ機能の一部およびそれらの粒度の概要について下記に示す。

##### ボード段階における割り込み的デバッグ

ボード段階においてJSDAENピンが結ばれていないときに、ブートセッションをスタートする前のどこでも、デバッグをイネーブルする能力がある。同様に、安全スーパーバイザーモードにある場合、同様な権利を有する。

#### 【0323】

フォールトデバッグモードでデバッグを初期化する場合、すべてのレジスタ(非安全レジスタバンクおよび安全レジスタバンク)にアクセスでき、デバッグを制御するための専

50

用のビットを除き、メモリ全体をダンプできる。どのモードからもどのドメインからもデバッグフォールトモードに入ることができる。安全メモリまたは非安全メモリにブレークポイントおよびウォッチポイントをセットできる。デバッグステートでは、MCR命令を介し、Sビットを変えるだけで安全な世界に入ることができる。

#### 【0324】

安全例外が生じたときにデバッグモードに入ることができるので、

SMIベクトルトラッピングイネーブル

安全データアポートベクトルトラッピングイネーブル

安全プリフェッチアポートベクトルトラッピングイネーブル

安全未定義ベクトルトラッピングイネーブル

10

である新しいビットによりベクトルトラップレジスタが拡張される。

#### 【0325】

モニタデバッグモードでは非安全な世界でSMIがコールされたときでもデバッグをどこでも認める場合、ステップごとのデバッグで安全な世界に入ることができる。安全ドメインでブレークポイントが生じると、安全アポートハンドラーは安全レジスタバンクおよび安全メモリをダンプするように作動できる。

安全な世界および非安全な世界における2つのアポートハンドラーは（PCを制御する関連するデバッグでの）デバッガーウィンドーが、安全な世界および非安全な世界の双方におけるレジスタのステートを示すことができるように、それらの情報をデバッガーアプリケーションへ与える。

20

#### 【0326】

図71Aは、コアがモニタデバッグモードに構成され、デバッグが安全な世界内でイネーブルされたときに何が生じるかを示している。図71Bはコアがモニタデバッグモードで構成され、デバッグが安全な世界でディスエーブルされたときに何が生じるかを示している。次に後者のプロセスについて説明する。

#### 【0327】

製造段階における割り込み的デバッグ

JSDAENが結ばれ、デバッグが非安全な世界に制限される製造ステージでは、安全スーパーバイザーが判断をしない場合、図71Bに示されたテーブルは、何が生じるかを示す。この場合、SMIは常に原子命令と見なすべきであるので、デバッグステートに入る前に常に安全機能が終了する。

30

#### 【0328】

デバッグ停止モードに入るには次の制限を受ける。

非安全な世界に限り、外部デバッグリクエストまたは内部デバッグリクエストが考慮される。安全な世界にある間、EDBGRQ（外部デバッグリクエスト）がアサートされる場合、一旦安全機能が終了すれば、コアはデバッグ停止モードに入り、非安全な世界でコアが戻される。

#### 【0329】

安全メモリにブレークポイントまたはウォッチポイントをプログラムすることは全く効果がなく、プログラムされたアドレスが一致すると、コアが停止される。

40

ベクトルトラップレジスタ（この詳細を下記に示す）は非安全例外だけに関係する。前に説明したすべての拡張されたトラッピングイネーブルビットは効果がない。

#### 【0330】

一旦デバッグ停止モードに入ると次の制限が適用される。

安全デバッグをイネーブルしなければ、安全な世界への進入を強制するのにSビットを変更できない。

安全スーパーバイザーモードだけでしかデバッグが許可されていない場合、モードビットを変えることはできない。

安全デバッグを制御する専用ビットを変えることはできない。

（システムスピードアクセスにより）SMIをロードし、実行する場合、安全機能が完

50



全に実行された場合にしかコアはデバッグステートに再進入しない。

【0331】

モニタデバッグモードでは安全な世界でモニタを行うことができないので、安全アポートハンドラーはデバッグモニタプログラムをサポートする必要はない。非安全な世界ではステップバイステップが可能であるが、SMIが実行される時は常に安全機能が完全に実行される。換言すれば、XWSIの「ステップオーバー」しか認められないが、他のすべての命令では「ステップイン」および「ステップオーバー」が可能である。こうしてXWSIは原子命令と見なされる。

【0332】

安全デバッグが一旦ディスエーブルされた場合、次の制限がある。

モニタモードに入る前：

非安全な世界ではブレークポイントおよびウォッチポイントしか考慮しない。ビットSがセットされた場合、ブレークポイントおよびウォッチポイントがバイパスされる。安全メモリではブレークポイント/ウォッチポイントは効果を有しないので、セキュリティの問題ではないMCR/MRC(CP14)によってもウォッチポイントユニットにアクセス可能であることに留意されたい。

【0333】

BKPTは通常、ブレークポイントをセットした命令を変えるのに使用される。これには非安全モードでしか可能にならないBKPT命令によりメモリ内でこの命令をオーバーライトすると仮定する。

ベクトルトラップレジスタは非安全例外にしか関係しない。前に説明したすべての拡張トラッピングイネーブルビットは効果を有しない。データアポートおよびプリフェッチアポートイネーブルビットはプロセッサが強制的に回復不能なステートになるのを防止するためにディスエーブルしなければならない。

JTAGを介し、停止モードに対するのと同じ制限を有する(Sビットは変更できない、など)。

【0334】

一旦モニタモード(非安全アポートモード)となる。

非安全アポートハンドラーは非安全な世界をダンプでき、安全バンクレジスタだけでなく安全メモリにも視覚性を有しない。

原子SMI命令により安全機能を実行。

安全な世界に入ることを強制するためにSビットを変えることはできない。

安全スーパーバイザーモードでしかデバッグが許可されない場合、モードビットを変えることはできない。

【0335】

外部デバッグリクエスト(EDBGRQ)が生じた場合、次のことに留意されたい。

非安全な世界ではコアはそのときの命令を終了し、即座に(フォールトモードで)デバッグステートに入る。

安全な世界ではコアはそのときの機能を終了し、非安全な世界に戻ったときにデバッグステートとなる。

【0336】

新しいデバッグ条件はコアハードウェアを若干変更することを意味する。Sビットは注意深く制御しなければならない、セキュリティの理由からスキャンチェーンに安全ビットを挿入してはならない。

【0337】

要約すれば、デバッグでは安全スーパーバイザーモードにおいてデバッグをイネーブルするときしかモードビットを変更できない。システムを変更する(TBLエントリなどを変更することにより、すべての安全な世界にアクセスするために安全ドメイン内のデバッグにだれもがアクセスしないようにする。このように、各スレッドは自己のコードしかデバッグできない。安全カーネルは安全状態に維持しなければならない。従って、コア

10

20

30

40

50

が非安全な世界で作動中にデバッグに入るときには、以前と同じようにモードビットしか変更できない。

【0338】

この技術の実施例は新しいベクトルトラップレジスタを使用するものである。このレジスタ内のビットの1つはハイレベルにセットされ、対応するベクトルがトリガーされた場合、プロセッサはあたかもブレークポイントが対応する例外ベクトルからフェッチされた命令でセットされたかのように、デバッグステートに入る。デバッグ制御レジスタにおける「安全世界イネーブル内デバッグ」ビットの値に従い、これらビットのふるまいは異なっている。

【0339】

新しいベクトルトラップレジスタは次のビット、すなわちD\_\_s\_\_アポート、P\_\_s\_\_アポート、S\_\_undef、SMI、FIQ、IRQ、Unaligned、D\_\_アポート、P\_\_アポート、SWIおよびUndefを含む。

・D\_\_s\_\_アポートビット：安全な世界でデバッグがイネーブルされるとき、およびデバッグがデバッグフォールトモードに構成されたときにしか、このビットをセットしてはならない。モニタデバッグモードではこのビットは決してセットしてはならない。安全な世界内のデバッグがディスエーブルされた場合、このビットはどんな値にも影響しない。

・P\_\_s\_\_アポートビット：D\_\_s\_\_アポートビットと同じである。

・S\_\_Undefビット：安全な世界でデバッグがイネーブルされるときにしか、このビットをセットしてはならない。安全な世界におけるデバッグがディスエーブルされた場合、このビットは値がどんな値でも影響を与えない。

・SMIビット：安全な世界でデバッグがイネーブルされたときにしか、これをセットしてはならない。安全な世界におけるデバッグがディスエーブルされた場合、このビットはどんな値であっても影響を与えない。

・FIQ、IRQ、D\_\_アポート、P\_\_アポート、SWI、Undefビット：これらビットは非安全例外に対応するので、安全な世界におけるデバッグがディスエーブルされた場合でも有効である。D\_\_アポートおよびP\_\_アポートはモニタモードでハイレベルにアサートしてはならない。

・リセットビット：リセットが生じたときに安全な世界に入る場合、安全な世界におけるデバッグがイネーブルされたときにしかこのビットは有効とならず、有効でない場合、影響を与えない。

【0340】

以上で本明細書に本発明の特定の実施例について説明したが、本発明はこれら実施例だけに限定されるものでなく、本発明の範囲内で大きな変形および追加を行うことができることは明らかである。例えば本発明の範囲から逸脱することなく、従属請求項の特徴事項と独立請求項の特徴事項とを種々に組み合わせることができる。

【図面の簡単な説明】

【0341】

【図1】本発明の好ましい実施例に係わるデータ処理装置を略図で示すブロック図である。

【図2】非安全ドメインおよび安全ドメインで作動する異なるプログラムを略図で示す。

【図3】異なるセキュリティドメインに関連する処理モードのマトリックスを略図で示す。

【図4】処理モードとセキュリティドメインとの間の異なる関係を略図で示す。

【図5】処理モードとセキュリティドメインとの間の異なる関係を略図で示す。

【図6】処理モードに応じたプロセッサのレジスタバンクのプログラマーのモデルを示す。

【図7】安全ドメインおよび非安全ドメインのための別個のレジスタバンクを提供する一例を示す。

10

20

30

40

50

【図 8】別個のモニタモードを介して行われるセキュリティドメイン間の切り替えを有する複数の処理モードを略図で示す。

【図 9】モード切り替えソフトウェア割り込み命令を使ったセキュリティドメインの切り替えのためのシナリオを略図で示す。

【図 10】非安全割り込みリクエストおよび安全割り込みリクエストをどのようにシステムで処理できるかの一例を略図で示す。

【図 11 A】図 10 に従った非安全割り込みリクエスト処理の一例を略図で示す。

【図 11 B】図 10 に従った安全割り込み略図で処理の一例を略図で示す。

【図 12】図 10 に示された信号と比較された非安全割り込みリクエスト信号および安全割り込みリクエスト信号の取り扱いを行うための別の方式を示す。

10

【図 13 A】図 12 に示された方式に係わる非安全割り込みリクエストを取り扱うためのシナリオ例を示す。

【図 13 B】図 12 に示された方式に従う、安全割り込みリクエストを取り扱うためのシナリオ例を示す。

【図 14】ベクトル割り込みテーブルの一例である。

【図 15】異なるセキュリティドメインに関連する多数のベクトル割り込みテーブルを略図で示す。

【図 16】例外制御レジスタを略図で示す。

【図 17】セキュリティドメインの設定を変えるように、処理ステータスレジスタを変えようとする命令がどのように別個のモード変更例外を発生し、次にこの例外がモニタモードおよびモニタプログラムの実行へ入ることをトリガーするかを示すフローチャートである。

20

【図 18】モニタモードのタスクに割り込みが行われる複数のモードで作動するプロセッサの制御のスレッドを略図で示す。

【図 19】複数のモードで作動するプロセッサの制御の異なるスレッドを略図で示す。

【図 20】モニタモードで割り込みがイネーブルされる複数のモードで作動するプロセッサの制御の別のスレッドを略図で示す。

【図 21】別の実施例に係わる安全ドメインと非安全ドメインとの切り替えをするためのシナリオおよび異なる処理モードの図を示す。

【図 22】別の実施例に係わる安全ドメインと非安全ドメインとの切り替えをするためのシナリオおよび異なる処理モードの図を示す。

30

【図 23】別の実施例に係わる安全ドメインと非安全ドメインとの切り替えをするためのシナリオおよび異なる処理モードの図を示す。

【図 24】従来の ARM コアに安全処理オプションを追加する概念を略図で示す。

【図 25】安全ドメインおよび非安全ドメインおよびリセットを有するプロセッサを略図で示す。

【図 26】ソフトウェア疑似割り込みを使用するサスペンドされたオペレーティングシステムへ処理リクエストを送ることを略図で示す。

【図 27】ソフトウェア疑似割り込みを介したサスペンドされたオペレーティングシステムへの処理リクエストの送りの別の例を略図で示す。

40

【図 28】図 26 および 27 で発生されたタイプのソフトウェア疑似割り込みの受信時に実行される処理を略図で示すフローチャートである。

【図 29】非安全オペレーティングシステムにより行われる、可能なタスクの切り替えをトラッキングするために、安全オペレーティングシステムが従うタスクを略図で示す。

【図 30】非安全オペレーティングシステムにより行われる、可能なタスクの切り替えをトラッキングするために、安全オペレーティングシステムが従うタスクを略図で示す。

【図 31】図 29 および 30 の安全オペレーティングシステムにおけるコールの受信時に実行される処理を略図で示すフローチャートである。

【図 32】異なる割り込みを別のオペレーティングシステムで取り扱うことができる、多数のオペレーティングシステムを有するシステムで生じ得る、割り込み優先権の反転の問

50

題を略して示す図である。

【図33】図32に示された問題を解消するためにスタブ割り込みハンドラーを使用することを略して示す図である。

【図34】異なるオペレーティングシステムを使ってサービスされる割り込みによって割り込みを行うことができるかどうかに応じて、異なるタイプおよび優先権の割り込みをどのように取り扱うことができるかを略図で示す。

【図35】プロセッサがモニタモードで作動しているときに、モニタモード固有のプロセッサコンフィギュレーションデータにより、どのようにプロセッサコンフィギュレーションデータが無効とされるかを示す。

【図36】本発明の一実施例に係わる安全ドメインと非安全ドメインとの切り替え時にプロセッサコンフィギュレーションデータがどのように切り替えられるかを示すフローチャートである。

10

【図37】メモリへのアクセスを制御するために本発明の一実施例で使用されるメモリ管理ロジックを示す図である。

【図38】メモリへのアクセスを制御するのに使用される本発明の第2実施例のメモリ管理ロジックを示すブロック図である。

【図39】仮想アドレスを指定するメモリアクセスリクエストを処理するために、メモリ管理ロジック内で本発明の一実施例で実行されるプロセスを示すフローチャートである。

【図40】物理アドレスを指定するメモリアクセスリクエストを処理するために、メモリ管理ロジック内で本発明の一実施例で実行されるプロセスを示すフローチャートである。

20

【図41】メモリアクセスリクエストが発生するデバイスが非安全モードで作動するときに、好ましい実施例のパーティションチェッカーが安全メモリ内の物理アドレスへのアクセスを防止するのにどのように作動するかを略図で示す。

【図42】本発明の好ましい実施例における、非安全ページテーブルおよび安全ページテーブルの双方の使用を示す図である。

【図43】好ましい実施例の主変換ルックアサイドバッファ(TLB)内で使用されるフラグの2つのフォームを示す図である。

【図44】本発明の一実施例におけるブートステージ後に、メモリをどのように分割できるかを示す。

【図45】本発明の一実施例に係わるブートパーティションの性能に従う、メモリ管理ユニットによる非安全メモリのマッピングを示す。

30

【図46】本発明の一実施例に係わる非安全アプリケーションと共に、安全アプリケーションがメモリを共用できるように、メモリの一部の権利をどのように変更できるかを示す。

【図47】本発明の一実施例に係わるデータ処理装置の外部バスにデバイスをどのように接続できるかを示す。

【図48】本発明の第2実施例に従ってデバイスをどのように外部バスに結合できるかを示すブロック図である。

【図49】1つの組のページテーブルを使用する実施例における物理メモリの配置を示す。

40

【図50A】中間アドレスを介した仮想アドレスから物理アドレスへの変換を実行するのに2つのMMUを使用する装置を示す。

【図50B】中間アドレスを介した仮想アドレスから物理アドレスへの変換を実行するのに2つのMMUを使用する別の装置を示す。

【図51】安全ドメインと非安全ドメインの双方に対する物理アドレス空間と中間アドレス空間の間の対応を例として示す。

【図52】第2MMUに関連するページテーブルの操作による安全ドメインと非安全ドメインとの間のメモリ領域のスワップを示す。

【図53】仮想アドレスから物理アドレスへの変換を判断するのに、主TLBにおける不一致が例外を呼び出す、単一のMMUを使用した実現例を示す一実施例である。

50

【図54】図53のMMUの主TLBで不一致が生じた場合に発生される例外を扱うために、プロセッサコアによって実行されるプロセスを示すフローチャートである。

【図55】個々のキャッシュラインに記憶されたデータが安全データであるか、または非安全データであるかに関する情報がキャッシュに提供される一実施例のデータ処理装置内に設けられた部品を示すブロック図である。

【図56】図55に示されたメモリ管理ユニットの構造を示す。

【図57】非安全メモリアクセスリクエストを処理するために、図55のデータ処理装置内で実行される処理を示すフローチャートである。

【図58】安全メモリアクセスリクエストを処理するために、図55のデータ処理装置内で実行される処理を示すフローチャートである。

【図59】プロセッサで実行されるアプリケーションおよび異なるモードのためのモニタ機能の生じ得る粒度を略図で示す。

【図60】異なるモニタ機能を開始する可能な方法を示す。

【図61】異なるモニタ機能の利用可能性を制御するための制御値のテーブルを示す。

【図62】正のエッジでトリガーされるフリップフロップの図を示す。

【図63】スキャンチェーンセルを示す。

【図64】スキャンチェーンにおける複数のスキャンチェーンセルを示す。

【図65】デバッグTAPコントローラを示す。

【図66A】JADI入力を有するデバッグTAPコントローラを示す。

【図66B】バイパスレジスタを有するスキャンチェーンセルを示す。

【図67】コア、スキャンチェーンおよびデバッグステータスおよび制御レジスタを含むプロセッサを略図で示す。

【図68】デバッグまたはトレース初期化を制御する要素を略図で示す。

【図69A】デバッグ粒度の概要を示す。

【図69B】デバッグ粒度の概要を示す。

【図70】実行中のデバッグの粒度を略図で示す。

【図71A】デバッグが安全な世界でイネーブルされているときのモニタデバッグを示す。

【図71B】デバッグがイネーブルされていないときのモニタデバッグを示す。

【符号の説明】

【0342】

- 10 プロセッサコア
- 14 レジスタバンク
- 16 演算論理ユニット
- 18 JTAGコントローラ
- 20 回路内エミュレータ
- 21 割り込みコントローラ
- 22 埋め込みトレースモジュール
- 24 レジスタ
- 26 制御レジスタ
- 30 メモリ管理ロジック
- 32 ダイレクトメモリアクセスコントローラ
- 34 制御レジスタ
- 36 TCM
- 38 キャッシュ
- 40 システムバス
- 42 外部バスインターフェース
- 44 ブートROM
- 46 スクリーンドライバ
- 50 デジタル信号プロセッサ

10

20


30

40


50

- 5 2   ダイレクトメモリアクセスコントローラ
- 5 4   アービタ/デコーダ
- 5 6   外部メモリ
- 6 0   I/Oインターフェース
- 6 4   キー記憶ユニット


【図1】




【図3】




【図2】




【図4】




【図5】




【図6】




【図8】




【図7】




【図9】




【図10】



【図11A】




【図11B】







【図 1 2】



【図 1 3 A】



【図 1 3 B】



【図 1 4】

例外	ベクトルオフセット	対応モード
リセット	0x00	スーパーバイザーモード
UNDEF	0x04	モニタモード/UNDEFモード
SWI	0x08	スーパーバイザーモード/モニタモード
プリフェッチ アボート	0x0C	アボートモード/モニタモード
データ アボート	0x10	アボートモード/モニタモード
IRQ / SIRQ	0x18	IRQモード/モニタモード
FIQ	0x1C	FIQモード/モニタモード
SMI	0x20	UNDEFモード/モニタモード

【図 1 5】

安全		モニタ	非安全
リセット	VS0	リセット	VNS0
UNDEF	VS1	UNDEF	VNS1
SWI	VS2	SWI	VNS2
プリフェッチ アボート	VS3	プリフェッチ アボート	VNS3
データ アボート	VS4	データ アボート	VNS4
IRQ / SIRQ	VS5	IRQ / SIRQ	VNS5
FIQ	VS6	FIQ	VNS6
SMI	VS7	SMI	VNS7

【図16】

CP15モニタラップマスクレジスタ


0	1	1	1	1	0	1
---	---	---	---	---	---	---

SMI SMI SMI SMI SMI SMI SMI  
 フラッシュメモリ アドレッシング エラー  
 アドレッシング エラー  
 アドレッシング エラー  
 アドレッシング エラー  
 アドレッシング エラー  
 アドレッシング エラー  
 アドレッシング エラー


非安全な世界の例外のみ表示

ハードウェア/外部ピンを介してOR  
 1= 安全モニタ  
 0= 非安全モニタ


【図17】




【図18】




【図20】



【図19】




【図21】




【 図 2 2 】

ユーザー	システム	スーパーバイザー	アポート	無定義	割り込み	高速割り込み	モニタ
R0	R0	R0	R0	R0	R0	R0	R0
R1	R1	R1	R1	R1	R1	R1	R1
R2	R2	R2	R2	R2	R2	R2	R2
R3	R3	R3	R3	R3	R3	R3	R3
R4	R4	R4	R4	R4	R4	R4	R4
R5	R5	R5	R5	R5	R5	R5	R5
R6	R6	R6	R6	R6	R6	R6	R6
R7	R7	R7	R7	R7	R7	R7	R7
R8	R8	R8	R8	R8	R8	R8	R8
R9	R9	R9	R9	R9	R9	R9	R9
R10	R10	R10	R10	R10	R10	R10	R10
R11	R11	R11	R11	R11	R11	R11	R11
R12	R12	R12	R12	R12	R12	R12	R12
R13	R13	R13_SVC	R13_ABT	R13_UND	R13_IRQ	R13_FIQ	R13_MON
R14	R14	R14_SVC	R14_ABT	R14_UND	R14_IRQ	R14_FIQ	R14_MON
PC	PC	PC	PC	PC	PC	PC	PC
CPSR	CPSR	CPSR	CPSR	CPSR	CPSR	CPSR	CPSR
		SPSR_SVC	SPSR_ABT	SPSR_UND	SPSR_IRQ	SPSR_FIQ	SPSR_MON


【 図 2 4 】




【 図 2 3 】




【 図 2 5 】




【図26】




【図27】




【図28】




【図29】




【図30】




【図31】



【図32】



【図33】




【図34】


割込みのタイプ/ 優先権	どのように 取り扱われるか?
1	S
2	S
3	NS
4	NS/S
5	NS
6	NS/S
7	NS
...	...

S単独はなし  
NSハンドラーの  
優先権より  
低いハンドラー


【図35】




【図36】




【図37】




【図38】




【図39】




【図40】




【図41】




【図42】




【図43】




【図44】




【図45】



【図46】




【図47】






【図48】




【図49】




物理アドレス空間


【図50A】




【図50B】




【図51】




【図53】




【図52】




【図54】




【図55】




【図56】




【図57】



【図58】



【図59】



【図 6 0】


入力方法	どのようにプログラムするか?	どのように入力するか?	入力モード
ブレイクポイントの一致	TAPまたはソフトウェア(CP14)をデバッグ	ブレイクポイントレジスタおよび/またはコンテスタIDレジスタをプログラムし、命令アドレスおよび/またはCP15コンテスタIDとの比較に成功(2)	停止/モニタ モニタ(1)
ソフトウェアブレイクポイント	デバッグTAPを介して(安全スーパバイザモード内)にBKPT命令を挿入するか、またはBKPT命令を使用	BKPT命令は実行段階に達しなければならぬ	停止/モニタ
ベクトルラップブレイクポイント	TAPをデバッグ	ベクトルラップレジスタをプログラムし、アドレスが一致する	停止/モニタ
ウォッチポイントの一致	TAPまたはソフトウェア(CP14)をデバッグ	ウォッチポイントレジスタおよび/またはコンテスタIDレジスタをプログラムし、命令アドレスおよび/またはCP15コンテスタIDとの比較に成功(2)	停止/モニタ モニタ(1)
内部デバッグリクエスト	TAPをデバッグ	停止命令はスキヤンされる	停止
外部デバッグリクエスト	適用不可	EDBGRQ入力ピンがアサートされる	停止

(1) : モニタモードではウォッチポイントレジスタにデバッグポイントを設定できない  
 (2) : コアウォッチポイントのためにデバッグポイントを設定するためにデバッグポイントを有する


【図 6 1】

名称	意味	リセット値	アクセス	テスト用のスキヤンチェーンに挿入
モニタモードイネーブルビット	0 : 停止モード 1 : モニタモード	1	JTAG (スキャン1) によりICEをプログラムすることによってR/W ・MRC/MCR命令 (CP14) を使用することによりR/W	YES
安全デバッグイネーブルビット	0 : 非安全な世界でのみデバッグ 1 : 安全な世界および非安全な世界でデバッグ	0	機能モードまたはデバッグモニタモードでは : (安全スーパバイザモードのみ) MRC/MCR命令 (CP14) によりR/W デバッグ停止モードでは : アクセスなし-MCR/MRC命令は効果がある (JSDAEN=1の場合、JTAG (スキャン1) によりICEをプログラムすることによってR/W)	NO
安全トレースイネーブルビット	0 : 非安全な世界でのみETMをイネーブル 1 : 安全な世界および非安全な世界でETMをイネーブル	0	機能モードまたはデバッグモニタモードでは : (安全スーパバイザモードのみ) MRC/MCR命令 (CP14) によりR/W デバッグ停止モードでは : アクセスなし-MCR/MRC命令は効果がある (JSDAEN=1の場合、JTAG (スキャン1) によりICEをプログラムすることによってR/W)	NO
安全ユーザーモードイネーブルビット	0 : 安全ユーザーモードではデバッグは可能ではない 1 : 安全ユーザーモードではデバッグが可能	1	機能モードまたはデバッグモニタモードでは : (安全スーパバイザモードのみ) MRC/MCR命令 (CP14) によりR/W デバッグ停止モードでは : アクセスなし-MCR/MRC命令は効果がある (JSDAEN=1の場合、JTAG (スキャン1) によりICEをプログラムすることによってR/W)	NO
安全スレッドアウェアイネーブルビット	0 : 特定スレッドに対し、デバッグが可能 1 : 特定スレッドに対し、デバッグが可能	0	機能モードまたはデバッグモニタモードでは : (安全スーパバイザモードのみ) MRC/MCR命令 (CP14) によりR/W デバッグ停止モードでは : アクセスなし-MCR/MRC命令は効果がある (JSDAEN=1の場合、JTAG (スキャン1) によりICEをプログラムすることによってR/W)	NO


【図 6 2】




【図 6 3】




【図 6 4】




【図 6 5】




【図 6 6 A】




【図66B】



【図68】



【図67】




【図69A】

デバッグおよびステータス制御レジスタにおけるCP14のビット			意味
安全デバッグイネーブルビット	安全ユーザーモードデバッグイネーブルビット	安全スレッドアウェアデバッグイネーブルビット	
0	X	X	安全な世界全体での割り込み的デバッグは不可能である。安全な世界全体ではデバッグステートに入るためのデバッグリクエスト、ブレイクポイント、ウォッチポイントおよびその他の機構は無視される。
1	0	X	安全な世界全体でのデバッグは可能である。
1	1	0	安全ユーザーモードだけのデバッグ。ユーザーモードだけでデバッグステートに入るためのデバッグリクエスト、ブレイクポイント、ウォッチポイントおよびその他の機構が考慮される。(スレッドIDにリンクしているか、またはリンクしていないブレイクポイントおよびウォッチポイントを考慮)。デバッグにおけるアクセスは安全ユーザーがアクセスできることに限定される。
1	1	1	特定のスレッドに限りデバッグが可能である。この場合、デバッグステートに入るためにスレッドIDにリンクしたスレッドアウェアブレイクポイントおよびウォッチポイントが考慮される。更に、各スレッドは自らのコードをデバッグすることができ、自らのコードだけをデバッグすることもできる。

【図69B】

デバッグおよびステータス制御レジスタにおけるCP14のビット			意味
安全デバッグイネーブルビット	安全ユーザーモードデバッグイネーブルビット	安全スレッドアウェアデバッグイネーブルビット	
0	X	X	安全な世界全体での観測可能なデバッグはできない。トレースモジュール(ETM)は内部コアの活動をトレースしてはならない。
1	0	X	安全な世界全体でのトレースは可能である。
1	1	0	コアが安全ユーザーモードにしかないときには、トレースは可能である。
1	1	1	コアが安全ユーザーモードで特定のスレッドを実行しているときにしかトレースはできない。このために特定のハードウェアを専用とするか、またはブレイクポイントレジスタを再利用しなければならない。コンテキストIDの一致はデバッグステートに入る代わりにトレースをイネーブルしなければならない。

【図70】



【図 7 1 A】

入力方法	非安全な世界の内にあるときの入力	安全な世界の内にあるときの入力
ブレークポイントの一致	非安全プリフェッチアポートハンドラー	安全プリフェッチアポートハンドラー
ソフトウェアブレークポイント命令	非安全プリフェッチアポートハンドラー	安全プリフェッチアポートハンドラー
ベクトルトラップブレークポイント	非安全データアポートおよび非安全プリフェッチアポート割り込みに対してディスエーブル。その他の非安全例外に対してプリフェッチアポート	安全データアポートおよび安全プリフェッチアポート例外に対してディスエーブル (1)。その他の例外に対して安全プリフェッチアポート
ウォッチポイントの一致	非安全データアポートハンドラー	安全データアポートハンドラー
内部デバッグリクエスト	停止モードでステートをデバッグ	停止モードでステートをデバッグ
外部デバッグリクエスト	停止モードでステートをデバッグ	停止モードでステートをデバッグ

- (1) ベクトルトラップレジスタに関する情報を参照
- (2) 外部または内部デバッグリクエストがアサートされたときに、コアは停止モードに入り、非モニタモードには入らない

【図 7 1 B】

入力方法	非安全な世界の内にあるときの入力	安全な世界での入力
ブレークポイントの一致	非安全プリフェッチアポートハンドラー	ブレークポイントを無視
ソフトウェアブレークポイント命令	非安全プリフェッチアポートハンドラー	命令を無視 (1)
ベクトルトラップブレークポイント	非安全データアポートおよび非安全プリフェッチアポート割り込みに対してディスエーブル。その他の割り込みに対しては非安全プリフェッチアポート	ブレークポイントを無視
ウォッチポイントの一致	非安全データアポートハンドラー	ウォッチポイントを無視
内部デバッグリクエスト	停止モードでステートをデバッグ	リクエストを無視
外部デバッグリクエスト	停止モードでステートをデバッグ	リクエストを無視
システムスピードアクセスからの再入力をデバッグ	適用不可	適用不可

- (1) 非安全な世界からの安全な世界の内での BKPT 命令の置換は可能ではないので、非安全アポートは違反を取り扱わなければならない

## フロントページの続き

- (72)発明者 デイヴィッド ヘナー マンセル  
イギリス国 ウスク、ランデニー、カエ ノヴィル
- (72)発明者 リヨネル ベルネ  
フランス国 ヴィルヌーブ - ローベ、アブニユ デュ ロジ デ ボノー 261、ル ロイ  
ヤル パルク
- (72)発明者 サイモン チャールズ ワット  
イギリス国 ケンブリッジ、パーウェル、マンデヴィル、ザ タン ハウス

審査官 塚田 肇

- (56)参考文献 特開昭62-078642(JP,A)  
特開平02-239349(JP,A)  
特開平05-012045(JP,A)  
特開2001-175486(JP,A)  
特開2002-073358(JP,A)  
特開2000-076087(JP,A)  
特表2003-518287(JP,A)

- (58)調査した分野(Int.Cl., DB名)  
G06F 12/14  
G06F 21/24