



FEDERÁLNÍ ÚŘAD
PRO VYNÁLEZY

POPIS VYNÁLEZU K AUTORSKÉMU OSVEDČENIU

266 132

(11)

(13) B1

(51) Int. Cl.⁴

G 06 F 9/00

(21) PV 7400-87.I
(22) Prihlášené 14 10 87

(40) Zverejnené 14 03 89
(45) Vydané 13 09 90

(75)


Autor vynálezu

BILICKÝ MARIAN ing., OBTULOVICHOVÁ BEATA ing., NITRA,
FALATH PETER ing., ZLATÉ MORAVCE

(54)

Zapojenie pre riadenie paralelných interfejsov

(57) Zapojenie rieši riadenie príjmu periférneho zariadenia riadeného mikropočítačom na rozhraniach IRPR a CENTRONICS. Podstata spočíva v zapojení mikropočítača s prídavnými logickými obvodmi, ktoré zabezpečuje korektný príjem dát z nadradeného systému podľa noriem IRPR(NM po VT 2 980) a CENTRONICS. Zapojenie môže byť využité v konštrukcii periférnych zariadení meracej a výpočtovej techniky.



Vynález sa týka zapojenia pre riadenie paralelných interfejsov zabezpečujúceho riadenie príjmu dát na rozhraniach IRPR NM po VT 2 980 a CENTRONICS jedným osembitovým vstupno-výstupným portom jednočipového mikropočítača.

Známe zapojenia interfejsných obvodov mikropočítačom riadených prístrojov zabezpečujú príjem dát spravidla na jednom paralelnom rozhraní. Prístroje komunikujúce na roznych paralelných rozhraniach sú vybavené prídavným technickým zariadením, ktoré transformuje riadiace signály neštandardného rozhrania na riadiace signály zabudovaného interfejsu. Napríklad prístroj má zabudovaný interfejs pre príjem dát na rozhraní IRPR musí byť k nemu pripojené zariadenie pre príjem dát na rozhraní CENTRONICS, ktoré tieto riadiace signály prevádza do rozhrania IRPR a naopak.

Nevýhodou tohoto zapojenia je zvýšená cena zariadenia a zhoršené užívateľské vlastnosti.

Uvedené nedostatky odstraňuje zapojenie pre riadenie paralelných interfejsov jeho podstata spočíva v tom, že výstup portu mikropočítača je pripojený na jeden vstup súčinnového výkonového hradla, výstup portu mikropočítača je pripojený na jeden vstup súčinnového výkonového hradla, druhé vstupy súčinnových výkonových hradiel sú pripojené na neinvertovaný výstup D-klopného obvodu, invertovaný výstup súčinnového výkonového hradla je pripojený na svorku a zároveň na vstup hradla, invertovaný výstup výkonového súčinnového hradla je pripojený na svorku a na vstup výkonového hradla, ktorého invertujúci výstup je pripojený na setovací vstup D-klopného obvodu a spojený so svorkou, vstup D-klopného obvodu je spojený so zemou, výstup mikropočítača je pripojený na vstup hradla, invertovaný výstup hradla je pripojený na vstup výkonového hradla a invertovaný výstup výkonového hradla je pripojený na setovací vstup D-klopného obvodu a zároveň na resetovací vstup D-klopného obvodu, ktorého neinvertovaný výstup je pripojený na vstup výkonového hradla a invertovaný výstup výkonového hradla je spojený so svorkou, invertovaný výstup D-klopného obvodu je pripojený na vstup monostabilného klopného obvodu a zároveň aj na vstup mikropočítača, neinvertujúci výstup monostabilného klopného obvodu je pripojený na vstup výkonového hradla, invertovaný výstup výkonového hradla je pripojený na svorku a na vstup hradla, svorka je pripojená na jeden vstup výkonového hradla, druhý vstup je spojený so svorkou, invertovaný výstup súčinnového hradla je pripojený na vstupy výkonových hradiel a invertované výstupy výkonových hradiel sú pripojené na resetovací vstup mikropočítača a zároveň na vstup hradla, invertujúci výstup hradla je pripojený na vstup výkonového hradla, invertujúci výstup výkonového hradla je pripojený na resetovací vstup monostabilného klopného obvodu a svorka je pripojená na hodinový vstup D-klopného obvodu a datový vstup D-klopného obvodu je spojený so zemou.

Na priloženom výkrese je schéma zapojenia pre riadenie paralelných interfejsov.

Výstup P10 portu P1 mikropočítača 4 je pripojený na jeden vstup súčinnového výkonového hradla 10, výstup P11 portu P1 mikropočítača 4 je pripojený na jeden vstup súčinnového výkonového hradla 11, druhé vstupy výkonových súčinnových hradiel 10, 11 sú pripojené na neinvertovaný výstup D-klopného obvodu 16, invertovaný výstup výkonového súčinnového hradla 10 je pripojený na svorku 28 a zároveň na vstup hradla 17, invertovaný výstup výkonového súčinnového hradla 11 je pripojený na svorku 29 a na vstup výkonového hradla 18, ktorého invertujúci výstup je pripojený na svorku 26, pričom invertovaný výstup hradla 17, je pripojený na setovací vstup D-klopného obvodu 19, cez derivačný RC člen 33, 34, invertovaný výstup výkonového hradla 18 je pripojený na svorku 26, svorka 30 je pripojená na hodinový vstup D-klopného obvodu 19 a spojená so svorkou 23, vstup D-klopného obvodu 19 je spojený so zemou, výstup P17 portu P1 mikropočítača 4 je pripojený na vstup hradla 14, invertovaný výstup hradla 14 je pripojený na vstup výkonového hradla 15 a invertovaný výstup výkonového hradla 15 je pripojený na setovací vstup D-klopného obvodu 16 a zároveň na resetovací vstup D-klopného obvodu 19, ktorého neinvertovaný výstup je pripojený na vstup výkonového hradla 20 a invertovaný výstup výkonového hradla 20 je spojený so svorkou 24, invertovaný výstup D-klopného obvodu 19 je pripojený na vstup monostabilného obvodu 22 a zároveň aj na vstup TEST 1 mikropočítača 4, neinvertujúci výstup monostabilného klopného obvodu 22 je pripojený na vstup výkonového hradla 21, invertovaný výstup výkonového hradla 21 je pripojený na svorku

25, svorka 31 je pripojená na svorku 1 a na vstup hradla 13, invertovaný výstup hradla 13 je pripojený na vstup P16 portu P1 mikropočítača 4, výstup P13 portu P1 mikropočítača 4 je pripojený na vstup výkonového hradla 12, invertujúci výstup výkonového hradla 12 je pripojený na svorku 27, svorka 32 je pripojená na jeden vstup súčinnového hradla 5, druhý vstup je spojený so svorkou 3, invertovaný výstup súčinnového hradla 5 je pripojený na vstup výkonových hradliel 6, 7 a invertované výstupy výkonových hradliel 6, 7 sú pripojené na resetovací vstup mikropočítača 4 a zároveň na vstup hradla 8, invertujúci výstup hradla 8 je pripojený na vstup výkonového hradla 9, invertujúci výstup výkonového hradla 9 je pripojený na resetovací vstup monostabilného klopného obvodu 22, svorka 2 je pripojená na hodinový vstup D-klopného obvodu 16 a datový vstup D-klopného obvodu 16 je spojený so zemou.

Na rozhraní IRPR zapojenie umožňuje generovať signály pripravenosti pre príjem dát na svorkách 28 a 29, sníma signál platnosti dát na svorke 31, umožňuje kumulatívne chybové hlásenie na svorke 27 a sprostredkuje externé resetovanie zariadenia signálom na svorke 32.

Na rozhraní CENTRONICS zapojenie umožňuje generovať signály pripravenosti pre príjem dát na svorkách 26 a 24, signál potvrdenia príjmu a spracovania dát na svorke 25, signál prítomnosti na svorke 27 a snímať signál strobujúci platné dáta na svorke 30 a sprostredkuje externé resetovanie zariadenia signálom na svorke 32.

Zapojenie pre riadenie paralelných interfejsov je možné použiť v meracích prístrojoch a periférnych zariadeniach výpočtovej techniky, ktoré prijímajú dáta na paralelnom rozhraní IRPR alebo CENTRONICS.

P R E D M E T V Y N Á L E Z U

Zapojenie pre riadenie paralelných interfejsov vyznačené tým, že výstup (P10) portu (P1) mikropočítača (4) je pripojený na jeden vstup súčinnového výkonového hradla (10), výstup (P11) portu (P1) mikropočítača (4) je pripojený na jeden vstup súčinnového výkonového hradla (11), druhé vstupy výkonových súčinnových hradliel (10, 11) sú pripojené na neinvertovaný výstup D-klopného obvodu (16), invertovaný výstup výkonového súčinnového hradla (10) je pripojený na svorku (28) a zároveň na vstup hradla (17), invertovaný výstup výkonového súčinnového hradla (11) je pripojený na svorku (29) a na vstup výkonového hradla (18), ktorého invertujúci výstup je pripojený na svorku (26), pričom invertovaný výstup hradla (17) je pripojený na setovací vstup D-klopného obvodu (19) cez derivačný RC člen (33, 34), invertovaný výstup výkonového hradla (18) je pripojený na svorku (26), svorka (30) je pripojená na hodinový vstup D-klopného obvodu (19) a spojená so svorkou (23), vstup D-klopného obvodu (19) je spojený so zemou, výstup (P17) portu (P1) mikropočítača (4) je pripojený na vstup hradla (14), invertovaný výstup hradla (14) je pripojený na vstup výkonového hradla (15) a invertovaný výstup výkonového hradla (15) je pripojený na setovací vstup D-klopného obvodu (16) a zároveň na resetovací vstup D-klopného obvodu (19), ktorého neinvertovaný výstup je pripojený na vstup výkonového hradla (20) a invertovaný výstup výkonového hradla (20) a invertovaný výstup výkonového hradla (20) je spojený so svorkou (24), invertovaný výstup D-klopného obvodu (19) je pripojený na vstup monostabilného klopného obvodu (22) a zároveň aj na vstup (TEST 1) mikropočítača (4), neinvertujúci výstup monostabilného klopného obvodu (22) je pripojený na vstup výkonového hradla (21), invertovaný výstup výkonového hradla (21) je pripojený na svorku (25), svorka (31) je pripojená na svorku (1) a na vstup hradla (13), invertovaný výstup hradla (13) je pripojený na vstup P16 portu (P1) mikropočítača (4), výstup P13 portu (P1) mikropočítača (4) je pripojený na vstup výkonového hradla (12), invertujúci výstup výkonového hradla (12) je pripojený na svorku (27), svorka (32) je pripojená na jeden vstup súčinnového hradla (5), druhý vstup je spojený so svorkou (3), invertovaný výstup súčinnového hradla (5) je pripojený na vstupy výkonových hradliel (6, 7) a invertované výstupy výkonových hradliel (6, 7) sú pripojené na resetovací vstup mikropočítača (4) a zároveň na vstup hradla (8), invertujúci výstup hradla (8) je pripojený na vstup výkonového hradla (9) invertujúci výstup výkonového hradla (9) je pripojený na resetovací vstup monostabilného klopného obvodu

(22), svorka (2) je pripojená na hodinový vstup D-klopného obvodu (16) a datový vstup D-klopného obvodu (16) je spojený so zemou.

1 výkres

