

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第6328876号
(P6328876)

(45) 発行日 平成30年5月23日 (2018. 5. 23)

(24) 登録日 平成30年4月27日 (2018. 4. 27)

(51) Int. Cl.

H 0 1 S 5/042 (2006.01)

F I

H 0 1 S 5/042 6 3 0

請求項の数 8 (全 27 頁)

(21) 出願番号 特願2012-222163 (P2012-222163)
 (22) 出願日 平成24年10月4日 (2012. 10. 4)
 (65) 公開番号 特開2014-75479 (P2014-75479A)
 (43) 公開日 平成26年4月24日 (2014. 4. 24)
 審査請求日 平成27年2月20日 (2015. 2. 20)
 審判番号 不服2016-15441 (P2016-15441/J1)
 審判請求日 平成28年10月14日 (2016. 10. 14)

(73) 特許権者 000002185
 ソニー株式会社
 東京都港区港南1丁目7番1号
 (74) 代理人 110001357
 特許業務法人つばき国際特許事務所
 (72) 発明者 大尾 桂久
 福岡県福岡市早良区百道浜二丁目3番2号
 ソニーセミコンダクタ株式会社内

合議体

審判長 恩田 春香

審判官 居島 一仁

審判官 森 電介

最終頁に続く

(54) 【発明の名称】 駆動装置および発光装置

(57) 【特許請求の範囲】

【請求項 1】

制御電圧の大きさに応じた駆動電流を発光素子に供給する駆動回路と、
 前記駆動電流またはそれに対応する物理量を検出する第1検出回路と、
 前記発光素子の発光時の駆動電流の基準となる第1参照電流またはそれに対応する物理量と、前記発光素子の消光時の駆動電流の基準となる第2参照電流またはそれに対応する物理量とを検出する第2検出回路と、

前記発光素子の発光時に前記第1検出回路で検出された検出結果と、前記発光素子の発光時に前記第2検出回路で検出された検出結果とを互いに比較した結果に応じて得られた第1電圧と、所定の演算により導出した補正電圧とを互に加算することにより得られる加算電圧を、前記発光素子の発光時の制御電圧として生成し、さらに、前記発光素子の消光時に前記第1検出回路で検出された検出結果と、前記発光素子の消光時に前記第2検出回路で検出された検出結果とを互いに比較した結果に応じて得られた第2電圧を、前記発光素子の消光時の制御電圧として生成する第1生成回路と、

前記発光素子の発光時の制御電圧と、前記第1電圧と、前記第2電圧と、第1電流とを用いて、前記第1参照電流と前記第2参照電流との差分に相当する第3参照電流を生成する第2生成回路と

を備え、

前記第2検出回路は、前記第2参照電流と前記第3参照電流とを互に加算することにより前記第1参照電流を生成する第1加算回路を有し、

10

20

前記第 2 生成回路は、

前記第 1 電圧と前記第 2 電圧との差分に相当する電圧が前記発光素子に印加されるとき
の電流に対応する大きさの前記第 1 電流を生成する第 1 電流源と、

前記発光素子の発光時の制御電圧と、前記第 1 電圧と、前記第 2 電圧と、前記第 1 電流
とを用いて、前記第 3 参照電流と前記第 1 電流との差分に相当する第 2 電流を生成する第
2 電流源と、

前記第 1 電流と前記第 2 電流とを互いに加算することにより前記第 3 参照電流を生成す
る第 2 加算回路と

を有し、

前記第 1 生成回路は、前記第 1 電圧、前記第 2 電圧および前記第 1 電流の値を用いて前
記補正電圧を生成する

駆動装置。

【請求項 2】

前記第 1 生成回路は、前記第 1 電圧、前記第 2 電圧および前記第 1 電流の値を用いて、
前記発光素子の発光抵抗を導出し、前記発光抵抗を、任意抵抗を用いて補正することによ
り得られた補正抵抗を用いて、前記補正電圧を生成する

請求項 1 に記載の駆動装置。

【請求項 3】

前記第 1 生成回路は、前記補正抵抗と、RC 時定数および温度情報に従って変動する電
流とを互いに掛け合わせるにより、前記補正電圧を生成する

請求項 2 に記載の駆動装置。

【請求項 4】

発光素子と、

制御電圧の大きさに応じた駆動電流を前記発光素子に供給する駆動回路と、

前記駆動電流またはそれに対応する物理量を検出する第 1 検出回路と、

前記発光素子の発光時の駆動電流の基準となる第 1 参照電流またはそれに対応する物理
量と、前記発光素子の消光時の駆動電流の基準となる第 2 参照電流またはそれに対応する
物理量とを検出する第 2 検出回路と、

前記発光素子の発光時に前記第 1 検出回路で検出された検出結果と、前記発光素子の発
光時に前記第 2 検出回路で検出された検出結果とを互いに比較した結果に応じて得られた
第 1 電圧と、所定の演算により導出した補正電圧とを互いに加算することにより得られる
加算電圧を、前記発光素子の発光時の制御電圧として生成し、さらに、前記発光素子の消
光時に前記第 1 検出回路で検出された検出結果と、前記発光素子の消光時に前記第 2 検出
回路で検出された検出結果とを互いに比較した結果に応じて得られた第 2 電圧を、前記発
光素子の消光時の制御電圧として生成する第 1 生成回路と、

前記発光素子の発光時の制御電圧と、前記第 1 電圧と、前記第 2 電圧と、第 1 電流とを
用いて、前記第 1 参照電流と前記第 2 参照電流との差分に相当する第 3 参照電流を生成す
る第 2 生成回路と

を備え、

前記第 2 検出回路は、前記第 2 参照電流と前記第 3 参照電流とを互いに加算すること
により前記第 1 参照電流を生成する第 1 加算回路を有し、

前記第 2 生成回路は、

前記第 1 電圧と前記第 2 電圧との差分に相当する電圧が前記発光素子に印加されるとき
の電流に対応する大きさの前記第 1 電流を生成する第 1 電流源と、

前記発光素子の発光時の制御電圧と、前記第 1 電圧と、前記第 2 電圧と、前記第 1 電流
とを用いて、前記第 3 参照電流と前記第 1 電流との差分に相当する第 2 電流を生成する第
2 電流源と、

前記第 1 電流と前記第 2 電流とを互いに加算することにより前記第 3 参照電流を生成す
る第 2 加算回路と

を有し、

10

20

30

40

50

前記第 1 生成回路は、前記第 1 電圧、前記第 2 電圧および前記第 1 電流の値を用いて前記補正電圧を生成する

発光装置。

【請求項 5】

制御電圧の大きさに応じた駆動電流を発光素子に供給する駆動回路と、

前記駆動電流またはそれに対応する物理量を検出する第 1 検出回路と、

前記駆動電流の基準となる参照電流またはそれに対応する物理量を検出する第 2 検出回路と、

前記第 1 検出回路で検出された検出結果と、前記第 2 検出回路で検出された検出結果とを互いに比較した結果に応じて得られた第 1 電圧と、所定の演算により導出した補正電圧とを互に加算することにより得られる電圧を、前記制御電圧として生成する第 1 生成回路と、

10

前記制御電圧と、前記第 1 電圧と、第 1 電流とを用いて、前記参照電流を生成する第 2 生成回路と

を備え、

前記第 2 生成回路は、

前記第 1 電圧が前記発光素子に印加されるとき電流に対応する大きさの前記第 1 電流を生成する第 1 電流源と、

前記制御電圧と、前記第 1 電圧と、前記第 1 電流とを用いて、前記参照電流と前記第 1 電流との差分に相当する第 2 電流を生成する第 2 電流源と、

20

前記第 1 電流と前記第 2 電流とを互に加算することにより前記参照電流を生成する加算回路と

を有し、

前記第 1 生成回路は、前記第 1 電圧および前記第 1 電流の値を用いて前記補正電圧を生成する

駆動装置。

【請求項 6】

前記第 1 生成回路は、前記第 1 電圧および前記第 1 電流の値を用いて、前記発光素子の発光抵抗を導出し、前記発光抵抗を、任意抵抗を用いて補正することにより得られた補正抵抗を用いて、前記補正電圧を生成する

30

請求項 5 に記載の駆動装置。

【請求項 7】

前記第 1 生成回路は、前記補正抵抗と、RC 時定数および温度情報に従って変動する電流とを互いに掛け合わせるにより、前記補正電圧を生成する

請求項 6 に記載の駆動装置。

【請求項 8】

発光素子と、

制御電圧の大きさに応じた駆動電流を前記発光素子に供給する駆動回路と、

前記駆動電流またはそれに対応する物理量を検出する第 1 検出回路と、

前記駆動電流の基準となる参照電流またはそれに対応する物理量を検出する第 2 検出回路と、

40

前記第 1 検出回路で検出された検出結果と、前記第 2 検出回路で検出された検出結果とを互いに比較した結果に応じて得られた第 1 電圧と、所定の演算により導出した補正電圧とを互に加算することにより得られる電圧を、前記制御電圧として生成する第 1 生成回路と、

前記制御電圧と、前記第 1 電圧と、第 1 電流とを用いて、前記参照電流を生成する第 2 生成回路と

を備え、

前記第 2 生成回路は、

前記第 1 電圧が前記発光素子に印加されるとき電流に対応する大きさの前記第 1 電流

50

を生成する第 1 電流源と、

前記制御電圧と、前記第 1 電圧と、前記第 1 電流とを用いて、前記参照電流と前記第 1 電流との差分に相当する第 2 電流を生成する第 2 電流源と、

前記第 1 電流と前記第 2 電流とを互いに加算することにより前記参照電流を生成する加算回路と

を有し、

前記第 1 生成回路は、前記第 1 電圧および前記第 1 電流の値を用いて前記補正電圧を生成する

発光装置。

【発明の詳細な説明】

10

【技術分野】

【0001】

本技術は、発光素子を駆動する駆動装置および発光装置に関し、特に面発光型の半導体レーザの駆動に対して好適な駆動装置および発光装置に関する。

【背景技術】

【0002】

レーザプリンタの分野では、更なる高速化や高密度化に対応すべく、面発光型の半導体レーザ（以下、単に「面発光レーザ」と称する。）の更なる高速化や高密度化が検討されている。しかし、面発光レーザでは、端面発光型の半導体レーザ（以下、単に「端面発光レーザ」と称する。）と比較して、発光抵抗が一桁程度大きく、100 近くあり、しかも、多チャンネル化によって寄生容量も大きくなる。さらに、面発光レーザの発光抵抗は、発光に伴う温度変化により変動し、そのために発光特性が変動してしまう。

20

【0003】

そこで、面発光レーザでは、多くの場合、発光抵抗の変動に影響を受ける電圧駆動方式ではなく、電流駆動方式を用いて発光特性の安定化が図られていた（例えば、特許文献 1）。しかし、面発光レーザは、端面発光レーザではあまり影響を受けなかった立ち上がり特性（TR 特性）や立下り特性（TF 特性）が、発光抵抗と寄生容量により定まる時定数に依存する。そのため、電流駆動方式では、面発光レーザを駆動する駆動信号の波形がなまってしまう。

【先行技術文献】

30

【特許文献】

【0004】

【特許文献 1】特開昭 57 - 13790 号公報

【特許文献 1】特開 2010 - 251429 号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

そのような問題に対して、従来から種々の駆動方法が提案されてきているが、それらの制御は複雑過ぎて、実効性に欠けるという問題があった。そこで、本出願人は、電圧駆動方式において、駆動電流の TR 特性および TF 特性を急峻にするとともに、発光抵抗の変動に拘わらず駆動電流を一定に保つことができる駆動装置を提案している（特許文献 2）。

40

【0006】

ところで、面発光レーザにおいて、素子温度が変化すると、共振器構造の実効的な共振器長と活性層の発光波長との差（波長デチューニング）に変化が生じ、この波長デチューニングの大きさに応じて閾値電流が変動する。面発光レーザでは、閾値電流が小さくなるように、波長デチューニングを大きくすることがある。しかし、そのようにした場合に、面発光レーザをパルス駆動させると、光出力の波形が電流パルス波形と比べて、鈍ってしまうという問題があった。

【0007】

50

また、面発光レーザでは、素子温度の上昇に伴い、光出力も徐々に低下する「ドループ」と呼ばれる現象が生じる。この現象は、注入電力が大きいほど顕著に表れ、さらに、パルス駆動におけるパルスパターンが密であればあるほど、ドループが顕著に表れる。

【0008】

そのため、これらの問題を解決するためには、駆動電流に対して補正電流を加えることが必要となる。しかし、特許文献2に記載の駆動装置において、駆動電流に対して補正電流が加えられると、帰還ループが補正電流を小さくしようとするので、駆動電流に対して正確な補正を行うことが難しいという問題があった。

【0009】

本技術はかかる問題点に鑑みてなされたもので、その目的は、電圧駆動方式において、駆動電流に対して正確な補正を行うことの可能な駆動装置およびそれを備えた発光装置を提供することにある。

【課題を解決するための手段】

【0010】

本技術の第1の駆動装置は、制御電圧の大きさに応じた駆動電流を発光素子に供給する駆動回路を備えている。第1の駆動装置は、2つの検出回路と、2つの生成回路とを備えている。一方の検出回路（第1検出回路）は、駆動電流またはそれに対応する物理量を検出する。他方の検出回路（第2検出回路）は、発光素子の発光時の駆動電流の基準となる第1参照電流またはそれに対応する物理量と、発光素子の消光時の駆動電流の基準となる第2参照電流またはそれに対応する物理量とを検出する。第2検出回路は、さらに、第2参照電流と第3参照電流とを互いに加算することにより第1参照電流を生成する第1加算回路を有している。一方の生成回路（第1生成回路）は、発光素子の発光時に第1検出回路で検出された検出結果と、発光素子の発光時に第2検出回路で検出された検出結果とを互いに比較した結果に応じて得られた第1電圧と、所定の演算により導出した補正電圧とを互いに加算することにより得られる加算電圧を、発光素子の発光時の制御電圧として生成する。第1生成回路は、さらに、発光素子の消光時に第1検出回路で検出された検出結果と、発光素子の消光時に第2検出回路で検出された検出結果とを互いに比較した結果に応じて得られた第2電圧を、発光素子の消光時の制御電圧として生成する。他方の生成回路（第2生成回路）は、発光素子の発光時の制御電圧と、第1電圧と、第2電圧と、第1電流とを用いて、第1参照電流と第2参照電流との差分に相当する第3参照電流を生成する。

第2生成回路は、第1電圧と第2電圧との差分に相当する電圧が発光素子に印加されるときの電流に対応する大きさの第1電流を生成する第1電流源と、発光素子の発光時の制御電圧と、第1電圧と、第2電圧と、第1電流とを用いて、第3参照電流と第1電流との差分に相当する第2電流を生成する第2電流源と、第1電流と第2電流とを互いに加算することにより第3参照電流を生成する第2加算回路とを有している。第1生成回路は、第1電圧、第2電圧および第1電流の値を用いて補正電圧を生成する。第1生成回路は、第1電圧、第2電圧および第1電流の値を用いて、発光素子の発光抵抗を導出し、発光抵抗を、任意抵抗を用いて補正することにより得られた補正抵抗を用いて、補正電圧を生成する。

【0011】

本技術の第1の発光装置は、発光素子と、上記の第1の駆動装置とを備えている。

【0012】

本技術の第1の駆動装置および第1の発光装置では、発光時に発光素子に流れる駆動電流が、第1電圧と補正電圧とを互いに加算することにより生成された制御電圧によって規定される。さらに、その制御電圧を用いて生成された参照電流と、発光時に発光素子に流れる駆動電流とが互いに比較された結果に応じて第1電圧が生成される。これにより、帰還ループは、第1電圧に対して働く一方で、補正電圧に対しては働かない。その結果、制御電圧の波形を、補正電圧によって、発光素子の光出力のパルス波形が矩形に近づくように補正することができる。

【 0 0 1 3 】

本技術の第2の駆動装置は、制御電圧の大きさに応じた駆動電流を発光素子に供給する駆動回路を備えている。第2の駆動装置は、2つの検出回路と、2つの生成回路とを備えている。一方の検出回路（第1検出回路）は、駆動電流またはそれに対応する物理量を検出する。他方の検出回路（第2検出回路）は、駆動電流の基準となる参照電流またはそれに対応する物理量を検出する。一方の生成回路（第1生成回路）は、第1検出回路で検出された検出結果と、第2検出回路で検出された検出結果とを互いに比較した結果に応じて得られた第1電圧と、所定の演算により導出した補正電圧とを互に加算することにより得られる電圧を、制御電圧として生成する。他方の生成回路（第2生成回路）は、制御電圧と、第1電圧と、第1電流とを用いて、参照電流を生成する。

10

第2生成回路は、第1電圧が発光素子に印加されるとき電流に対応する大きさの第1電流を生成する第1電流源と、制御電圧と、第1電圧と、第1電流とを用いて、参照電流と第1電流との差分に相当する第2電流を生成する第2電流源と、第1電流と第2電流とを互に加算することにより参照電流を生成する加算回路とを有する。第1生成回路は、第1電圧および第1電流の値を用いて補正電圧を生成する。

【 0 0 1 4 】

本技術の第2の発光装置は、発光素子と、上記の第2の駆動装置とを備えている。

【 0 0 1 5 】

本技術の第2の駆動装置および第2の発光装置では、発光素子に流れる駆動電流が、第1電圧と補正電圧とを互に加算することにより生成された制御電圧によって規定される。さらに、その制御電圧を用いて生成された参照電流と、発光素子に流れる駆動電流とが互いに比較された結果に応じて第1電圧が生成される。これにより、帰還ループは、第1電圧に対して働く一方で、補正電圧に対しては働かない。その結果、制御電圧の波形を、補正電圧によって、発光素子の光出力のパルス波形が矩形に近づくように補正することができる。

20

【発明の効果】

【 0 0 1 6 】

本技術の第1および第2の駆動装置ならびに第1および第2の発光装置によれば、帰還ループが、第1電圧に対して働く一方で、補正電圧に対しては働かないようにしたので、制御電圧の波形を、補正電圧によって、発光素子の光出力のパルス波形が矩形に近づくように補正することができる。従って、電圧駆動方式において、駆動電流に対して正確な補正を行うことができる。

30

【図面の簡単な説明】

【 0 0 1 7 】

【図1】本技術の一実施の形態に係る発光装置の概略構成の一例を表す図である。

【図2】図1の半導体レーザ装置の上面構成の一例を表す図である。

【図3】図2の半導体レーザ装置のA - A矢視方向の断面構成の一例を表す図である。

【図4】図1の半導体レーザ装置の断面構成の一例を表す図である。

【図5】図1の温度検出部の断面構成の一例を表す図である。

【図6】図1の温度検出部の断面構成の他の例を表す図である。

40

【図7】図1の温度検出部の出力電圧特性の一例を表す図である。

【図8】図1のレーザ駆動回路の概略構成の一例を表す図である。

【図9】図8の発光制御回路の概略構成の一例を表す図である。

【図10】図9の前縁抜きパルス発生回路および後縁抜きパルス発生回路の内部の波形の一例を表す図である。

【図11】図8の駆動回路および後段の検出回路の概略構成の一例を表す図である。

【図12】図8の前段の検出回路の概略構成の一例を表す図である。

【図13】図8の制御電圧生成回路の概略構成の一例を表す図である。

【図14】図13のスイッチSW3, SW4に印加される波形の一例を表す図である。

【図15】図8の制御電圧生成回路における立ち上がり補正用の補正電流の一例を表す図

50

である。

【図 1 6】図 8 の制御電圧生成回路におけるドループ補正用の補正電流の一例を表す図である。

【図 1 7】図 8 のレーザ駆動回路の概略構成の一変形例を表す図である。

【発明を実施するための形態】

【0018】

以下、本技術の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

1. 実施の形態（バイアス参照電流 I_{off_ref} を生成する電流源あり）

10

2. 変形例（バイアス参照電流 I_{off_ref} を生成する電流源なし）

【0019】

< 1. 実施の形態 >

[構成]

図 1 は、本技術の一実施の形態に係る発光装置 1 の概略構成の一例を表したものである。発光装置 1 は、例えば、図 1 に示したように、システム制御回路 10、レーザ駆動回路 20、および光学系 30 を備えたものである。システム制御回路 10 は、レーザ駆動回路 20 を介してレーザ構造部 31B の駆動を制御するものである。光学系 30 は、例えば、レーザ構造部 31B、温度検出部 32、コリメートレンズ 33、および対物レンズ 34 を有している。レーザ駆動回路 20 が、本技術の「駆動装置」の一具体例に相当する。レーザ構造部 31B が、本技術の「発光素子」の一具体例に相当する。

20

【0020】

図 2 は、レーザ構造部 31B の上面構成の一例を表したものである。図 3 は、図 2 のレーザ構造部 31B の A - A 矢視方向の断面構成の一例を表したものである。レーザ構造部 31B は、例えば、基板 31A の上面に、複数のレーザ構造部 31B を備えている。基板 31A の上面には、1 つの温度検出部 32 が設けられている。図 2 には、12 個のレーザ構造部 31B が基板 31A の上面に 2 次元配置されている場合が例示されているが、レーザ構造部 31B の数は、特に限定されるものではない。また、図 2 には、1 つの温度検出部 32 が基板 31A の上面に設けられている場合が例示されているが、複数の温度検出部 32 が基板 31A の上面に設けられていてもよい。

30

【0021】

各レーザ構造部 31B は、基板 31A の法線方向に光を出射する面発光型の半導体レーザであり、一対の多層膜反射鏡で活性層を挟み込んだ垂直共振器構造を有している。活性層は、例えば、赤色系の材料（例えば、GaInP または AlGaInP）を含んで構成されている。このとき、活性層の発光波長とレーザ構造部 31B の発振波長との差分である波長デチューニングが 15 nm 以上となっている。なお、活性層は、他の材料によって構成されていてもよく、例えば、赤外系の材料（例えば、GaAs または AlGaAs）を含んで構成されていてもよい。このとき、波長デチューニングは 13 nm 以上となっている。

【0022】

40

温度検出部 32 は、半導体レーザの素子温度を検出するものである。温度検出部 32 は、半導体温度検出部であり、例えば、光を外部に出射することのない面発光型の半導体レーザで構成されている。各レーザ構造部 31B および温度検出部 32 は、引出電極 32D を介してパッド電極 31C と電気的に接続されている。コリメートレンズ 33 は、レーザ構造部 31B から出射されたレーザ光を平行光に整形する光学素子である。対物レンズ 34 は、コリメートレンズ 33 で平行光化されたレーザ光を集光しつつ、図示しない被照射物に向けて照射する光学素子である。

【0023】

図 4 は、レーザ構造部 31B のうち、1 つのレーザ構造部 31B を含む部分（図 3 参照）の断面構成の一例を拡大して表したものである。図 5 は、レーザ構造部 31B のうち

50

、１つの温度検出部３２を含む部分（図３参照）の断面構成の一例を拡大して表したものである。本実施の形態では、レーザ構造部３１Ｂおよび温度検出部３２は共に、基板３１Ａを成長基板として形成されたものであり、例えば、図４、図５に示したように、互いに同一の積層構造を有している。

【００２４】

レーザ構造部３１Ｂおよび温度検出部３２は共に、例えば、下部ＤＢＲ層４０、下部スペーサ層４１、活性層４２、上部スペーサ層４３、上部ＤＢＲ層４４およびコンタクト層４５が、基板３１Ａ側から順に積層して構成されたものである。つまり、レーザ構造部３１Ｂおよび温度検出部３２では、下部ＤＢＲ層４０からコンタクト層４５までの積層部分（ＰＩＮ接合部分）が互いに同一の積層構造となっている。

10

【００２５】

また、レーザ構造部３１Ｂおよび温度検出部３２は、例えば、上部ＤＢＲ層４４の一部に電流狭窄層４６を備えている。さらに、レーザ構造部３１Ｂおよび温度検出部３２は、メサ形状を有しており、具体的には、下部ＤＢＲ層４０の上部からコンタクト層４５までの積層部分がメサ形状となっている。コンタクト層４５は、例えば、図４、図５に示したように、上部ＤＢＲ層４４の上面のうち外縁部分にだけ形成されている。なお、コンタクト層４５が、上部ＤＢＲ層４４の上面全体に形成されていてもよい。

【００２６】

基板３１Ａは、例えばｎ型ＧａＡｓ基板である。下部ＤＢＲ層４０は、図示しないが、低屈折率層および高屈折率層を交互に積層して構成された多層膜反射鏡である。ここで、低屈折率層は例えば光学厚さが $\lambda/4$ （ λ は発振波長）のｎ型 $\text{Al}_{x_1}\text{Ga}_{1-x_1}\text{As}$ からなり、高屈折率層は例えば光学厚さが $\lambda/4$ のｎ型 $\text{Al}_{x_2}\text{Ga}_{1-x_2}\text{As}$ （ $x_1 > x_2$ ）からなる。なお、ｎ型不純物としては、例えばケイ素（Ｓｉ）またはセレン（Ｓｅ）などが挙げられる。下部スペーサ層４１は、例えばアンドープ AlGaAs からなる。活性層４２は、例えばアンドープ GaAs 系材料からなる。活性層４２では、後述の電流注入領域４６Ａと対向する領域が発光領域となる。上部スペーサ層４３は、例えばアンドープ AlGaAs からなる。

20

【００２７】

上部ＤＢＲ層４４は、図示しないが、低屈折率層および高屈折率層を交互に積層して構成された多層膜反射鏡である。ここで、低屈折率層は例えば光学厚さが $\lambda/4$ のｐ型 $\text{Al}_{x_3}\text{Ga}_{1-x_3}\text{As}$ からなり、高屈折率層は例えば光学厚さが $\lambda/4$ のｎ型 $\text{Al}_{x_4}\text{Ga}_{1-x_4}\text{As}$ （ $x_3 > x_4$ ）からなる。コンタクト層４５は、例えばｐ型 GaAs により構成されている。なお、ｐ型不純物としては、亜鉛（Ｚｎ）、マグネシウム（Ｍｇ）、ベリリウム（Ｂｅ）などが挙げられる。電流狭窄層４６は、その外縁領域に電流狭窄領域４６Ｂを有し、その中央領域に電流注入領域４６Ａを有している。電流注入領域４６Ａは、例えばｐ型 AlGaAs またはｐ型 AlAs からなる。電流狭窄領域４６Ｂは、 Al_2O_3 （酸化アルミニウム）を含んで構成され、製造過程において、側面から AlGaAs または AlAs に含まれる高濃度のＡｌを酸化することにより得られるものである。従って、電流狭窄層４６は電流を狭窄する機能を有している。

30

【００２８】

また、レーザ構造部３１Ｂおよび温度検出部３２において、コンタクト層４５の上面に、上記の電流注入領域４６Ａに対応する領域に開口を有する環状の上部電極４７が形成されている。上部電極４７は、引出配線３１Ｄに接続されている。また、基板３１Ａの裏面には下部電極４８が形成されている。下部電極４８は、各レーザ構造部３１Ｂおよび温度検出部３２の共通電極として機能する。さらに、レーザ構造部３１Ｂおよび温度検出部３２の表面（側面および上面）には絶縁層４９が形成されている。絶縁層４９は、レーザ構造部３１Ｂおよび温度検出部３２のメサ形状部分の側面および上面を覆うように形成されている。

40

【００２９】

ここで、上部電極４７およびパッド電極３１Ｃは、例えば、チタン（Ｔｉ）、白金（Ｐ

50

t) および金 (Au) をこの順に積層して構成されたものであり、コンタクト層 45 と電気的に接続されている。引出配線 31D は、例えば、半田によって構成されている。下部電極 48 は、例えば、金 (Au) とゲルマニウム (Ge) との合金、ニッケル (Ni) および金 (Au) とを基板 31A の側から順に積層した構造を有しており、基板 31A と電気的に接続されている。

【0030】

また、レーザ構造部 31B の上面、具体的には、レーザ構造部 31B の半導体部分の上面と絶縁層 49 との間に、位相調整層 50 が形成されている。この位相調整層 50 は、レーザ光の出射される領域の中央領域 (すなわち主に基本横モード発振が生じる領域) に形成されている。ここで、絶縁層 49 のうち位相調整層 50 との対向部分と、位相調整層 50 とにより構成される積層部分が高反射率領域 51 となっており、絶縁層 49 のうち位相調整層 50 との非対向部分であって、かつレーザ光の出射される領域の外縁部分 (すなわち主に高次横モード発振が生じる領域) が低反射率領域 52 となっている。

【0031】

位相調整層 50 は、膜厚が $(2a - 1) / 4n_1$ (a は 1 以上の整数, n_1 は屈折率) で、屈折率 n_1 がレーザ構造部 31B の半導体部分の上面の屈折率より低い材料により構成されている。絶縁層 49 のうち位相調整層 50 との対向部分は、膜厚が $(2b - 1) / 4n_2$ (b は 1 以上の整数, n_2 は屈折率) で、屈折率 n_2 が位相調整層 50 の屈折率 n_1 より高い材料により構成されている。絶縁層 49 のうち位相調整層 50 との非対向部分であって、かつレーザ光の出射される領域の外縁部分は、膜厚が $(2c - 1) / 4n_3$ (c は 1 以上の整数, n_3 は屈折率) で、屈折率 n_3 が位相調整層 50 の屈折率 n_1 より低い材料により構成されている。

【0032】

ここで、高反射率領域 51 の反射率を R_1 、低反射率領域 52 の反射率を R_2 、レーザ光の出射される領域に絶縁層 49 および位相調整層 50 を設けなかった場合の反射率を R_3 とすると、以下の式の関係を満たすようにそれぞれの屈折率が調節されていることが好ましい。これにより、基本横モードの光出力を低減することなく、高次横モード発振のみが抑制される。

$$R_1 - R_3 > R_2$$

【0033】

なお、必要に応じて、位相調整層 50 が省略されていてもよい。ただし、その場合には、絶縁層 49 が、レーザ光の出射される領域において反射率が低下することのないような厚さとなっていることが好ましい。

【0034】

一方、温度検出部 32 において、絶縁層 49 のうちレーザ光の出射される部分が低反射率層 53 として機能している。低反射率層 53 は、レーザ構造部 31B および温度検出部 32 に対して同一の電流を流したときに、レーザ構造部 31B だけがレーザ発振し、温度検出部 32 がレーザ発振しない程度の反射率となるような厚さおよび屈折率に設定されている。具体的には、低反射率層 53 は、膜厚が $(2d - 1) / 4n_4$ (d は 1 以上の整数, n_4 は屈折率) で、屈折率 n_4 が温度検出部 32 の半導体部分の上面の屈折率より高い材料、例えば SiN (窒化シリコン) などの誘電体により構成されている。

【0035】

なお、位相調整層 50 が、温度検出部 32 にも設けられていてもよい。ただし、その場合には、温度検出部 32 においてレーザ発振が生じ、レーザ光が外部に出力されてしまうので、例えば、図 6 に示したように、温度検出部 32 の上面全体に渡って、金属層 54 が設けられ、レーザ光が外部に漏れないようになっていないことが好ましい。また、図示しないが、図 4 に示した温度検出部 32 の上面全体に渡って、金属層 54 が設けられていてもよい。このようにした場合には、LED 発光レベルの小さな光も金属層 54 によって遮断される。従って、低ノイズの光出力が要求される用途においては、金属層 54 を設けることが好ましい。

【 0 0 3 6 】

ところで、面発光型の半導体レーザは、通常、3 mA程度の電流でレーザ発振するようになっており、上述のレーザ構造部31Bも、位相調整層50の有無にかかわらず3 mA程度の電流でレーザ発振するようになっている。一方、温度検出部32は、半導体部分においてレーザ構造部31Bの半導体部分と同一の構造となっているが、温度検出部32の上面の低反射率層53によって、3 mA程度の電流ではレーザ発振しないようになっている。これにより、温度検出部32は、3 mA程度の電流が流れている場合であっても、非発振状態を維持するので、温度検出部32の抵抗値は、発振時よりも高い値で安定する。従って、基板31Aの温度または半導体レーザ装置1の素子温度が変化し、それに伴って温度検出部32の電圧が変化したときに、その電圧変化も安定する。

10

【 0 0 3 7 】

温度検出部32に3 mA程度の定電流を流しているときに、基板31Aの温度または半導体レーザ装置1の素子温度が変化すると、温度検出部32には、例えば、図7に示したような電圧変化が生じる。この電圧変化の傾きは、個々の温度検出部32でばらつくことはほとんどなく、ほぼ一定である。ただし、電圧値そのものは、個々の温度検出部32でばらつくことがある。このばらつきは、例えば、温度検出部32に対する長時間の電流通電により温度検出部32の抵抗値が経時変化するために生じる。そこで、温度検出部32に対する電流通電ができるだけ短くなるような方法で、温度検出部32を駆動することが好ましい。温度検出部32を駆動するドライバや、温度検出部32から出力された電圧をモニタする回路（温度モニタ回路）は、例えば、レーザ駆動回路20内に設けられている。

20

【 0 0 3 8 】

（レーザ駆動回路20）

次に、レーザ駆動回路20について説明する。レーザ駆動回路20は、電圧駆動方式でレーザ構造部31Bを駆動する。レーザ駆動回路20は、レーザ構造部31Bに供給する駆動電流 I_o を入力側に戻し、レーザ構造部31Bの発光時の駆動電流の基準となる参照電流 I_{ref} と比較して、駆動電流 I_o の制御を行う。レーザ駆動回路20は、そのようなフィードバック制御を行うだけでなく、フィードフォワード的な制御も行う。ここで、「フィードフォワード的な制御」とは、レーザ構造部31Bが素子温度 T の変動などによって光出力の波形が変化する場合に、光出力の波形を矩形に近づけるような補正電流 I_{as} を駆動電流 I_o に加えるだけでなく、参照電流 I_{ref} にも加えることによる駆動電流 I_o の制御を指している。以下で、レーザ駆動回路20におけるフィードバック制御およびフィードフォワード的な制御について詳細に説明する。

30

【 0 0 3 9 】

まずは、レーザ駆動回路20の回路構成について説明する。図8は、レーザ駆動回路20の構成の一例を表したものである。レーザ駆動回路20は、例えば、発光制御回路210、駆動回路220、検出回路230、検出回路240および制御電圧生成回路250を有している。図8に記載のA1～A13は、後述の図9、図11～13、図15において回路間の接続関係を明確にするために付与した符号である。駆動回路220が、本技術の「駆動回路」の一具体例に相当する。検出回路230が、本技術の「第1検出回路」の一具体例に相当する。検出回路240が、本技術の「第2検出回路」の一具体例に相当する。

40

【 0 0 4 0 】

発光制御回路210は、駆動回路220、検出回路230、検出回路240および制御電圧生成回路250を制御することにより、駆動回路220からレーザ構造部31Bへ駆動電流 I_o を供給させる。なお、レーザ構造部31Bは、図示しないが、等価的には、発光抵抗 R_{act} と寄生容量 C_a との並列回路で表わされる。発光制御回路210は、例えば、図9に示したように、データパルス発生回路211と、インバータ回路212と、前縁抜きパルス発生回路213と、後縁抜きパルス発生回路214とを有している。

【 0 0 4 1 】

50

データパルス発生回路 2 1 1 は、制御パルスであるデータパルス D P を出力する。データパルス D P は、レーザ構造部 3 1 B を発光させる発光期間と、レーザ構造部 3 1 B を非発光の待機状態とする待機期間とを切り替える制御パルスである。インバータ回路 2 1 2 は、データパルス D P の信号レベルを反転させた反転データパルス x D P を出力する。

【 0 0 4 2 】

前縁抜きパルス発生回路 2 1 3 は、発光期間の開始タイミング t 1 (後述) に同期して開始し、所定の長さ (例えば 1 0 n s e c) のパルス (以下、「前縁抜きパルス E d g e F」とする。) を反転データパルス x D P に基づいて生成する。前縁抜きパルス発生回路 2 1 3 は、例えば、図 1 0 (a) に示したように、微分回路により、反転データパルス x D P を微分して生成した第 1 微分信号 S 1 と、反転データパルス x D P を反転した後に微分して生成した第 2 微分信号 S 2 とを生成する。さらに、前縁抜きパルス発生回路 2 1 3 は、シフト回路で、第 2 微分信号 S 2 のレベルを正側にシフトしてシフト信号 S 2 ' を生成し、コンパレータでシフト信号 S 2 ' と第 1 微分信号 S 1 とを比較して、前縁抜きパルス E d g e F を生成する。

【 0 0 4 3 】

後縁抜きパルス発生回路 2 1 4 は、発光期間の終了タイミング t 3 (後述) に同期して開始し、所定の長さ (例えば 1 0 n s e c) のパルス (以下、「後縁抜きパルス E d g e B」とする。) をデータパルス D P に基づいて生成する。後縁抜きパルス発生回路 2 1 4 は、例えば、図 1 0 (b) に示したように、微分回路により、データパルス D P を微分して生成した第 1 微分信号 S 1 と、データパルス D P を反転した後に微分して生成した第 2 微分信号 S 2 とを生成する。さらに、後縁抜きパルス発生回路 2 1 4 は、シフト回路で、第 2 微分信号 S 2 のレベルを正側にシフトしてシフト信号 S 2 ' を生成し、コンパレータでシフト信号 S 2 ' と第 1 微分信号 S 1 とを比較して、後縁抜きパルス E d g e B を生成する。

【 0 0 4 4 】

駆動回路 2 2 0 は、制御電圧生成回路 2 5 0 から入力された制御電圧 V c の大きさに応じた駆動電流 I o を半導体レーザ装置 3 1 (レーザ構造部 3 1 B) に供給する。駆動回路 2 2 0 は、例えば、図 1 1 に示したように、半導体レーザ装置 3 1 (レーザ構造部 3 1 B) に駆動電流 I o を供給するトランジスタ Q 1 (エミッタフォロア) を有している。駆動回路 2 2 0 は、さらに、例えば、図 1 1 に示したように、半導体レーザ装置 3 1 (レーザ構造部 3 1 B) の寄生容量 C a に蓄積された電荷を放電するトランジスタ Q 2 (エミッタフォロア) を有している。トランジスタ Q 1 は、例えば、N P N 型のトランジスタで構成されている。トランジスタ Q 2 は、例えば、P N P 型のトランジスタで構成されている。トランジスタ Q 1 とトランジスタ Q 2 とは、エミッタ同士が互いに接続されている。

【 0 0 4 5 】

駆動電流 I o の種類には、発光電流 I o n やバイアス電流 I o f f などがある。発光電流 I o n は、レーザ構造部 3 1 B の発光時の駆動電流である。具体的には、発光電流 I o n は、レーザ構造部 3 1 B からレーザ光を出射するために必要な電流であり、レーザ構造部 3 1 B から出射させようとするレーザ光の強度に応じた電流値の電流である。バイアス電流 I o f f は、レーザ構造部 3 1 B の消光時の駆動電流である。具体的には、バイアス電流 I o f f は、発光制御を行っていないときにレーザ構造部 3 1 B に供給する電流であり、レーザ構造部 3 1 B の発光遅延を抑制するためにレーザ構造部 3 1 B へ供給される電流である。このバイアス電流 I o f f は、レーザ構造部 3 1 B の閾値電流よりも小さい電流値の電流である。

【 0 0 4 6 】

駆動回路 2 2 0 は、例えば、トランジスタ Q 2 とカレントミラー回路をなす N P N 型のトランジスタ Q 3 と、このトランジスタ Q 3 とエミッタ同士が互いに接続された P N P 型のトランジスタ Q 4 とを有している。トランジスタ Q 4 のベースには、制御電圧 V c が入力される。駆動回路 2 2 0 は、さらに、トランジスタ Q 3 のコレクタとグラウンド G N D との間に、互いに直列に接続された抵抗 R 1 およびスイッチ S w 3 を有している。スイッチ S w 3 が短絡状態になり、トランジスタ Q 3 のコレクタがグラウンド G N D に接続され

ると、トランジスタQ2がエミッタフォロアとして動作し、レーザ構造部31Bの寄生容量Caに蓄積された電荷を放電する。

【0047】

検出回路230は、駆動電流Ioまたはそれに対応する物理量を検出する。検出回路230は、例えば、図11に示したように、トランジスタQ1のコレクタと、高電圧線VDDとに接続された抵抗R2と、抵抗R2とトランジスタQ1のコレクタとの間の配線Ln1に接続された検出線Ln2とを有している。検出回路230は、例えば、駆動電流Ioに対応する電圧を、検出線Ln2を介して、制御電圧生成回路250へ出力する。なお、検出回路230は、検出線Ln2と配線Ln1との接続点に、トランジスタによってカレントミラー回路を構成したものを設けてもよい。このとき、検出線Ln2がトランジスタのベースに接続される。

10

【0048】

検出回路240は、駆動電流Ioの基準となる参照電流Irefまたはそれに対応する物理量を検出する。参照電流Irefとしては、発光電流Ionの基準となる発光参照電流Ion__refと、バイアス電流Ioffの基準となるバイアス参照電流Ioff__refとがある。発光参照電流Ion__refは、本技術の「第1参照電流」の一具体例に相当する。バイアス参照電流Ioff__refは、本技術の「第2参照電流」の一具体例に相当する。発光参照電流Ion__refは、バイアス参照電流Ioff__refと、参照電圧演算回路255内の電流源（第1電流源）によって生成される電流IsWと、参照電圧演算回路255内の電流源（第2電流源）によって生成される電流IAとを互に加算することにより得られる電流に相当する電流である。

20

【0049】

検出回路240は、例えば、図12に示したように、バイアス参照電流Ioff__refを生成する電流源I1と、制御電圧生成回路250内の加算器AD2に接続されたスイッチSW2とを有している。検出回路240は、例えば、さらに、加算器AD1と、加算器AD1および高電圧線VDDを互いに接続する配線Ln3と、配線Ln3内に挿入された抵抗R3と、配線Ln3のうちの、抵抗R3と加算器AD1との間の部分に接続された検出線Ln4とを有している。加算器AD1は、本技術の「第1加算回路」の一具体例に相当する。なお、検出回路240は、検出線Ln4と配線Ln3との接続点に、トランジスタによってカレントミラー回路を構成したものを設けてもよい。このとき、検出線Ln4がトランジスタのベースに接続される。

30

【0050】

加算器AD1は、スイッチSW2が短絡状態のとき、電流源I1側の電流（バイアス参照電流Ioff__ref）と、スイッチSW2側の電流（スイッチング電流IsW + アシスト電流IA）とを互に加算するものである。加算器AD1によって生成された電流が、発光参照電流Ion__refである。発光参照電流Ion__refは、加算器AD1に接続された抵抗R3を流れる。なお、スイッチング電流IsWは、基礎電流Iop - 基礎電流Ibと等価な電流である。また、加算器AD1は、スイッチSW2が開放状態のときには、電流源I1側の電流（バイアス参照電流Ioff__ref）を抵抗R3に流す。スイッチSW2側の電流（スイッチング電流IsW + アシスト電流IA）が、本技術の「第3参照電流」の一具体例に相当する。

40

【0051】

基礎電流Iopは、検出回路230で検出された電流と検出回路240で検出された電流とが所定の関係となっている状態でオートパワー制御（APC）ループ動作が行われたときに得られた値である。「APC」とは、レーザ構造部31Bからの出力を検出し、適切な強度のレーザ光が照明対象へ照明されるように行われる制御を指している。「所定の関係」とは、例えば、検出回路230で検出された電流が検出回路240で検出された電流と等しくなるか、または、検出回路240で検出された電流のn倍（nは正の整数）の値と等しくなることを指している。制御電圧生成回路250は、その内部に、基礎電流Iop、または、基礎電流Iopの1/n倍（nは正の整数）の値の電流を生成する電流源

50

を有している。上述の「所定の関係」が前者の内容を指している場合、制御電圧生成回路250は、その内部に、基礎電流 I_{op} を生成する電流源を有している。上述の「所定の関係」が後者の内容を指している場合、制御電圧生成回路250は、その内部に、基礎電流 I_{op} の $1/n$ 倍(n は正の整数)の値の電流を生成する電流源を有している。基礎電流 I_b は、固定値として設定された値であるか、または、2種類の光出力でAPCループ動作を行うことによりレーザ構造部31Bの閾値電流を算出し、それにオフセットを付けたオートバイアスとして設定された値である。制御電圧生成回路250は、その内部に、基礎電流 I_b を生成する電流源を有している。

【0052】

制御電圧生成回路250は、レーザ構造部31Bの消光期間においては、検出回路230で検出された検出結果と、検出回路240で検出された検出結果とを互いに比較し、その比較結果に応じて得られた基礎電圧 V_b を、制御電圧 V_c として出力する。レーザ構造部31Bの消光期間に出力される基礎電圧 V_b が、レーザ構造部31Bの消光時の制御電圧 V_c となる。また、制御電圧生成回路250は、レーザ構造部31Bの発光期間においては、まず、上記と同様にして得られた比較結果に応じて得られた基礎電圧 V_{op} と、所定の演算により導出した補正電圧 V_{as} とを互いに加算することにより加算電圧 V_{ad} ($V_{op} + V_{as}$)を生成する。次に、制御電圧生成回路250は、加算電圧 V_{ad} を、制御電圧 V_c として出力する。レーザ構造部31Bの発光期間に出力される加算電圧 V_{ad} が、レーザ構造部31Bの発光時の制御電圧 V_c となる。

【0053】

制御電圧生成回路250は、例えば、図13に示したように、比較回路251、補正電圧演算回路252、補正電圧加算回路253、選択回路254および参照電圧演算回路255を有している。比較回路251、補正電圧演算回路252、補正電圧加算回路253および選択回路254を含む回路が、本技術の「第1生成回路」の一具体例に相当する。参照電圧演算回路255が、本技術の「第2生成回路」の一具体例に相当する。

【0054】

比較回路251は、検出回路230で検出された検出結果と、検出回路240で検出された検出結果とを互いに比較し、その比較結果に応じた電圧を出力する。具体的には、比較回路251は、検出回路230で検出された、駆動電流 I_o の電流値に応じた電圧と、検出回路240で検出された、参照電流 I_{ref} の電流値に応じた電圧とを互いに比較し、その比較結果に応じた電圧を出力する。このとき、比較回路251は、参照電流 I_{ref} の電流値を n 倍(n は正の整数)にした値と、駆動電流 I_o の電流とを互いに比較し、その比較結果に応じた電圧を出力してもよい。これは、上述した「所定の関係」が、基礎電流 I_{op} が参照電流 I_{ref} の n 倍(n は正の整数)の値と等しくなることを指しているときに、比較回路251が採り得る態様である。このようにした場合には、検出回路240内を流れる電流を小さくすることができるので、消費電力を小さくすることができる。比較回路251は、例えば、検出回路230で検出された、駆動電流 I_o の電流値に応じた電圧と、検出回路240で検出された、発光参照電流 I_{on_ref} の電流値に応じた電圧とを互いに比較するコンパレータCP1を有する。比較回路251は、さらに、例えば、検出回路230で検出された、駆動電流 I_o の電流値に応じた電圧と、検出回路240で検出された、バイアス参照電流 I_{off_ref} の電流値に応じた電圧とを互いに比較するコンパレータCP2を有する。

【0055】

比較回路251は、コンパレータCP1への動作電流を供給する配線Ln5に設けられたスイッチSW3と、配線Ln5に連結された電流源I2とを有する。比較回路251は、コンパレータCP2への動作電流を供給する配線Ln6に設けられたスイッチSW4と、配線Ln6に連結された電流源I3とを有する。比較回路251は、スイッチSW3のオンオフ制御を行う論理回路L1と、スイッチSW4のオンオフ制御を行う論理回路L2とを有している。論理回路L1は、AND回路である。論理回路L2は、2つの入力のうち一方だけにNOT回路が接続されたAND回路である。比較回路251は、コンパレー

タCP1の出力配線Ln7に接続されたトランジスタQ5と、コンパレータCP2の出力配線Ln8に接続されたトランジスタQ6とを有している。比較回路251は、出力配線Ln7に接続された容量素子C1と、出力配線Ln8に接続された容量素子C2とを有している。トランジスタQ5のベースに出力配線Ln7が接続されている。トランジスタQ6のベースに出力配線Ln8が接続されている。トランジスタQ5のエミッタは、補正電圧加算回路253に接続され、さらに、補正電圧演算回路252および参照電圧演算回路255にも接続されている。トランジスタQ5のコレクタは、グラウンドGNDに接続されている。一方、トランジスタQ6では、エミッタが電流源I4に接続されており、コレクタがグラウンドGNDに接続されている。

【0056】

10

コンパレータCP1は、図14(A)に示したように論理回路L1の出力がHレベルの時に、スイッチSW3が短絡状態となって、電流源I2から動作電流の供給を受けて動作し、比較結果に応じた電圧Vco1を出力する。ここで、コンパレータCP1の出力ノードには、電圧を保持するための容量素子C1が接続されている。この容量素子C1は、コンパレータCP1の比較動作が停止したときに、その停止直前の電圧Vco1を保持電圧Vco1'として保持する。この容量素子C1は、トランジスタQ5のベースに接続されているので、数十pF程度で、次の比較期間まで保持電圧Vco1'を保持できる。コンパレータCP1による比較動作の停止は、図14(A)に示したように論理回路L1の出力がLレベルのときに実行され、それ以外のときには、比較動作が継続して行われる。

【0057】

20

一方、コンパレータCP2は、図14(B)に示したように論理回路L2の出力がHレベルの時に、スイッチSW4が短絡状態となって、電流源I3から動作電流の供給を受けて動作し、比較結果に応じた電圧Vco2を出力する。ここで、コンパレータCP2の出力ノードには、電圧を保持するための容量素子C2が接続されている。この容量素子C2は、コンパレータCP2の比較動作が停止したときに、その停止直前の出力電圧Vco2を保持電圧Vco2'として保持する。この容量素子C2は、トランジスタQ6のベースに接続されているので、数十pF程度で、次の比較期間まで保持電圧Vco2'を保持できる。コンパレータCP2による比較動作の停止は、図14(B)に示したように論理回路L2の出力がLレベルのときに実行され、それ以外のときには、比較動作が継続して行われる。

30

【0058】

比較回路251は、トランジスタQ5のベースに入力された電圧Vco1の大きさに応じた基礎電圧Vopを生成する。基礎電圧Vopは、補正電圧演算回路252、補正電圧加算回路253および参照電圧演算回路255に供給される。また、比較回路251は、トランジスタQ6のベースに入力された電圧Vco2の大きさに応じた基礎電圧Vbを生成する。基礎電圧Vbは、選択回路254のアンプAP2の入力に供給される。従って、比較回路251は、基礎電圧Vbを、レーザ構造部31Bの消光時の制御電圧Vcとして生成し、出力する。

【0059】

補正電圧演算回路252は、データパルスDPがHレベルのときに、基礎電圧Vop、基礎電圧Vbおよびスイッチング電流Iswの値を用いて、補正電圧Vasを生成し、補正電圧加算回路253へ出力する。具体的には、補正電圧演算回路252は、データパルスDPがHレベルのときに、まず、比較回路251から出力された基礎電圧Vopおよび基礎電圧Vbと、スイッチング電流Iswの値とを用いて、レーザ構造部31Bの発光抵抗Ractを導出する。発光抵抗Ractは、以下の数1で導出される。

40

【数1】

$$R_{act} = (V_{op} - V_b) / I_{sw} = V_{sw} / I_{sw}$$

【0060】

ここで、数1中のVop、Vbは、時間的に先の帰還ループ動作において比較回路25

50

1 から出力された値である。また、数 1 中の I_{sw} は、時間的に先の帰還ループ動作中に I_{op} 、 I_b を用いて導出された値である。つまり、 R_{act} は、レーザ駆動回路 20 の内部で持っている電圧および電流に置き換えられる。

【0061】

次に、補正電圧演算回路 252 は、発光抵抗 R_{act} を、任意抵抗 R_a を用いて補正することにより得られた補正抵抗を用いて、補正電圧 V_{as} を生成する。補正電圧演算回路 252 は、補正電圧 V_{as} を求めるに際して、まず、補正電圧 V_{as} の最大値 V_{Amax} を求める。最大値 V_{Amax} は、以下の数 2 で導出される。

【数 2】

$$\begin{aligned} V_{Amax} &= I_{Amax} \times R_{act} \\ &= I_{Amax} \times V_{sw} / I_{sw} \end{aligned}$$

10

【0062】

数 2 の右辺は、電圧と電流の掛け算となっている。そこで、補正電圧演算回路 252 は、数 2 の右辺が電流と抵抗の演算となるように、 V_{sw} を、レーザ駆動回路 20 の内部の任意抵抗 R_a (図示せず) を用いて電流に置き換える(数 3 参照)。その結果、 V_{Amax} は、以下の数 4 で表される。補正電圧演算回路 252 は、数 5 から導出した I_{Amax} と、 (I_{sw}' / I_{sw}) という電流比とを互いに乗算することにより得られる値の電流を、レーザ駆動回路 20 の内部抵抗である任意抵抗 R_a に流して電圧に変換することにより、補正電圧 V_{as} の最大値 V_{Amax} を求める。 I_{Amax} と $(I_{sw}' \times I_{sw})$ との乗算は、掛け算器を用いることで演算可能である。なお、上述の補正抵抗は、数 4 右辺の「 $(I_{sw}' \times I_{sw}) \times R_a$ 」に相当するものである。

20

【数 3】

$$V_{sw} = I_{sw}' \times R_a$$

【数 4】

$$\begin{aligned} V_{Amax} &= I_{Amax} \times (I_{sw}' \times R_a) / I_{sw} \\ &= I_{Amax} \times (I_{sw}' / I_{sw}) \times R_a \end{aligned}$$

30

【数 5】

$$I_{Amax} = (k - mT) \times (I_{sw} - I_{sw0}) + I_{Ao}$$

【0063】

数 5 中の k 、 m 、 I_{sw0} 、 I_{Ao} は、初期設定値であり、定数である。ここで、 m は、レーザ構造部 31B の電流狭窄径(電流狭窄層 46 の電流狭窄径)に関係する因子である。 k 、 I_{sw0} 、 I_{Ao} は、個々のレーザ構造部 31B の $I-L$ 特性のばらつきと相関を有しない因子であり、全てのレーザ構造部 31B に対して共通に与えられる固定値である。 T は、レーザ構造部 31B の素子温度である。

40

【0064】

補正電圧演算回路 252 は、補正電圧 V_{as} の最大値 V_{Amax} を用いて、補正電圧 V_{as} を導出する。補正電圧 $V_{as}(t)$ は、以下の数 6、数 7 で導出される。

【数 6】

$$V_{as}(t) = I_{Amax} \times g(t) \times (I_{sw}' / I_{sw}) \times R_a$$

【数 7】

$$g(t) = \nu \cdot \exp\left[-\frac{t}{T_{A1}}\right] + (1-\nu) \cdot \exp\left[-\frac{t}{T_{A2}}\right]$$

【0065】

数 7 中の T_{A1} 、 T_{A2} は、RC 時定数である。従って、 $I_{Amax} \times g(t)$ は、例えば、図 15 に示したように、RC 時定数 (T_{A1} 、 T_{A2}) および温度情報 (T) に従って変動する。数 7 中の ν は RC 時定数 T_{A1} に関する項に対する重みであり、0 ~ 1 の範囲内の値である。

10

【0066】

補正電圧演算回路 252 は、発光制御回路 210 が制御パルスであるデータパルス DP を連続して出力することを想定する場合には、さらに、 I_{Amax} を、別の RC 時定数と、温度情報 (T) に従って変動させてもよい。これにより、補正電圧演算回路 252 は、 I_{Amax} を、レーザ構造部 31B 内 (活性層 42 内) に残存する熱因子を考慮した値に調整することが可能となる。ここで、 I_{Amax} を $I_{Amax}(t)$ と表現する。このとき、 $V_{as}(t)$ 、 $I_{Amax}(t)$ は、以下の数 8、数 9、数 10 で表される。

【数 8】

$$V_{as}(t) = I_{Amax}(t) \times g(t) \times (I_{sw}'/I_{sw}) \times R_a$$

20

【数 9】

$$I_{Amax}(t) = \left\{ (k-mT) \times (I_{sw}-I_{sw0}) + I_{A0} \right\} \times (1-f(t))$$

【数 10】

オン時

$$\left. \begin{aligned} & u \cdot \left[1 - \exp\left(-\frac{t}{T_{th1}}\right) \right] + (1-u) \cdot \left[1 - \exp\left(-\frac{t}{T_{th2}}\right) \right] \\ & u \cdot \exp\left(-\frac{t}{T_{th1}}\right) + (1-u) \cdot \exp\left(-\frac{t}{T_{th2}}\right) \end{aligned} \right\} \equiv f(t)$$

30

オフ時

【0067】

数 10 中の u は RC 時定数 T_{th1} に関する項に対する重みであり、0 ~ 1 の範囲内の値である。数 10 中の左辺に含まれる t は、レーザ構造部 31B をオンオフ駆動したときのオン期間の開始時点またはオフ期間の開始時点を示している。数 10 中の T_{th1} 、 T_{th2} は、RC 時定数である。 $I_{Amax}(t)$ は、RC 時定数 (T_{th1} 、 T_{th2}) および温度情報 (T) に従って変動する。

40

【0068】

上述の補正電圧 $V_{as}(t)$ は、パルス立ち上がり時の波形を補正するものである。補正電圧演算回路 252 は、さらに、電流パルスのレーザ構造部 31B への注入に伴う素子温度の上昇により光出力が徐々に低下する「ドループ」と呼ばれる現象に対する対策 (補正) を行うようにしてもよい。このとき、補正電圧 $V_{as}(t)$ は、以下の数 11、数 12、数 13 および数 14 で表される。なお、数 11 に記載の補正電圧 $V_{as}(t)$ は、発光制御回路 210 が制御パルスであるデータパルス DP を連続して出力することを想定し

50

た式である。

【数 1 1】

$$V_{as}(t) = \{ I_{Amax}(t) \times g(t) + \Delta I_{Amax_drp}(t) \times h(t) \} \times (I_{sw}' / I_{sw}) \times R_a$$

【数 1 2】

$$\begin{aligned} \Delta I_{Amax_drp}(t) &= -A \times (I_{op} - I_{dpo}) (1 - i(t)) (I_{op} > I_{dpo}) \\ &= 0 (0 \leq I_{op} \leq I_{dpo}) \end{aligned}$$

10

【数 1 3】

$$h(t) = u \cdot \exp \left[-\frac{t}{T_{A3}} \right] + (1-u) \cdot \exp \left[-\frac{t}{T_{A4}} \right]$$

【数 1 4】

オン時

$$\theta \cdot \left[1 - \exp \left(-\frac{t}{T_{th3}} \right) \right] + (1-\theta) \cdot \left[1 - \exp \left(-\frac{t}{T_{th4}} \right) \right]$$

20

オフ時

$$\theta \cdot \exp \left(-\frac{t}{T_{th3}} \right) + (1-\theta) \cdot \exp \left(-\frac{t}{T_{th4}} \right) \quad \left. \vphantom{\exp} \right\} \equiv i(t)$$

【0069】

数 1 2 中の I_{dpo} は、ドループ補正が必要となる最小の動作電流である。数 1 2 中の A は、 $C \cdot T - A_o$ に相当する。 C は、レーザ構造部 3 1 B の素子温度 T に関する係数である。 A_o は、調整パラメータであり、レーザ構造部 3 1 B の $I-L$ リニアリティ等で変化するものである。数 1 3 中の T_{A3} 、 T_{A4} は、 RC 時定数である。従って、数 1 1 中の「 $I_{Amax_drp}(t) \times h(t)$ 」は、例えば、図 1 6 に示したように、 RC 時定数 (T_{A3} 、 T_{A4}) および温度情報 (T) に従って変動する。数 1 4 中の θ は RC 時定数 T_{th3} に関する項に対する重みである。数 1 4 中の左辺に含まれる t は、レーザ構造部 3 1 B をオンオフ駆動したときのオン期間の開始時点またはオフ期間の開始時点を示している。数 1 4 中の T_{th3} 、 T_{th4} は、 RC 時定数である。

30

【0070】

次に、補正電圧加算回路 2 5 3、選択回路 2 5 4 および参照電圧演算回路 2 5 5 について説明する。

40

【0071】

補正電圧加算回路 2 5 3 は、基礎電圧 V_{op} と、上述した所定の演算により導出した補正電圧 $V_{as}(t)$ とを互いに加算することにより得られる加算電圧 $V_{ad}(V_{op} + V_{as}(t))$ を、レーザ構造部 3 1 B の発光時の制御電圧 V_c として生成し、出力する。

【0072】

選択回路 2 5 4 は、比較回路 2 5 1 から出力された 2 種類の制御電圧 V_c のうちのいずれかを選択し、駆動回路 2 2 0 に出力する。具体的には、選択回路 2 5 4 は、データパルス DP が H レベルのとき、比較回路 2 5 1 から出力された加算電圧 V_{ad} を、制御電圧 V_c として選択し、駆動回路 2 2 0 に出力する。さらに、選択回路 2 5 4 は、データパルス DP が L レベルのとき、比較回路 2 5 1 から出力された基礎電圧 V_b を、制御電圧 V_c と

50

して選択し、駆動回路 220 に出力する。

【0073】

選択回路 254 は、例えば、図 13 に示したように、補正電圧加算回路 253 の出力端に接続されたアンプ AP1 と、比較回路 251 のトランジスタ Q6 のエミッタに接続されたアンプ AP2 とを有している。選択回路 254 は、さらに、例えば、一端がアンプ AP1 の出力端に接続されたスイッチ SW5 と、一端がアンプ AP2 の出力端に接続されたスイッチ SW6 と、スイッチ SW5 およびスイッチ SW6 のそれぞれ他端に接続されたアンプ AP3 とを有している。アンプ AP3 の出力端は、駆動回路 220 のトランジスタ Q4 のゲートに接続されている。スイッチ SW5 は、データパルス DP によってオンオフ制御されており、スイッチ SW6 は、反転データパルス xDP によってオンオフ制御されている。

10

【0074】

参照電圧演算回路 255 は、補正電圧加算回路 253 で得られた加算電圧 Vad と、比較回路 251 で得られた基礎電圧 Vop および基礎電圧 Vb と、基礎電流 Ib とを用いて、スイッチ SW2 を流れる電流を生成する。スイッチ SW2 を流れる電流は、本技術の「第 3 参照電流」の一具体例に相当する。

【0075】

参照電圧演算回路 255 は、例えば、2 つの電流源と、1 つの加算器 AD2 (第 2 加算回路) とを有している。加算器 AD2 は、一方の電流源から生成される電流と、他方の電流源から生成される電流とを互いに加算するものである。加算器 AD2 によって生成された電流が、発光参照電流 Ion_ref からバイアス参照電流 Ioff_ref を減じることにより得られる電流 (つまり、発光参照電流 Ion_ref とバイアス参照電流 Ioff_ref との差分) に相当する電流である。この電流がスイッチ SW2 を流れる。

20

【0076】

2 つの電流源のうち一方の電流源は、スイッチング電流 Isw を生成するものであり、Vop - Vb をレーザ構造部 31B (発光抵抗 (Ract)) に印加したときにレーザ構造部 31B に流れる電流 (Iop - Ib) に相当する電流を生成する。2 つの電流源のうち他方の電流源は、補正電流 IA を生成するものである。補正電流 IA は、以下の数 15 で導出される。数 15 中の VA は、補正電圧加算回路 253 で得られた加算電圧 Vad から、比較回路 251 で得られた基礎電圧 Vop を減じることにより得られる補正電圧である。また、数 15 中の Vsw は、比較回路 251 で得られた基礎電圧 Vop から、比較回路 251 で得られた基礎電圧 Vb を減じることにより得られるスイッチング電圧である。

30

【数 15】

$$\begin{aligned} I_A &= (V_A / V_{sw}) \times I_{sw} \\ &= ((V_{ad} - V_{op}) / V_{sw}) \times I_{sw} \\ &= ((V_{ad} - V_{op}) / (V_{op} - V_b)) \times I_{sw} \end{aligned}$$

【0077】

40

[動作]

次に、レーザ駆動回路 20 の動作について説明する。レーザ駆動回路 20 の動作は、例えば、図 14 に示したように、4 つの処理 A, B, C, D ごとに分けられる。ここで、処理 A は、発光期間の開始タイミング t1 以前の期間における処理である。処理 B は、発光期間の開始タイミング t1 から t2 までの期間、すなわち、発光直後の期間における処理である。処理 C は、t2 から発光期間の終了タイミング t3 までの期間、すなわち、発光期間のうち、発光直後を除いた期間における処理である。処理 D は、発光期間の終了タイミング t3 から t4 までの期間、すなわち、消光直後の期間における処理である。

【0078】

(処理 A)

50

レーザ駆動回路 20 は、処理 A の期間において、スイッチ SW 1 , SW 2 , SW 3 , SW 5 をオフ状態にし、スイッチ SW 4 をオン状態にしている。そのため、コンパレータ CP 2 に動作電流が供給され、レーザ構造部 31 B の消光時の駆動電流 I_o (バイアス電流 I_{off}) に対応する電圧と、バイアス参照電流 I_{off_ref} に対応する電圧とがコンパレータ CP 2 の入力端に入力される。これにより、コンパレータ CP 2 から、比較結果に基づいた電圧 V_{co2} が出力され、電圧 V_{co2} に対応する基礎電圧 V_b が選択回路 254 および駆動回路 220 を介してレーザ構造部 31 B に入力される。そして、さらに、基礎電圧 V_b に対応する駆動電流 I_o (バイアス電流 I_{off}) がレーザ構造部 31 B に流れ、再び、レーザ構造部 31 B の消光時の駆動電流 I_o (バイアス電流 I_{off}) に対応する電圧と、バイアス参照電流 I_{off_ref} に対応する電圧とがコンパレータ CP 2 で比較される。このように、バイアス電流 I_{off} に対して帰還ループが作用し、バイアス電流 I_{off} は、バイアス参照電流 I_{off_ref} に漸近する。

10

【 0079 】

(処理 B)

レーザ駆動回路 20 は、処理 B の期間において、スイッチ SW 1 , SW 3 , SW 4 , SW 6 をオフ状態にし、スイッチ SW 2 , SW 5 をオン状態にしている。そのため、コンパレータ CP 2 への動作電流が停止し、コンパレータ CP 2 の比較動作が停止する。その一方で、コンパレータ CP 1 への動作電流も停止したままとなっており、コンパレータ CP 1 の比較動作も停止したままとなっている。これにより、トランジスタ Q 5 のベースには、容量素子 C 1 によって保持された保持電圧 $c o 1'$ が印加されるので、基礎電圧 V_{op} と補正電圧 V_{as} とを互いに加算することにより得られる加算電圧 V_{ad} が、選択回路 254 および駆動回路 220 を介してレーザ構造部 31 B に入力される。そして、さらに、加算電圧 V_{ad} に対応する駆動電流 I_o (発光電流 I_{on}) がレーザ構造部 31 B に流れ、レーザ構造部 31 B が急峻に発光を開始する。その後、レーザ構造部 31 B の発光時の駆動電流 I_o (発光電流 I_{on}) に対応する電圧と、発光参照電流 I_{on_ref} に対応する電圧とがコンパレータ CP 1 に入力される。しかし、処理 B の期間では、コンパレータ CP 1 での比較動作が依然として停止しているため、コンパレータ CP 1 の出力端の電圧は、保持電圧 $c o 1'$ のままである。

20

【 0080 】

(処理 C)

レーザ駆動回路 20 は、処理 C の期間において、スイッチ SW 1 , SW 4 , SW 6 をオフ状態にし、スイッチ SW 2 , SW 3 , SW 5 をオン状態にしている。そのため、コンパレータ CP 1 へ動作電流が供給され、コンパレータ CP 1 の比較動作が始動するので、コンパレータ CP 1 の出力端の電圧が、コンパレータ CP 1 での比較結果に対応した値の電圧 (電圧 V_{co1}) となる。これにより、電圧 V_{co1} に対応した電圧 (基礎電圧 V_{op}) が比較回路 251 から出力され、基礎電圧 V_{op} と補正電圧 V_{as} とが互いに加算されることにより得られる加算電圧 V_{ad} が選択回路 254 および駆動回路 220 を介してレーザ構造部 31 B に入力される。その結果、加算電圧 V_{ad} に対応する駆動電流 I_o (発光電流 I_{on}) がレーザ構造部 31 B に流れ、レーザ構造部 31 B での発光が維持される。

30

40

【 0081 】

その後、加算電圧 V_{ad} の大きさに応じた駆動電流 I_o がレーザ構造部 31 B に入力されているとき、その駆動電流 I_o またはそれに対応する物理量が検出回路 230 によって検出され、検出回路 230 での検出結果が比較回路 251 に入力される。検出回路 230 での検出結果には、補正電圧 V_{as} に対応する成分が含まれている。したがって、補正電圧 V_{as} に対応する成分が検出回路 230 での検出結果に含まれていない場合には、比較回路 251 は、補正電圧 V_{as} を減殺する電圧を出力することになる。

【 0082 】

しかし、本実施の形態では、補正電圧 V_{as} に対応する補正電圧 V_A が、加算電圧 V_{ad} 、基礎電圧 V_{op} 、基礎電圧 V_b および基礎電流 I_b を用いて導出され、導出された補

50

正電圧 V_A を用いて、補正電流 I_A が導出される。この補正電流 I_A と、スイッチング電流 I_{sw} とを互いに加算することにより得られる電流が、検出回路 240 に入力される。さらに、検出回路 240 に入力された電流と、バイアス参照電流 I_{off_ref} とを互いに加算することにより、発光参照電流 I_{on_ref} が生成される。そして、検出回路 240 によって発光参照電流 I_{on_ref} が検出され、検出回路 240 での検出結果が比較回路 251 に入力される。ここで、検出回路 240 での検出結果には、補正電圧 V_{as} に対応する成分が含まれている。そのため、検出回路 230 での検出結果と、検出回路 240 での検出結果とが互いに比較された結果に応じて生成される基礎電圧 V_{op} には、補正電圧 V_{as} を相殺させる成分が含まれていない。従って、帰還ループが、基礎電圧 V_{op} または基礎電圧 V_b に対して働く一方で、補正電圧 V_{as} に対しては働かないことがわかる。その結果、補正電圧 V_{as} に対応する成分を含む駆動電流 I_o (発光電流 I_{on}) がレーザ構造部 31B に流れ、レーザ構造部 31B での発光パルスの形状が矩形状に近づく。

【0083】

(処理 D)

レーザ駆動回路 20 は、処理 D の期間において、スイッチ SW_2 , SW_3 , SW_4 , SW_5 をオフ状態にし、スイッチ SW_1 , SW_6 をオン状態にしている。そのため、コンパレータ CP1 への動作電流が停止し、コンパレータ CP1 の比較動作が停止する。その一方で、コンパレータ CP2 への動作電流も停止しており、コンパレータ CP2 の比較動作も停止したままとなっている。これにより、トランジスタ Q6 のベースには、容量素子 C2 によって保持された保持電圧 c_{o2}' が印加されるので、基礎電圧 V_b が、選択回路 254 および駆動回路 220 を介してレーザ構造部 31B に入力される。そして、さらに、基礎電圧 V_b に対応する駆動電流 I_o (バイアス電流 I_{off}) がレーザ構造部 31B に流れ、レーザ構造部 31B が急峻に消光を開始する。その後、レーザ構造部 31B の消光時の駆動電流 I_o (バイアス電流 I_{off}) に対応する電圧と、バイアス参照電流 I_{off_ref} に対応する電圧とがコンパレータ CP2 に入力される。しかし、処理 D の期間では、コンパレータ CP2 での比較動作が依然として停止しているので、コンパレータ CP2 の出力端の電圧は、保持電圧 c_{o2}' のままである。

【0084】

[効果]

次に、レーザ駆動回路 20 の効果について説明する。

【0085】

面発光レーザでは、端面発光レーザと比較して、発光抵抗が一桁程度大きく、100 近くあり、しかも、多チャンネル化によって寄生容量も大きくなる。さらに、面発光レーザの発光抵抗は、発光に伴う温度変化により変動し、そのために発光特性が変動する。そこで、面発光レーザでは、多くの場合、発光抵抗の変動に影響を受ける電圧駆動方式ではなく、電流駆動方式を用いて発光特性の安定化が図られていた。しかし、面発光レーザは、端面発光レーザではあまり影響を受けなかった立ち上がり特性 (TR 特性) や立下り特性 (TF 特性) が、発光抵抗と寄生容量により定まる時定数に依存する。そのため、電流駆動方式では、面発光レーザを駆動する駆動信号の波形がなまってしまう。

【0086】

そのような問題に対して、従来から種々の駆動方法が提案されてきているが、それらの制御は複雑過ぎて、実効性に欠けるという問題があった。そこで、電圧駆動方式において、駆動電流の TR 特性および TF 特性を急峻にするとともに、発光抵抗の変動に拘わらず駆動電流を一定に保つことが考えられる。しかし、駆動電流を一定に保つために駆動電流に対して補正電流を加えると、帰還ループが補正電流を小さくしようとするので、駆動電流に対して正確な補正を行うことが難しい。

【0087】

一方、本実施の形態のレーザ駆動回路 20 では、駆動電流 I_o が、基礎電圧 V_{op} と補正電圧 V_{as} とを互いに加算することにより生成された制御電圧 V_c (加算電圧 V_{ad})

10

20

30

40

50

によって規定される。さらに、その制御電圧 V_c (加算電圧 V_{ad}) を用いて生成された参照電流 (発光参照電流 I_{on_ref} とバイアス参照電流 I_{off_ref} との差分に相当する電流) と、駆動電流 I_o とが互いに比較された結果に応じて基礎電圧 V_{op} が生成される。そのため、帰還ループは、基礎電圧 V_{op} に対して働く一方で、補正電圧 V_{as} に対しては働かないので、制御電圧 V_c の波形を、補正電圧 V_{as} によって、レーザ構造部 31B の光出力のパルス波形が矩形に近づくように補正することができる。その結果、電圧駆動方式において、駆動電流に対して正確な補正を行うことができる。

【0088】

< 2. 変形例 >

上記実施の形態では、検出回路 240 に、バイアス参照電流 I_{off_ref} を生成する電流源が設けられていたが、省略されていてもよい。このとき、その電流源の設けられていた位置にスイッチ SW_7 が設けられ、そのスイッチ SW_7 がデータパルス DP によって制御されていてもよい。このようにした場合でも、上記実施の形態と同様、電圧駆動方式において、駆動電流に対して正確な補正を行うことができる。

【0089】

なお、バイアス参照電流 I_{off_ref} を生成する電流源が省略された関係で、検出回路 240 での検出結果には、バイアス参照電流 I_{off_ref} の成分が含まれていない。そのため、本変形例では、バイアス参照電流 I_{off_ref} 、基礎電流 I_b および基礎電圧 V_b が無視できるほど小さな値、またはゼロとなっているものとして、上記実施の形態の説明を読み替える必要がある。

【0090】

以上、実施の形態および変形例を挙げて本技術を説明したが、本技術はこれらに限定されず、種々の変形が可能である。

【0091】

また、例えば、本技術は以下のような構成を取ることができる。

(1)

制御電圧の大きさに応じた駆動電流を発光素子に供給する駆動回路と、

前記駆動電流またはそれに対応する物理量を検出する第1検出回路と、

前記発光素子の発光時の駆動電流の基準となる第1参照電流またはそれに対応する物理量と、前記発光素子の消光時の駆動電流の基準となる第2参照電流またはそれに対応する物理量とを検出する第2検出回路と、

前記発光素子の発光時に前記第1検出部で検出された検出結果と、前記発光素子の発光時に前記第2検出部で検出された検出結果とを互いに比較した結果に応じて得られた第1電圧と、所定の演算により導出した補正電圧とを互に加算することにより得られる加算電圧を、前記発光素子の発光時の制御電圧として生成し、さらに、前記発光素子の消光時に前記第1検出部で検出された検出結果と、前記発光素子の消光時に前記第2検出部で検出された検出結果とを互いに比較した結果に応じて得られた第2電圧を、前記発光素子の消光時の制御電圧として生成する第1生成回路と、

前記発光素子の発光時の制御電圧と、前記第1電圧と、前記第2電圧と、前記第2参照電流とを用いて、前記第1参照電流と前記第2参照電流との差分に相当する第3参照電流を生成する第2生成回路と

を備え、

前記第2検出回路は、前記第2参照電流と前記第3参照電流とを互に加算することにより前記第1参照電流を生成する第1加算回路を有する駆動装置。

(2)

前記第2生成回路は、

前記第1電圧と前記第2電圧との差分に相当する電圧が前記発光素子に印加されるときにの電流に対応する大きさの第1電流を生成する第1電流源と、

前記第3参照電流と前記第1電流との差分に相当する第2電流を生成する第2電流源と

- 、
前記第 1 電流と前記第 2 電流とを互いに加算する第 2 加算回路と
を有する
(1) に記載の駆動装置。
- (3)
前記第 1 生成回路は、前記第 1 電圧、前記第 2 電圧および前記第 1 電流の値を用いて前
記補正電圧を生成する
(1) または (2) に記載の駆動装置。
- (4)
前記第 1 生成回路は、前記第 1 電圧、前記第 2 電圧および前記第 1 電流の値を用いて、
前記発光素子の発光抵抗を導出し、前記発光抵抗を、任意抵抗を用いて補正することによ
り得られた補正抵抗を用いて、前記補正電圧を生成する
(1) ないし (3) のいずれか 1 つに記載の駆動装置。
- (5)
前記第 1 生成回路は、前記補正抵抗と、RC 時定数および温度情報に従って変動する電
流とを互いに掛け合わせるにより、前記補正電圧を生成する
(4) に記載の駆動装置。
- (6)
発光素子と、
制御電圧の大きさに応じた駆動電流を発光素子に供給する駆動回路と、
前記駆動電流またはそれに対応する物理量を検出する第 1 検出回路と、
前記発光素子の発光時の駆動電流の基準となる第 1 参照電流またはそれに対応する物理
量と、前記発光素子の消光時の駆動電流の基準となる第 2 参照電流またはそれに対応する
物理量とを検出する第 2 検出回路と、
前記発光素子の発光時に前記第 1 検出部で検出された検出結果と、前記発光素子の発光
時に前記第 2 検出部で検出された検出結果とを互いに比較した結果に応じて得られた第 1
電圧と、所定の演算により導出した補正電圧とを互いに加算することにより得られる加算
電圧を、前記発光素子の発光時の制御電圧として生成し、さらに、前記発光素子の消光時
に前記第 1 検出部で検出された検出結果と、前記発光素子の消光時に前記第 2 検出部で検
出された検出結果とを互いに比較した結果に応じて得られた第 2 電圧を、前記発光素子の
消光時の制御電圧として生成する第 1 生成回路と、
前記発光素子の発光時の制御電圧と、前記第 1 電圧と、前記第 2 電圧と、前記第 2 参照
電流とを用いて、前記第 1 参照電流と前記第 2 参照電流との差分に相当する第 3 参照電流
を生成する第 2 生成回路と
を備え、
前記第 2 検出回路は、前記第 2 参照電流と前記第 3 参照電流とを互いに加算すること
により前記第 1 参照電流を生成する第 1 加算回路を有する
発光装置。
- (7)
制御電圧の大きさに応じた駆動電流を発光素子に供給する駆動回路と、
前記駆動電流またはそれに対応する物理量を検出する第 1 検出回路と、
前記駆動電流の基準となる参照電流またはそれに対応する物理量を検出する第 2 検出回
路と、
前記第 1 検出部で検出された検出結果と、前記第 2 検出部で検出された検出結果とを互
いに比較した結果に応じて得られた第 1 電圧と、所定の演算により導出した補正電圧とを
互いに加算することにより得られる電圧を、前記制御電圧として生成する第 1 生成回路と
、
前記制御電圧と、前記第 1 電圧とを用いて、前記参照電流を生成する第 2 生成回路と
を備えた
駆動装置。

10

20

30

40

50

(8)

前記第 2 生成回路は、

前記第 1 電圧が前記発光素子に印加されるときの電流に対応する大きさの第 1 電流を生成する第 1 電流源と、

前記参照電流と前記第 1 電流との差分に相当する第 2 電流を生成する第 2 電流源と、

前記第 1 電流と前記第 2 電流とを互いに加算する加算回路と

を有する

(7) に記載の駆動装置。

(9)

前記第 1 生成回路は、前記第 1 電圧および前記第 1 電流の値を用いて前記補正電圧を生成する

10

(7) または (8) に記載の駆動装置。

(1 0)

前記第 1 生成回路は、前記第 1 電圧および前記第 1 電流の値を用いて、前記発光素子の発光抵抗を導出し、前記発光抵抗を、任意抵抗を用いて補正することにより得られた補正抵抗を用いて、前記補正電圧を生成する

(7) ないし (9) のいずれか 1 つに記載の駆動装置。

(1 1)

前記第 1 生成回路は、前記補正抵抗と、RC 時定数および温度情報に従って変動する電流とを互いに掛け合わせるにより、前記補正電圧を生成する

20

(1 0) に記載の駆動装置。

(1 2)

発光素子と、

制御電圧の大きさに応じた駆動電流を発光素子に供給する駆動回路と、

前記駆動電流またはそれに対応する物理量を検出する第 1 検出回路と、

前記駆動電流の基準となる参照電流またはそれに対応する物理量を検出する第 2 検出回路と、

前記第 1 検出部で検出された検出結果と、前記第 2 検出部で検出された検出結果とを互いに比較した結果に応じて得られた第 1 電圧と、所定の演算により導出した補正電圧とを互いに加算することにより得られる電圧を、前記制御電圧として生成する第 1 生成回路と

30

、

前記制御電圧と、前記第 1 電圧とを用いて、前記参照電流を生成する第 2 生成回路とを備えた

発光装置。


【符号の説明】

【 0 0 9 2 】


1 ... 発光装置、1 0 ... システム制御回路、2 0 ... レーザ駆動回路、3 0 ... 光学系、3 1 ... 半導体レーザ装置、3 1 A ... 基板、3 1 B ... レーザ構造部、3 1 C ... パッド電極、3 1 D ... 引出配線、3 2 ... 温度検出部、3 3 ... コリメートレンズ、3 4 ... 対物レンズ、4 0 ... 下部 DBR 層、4 1 ... 下部スペーサ層、4 2 ... 活性層、4 3 ... 上部スペーサ層、4 4 ... 上部 DBR 層、4 5 ... コンタクト層、4 6 ... 電流狭窄層、4 6 A ... 電流注入領域、4 6 B ... 電流狭窄領域、4 7 ... 上部電極、4 8 ... 下部電極、4 9 ... 絶縁層、5 0 ... 位相調整層、5 1 ... 高反射率領域、5 2 ... 低反射率領域、5 3 ... 低反射率層、5 4 ... 金属層、2 1 0 ... 発光制御回路、2 1 1 ... データパルス発生回路、2 1 2 ... インバータ回路、2 1 3 ... 前縁抜きパルス発生回路、2 1 4 ... 後縁抜きパルス発生回路、2 2 0 ... 駆動回路、2 3 0 , 2 4 0 ... 検出回路、2 5 0 ... 制御電圧生成回路、2 5 1 ... 比較回路、2 5 2 ... 補正電圧演算回路、2 5 3 ... 補正電圧加算回路、2 5 4 ... 選択回路、2 5 5 ... 参照電圧演算回路。

40


【図 1】




【図 2】




【図 5】




【図 6】




【図 3】




【図 4】




【図 7】




【圖 8】




【 図 9 】




【 図 1 0 】




【 図 1 1 】




【 図 1 2 】




【 図 1 3 】




【 圖 1 4 】




【 図 1 5 】



【 図 1 6 】



【 図 1 7 】



フロントページの続き

(56)参考文献 特開 2 0 1 0 - 2 5 1 4 2 9 (J P , A)
特開 2 0 1 1 - 7 1 3 3 0 (J P , A)
特開 2 0 0 3 - 3 4 7 6 6 2 (J P , A)
特開 2 0 0 6 - 4 8 8 8 5 (J P , A)

(58)調査した分野(Int.Cl. , D B 名)
H01S5/00-5/50
H01L33/00-33/64