



(19)中華民國智慧財產局

(12)發明說明書公告本 (11)證書號數：TW I406322B1

(45)公告日：中華民國 102 (2013) 年 08 月 21 日

(21)申請案號：098105497

(22)申請日：中華民國 98 (2009) 年 02 月 20 日

(51)Int. Cl. : H01L21/027 (2006.01)

H01L21/311 (2006.01)

H01L21/67 (2006.01)

(30)優先權：2008/02/20 美國

12/034,000

(71)申請人：應用材料股份有限公司 (美國) APPLIED MATERIALS, INC. (US)

美國

(72)發明人：奈馬尼史林尼法斯 D NEMANI, SRINIVAS D. (IN) ; 文克塔拉曼向卡
VENKATRAMAN, SHANKAR (IN) ; 葉怡利 Y YIEH, ELLIE Y. (US)

(74)代理人：蔡坤財；李世章

(56)參考文獻：

TW 200737290A

US 6511793B1

US 2007/0212648A1

審查人員：趙慶玲

申請專利範圍項數：15 項 圖式數：6 共 0 頁

(54)名稱

無需光阻或乾蝕刻之形成圖案化硬遮罩膜 (R F P) 的處理順序


PROCESS SEQUENCE FOR FORMATION OF PATTERNED HARD MASK FILM (RFP) WITHOUT
NEED FOR PHOTORESIST OR DRY ETCH

(57)摘要

依據本發明一實施方式而揭示以紫外光來圖案化硬遮罩層的方法與系統。本發明實施方式可減輕當沉積與蝕刻光阻以產生硬遮罩時的各種製程問題。先在沉積腔室內的基板上沉積諸如氧化矽的硬遮罩層。在某些情況下，可於沉積後對此硬遮罩層實施烘烤或退火。之後，將此硬遮罩層的多個部分暴露在紫外光下。藉由紫外光可產生由此硬遮罩層的多個曝光與未曝光部分組成的圖案。曝光後，可實施蝕刻處理(如，濕蝕刻)來移除此硬遮罩層上的未曝光部分。蝕刻後，可對此硬遮罩層實施退火、烘烤或電漿處理。

Method and systems for patterning a hardmask film using ultraviolet light is disclosed according to one embodiment of the invention. Embodiments of the present invention alleviate the processing problem of depositing and etching photoresist in order to produce a hardmask pattern. A hardmask layer, such as, silicon oxide, is first deposited on a substrate within a deposition chamber. In some cases, the hardmask layer is baked or annealed following deposition. After which, portions of the hardmask layer are exposed with ultraviolet light. The ultraviolet light produces a pattern of exposed and unexposed portions of hardmask material. Following the exposure, an etching process, such as a wet etch, may occur that removes the unexposed portions of the hardmask. Following the etch, the hardmask may be annealed, baked or subjected to a plasma treatment.

- 110 . . . 基板
- 115 . . . 硬遮罩層
- 130 . . . UV 光
- 201、202、203、
204 . . . 步驟



第2圖

發明專利說明書

(本說明書格式、順序，請勿任意更動，※記號部分請勿填寫；惟已有申請案號者請填寫)

※申請案號：98105497

※申請日期：2009/2/20

※IPC 分類：

H01L 21/027 (2006.01)

H01L 21/311 (2006.01)

一、發明名稱：(中文/英文)

H01L 21/60 (2006.01)

無需光阻或乾蝕刻之形成圖案化硬遮罩膜(RFP)的處理順序

PROCESS SEQUENCE FOR FORMATION OF PATTERNED HARD
MASK FILM (RFP) WITHOUT NEED FOR PHOTORESIST OR DRY
ETCH

二、中文發明摘要：

依據本發明一實施方式而揭示以紫外光來圖案化硬遮罩層的方法與系統。本發明實施方式可減輕當沉積與蝕刻光阻以產生硬遮罩時的各種製程問題。先在沉積腔室內的基板上沉積諸如氧化矽的硬遮罩層。在某些情況下，可於沉積後對此硬遮罩層實施烘烤或退火。之後，將此硬遮罩層的多個部分暴露在紫外光下。藉由紫外光可產生由此硬遮罩層的多個曝光與未曝光部分組成的圖案。曝光後，可實施蝕刻處理(如，濕蝕刻)來移除此硬遮罩層上的未曝光部分。蝕刻後，可對此硬遮罩層實施退火、烘烤或電漿處理。

三、英文發明摘要：

Method and systems for patterning a hardmask film using ultraviolet light is disclosed according to one embodiment of the invention. Embodiments of the present invention alleviate the processing problem of depositing and etching photoresist in order to produce a hardmask pattern.

A hardmask layer, such as, silicon oxide, is first deposited on a substrate within a deposition chamber. In some cases, the hardmask layer is baked or annealed following deposition. After which, portions of the hardmask layer are exposed with ultraviolet light. The ultraviolet light produces a pattern of exposed and unexposed portions of hardmask material. Following the exposure, an etching process, such as a wet etch, may occur that removes the unexposed portions of the hardmask. Following the etch, the hardmask may be annealed, baked or subjected to a plasma treatment.

四、指定代表圖：

(一)本案指定代表圖為：第(2)圖。

(二)本代表圖之元件符號簡單說明：

110 基板

115 硬遮罩層

130 UV光

201、202、203、204 步驟

五、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

六、發明說明：

【發明所屬之技術領域】

本發明實施方式大致係關於光微影蝕刻，且不限於無光阻式圖案化(resist free patterning, RFP)光微影蝕刻。

【先前技術】

一般來說，光微影蝕刻是微製造過程中用來專一地移除一部分薄膜所會使用到的處理。典型情況是利用光線將光罩上的圖形轉移到基板上之光敏性化學光阻上。利用一系列的化學處理將曝光圖案刻進光阻下的材料中。在複雜的積體電路中，晶圓甚至需要經歷高達 50 次的光微影蝕刻循環。

傳統的光微影蝕刻處理可包含以下步驟：預備、施加光阻、曝光、顯影、蝕刻及移除。利用將晶圓加熱至足以驅散任何殘存在晶圓表面上之水氣的溫度，來預備好該晶圓。曾經儲存過的晶圓表面必須先經過化學清潔，移除表面上的任何污染物。施加液態或氣態的促黏劑(如，六甲基二矽氮烷(hexamethyl disilazane, HMDS))，以幫助光阻黏附到晶圓上。

接著以各種沉積技術，例如，旋塗、化學氣相沉積、原子層沉積、物理氣相沉積及其之變化等，來將

光阻覆蓋在晶圓表面。接著，對鍍覆有光阻的晶圓進行軟烘烤或預烘烤，以驅散過量的溶劑。預烘烤之後，將光阻暴露在強烈的光線下。曝光後，正型光阻在在化性上會變得較不活潑，相反的，負型光阻則會變得較活潑。此種化學變化使得某些光阻可被顯影溶液移除。在顯影前，通常會執行一次曝光後烘烤，以減少因入射光的缺陷式干擾或破壞式干擾所產生的駐波效應。

接著，對晶圓實施硬烘烤。在某些情況下，此硬烘烤是在 120°C 到 180°C 下實施約 20 至 30 分鐘。此硬烘烤可使剩下的光阻硬化，變成更有耐性的保護膜以供將來離子佈植、濕蝕刻或電漿蝕刻用。在硬烘烤之後，以一種能夠移除基板上未受保護膜保護之最上層區域的液態(「濕式」)或電漿化學試劑，來蝕刻晶圓。

蝕刻後，從基板上移除光阻。可使用液態光阻剝除劑改變光阻化性，使其不再黏附在基板上。或者，利用灰化(以含氧電漿將光阻氧化)來移除光阻。尚有其他技術和/或改良方式可用在光微影蝕刻系統中。

這些傳統的光微影蝕刻處理都相當耗時且繁複，本發明實施方式則是專注在降低光微影蝕刻系統之處理繁複度與時間需求。

【發明內容】

依據本發明一實施方式揭示一種使用紫外光來圖案化硬遮罩膜的方法與系統。本發明實施方式可減輕為了製造硬遮罩圖案而沉積及蝕刻光阻時所會產生的問題。先在沉積腔室中，將硬遮罩層(如，二氧化矽)沉積在基板上。在某些情況下，沉積後，對此硬遮罩層實施烘烤及退火硬化。之後，以紫外光(如，小於 348 nm 的光線)將部分硬遮罩層曝光。紫外光會使硬遮罩材料上出現曝光圖案以及未曝光部分。曝光後，可執行蝕刻處理(如，包括 HF、 NH_4OH 、 SCl 、RCA 之濕蝕刻)，將硬遮罩上未曝光部分移除。蝕刻後，對硬遮罩施以退火、烘烤或電漿處理。

退火處理包括蒸氣退火、熱退火、電感耦合電漿退火、電容耦合電漿退火、紫外光退火、電子束退火(e-束退火)、酸氣相催化劑退火、鹼氣相催化劑退火、及微波退火。此退火可於惰性氣體環境下實施，例如在 N_2 、Ar、 O_2 、 H_2O 、 NH_3 、 N_2/H_2 和 N_2O 等氣體環境下實施。此外，電漿處理可包括電容耦合電漿及電感耦合電漿處理。此電漿處理可在 N_2 、Ar、 O_2 、 H_2O 、 NH_3 、 N_2/H_2 和 N_2O 等氣體環境下實施。

基板可包括矽基板、III-V 族複合基板、矽/鍺基板、磊晶基板(epi-substrate)、絕緣層上覆矽基板、顯示器基板、液晶顯示器基板、電漿顯示器基板、電致發光燈基板、發光二極體基板。此外，可使用一種處

理(如，旋塗、化學氣相沉積、原子層沉積及物理氣相沉積)而在沉積腔室內進行一或多製程和/或步驟。

透過以下提供的詳細說明，將可更了解本揭示內容的其它應用。需知本揭露書中的實施細節與特定實施方式，僅是為了闡述本發明，本發明範疇並不限於這些實施例中。

【實施方式】

以下說明只提供較佳例示性實施方式，本發明範疇、應用及揭示內容的組合並不限於這些實例。下隨之說明係使此領域中具備一般技藝人士能依照說明來實施本揭示中較佳實例，但需知在不悖離所請範圍原則下，仍可對該些較佳實例進行各種改良、變化或修飾。

本發明實施方式包括在不需要沉積光阻與蝕刻的情況下，提供圖案化硬遮罩層的製程、方法及裝置。本發明實施方式中會沉積硬遮罩層(如，包含有二氧化矽的硬遮罩層)到基板上。在某些實施方式中，這些硬遮罩層在曝光前會需要先經過退火或烘烤處理。可將部分硬遮罩層暴露在紫外光下，以便在硬遮罩層上產生曝光圖案。曝光後，以濕蝕刻移除硬遮罩層上未曝光部分，並留下已曝光部分。此濕蝕刻可包括，例如，

HF 溶液。濕蝕刻之後，在某些實施方式中，對這些硬遮罩層施以電漿處理或退火處理，以進一步改善這些硬遮罩層的性質，以供將來使用。此種實施方式的各種改良或變化，也包含在本發明範疇內。

這種硬遮罩圖案可應用在製造半導體、微電子機械系統以及其它元件上。

第 1 圖示出典型硬遮罩蝕刻處理的各個步驟。在步驟 100 中提供基板 110。在基板 110 上沉積硬遮罩層 115，結果示於步驟 101 中，接著在硬遮罩層 115 上沉積光阻 120，結果示於步驟 102 中。現在請參考 103，以 UV 光 130 將光阻 120 曝光成特定圖案。此 UV 光 130 可來自一步進儀或其他光微影系統。接著可使用 PR 顯影步驟將暴露在 UV 光 130 下的光阻 120 部分移除，結果示於步驟 104 中。接著，對硬遮罩進行乾蝕刻或濕蝕刻，結果示於步驟 105 中。光阻蝕刻後，以灰化製程將光阻移除，結果示於步驟 106 中，接著進行濕蝕刻處理步驟 107。如附圖及文字說明所顯示，典型的硬遮罩蝕刻製程需要使用繁複的處理步驟，最主要的是必須用到需進行沉積與蝕刻步驟的光阻。雖然上述蝕刻硬遮罩的製程尚有多種變化，但一般硬遮罩蝕刻必定會包含光阻的沉積與蝕刻步驟。

相反的，本發明實施方式包括不需使用到沉積與蝕刻光阻的硬遮罩。第 2 圖示出依據本發明一不需使

用光阻的硬遮罩蝕刻處理的實施方式。與第 1 圖 100 中類似，於步驟 201 中提供基板 110。此基板 110 可以是一種矽基板、III-V 族複合基板、矽/鍺基板、磊晶基板、絕緣層上覆矽基板、顯示器基板(如，液晶顯示器(LCD)基板、電漿顯示器基板、電致發光(EL)燈基板、或發光二極體(LED)基板)。在某些實施方式中，基板 110 可包括至少一結構，例如，溝渠結構、阱、接合面、二極體、電晶體、金屬氧化物半導體場效電晶體(MOSFET)、層間介電性(IDL)結構、金屬間介電性(IMD)結構、電路、其它半導體結構或其之各種組合。基板 110 可以是半導體晶圓(如，200mm、300mm、400mm 等的矽晶圓)。在某些實施方式中，基板 110 可具有至少一溝渠。在某些實施方式中，基板 110 可以是半導體晶圓(如，200mm、300mm、400mm 等的矽晶圓)，且可包括在先前步驟中形成的結構、元件組件等。舉例來說，基板可包括具有較高之高寬比的溝渠，例如，高寬比在 5:1 或以上，6:1 或以上，7:1 或以上，8:1 或以上，9:1 或以上，10:1 或以上，11:1 或以上，12:1 或以上等等。

步驟 202 中示出沉積在基板 110 表面上的硬遮罩層 115，此硬遮罩層 115 可以是一層氧化矽層，而且可使用以下任何一種沉積技術來沉積此硬遮罩層 115，包括：旋塗、化學氣相沉積、原子層沉積、和/

或物理氣相沉積。

依據本發明，此硬遮罩層可包括氧化矽。舉例來說，用來沉積此硬遮罩層的化學品包括可調整的 SiOC(其內含在烘烤條件下可調整的碳、包括有烘烤條件和/或前驅物化學品之 SiO₂和/或具有包括 NH₃ 為氮源之前驅物化學品的 SiON)。可使用各種其它沉積技術來沉積此硬遮罩層。本揭示內容中例舉了一些技術。

沉積後，可使此硬遮罩層 115 接受一次非必要的退火處理。此退火處理可透過提高 E 來強化膜層。退火也可改善此硬遮罩層的光學性質，例如改變此硬遮罩層的 n 及 k 值。此退火可包括單一步驟或多步驟退火。此退火也可以是濕式或乾式退火。

依據本發明一種實施方式，可使用單一步驟的退火處理。依據一種實施方式，此退火可在約 30°C 至 750°C 的溫度及包含有 N₂、Ar 和/或其他惰性氣體的環境下實施。此外，此烘烤條件可包括 O₂、H₂O、NH₃ 和/或 N₂O。在本發明的另一實施方式中，可透過在實質乾燥(即，乾燥的氮氣、氬氣、氦氣等)的環境下，將沉積膜層加熱到約 300°C 至約 1000°C(如，約 600°C 至約 900°C)的溫度下來進行退火。此退火處理可移除沉積膜層中的水氣並將 Si-OH 基轉變成氧化矽。此經過退火處理的氧化矽層的膜層性質較佳(即，WERR 值在約 6 至約 3，或更小的範圍)，且介電性質佳(即，k 值

接近或等於純矽)。在某些實施方式中，此退火步驟可在氮氣下於約 900°C 的溫度下實施約 1 小時。

在某些實施方式中，可使用多步驟的退火處理，包括一種兩步驟的退火，例如，先對硬遮罩層 115 施以濕式退火，例如在蒸氣下加熱膜層至約 650°C 的溫度；接著，再對硬遮罩層 115 施以乾式退火，例如在幾近無水氣的環境下(如，乾燥的氮氣下)，加熱膜層至約 900°C 的高溫。

除了乾式及濕式熱退火外，也可使用其他的退火技術來使硬遮罩層 115 退火。這些技術包括蒸氣退火、熱退火、電感式耦接電漿(inductively coupled plasma, ICP)退火、紫外光退火、電子束退火、酸氣相催化劑退火、鹼氣相催化劑退火、及/或微波退火等等。

如步驟 203 所示，可將硬遮罩層 115 暴露在紫外光 130 下。圖中示出一模式之 UV 光 130 入射至硬遮罩層 115 表面。此 UV 光 130，舉例來說，可包括約 436nm、365nm、248nm、193nm 或 157nm 波長的光線。此 UV 光 130 的曝光步驟可於一步進儀(stepper)或其他光微影裝置中進行。步進儀可讓 UV 光 130 通過一遮罩或光罩，使得可在硬遮罩層 115 表面上產生 UV 光 130 的圖案。可使用各種影像圖案化技術、裝置和/或處理，以 UV 光 130 在硬遮罩上創造出圖案。

待硬遮罩層 115 被暴露在 UV 光圖案之後，可施以

濕蝕刻來移除硬遮罩膜上未被曝光的部分，結果示於 204 中。濕蝕刻包括使用內含 HF 的蝕刻劑。蝕刻劑中還可包括額外的成分，例如，HF、 NH_4OH 、SCL 和或 RCA。濕蝕刻中可使用能改善硬遮罩膜上曝光部分與未曝光部分間之蝕刻選擇性的成分物質和/或濃度。

濕蝕刻後，可實施電漿處理和/或退火來調整硬遮罩層的性質，以供將來應用。退火可以是濕式退火、乾式退火、蒸氣退火、紫外光退火、電子束退火、酸氣相催化劑退火、鹼氣相催化劑退火、及微波退火，單步驟或多步驟退火等等。此退火可包含有 N_2 、Ar 和/或其他惰性氣體的環境下或是含有 O_2 、 H_2O 、 NH_3 、 N_2/H_2 和 N_2O 之類的反應性環境下實施。電漿處理可包括在 O_2 、 N_2 、Ar、 H_2O 、 N_2O 和/或惰性氣體的環境下，實施電容耦合電漿處理和/或電感耦合電漿處理。

第 3 圖的流程圖示出依據本發明一實施方式之 UV 硬遮罩圖案化處理的各個步驟。在區塊 305 中，將硬遮罩膜沉積在基板上。此硬遮罩膜可包括，例如，氧化矽。此沉積方式可包括，例如，旋塗、化學氣相沉積、原子層沉積、和物理氣相沉積。沉積後，在某些情況下，可如區塊 310 所示，對此硬遮罩膜進行烘烤或退火。可採用任一種退火技術，在區塊 315 中，將硬遮罩膜暴露在 UV 光圖案中。曝光時間長短視硬遮罩膜化學性質、退火期間(如果有的話)、氣體環境和/

或硬遮罩條件。待 UV 曝光後，可在區塊 320 中，使用濕蝕刻將硬遮罩膜移除。蝕刻後，可在區塊 325 中，實施一非必要的電漿處理和/或退火，來調整硬遮罩膜的性質。

第 4 圖的流程圖示出在基板上形成氧化物層之例示方法 400 的各個步驟。方法 400 包括在沉積腔室中提供基板 110。此基板 110 可以是一種矽基板、III-V 族複合基板、矽/鍺基板、磊晶基板、絕緣層上覆矽基板、顯示器基板(如，液晶顯示器(LCD)基板、電漿顯示器基板、電致發光(EL)燈基板、或發光二極體(LED)基板)。在某些實施方式中，基板 110 可包括至少一結構，例如，溝渠結構、阱、接合面、二極體、電晶體、金屬氧化物半導體場效電晶體(MOSFET)、層間介電性(IDL)結構、金屬間介電性(IMD)結構、電路、其它半導體結構或其之各種組合。基板 110 可以是半導體晶圓(如，200mm、300mm、400mm 等的矽晶圓)。在某些實施方式中，基板 110 可以具有至少一溝渠。在某些實施方式中，基板 110 可以是半導體晶圓(如，200mm、300mm、400mm 等的矽晶圓)，且可包括在先前步驟中形成的結構、元件組件等。舉例來說，基板可包括具有較高之高寬比的溝渠，例如，高寬比在 5：1 或以上，6：1 或以上，7：1 或以上，8：1 或以上，9：1 或以上，10：1 或以上，11：1 或以上，12：1

或以上等等。

在某些實施方式中，方法 400 可包括在步驟 404 中，於沉積腔室外的位置處遠端產生原子氧前驅物。此原子氧前驅物可經由使內含氧的前驅物解離而形成，這些前驅物如，氧分子(O_2)、臭氧(O_3)和氮-氧化合物(如， NO 、 NO_2 、 N_2O 等)、氮-氧化物(如， H_2O 、 H_2O_2 等)、碳-氧化物(如， CO 、 CO_2 等)、以及其他含氧的前驅物及這些前驅物的組合。

在某些實施方式中，此原子氧前驅物可經由使內含臭氧的前驅物解離而形成。這些內含臭氧的前驅物可以是由氧氣與臭氧所組成的混合物。舉例來說，可將氧氣提供至臭氧產生器中。在臭氧產生器中，至少一部分的氧氣可被臭氧化而形成臭氧。在某些實施方式中，此氧氣的流速在約 3 slm (標準公升/分鐘)至約 20 slm 間。待臭氧化後，氧氣中的臭氧重量%在約 6% 至約 20% 間。


在某些實施方式中，將內含氧的前驅物解離產生原子氧的步驟可透過熱解離、UV 光解離、和/或電漿解離等方式來完成。電漿解離涉及在遠端電漿產生腔室內撞擊氮、氬等氣體來產生電漿，然後將氧前驅物引到電漿中，來產生原子氧前驅物。

在步驟 406 中，將原子氧前驅物引到沉積腔室內，使其首次與矽前驅物(其係於步驟 408 中被引入至沉


積腔室內)混合。在步驟 410 中，此原子氧前驅物可與矽前驅物(及反應腔室中可能存在的其他沉積前驅物)在約 -10°C 至約 200°C 的溫度與約 10 torr 至約 760 torr 之總腔室壓力下反應，形成氧化矽硬遮罩膜 115(如第 2 圖所示)。氧化矽膜 115 可降低溝渠與溝渠間的深寬比值。

矽前驅物之 C: Si 原子比約為 8 或更小(如，C: Si 原子比約為 7、6、5、4、3、2、1 或更小)。此代表對矽前驅物之每一個矽原子來說，碳原子可少於 8 個。


在某些實施方式中，此矽前驅物可以是矽氧烷化合物，例如，三乙氧矽氧烷(TRIES)、四甲氧矽氧烷(TMOS)、三甲氧矽氧烷(TRIMOS)、六甲氧二矽氧烷(HMODS)、八甲氧三矽氧烷(OMOTS)、和/或八甲氧十矽氧烷(OMODDS)等其他矽氧烷化合物：




Triethoxysiloxane
(TRIES)




Tetramethoxysiloxane
(TMOS)




Trimethoxysiloxane
(TRIMOS)




Hexamethoxydisiloxane
(HMODS)




Octamethoxytrisiloxane
(OMOTS)




在其他實施方式中，此矽前驅物可以是包括一或多個氮基的矽氮氧烷化合物(silazoxane)。這些矽氮氧烷化合物包括六甲氧二矽氮氧烷(hexamethoxydisilazoxane, HMDS-H)、甲基六甲氧二矽氮氧烷(methyl hexamethoxydisilazoxane, HMDS-CH₃)、氯六甲氧二矽氮氧烷(chlorohexamethoxydisilazoxane, HMDS-Cl)、六乙氧二矽氮氧烷(hexaethoxydisilazoxane, HEDS-H)、九甲氧三矽氮氧烷(nonamethoxytrisilazoxane, NMTS)、和八甲氧環矽氮氧烷(octamethoxycyclicsilazoxane, OMCS)等其他矽氧烷化合物：




Hexamethoxydisilazoxane
(HMDS-H)




Methyl hexamethoxydisilazoxane
(HMDS-CH₃)




Chlorohexamethoxydisilazoxane
(HMDS-Cl)



Hexaethoxydisilazoxane
(HEDS-H)








Nonamethoxytrisilazoxane
(NMTS)



Octamethoxycyclicsilazoxane
(OMCS)

在另外其他實施方式中，此矽前驅物可以是一種包括有一或多個鹵素基(如，氟、氯、溴或碘)之鹵化的矽氧烷化合物。舉例來說，此鹵化的矽氧烷化合物可以是氯化的矽氧烷化合物，例如，四氯矽烷(tetraclorosilane, TECS)、二氯二乙氧矽氧烷(dichlorodiethoxysiloxane, DCDES)、氯化三乙氧矽氧烷(chlorotriethoxysiloxane, CTES)、六氯二矽氧烷(hexachlorodisiloxane, HCDS)，和或八氯三矽氧烷(octachlorotrisiloxane, OCDS)等其他氯化的矽氧烷化

合物。










此矽前驅物中氧：矽比值約在 0、0.5、1、2、3、4、5、6 等或更高。舉例來說，TMOS 中的氧：矽比值約為 4。其他矽前驅物，例如，TRIES 及 TRIMOS 的氧：矽比值約為 3。其他例如 HCDS 的氧：矽比值約為 0.5，且 TECS 的氧：矽比值則為 0。


此矽前驅物中可包括 Si-O-Si 鍵結，一如 HMODS、OMOTS、OMODDS、HCDS 和 OCTS 等其他有機矽化合物中所含鍵結一樣。此矽前驅物中的矽鍵結有助於形成具有較少之來自碳及羥基團之污染的 SiO_x 薄膜。

在某些實施方式中，此矽前驅物可包括氨基矽烷，例如三矽基氨(trisilylamine, TSA)、六甲基二矽氮烷(hexamethyldisilazane, HMDS)、雜氮矽三環(silatrane)、四(二甲基氮)矽烷

(tetrakis(dimethylamino)silane)、二(二乙基氮)矽烷
(bis(diethylamino)silane)、二-叔丁基氮矽烷
(bis-tert-butylaminosilane)、二(二甲基氮)矽烷
(bis(dimethylamino)silane, BDMAS)、三(二甲基氮)氮
矽烷(tris(dimethylamino)chlorosilane)、和甲基雜氮矽
三環(methylsilatrane)等其他化合物。




在其他實施方式中，此矽前驅物可包括二矽烷
類，包括烷氧二矽烷、烷氧-烷基二矽烷、和烷氧-乙
醯氧二矽烷。此烷氧二矽烷可包括：




其中 R_{1-6} 可分別為 C_{1-3} 烷基氧基基團。例如，此烷氧二矽烷可包括六甲氧基二矽烷和六乙氧基二矽烷等其他烷氧二矽烷類。


此烷氧二矽烷類也可包括具有烷氧基團鍵結到矽原子上的環狀二矽烷化合物。舉例來說，此烷氧環狀矽烷可包括八乙氧環丁矽烷、十甲氧環戊矽烷和十二甲氧環己矽烷等。某些烷氧二矽烷類的例子繪示如下：



Hexamethoxydisilane




Hexaethoxydisilane





Dodecamethoxycyclohexasilane

此烷氧二矽烷類可包括：




其中 R_{7-12} 可分別為 C_{1-3} 烷基或 C_{1-3} 烷氧基，且其中至

少一 R_{7-12} 為烷基且至少一 R_{7-12} 是烷基氧基基團。烷氧基烷基二矽烷也可包括具有烷基與烷氧基的環狀二矽烷，例如，丁矽烷、戊矽烷、己矽烷、庚矽烷、辛矽烷等，具有至少一烷基與烷氧基鍵結於其上。實例包括：八甲基-1,4-二氧-2,3,5,6-四矽環己烷；1,4-二氧-2,3,5,6-三矽環己烷和 1,2,3,4,5,6-六甲氧基-1,2,3,4,5,6-六甲基環己矽烷等其他烷氧基-烷基環狀矽烷類。某些烷氧基-烷基二矽烷化合物的實例如下：



烷氧-乙醯氧二矽烷可包括：



其中 R_{13-17} 可分別為 C_{1-3} 烷基、 C_{1-3} 烷氧基或乙醯氧基，且其中至少一 R_{13-17} 可為烷氧基且至少一 R_{13-17}

可為乙醯氧基。

在另外實施方式中，此矽前驅物可包括有機環狀矽烷，例如，環丁矽烷、環戊矽烷、環己矽烷、環庚矽烷、環辛矽烷等。

在某些實施方式中，可先將此矽前驅物與載氣混合，之後再引入至沉積腔室中。載氣可以是不會實質干擾在基板 110 上形成氧化物膜層 115 的非活性氣體。載氣的實例包括氦、氖、氬及氙等其他氣體。

在方法 400 的實施方式中，在引入沉積腔室前，不可將原子氧前驅物與矽前驅物先混合。這些前驅物是經由圍繞反應腔室配置之個別、獨立的前驅物入口進入腔室內。舉例來說，原子氧前驅物可由腔室頂部的入口進入，而直接位在基板上方。此入口可引導氧前驅物往與基板沉積表面實質垂直的方向流動。同時，矽前驅物可由圍繞腔室側面的一或多個入口進入腔室，這些入口可引導矽前驅物往與基板沉積表面實質平行的方向流動。

在某些實施方式中，可令原子氧前驅物與矽前驅物通過多埠口噴頭上的個別埠口。舉例來說，位在基板上方的噴頭可包括一模式之多個開口，以供前驅物可進入沉積腔室內。可提供一第一子集合的開口來流入原子氧前驅物，同時提供一第二子集合的開口來流入矽前驅物。通過不同子集合之前驅物間為彼此流體

隔絕的狀態，直到離開進入沉積腔室為止。有關前驅物處理設備的其他細節與類型設計揭示在 2006 年 5 月 30 日題申，且本案為共同受讓人之美國臨時申請案第 60/803,499 號，標題為「Process Chamber For Dielectric Gapfill」，其揭示內容在此併入做為參考。

因原子氧前驅物與矽前驅物可在沉積腔室中反應，因此可於步驟 410 中，在基板沉積表面上形成矽氧化物層 115。最初的氧化物層可能具有欲求的流動性，並可遷移進入沉積表面上的間隙、溝槽、孔、隙縫等處。此使得方法 400 能提供幾乎沒有孔及細縫的氧化物填充在間隙、溝槽及其他具有高深寬比值(如，深寬比值約為 5:1、6:1、7:1、8:1、9:1、10:1、11:1 和 12:1 或更高)的結構中。接著可在區塊 412 中將此氧化矽層硬化。

參照第 5A 圖，其為 CVD 系統 10 的垂直截面示圖，其中示出一真空或處理腔室 15，此腔室 15 包括腔室壁 15a 和腔室蓋組件 15b。此 CVD 系統 10 包含氣體分配歧管 11，用以分配處理氣體到停放在處理腔室 15 中央之加熱平台 12 上之基板(未示出)。氣體分配歧管 11 可由導電材料製成，用來當做形成電容式電漿時的電極。處理期間，基板(如，半導體晶圓)是停放在加熱平台 12 之平坦表面 12a 上。可控制平台 12，使在一較低的加載/卸載位置(如，第 5A 圖所示)與較高的

處理位置(如，第 5A 圖中的虛線所示)之間移動，其與岐管 11 緊密相鄰。還有一包括感應器的中央板(未示出)，用來提供晶圓上之位置資訊。

經由習知平坦、圓形氣體分配面板 13a 上的多個孔洞來將沉積與載氣體引入到腔室 15 內。詳言之，沉積處理氣體經由入口岐管 11 流入腔室，穿過習知、多孔式阻隔板，再穿過氣體分配面板 13a 上的多個孔洞。

在到達岐管 11 之前，從氣體源經由氣體管線輸入沉積與載氣體到一混合系統內，使其混合，之後再送到岐管 11。一般來說，每一處理氣體的供應管線包括 (i) 多個安全關閉閥(未示出)，可用來自動或手動式地關閉流入腔室內的氣體；和 (ii) 質流控制器(未示出)，用來測量經由供應管線流入的氣體。當製程中使用到有毒氣體時，可以習知方式在每一氣體供應管線上設置多個安全關閉閥。

在 CVD 系統 10 上執行的沉積處理可以是熱處理或電漿強化處理。在電漿強化處理中，以 RF 電源在氣體分配面板 13a 與平台 12 之間施加電力，以激發處理氣體混合物來在氣體分配面板 13a 與平台 12 之間的圓柱形區域(此區域被稱為「反應區」)中形成電漿。電漿中的組成反應後可沉積形成欲求膜層到支撐在平台 12 上的半導體晶圓表面上。RF 電力是混頻 RF 電力，一般可供應 13.56 MHz 之高頻與 360 KHz 之低頻

電力來加強解離被引入至真空腔室 15 中的反應性物種。在熱處理中，不會使用 RF 電力，且處理氣體混合物彼此熱反應而沉積欲求膜層到支撐在平台 12 上的半導體晶圓表面上，該平台 12 是被電阻式加熱來提供反應所需的熱能。

在電漿強化沉積處理期間，電漿可加熱整個處理腔室 15，包括圍繞著排氣通道 23 與關閉閥 24 的腔室主體 15a 的腔室壁。當電漿尚未被打開或是在熱沉積期間，可在處理腔室 15 的腔室壁 15a 中循環流動一熱流體，以維持腔室在高溫下。腔室壁 15a 中其他的通道並未繪出。用來加熱腔室壁 15a 的熱流體包括典型的流體類別，即，水性乙二醇或油性熱傳流體。此加熱作用(稱為透過「熱交換」而進行的加熱作用)可有利地降低或排除不欲求反應產物的冷凝並改善處理氣體的揮發性產物及可能污染製程的其他污染物(如果其冷凝在冷卻真空通道壁上並於沒有氣流流動期間遷移回到處理腔室內的話)的排除作用。

以真空幫浦(未示出)將未沉積成為一層之氣體混合物的其他剩餘部分，包括反應副產物，抽離腔室 15。詳言之，從圍繞著反應區的一環狀、槽型開口 16 將廢氣排入一環狀排氣室 17 中。此環狀槽 16 與氣室 17 是由介於腔室圓柱狀側壁 15a (包括壁上的上方介電襯層 19)的頂部和環狀腔室蓋 20 的底部之間的間隙

所共同界定出來的。環狀槽 16 與氣室 17 之 360° 圓形對稱性與均勻性對於達成處理氣體在晶圓上方的均勻流動性非常重要，如此才能在晶圓上沉積出均一的膜層。

來自排氣腔室 17 的氣流在排氣腔室 17 之水平延伸部分 21 下方流動，通過觀看部分(未示出)，穿過下方延伸氣體通道 23，通過真空關閉閥 24(其主體與下方腔室壁 15a 一體成形)，並經由前緣(未示出)進入與外部真空幫浦(未示出)相連的排氣口 25。

以設計成兩整圈平行同心圓形式的內嵌式單迴圈內嵌加熱器元件來電阻式加熱平台 12 上的晶圓支撐盤(較佳是鋁、陶瓷或其之組合)。此加熱器元件的外部與支撐盤圓周平行，至於其內部則是位在具有較小半徑的一同心圓路徑上。此加熱器元件的線路會通過平台 12 的支柱。

典型地，任一或全部的腔室襯墊、氣體入口歧管面板及各式其他反應器硬體是由諸如鋁、陽極化鋁、或陶瓷製成。此類 CVD 設備的實例之一揭示於美國專利第 5,558,717 號中，標題為「CVD Processing Chamber」，在此併入其內容做為參考。

當需經由腔室 10 側壁上的插入/移除開口 26 以機器臂刃(未示出)將晶圓移入或移出腔室 15 主體時，可利用舉升機制之馬達 32(第 5A 圖)和其之晶圓舉升銷

12b 來升高或降下已加熱的平台組件 12。馬達 32 可於處理位置 14 與較低的晶圓加載位置間來抬高或降下平台組件 12。馬達、連接到供應線的閥或流動控制器、氣體傳送系統、節流閥、RF 電源及腔室和基板加熱系統均由系統控制器透過控制線(部分示出)來控制。控制器倚賴光感應器的回饋訊號來決定可動機械組件(如，利用適當馬達在控制器作用下進行移動的節流閥和承載器)的移動位置。

在例示的實施方式中，系統控制器包括硬碟驅動器(記憶體)、軟碟驅動器和處理器。此處理器包括單機電腦(single-board computer, SBC)、類比和數位輸入/輸出卡、介面卡和步進式馬達控制器卡。CVD 系統 10 的各部件均符合用以界定基板、卡盒和連接器尺寸與類型的 Versa Modular European (VEM)標準。此 VEM 標準也界定匯流排結構為 16-位元資料匯流排和 24-位址匯流排。

系統控制器可控制 CVD 機器上的全部活動。此系統控制器可執行存放在電腦可讀媒體(如，記憶體)上的系統控制軟體。較佳是，此記憶體是硬碟，但也可以是其他種形式的記憶體。電腦程式包括多組指令組，其可指出與某一特定處理相關的時間、氣體混合物、腔室壓、腔室溫度、RF 電力級別、承載器位置和其他參數。儲存在其他記憶體元件上的電腦程式包

括，例如，軟碟或其他適當的驅動器，藉以用來操作控制器。

可利用透過控制器執行的電腦程式產品，來實施一用來沉積膜層到基板上的處理或一用來清潔腔室 15 的處理。這些電腦程式碼可由習知的電腦可讀程式語言寫成：例如，68000 組合語言、C、C++、Pascal、Fortran 或是其他。利用習知的文碼編輯器將適當的程式碼存成一單一檔案或多個檔案，然後存放在電腦可讀媒體中，例如電腦的記憶體系統內。如果存入的編碼文字屬於高階語言，就必須實施編輯，之後將所得的編輯碼與預先編輯好的微軟視窗®常式之目標碼連結。為執行該連結，系統使用者致動目標碼，使得電腦系統將該碼載入至記憶體中。接著，CPU 可讀取並執行該編碼，以執行由該程式所識別的工作。

使用者與控制器間的界面是經由 CRT 螢幕 50a 和光筆 50b，如第 5B 圖所示，其為系統螢幕和基板處理系統(可包括一或多個腔室)之 CVD 系統 10 的簡化圖。在最佳實施方式中使用了兩個螢幕 50a，一個安裝在潔淨室壁上供所有操作者使用，另一個安裝在腔室壁後，供維修技術人員使用。螢幕 50a 可同時顯示相同的資訊，但只有一隻光筆 50b 是可以作動的。光筆 50b 頂端的光感應器可偵測由 CRT 顯示器所發出的光。欲選擇一特定螢幕或功能時，操作者只要觸碰顯

示器上的一特定區域並壓住光筆 50b 上的按鈕即可。所觸碰的區域就會改變它的提示顏色 (highlighted color)，或者顯示出一個新的畫面或選單，來確認光筆與顯示螢幕間的連通資料。也可利用其他的裝置，例如鍵盤、滑鼠、或其他指向或聯通裝置來取代光筆 50b 或與光筆 50b 一起作用，讓使用者可與控制器聯絡。

第 5A 圖顯示出安裝在處理腔室 15 之腔室蓋組件 15b 上的遠端電漿產生器 60，該腔室蓋組件 15b 包括氣體分配面板 13a 和氣體分配歧管 11。以一安裝轉接器 64 將遠端電漿產生器 60 安裝在腔室蓋組件 15b 上，如第 5A 圖所示。轉接器 64 一般是由金屬製成。有一混合裝置 70 連接到氣體分配歧管 11 的上游側(如第 5A 圖所示)。此混合裝置 70 包括一混合插入件 72(位在混合區之槽內)，用來混合處理氣體。在轉接器 64 與混合裝置 70 之間設有一陶瓷絕緣體 66(第 5A 圖)。此陶瓷絕緣體 66 可由陶瓷材料製成，例如氧化鋁(純度 99%)、鐵氟龍®、或其他類似物。安裝時，混合裝置 70 與陶瓷絕緣體 66 可形成一部分的腔室蓋組件 15b。此陶瓷絕緣體 66 可隔絕金屬轉接器 64 使其不與混合裝置 70 和氣體分配歧管 11 接觸，來使腔室蓋組件 15b 中形成二次電漿的機率降至最小，詳述於下。利用一個三向閥來控制處理氣體直接流往處理腔室 15 或穿過遠端電漿產生器 60 流往處理腔室 15 的情

形。

遠端電漿產生器 60 最好是一個小型、自己自足的單元，且可被方便地安裝在腔室蓋組件 15b 上並可在不需昂貴地花費或耗時的改裝下，被輕易地反向安裝到要拆離的腔室上。一種適當的單元是應用科學與技術公司 (Applied Science and Technology, Inc, Woburn, Mass) 出品的 ASTRON® 產生器。此 ASTRON® 產生器可使用低場超環面電漿來將處理氣體解離。在一實例中，此電漿可解離包括含氟氣體 (如， NF_3) 在內的處理氣體和一載氣 (如，氬氣)，以產生可用來清潔沉積在處理腔室 15 內之膜層的自由氟原子。

以上詳述了數種實施方式，此領域中習知技藝人是應可了解在不偏離本發明精神下，本發明尚有各種改良、替代或等效物可使用。此外，為了簡潔且不模糊本發明起見，有多種已知的處理或元件並未在此詳述。因此，本發明範疇並不限於上述說明。

當提及數值時，需知除非文中另有所指，否則在所揭示範圍的上限與下限間之每一中間插入數值，至其下限單位的十分之一，均應視為已明確揭示。在任一所述數值或是所述數值中的中間插入數值及任何其他所述數值或所述數值中的中間插入數值之間的每一小範圍都是發明範疇。這些小範圍的上限與下限可分別被包括或排除在該範圍外，且每一範圍，無論其任

一或兩端點被包括或排除在該範圍，均屬本發明範疇，受所述範圍特定排除之上、下限的限制。當所述範圍包括兩端點之一或兩者時，也涵蓋排除其一或其二的範圍在內。

如所述及附隨之請求項中所述，除非另做說明，否則單數形式的「一(a, an)及該(the)」包括其複數形式。因此，舉例來說，「一方法」包括多個這種方法，且「該前驅物」包括一或多個前驅物及其之等效物。

此外，說明書及以下附隨的請求項中所使用到的「包含(comprises, comprising)」、「包括(include, including, includes)」意指明確敘述含有所述特徵、數值、組件或步驟，但不排除有一或多其他特徵、數值、組件或步驟的存在。

【圖式簡單說明】

第 1 圖示出典型硬遮罩蝕刻處理的各種步驟；

第 2 圖是依據本發明一實施方式，硬遮罩蝕刻處理中各處理步驟的結果；

第 3 圖是依據本發明一實施方式，用來圖案化硬遮罩之方法的流程圖；

第 4 圖為一處理的流程圖，其包括依據本發明一實施方式之用來形成氧化物層於基板上之方法的各處理

步驟；

第 5A 圖是一例示的薄膜沉積系統的垂直截面示圖；

第 5B 圖是一薄膜沉積系統的例示的系統監視器/控制器組件的簡圖。

在附隨圖示中，使用相同元件符號來表示類似的組件和/或特徵。此外，相同類型的各式組件可由虛線和用以區別類似組件之第二標號的元件符號來區分。如果說明書中僅使用第一標號，則該第一標號之說明適用於所有具相同第一標號之類似組件(無論其第二標號為何)。

【主要元件符號說明】

10	CVD 系統	11	氣體分配歧管
12	平台	12a	平坦表面
12b	晶圓舉升銷	14	處理位置
15	處理腔室	15a	腔室壁
15b	腔室蓋組件	16	環狀、槽型開口
17	環狀排氣室	19	上方介電襯層
20	腔室蓋	21	水平延伸部分
23	排氣通道	24	關閉閥
25	排氣口	32	馬達
50a	CRT 螢幕 50a	50b	光筆
60	遠端電漿產生器	64	轉接器
66	陶瓷絕緣體	70	混合裝置

72 混合插入件

100、101、102、103、104、105、106 步驟

107 濕蝕刻處理

110 基板

115 硬遮罩層、矽氧化物層

120 光阻

130 UV 光

201、202、203、204 步驟

305、310、315、320、325 區塊

400 方法

402、404、406、408、410、412 步驟

七、申請專利範圍：

1. 一種透過使用紫外光進行無光阻式圖案化一硬遮罩層的方法，該方法包含以下步驟：

在一沉積腔室內，沉積一硬遮罩層到一基板上，該硬遮罩層包含氧化矽；

在一升高的溫度下將該硬遮罩層退火一段時間；之後

將該硬遮罩層的多個部分直接暴露在紫外光下，其中暴露在紫外光下的該硬遮罩層的多個部分形成該硬遮罩層的暴露部份的一圖案；及

使用一濕蝕刻圖案化該硬遮罩層，該濕蝕刻移除該硬遮罩層的多個未曝露的部份，同時將該硬遮罩層的該等暴露部分留在該基材上。

2. 如請求項 1 所述之方法，其中該退火是選自由一蒸氣退火、一熱退火、一電感耦合電漿退火、一電容耦合電漿退火、一紫外光退火、一電子束退火(e-束退火)、一酸氣相催化劑退火、一鹼氣相催化劑退火及一微波退火組成的群組。

3. 如請求項 1 所述之方法，進一步包含以下步驟：在圖案化該硬遮罩層之後，退火該硬遮罩層的其餘部份。

4. 如請求項 1 所述之方法，其中該退火是在包含有一惰性氣體的氣體氛圍（atmosphere）下發生的。

5. 如請求項 1 所述之方法，其中該退火是在一種氣體氛圍內發生，該氣體氛圍包含一氣體，該氣體選自由 N_2 、Ar、 O_2 、 H_2O 、 NH_3 、 N_2/H_2 及 N_2O 組成的群組。

6. 如請求項 1 所述之方法，進一步包含以下步驟：在圖案化後，提供一電漿處理予以該硬遮罩層。

7. 如請求項 6 所述之方法，其中該電漿是選自由電容耦合電漿與一電感耦合電漿所組成的群組。

8. 如請求項 6 所述之方法，其中該電漿處理是在一氣體氛圍下發生，該氣體氛圍包含一氣體，該氣體選自 N_2 、Ar、 O_2 、 H_2O 、 NH_3 、 N_2/H_2 與 N_2O 組成之群組。

9. 如請求項 1 所述之方法，其中該紫外光包含波長小於或等於 348 nm 的光。

10. 如請求項 1 所述之方法，其中該濕蝕刻包含一蝕刻劑，該蝕刻劑係選自由 HF 與 NH_4OH 所組成的群組。

11. 如請求項 1 所述之方法，其中該硬遮罩層是透過使用一處理所沉積，該處理選自由旋塗、化學氣相沉積、原子層沉積及物理氣相沉積組成的群組。

12. 如請求項 1 所述之方法，其中該基板包含選自由下列組成的群組的一基板：一矽基板、一 III-V 族複合基板、一矽/鍺基板、一絕緣層上覆矽基板、一顯示器基板、一液晶顯示器基板、一電漿顯示器基板、一電致發光燈基板 (electroluminescence lamp substrate) 和一發光二極體基板。

13. 如請求項 1 所述之方法，其中該硬遮罩層包含碳。

14. 如請求項 1 所述之方法，其中該硬遮罩層包含氮。

15. 一種透過使用紫外光進行無光阻式圖案化一硬遮罩層的方法，該方法包含以下步驟：


在一沉積腔室內，沉積一硬遮罩層到一基板上，該硬遮罩層包含氧化矽；


在一升高的溫度下將該硬遮罩層暴露至一第一退火處理一段時間；之後

將該硬遮罩層的多個部分直接暴露在紫外光下，其中暴露在紫外光下的該硬遮罩層的多個部分形成該硬遮罩層的暴露部份的一圖案；


使用一濕蝕刻圖案化該硬遮罩層，該濕蝕刻移除該硬遮罩層的多個未曝露的部份，同時將該硬遮罩層的該等暴露部分留在該基材上；及，之後

將留在該基材上的該硬遮罩層的該等暴露部分暴露至一第二退火處理。







第2圖




第 3 圖



第 4 圖



第5A圖



第5B圖