

(19)日本国特許庁(JP)

(12)特許公報(B2)

(11)特許番号
特許第7214855号
(P7214855)

(45)発行日 令和5年1月30日(2023.1.30)

(24)登録日 令和5年1月20日(2023.1.20)

(51)国際特許分類 F I
H 0 4 L 7/00 (2006.01) H 0 4 L 7/00 3 7 0
H 0 3 K 5/00 (2006.01) H 0 3 K 5/00 V

請求項の数 12 (全16頁)

(21)出願番号	特願2021-518702(P2021-518702)	(73)特許権者	521046985
(86)(22)出願日	令和2年5月9日(2020.5.9)		リゴル テクノロジーズ カンパニー リ
(65)公表番号	特表2022-517895(P2022-517895		ミテッド
	A)		RIGOL TECHNOLOGIES
(43)公表日	令和4年3月11日(2022.3.11)		CO., LTD.
(86)国際出願番号	PCT/CN2020/089478		中華人民共和国, チャンスー, スーチョ
(87)国際公開番号	WO2021/128701		ウ, ニュー ディストリクト, ケ リン
(87)国際公開日	令和3年7月1日(2021.7.1)		ロード, ナンバー 8
審査請求日	令和3年3月31日(2021.3.31)		No. 8, Ke Ling Road, N
(31)優先権主張番号	201911366573.5		ew District, Suzhou
(32)優先日	令和1年12月26日(2019.12.26)		, Jiangsu, China
(33)優先権主張国・地域又は機関	中国(CN)	(74)代理人	110001210
早期審査対象出願			弁理士法人Y K I 国際特許事務所
		(72)発明者	ヤン ボー
			中国 ジアンスー ニュー ディストリクト
			最終頁に続く

(54)【発明の名称】 メタステーブル状態検出装置及び方法、ADC回路

(57)【特許請求の範囲】

【請求項1】

同期信号を受信し、前記同期信号を遅延させる遅延ユニットと、
第1のクロック入力端、第1のデータ入力端及び第1のデータ出力端を含み、前記第1のクロック入力端は、クロック信号を受信し、前記第1のデータ入力端は、前記遅延ユニットに接続され、遅延された同期信号を受信する、第1のフリップフロップユニットと、
第2のクロック入力端、第2のデータ入力端及び第2のデータ出力端を含み、前記第2のクロック入力端は、前記遅延ユニット及び前記第1のデータ入力端にそれぞれに接続され、遅延された同期信号を受信し、前記第2のデータ入力端は、前記第1のクロック入力端に接続され、前記クロック信号を受信し、前記第2のデータ出力端は、遅延された同期信号に同期した目標クロック信号を出力する、第2のフリップフロップユニットと、
前記第2のデータ出力端に接続され、前記目標クロック信号を受信し、前記遅延ユニットで遅延処理された同期信号の立ち上がりエッジを前記第2のフリップフロップユニットのトリガーエッジとする場合に、目標クロック信号と遅延値との対応関係を取得し、前記対応関係に基づいて前記第1のフリップフロップユニットのメタステーブル状態を検出する、処理モジュールと、を備えることを特徴とするメタステーブル状態検出装置。

【請求項2】

前記第1のフリップフロップユニット及び前記第2のフリップフロップユニットは、Dフリップフロップであることを特徴とする請求項1に記載のメタステーブル状態検出装置。

【請求項3】

前記第 1 のフリップフロップユニットは、第 1 のインバータと第 1 の J K フリップフロップとを含み、前記第 1 の J K フリップフロップの J 端は、前記第 1 のインバータを介して前記第 1 の J K フリップフロップの K 端に接続され、前記第 2 のフリップフロップユニットは、第 2 のインバータと第 2 の J K フリップフロップとを含み、前記第 2 の J K フリップフロップの J 端は、前記第 2 のインバータを介して前記第 2 の J K フリップフロップの K 端に接続される、ことを特徴とする請求項 1 に記載のメタステーブル状態検出装置。

【請求項 4】

前記処理モジュールは、

前記第 2 のデータ出力端に接続され、前記目標クロック信号を読み取る、読み取りユニットと、

前記読み取りユニット及び前記遅延ユニットにそれぞれに接続され、前記目標クロック信号のメタステーブル状態を検出し、前記目標クロック信号に基づいて、前記メタステーブル状態を校正する校正遅延値を取得し、前記同期信号を前記校正遅延値で遅延させるように前記遅延ユニットを制御するコントローラと、含むことを特徴とする請求項 1 に記載のメタステーブル状態検出装置。

【請求項 5】

請求項 1 から 4 のいずれか一項に記載のメタステーブル状態検出装置を含むことを特徴とする A D C 回路。

【請求項 6】

クロック信号を出力するクロックモジュールと、

同期信号を出力する同期信号モジュールと、をさらに備え、

前記遅延ユニットの入力端は前記同期信号モジュールに接続され、前記遅延ユニットの出力端は前記第 1 のデータ入力端及び前記第 2 のクロック入力端にそれぞれに接続され、前記第 1 のクロック入力端、前記第 2 のデータ入力端及び前記第 1 のデータ出力端は、それぞれに前記クロックモジュールに接続される、ことを特徴とする請求項 5 に記載の A D C 回路。

【請求項 7】

前記クロックモジュールは、前記第 1 のクロック入力端及び前記第 2 のデータ入力端にそれぞれに接続され、前記クロック信号を生成するクロック生成ユニットと、前記クロック生成ユニットと前記第 1 のデータ出力端とにそれぞれに接続され、前記第 1 のフリップフロップユニットから出力された目標同期信号に対して分周処理を行う分周ユニットと、を含むことを特徴とする請求項 6 に記載の A D C 回路。

【請求項 8】

メタステーブル状態検出装置に適用されるメタステーブル状態検出方法であって、

前記メタステーブル状態検出装置は、遅延ユニット、第 1 のフリップフロップユニット及び第 2 のフリップフロップユニットを含み、前記第 1 のフリップフロップユニットのクロック入力端は、前記第 2 のフリップフロップユニットのデータ入力端に接続され、クロック信号を受信し、前記第 1 のフリップフロップユニットのデータ入力端及び前記第 2 のフリップフロップユニットのクロック入力端は、それぞれに前記遅延ユニットに接続され、遅延処理された同期信号を受信し、

前記遅延ユニットを制御して、受信された同期信号を予め設定された遅延値に応じて遅延させることと、

各前記遅延値に対応して、前記第 2 のフリップフロップユニットから出力される目標クロック信号を記録することと、

記録された前記遅延値と前記目標クロック信号との対応関係に基づいて、前記第 1 のフリップフロップユニットのメタステーブル状態を検出することと、を含み、

記録された前記遅延値と前記目標クロック信号との対応関係に基づいて、前記第 1 のフリップフロップユニットのメタステーブル状態を検出することは、

遅延された前記同期信号の立ち上がりエッジ又は立ち下がりエッジがトリガーエッジとして前記第 2 のフリップフロップユニットに入力される場合には、

10

20

30

40

50

記録された前記目標クロック信号からセットアップ/ホールドタイムウィンドウ内の遅延値を取得することと、

セットアップ/ホールドタイムウィンドウ内の遅延値を前記第1のフリップフロップユニットのメタステーブル状態とすることと、を含むことを特徴とするメタステーブル状態検出方法。

【請求項9】

前記第1のフリップフロップユニットのメタステーブル状態を校正することをさらに含むことを特徴とする請求項8に記載のメタステーブル状態検出方法。

【請求項10】

前記第1のフリップフロップユニットのメタステーブル状態を校正することは、
記録された前記目標クロック信号から、前で論理「1」からその後で論理「0」への遷移のウィンドウの遅延値を取得することと、

前で論理「1」からその後で論理「0」への遷移のウィンドウの遅延値を校正値とすることと、

前記遅延ユニットを制御して、前記同期信号を前記校正値で遅延させることと、を含むことを特徴とする請求項9に記載のメタステーブル状態検出方法。

【請求項11】

前記校正値が複数ある場合には、最小値を有する校正値を目標校正値として選択することを特徴とする請求項10に記載のメタステーブル状態検出方法。

【請求項12】

前記クロック信号のクロックモードが変化したかどうかを検出するステップと、
前記クロックモードが変化したとき、前記第1のフリップフロップユニットのメタステーブル状態を再校正するステップと、をさらに含むことを特徴とする請求項9に記載のメタステーブル状態検出方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、デジタル又はデジタルアナログハイブリッド集積回路に関し、特に、メタステーブル状態検出装置及び方法、ADC回路に関する。

【背景技術】

【0002】

デジタル又はデジタルアナログハイブリッド集積回路において、高速メモリ記憶素子とするフリップフロップは、現代のITハードウェア回路およびシステムに広く使用されている。入力データを確実に記憶することを実現するためには、クロックの立ち上がりエッジの前後に入力データのセットアップタイム領域及びホールドタイム領域が一定であることが必要である。同期方式では、フリップフロップのセットアップ/ホールド時間がこの条件を満たさない場合と、メタステーブル状態が発生する可能性がある。この場合、アクティブクロックエッジから比較的長い期間、フリップフロップの出力Qが不定状態となる。この期間、Q端には、データ入力端Dの値と等しい値ではなく、スパイク状で振動している固定の電圧値が存在する。

【発明の概要】

【発明が解決しようとする課題】

【0003】

従来、クロックと同じ周波数の検出器を設けることによって、フリップフロップのメタステーブル状態を検出する。しかしながら、このような検出器は設計が複雑で費用がかかる。

【0004】

本発明は、上記の問題点を解決するためになされたものであり、メタステーブル状態検出装置及び方法、ADC回路を提供し、検出装置の構成を簡略化して低コストを実現することを目的とする。

10

20

30

40

50

【課題を解決するための手段】

【0005】

同期信号を受信し、前記同期信号を遅延させる遅延ユニットと、第1のクロック入力端、第1のデータ入力端及び第1のデータ出力端を含み、前記第1のクロック入力端は、クロック信号を受信し、前記第1のデータ入力端は、前記遅延ユニットに接続され、遅延された同期信号を受信する、第1のフリップフロップユニットと、第2のクロック入力端、第2のデータ入力端及び第2のデータ出力端を含み、前記第2のクロック入力端は、前記遅延ユニット及び前記第1のデータ入力端にそれぞれに接続され、遅延された同期信号を受信し、前記第2のデータ入力端は、前記第1のクロック入力端に接続され、前記クロック信号を受信し、前記第2のデータ出力端は、遅延された同期信号に同期した目標クロック信号を出力する、第2のフリップフロップユニットと、前記第2のデータ出力端に接続され、前記目標クロック信号を受信し、前記目標クロック信号に基づいて前記第1のフリップフロップユニットのメタステーブル状態を検出する、処理モジュールと、を備えるメタステーブル状態検出装置。

10

【0006】

一実施例では、前記第1のフリップフロップユニット及び前記第2のフリップフロップユニットは、Dフリップフロップである。

【0007】

一実施例では、前記第1のフリップフロップユニットは、第1のインバータと第1のJKフリップフロップとを含み、前記第1のJKフリップフロップのJ端は、前記第1のインバータを介して前記第1のJKフリップフロップのK端に接続され、前記第2のフリップフロップユニットは、第2のインバータと第2のJKフリップフロップとを含み、前記第2のJKフリップフロップのJ端は、前記第2のインバータを介して前記第2のJKフリップフロップのK端に接続される。

20

【0008】

一実施例では、前記処理モジュールは、前記第2のデータ出力端に接続され、前記目標クロック信号を読み取る読み取りユニットと、前記読み取りユニット及び前記遅延ユニットにそれぞれに接続され、前記目標クロック信号のメタステーブル状態を検出し、前記目標クロック信号に基づいて、前記メタステーブル状態を校正する校正遅延値を取得し、前記同期信号を前記校正遅延値で遅延させるように前記遅延ユニットを制御するコントローラと、含む。

30

【0009】

本発明は、上記のメタステーブル状態検出装置を備えるADC回路をさらに提供する。

【0010】

一実施例では、前記ADC回路は、クロック信号を出力するクロックモジュールと、同期信号を出力する同期信号モジュールと、をさらに備え、前記遅延ユニットの入力端は前記同期信号モジュールに接続され、前記遅延ユニットの出力端は前記第1のデータ入力端及び前記第2のクロック端にそれぞれに接続され、前記第1のクロック入力端、前記第2のデータ入力端及び前記第1のデータ出力端は、それぞれに前記クロック生成モジュールに接続される。

40

【0011】

一実施例では、前記クロックモジュールは、前記第1のクロック入力端及び前記第2のデータ入力端にそれぞれに接続され、前記クロック信号を生成するクロック生成ユニットと、前記クロック生成ユニットと前記第1のデータ出力端とにそれぞれに接続され、前記第1のフリップフロップユニットから出力された前記目標同期信号に対して分周処理を行う分周ユニットと、を含む。

【0012】

メタステーブル状態検出装置に適用されるメタステーブル状態検出方法であって、前記メタステーブル状態検出装置は、遅延ユニット、第1のフリップフロップユニット及び第2のフリップフロップユニットを含み、前記第1のフリップフロップユニットのクロック

50

入力端は、前記第 2 のフリップフロップユニットのデータ入力端に接続され、クロック信号を受信し、前記第 1 のフリップフロップユニットのデータ入力端及び前記第 2 のフリップフロップユニットのクロック入力端は、それぞれに前記遅延ユニットに接続され、遅延処理された同期信号を受信し、前記遅延ユニットを制御して、受信された同期信号を予め設定された遅延値に応じて遅延させることと、各前記遅延値に対応して、前記第 2 のフリップフロップユニットから出力される目標クロック信号を記録することと、記録された前記遅延値と前記目標クロック信号との対応関係に基づいて、前記第 1 のフリップフロップユニットのメタステーブル状態を検出することと、を含むメタステーブル状態検出方法。

【 0 0 1 3 】

一実施例では、記録された前記遅延値と前記目標クロック信号との対応関係に基づいて、前記第 1 のフリップフロップユニットのメタステーブル状態を検出することは、遅延された前記同期信号の立ち上がりエッジ又は立ち下がりエッジがトリガーエッジとして前記第 2 のフリップフロップユニットに入力される場合には、前記第 2 のフリップフロップユニットから出力される前記目標クロック信号を記録することと、記録された前記目標クロック信号からセットアップ/ホールドタイムウィンドウ内の遅延値を取得することと、セットアップ/ホールドタイムウィンドウ内の遅延値に対応して出力された前記クロック信号を、前記第 1 のフリップフロップユニットのメタステーブル状態とすることと、を含む。

【 0 0 1 4 】

一実施例では、前記第 1 のフリップフロップユニットのメタステーブル状態を校正することをさらに含む。

【 0 0 1 5 】

一実施例では、前記第 1 のフリップフロップユニットのメタステーブル状態を校正することは、記録された前記目標クロック信号から、前で論理「1」からその後で論理「0」への遷移のウィンドウの遅延値を取得することと、前で論理「1」からその後で論理「0」への遷移のウィンドウの遅延値を校正値とすることと、前記遅延ユニットを制御して、前記同期信号を前記校正値で遅延させることと、を含む。

【 0 0 1 6 】

一実施例では、前記校正値が複数ある場合には、最小値を有する校正値を目標校正値として選択する。

【 0 0 1 7 】

一実施例では、前記方法は、前記クロック信号のクロックモードが変化したかどうかを検出するステップと、前記クロックモードが変化したとき、前記第 1 のフリップフロップユニットのメタステーブル状態を再校正するステップと、をさらに含む。

【 0 0 1 8 】

上記メタステーブル状態検出装置、方法及び A D C 回路は、第 2 のフリップフロップユニットの第 2 のデータ入力端が第 1 のフリップフロップユニットの第 1 のクロック入力端に接続され、第 2 のフリップフロップユニットの第 2 のクロック入力端が第 1 のフリップフロップユニットの第 1 のデータ入力端に接続されている。これにより、前記第 2 のフリップフロップユニットの第 2 のデータ出力端を前記第 1 のフリップフロップユニットのメタステーブル状態検出端として前記第 1 のフリップフロップユニットのメタステーブル状態を検出することができ、その構造が簡単で検出精度が高い。

【 図面の簡単な説明 】

【 0 0 1 9 】

以下、本発明の実施の形態又は従来技術の技術的思想をより明確に説明するために、実施の形態又は従来技術を説明するための図面を簡単に説明する。また、以下の説明における図面は、本発明の幾つかの実施例にすぎず、当業者は、これらの図面に基づいて、他の実施例の図面を、進歩的に労力しなくても得られることは明らかである。

【 図 1 】一実施例におけるメタステーブル状態検出装置の回路図である。

【 図 2 】一実施例におけるメタステーブル状態検出装置に関するフローチャートである。

【 図 3 】他の実施例におけるメタステーブル状態検出装置の回路図である。

10

20

30

40

50

【図 4】一実施例における A D C 回路の回路図である。

【図 5】他の実施例における A D C 回路の回路図である。

【図 6】一実施例におけるメタステーブル状態検出方法のフローチャートである。

【図 7】一実施例における第 1 のフリップフロップユニットのメタステーブル状態を校正するフローチャートである。

【発明を実施するための形態】

【 0 0 2 0 】

以下、本発明の実施の形態について、図面を参照して詳細に説明するが、本発明は、その主旨を越えない限り、以下の実施の形態に限定されるものではない。以下の説明では、本発明を完全に理解できるように、多数の具体的な詳細が説明される。本発明の好ましい実施例が、図面に提供される。しかし、本発明は、様々な形態に具現されることができ、ここで説明する実施例に限定されるものではない。むしろ、これらの実施例は、本開示がより完全かつ完全になるように提供される。本発明は、本明細書に記載されたものとは異なる多くの他の方法で実施されてもよく、当業者は、本発明の趣旨から逸脱することなく同様の変更を行ってもよい。したがって、本発明は以下に開示される具体的な実施例に限定されるものではない。

10

【 0 0 2 1 】

さらに、「第 1 の」及び「第 2 の」という用語は、単に説明の目的とするものであり、示される技術的特徴の相対的な重要性又は暗黙的な指示を示す又は暗黙的に示すものと解釈されるべきではない。したがって、「第 1 の」及び「第 2 の」に限定された特徴は、少なくとも 1 つの特徴を明示的又は暗示的に含み得る。本発明の説明において、「複数」は、特に明記しない限り、少なくとも 2 つ、例えば 2 つ、3 つなどを指す。本発明の説明において、「いくつか」は、特に明記しない限り、少なくとも 1 つ、例えば 1 つ、2 つなどを指す。

20

【 0 0 2 2 】

図 1 に示すように、本願の実施例は、メタステーブル状態検出装置を提供する。一実施例では、メタステーブル状態検出装置は、遅延ユニット 1 1 0、第 1 のフリップフロップユニット 1 2 0、第 2 のフリップフロップユニット 1 3 0 及び処理モジュール 1 4 0 を含む。

【 0 0 2 3 】

遅延ユニット 1 1 0 は、入力端が同期 (S Y N C) 信号 1 A を受信するために使用される。遅延ユニット 1 1 0 は、同期信号 1 A を受信し、該同期信号 1 A を遅延させる。遅延ユニット 1 1 0 は、受信した同期信号 1 A に対して、対応する遅延を行うことができる。

30

【 0 0 2 4 】

一実施例では、遅延ユニット 1 1 0 は、レジスタ又はカウンタを含んでもよい。本発明の実施例において、遅延ユニット 1 1 0 は D S Y N C と呼ばれるレジスタであってもよい。レジスタの制御ビットは、 $\langle M - 1 : 0 \rangle$ に設置される。M はレジスタの制御ビットの数である。 $\langle M - 1 : 0 \rangle$ は M 個の制御ビットを有し、合計 2^M 個のレジスタ値を示す。制御値が 0 の場合、遅延ユニット 1 1 0 が同期信号 1 A を遅延して処理する遅延値は $T d < 1 \rangle$ であり、制御値が 1 の場合、遅延ユニット 1 1 0 が同期信号 1 A を遅延して処理する遅延値は $T d < 2 \rangle$ である。このように、制御値が M - 1 の場合、遅延ユニット 1 1 0 が同期信号 1 A を遅延して処理する遅延値は $T d < M \rangle$ である。なお、遅延ユニット 1 1 0 が同期信号 1 A を遅延して処理する各遅延値は、予め設定された段階に応じて設定される。遅延値 $T d < 1 \rangle$ は遅延値 $T d < 2 \rangle$ より小さく、遅延値 $T d < 2 \rangle$ は遅延値 $T d < 3 \rangle$ より小さい。例えば、 $T d < 1 \rangle < T d < 2 \rangle \cdot \cdot \cdot < T d < M - 1 \rangle < T d < M \rangle$ である。

40

【 0 0 2 5 】

なお、隣接する任意の 2 つの遅延値の差は同じである。つまり、 $T d < 2 \rangle - T d < 1 \rangle = T d < M \rangle - T d < M - 1 \rangle$ である。好ましくは、隣接する任意の 2 つの遅延値の差が同一でなくてもよい。本発明において、隣接する 2 つの遅延値の差は、さらに限定され

50

ない。

【 0 0 2 6 】

第 1 のフリップフロップユニット 1 2 0 は、第 1 のクロック入力端、第 1 のデータ入力端及び第 1 のデータ出力端を含む。第 2 のフリップフロップユニット 1 3 0 は、第 2 のクロック入力端、第 2 のデータ入力端及び第 2 のデータ出力端を含む。第 1 のフリップフロップユニット 1 2 0 の第 1 のクロック入力端と第 2 のフリップフロップユニット 1 3 0 の第 2 のデータ入力端とは、クロック信号 1 B を受信するように接続される。第 1 のフリップフロップユニット 1 2 0 の第 1 のデータ入力端と第 2 のフリップフロップユニット 1 3 0 の第 2 のクロック入力端は、遅延ユニット 1 1 0 に接続され、いずれも遅延ユニット 1 1 0 から遅延処理された同期信号 1 A を受信する。

10

【 0 0 2 7 】

第 1 のフリップフロップユニット 1 2 0 は、遅延処理された同期信号 1 A をクロック信号 1 B に同期させ、第 1 のデータ出力端から前記クロック信号 1 B に同期した目標同期信号 1 D を出力させることができる。

【 0 0 2 8 】

第 2 のフリップフロップユニット 1 3 0 の第 2 のデータ入力端は第 1 のフリップフロップユニット 1 2 0 の第 1 のクロック入力端に接続され、第 2 のフリップフロップユニット 1 3 0 の第 2 のクロック入力端は第 1 のフリップフロップユニット 1 2 0 の第 1 のデータ入力端に接続される。同期信号 1 A はサンプリングクロックとして機能し、クロック信号 1 B はデータ信号として機能することができる。すなわち、高周波数のクロック信号 1 B を低周波数の同期信号 1 A でサンプリングすることにより、該第 2 のフリップフロップユニット 1 3 0 の第 2 のデータ出力端は、遅延された同期信号 1 A に同期した目標クロック信号 1 C を出力して、クロック信号 1 B を復元することができる。すなわち、第 2 のフリップフロップユニット 1 3 0 の第 2 のデータ出力端は、メタステーブル状態検出端として機能することができる。

20

【 0 0 2 9 】

処理モジュール 1 4 0 は、前記第 2 のデータ出力端に接続され、前記目標クロック信号 1 C を受信し、前記目標クロック信号 1 C に基づいて前記第 1 のフリップフロップユニット 1 2 0 のメタステーブル状態を検出する。メタステーブル状態とは、フリップフロップが所定の時間内に確認可能な状態に達することができないことをいう。フリップフロップのセットアップタイム及びホールドタイムは、クロックの立ち上がりエッジの付近でタイムウィンドウを定義する。このタイムウィンドウ内でフリップフロップのデータ入力端のデータ信号が変化する（あるいはデータが更新される）と、タイミング違反が発生し、メタステーブル状態が発生する。

30

【 0 0 3 0 】

例えば、遅延ユニット 1 1 0 が同期信号 1 A を処理して遅延させる時に、処理モジュール 1 4 0 は、各遅延値に対応して、第 2 のフリップフロップユニット 1 3 0 の第 2 のデータ出力端から出力される目標クロック信号 1 B のレベル信号を取得し、遅延値（図 2 に示す、例えば、 $T_d < 1 >$ 、 $T_d < 2 >$ 、 \dots 、 $T_d < 14 >$ ）および第 2 のデータ出力端から出力される目標クロック信号 1 C のレベル信号（図 2 に示す、P 4 0 1、P 4 0 2、P 4 0 3、 \dots 、P 4 1 4 など）を対応して記録する。遅延ユニット 1 1 0 で遅延処理された同期信号 1 A の立ち上がりエッジを第 2 のフリップフロップユニット 1 3 0 のトリガーエッジとするときに、目標クロック信号 1 C と遅延値との対応関係を取得する。この対応関係に基づいて、第 1 のフリップフロップユニット 1 2 0 でメタステーブル状態が出る点を検出することができる。図 2 に示すように、P 4 0 7 及び P 4 1 4 がメタステーブル状態が最も発生しやすい点である。つまり、遅延値が $T_d < 7 >$ 又は $T_d < 14 >$ である場合には、第 1 のフリップフロップユニット 1 2 0 でメタステーブル状態が出る可能性が最も高い。

40

【 0 0 3 1 】

本発明の実施例において、付加とする第 2 のフリップフロップユニット 1 3 0 を設ける

50

ことにより、第2のフリップフロップユニット130の第2のデータ入力端が第1のフリップフロップユニット120の第1のクロック入力端に接続され、第2のフリップフロップユニット130の第2のクロック入力端が第1のフリップフロップユニット120の第1のデータ入力端に接続される。即ち、第2のフリップフロップユニット130の第2のデータ出力端が第1のフリップフロップユニット120のメタステーブル状態検出端として機能し、第1のフリップフロップユニット120のメタステーブル状態を検出することができ、構造が簡単で検出精度が高い。

【0032】

一実施例では、第1のフリップフロップユニット120及び第2のフリップフロップユニット130は両方ともDフリップフロップである。Dフリップフロップは、3つのデータポートD、Q及びCLKを含み、Dはデータ入力端であり、Qはデータ出力端であり、CLKはクロック入力端である。Dフリップフロップのデータ入力端Dは、第1のフリップフロップユニット120の第1のデータ入力端としてもよく、第2のフリップフロップユニット130の第2のデータ入力端としてもよい。Dフリップフロップのデータ出力端Qは、第1のフリップフロップユニット120の第1のデータ出力端としてもよく、第2のフリップフロップユニット130の第2のデータ出力端としてもよい。Dフリップフロップのクロック入力端CLKは、第1のフリップフロップユニット120の第1のクロック入力端としてもよく、第2のフリップフロップユニット130の第2のクロック入力端としてもよい。

【0033】

図3に示すように、一実施例では、前記第1のフリップフロップユニット120は、第1のインバータ121と第1のJKフリップフロップ122とを含む。前記第1のJKフリップフロップ122のJ端は、前記第1のインバータ121を介して前記第1のJKフリップフロップ122のK端に接続される。前記第1のJKフリップフロップ122のクロック端は、前記第1のフリップフロップユニット120の第1のクロック入力端として機能し、前記第1のJKフリップフロップ122のJ端と前記第1のインバータ121の共通接続端とは、前記第1のフリップフロップユニット120の第1のデータ入力端として機能する。

【0034】

前記第2のフリップフロップユニット130は、第2のインバータ131と、第2のJKフリップフロップ132とを含む。前記第2のJKフリップフロップ132のJ端は、前記第2のインバータ131を介して前記第2のJKフリップフロップ132のK端に接続される。前記第2のJKフリップフロップのクロック端は、前記第2のフリップフロップユニット130の第2のクロック入力端として機能し、前記第2のフリップフロップユニット132のJ端及び前記第2のインバータ131の共通接続端は、前記第2のフリップフロップユニット130の第2のデータ入力端として機能する。即ち、第2のJKフリップフロップ132のデータ出力端Qは、第1のJKフリップフロップ122のメタステーブル状態検出端として、第1のJKフリップフロップ122のメタステーブル状態を検出する。

【0035】

本実施例では、JKフリップフロップとインバータでDフリップフロップを構成することにより、メタステーブル状態検出機能を実現する。本実施例の具体的な実現は、上述の実施例と同様であり、ここでその説明が省略される。

なお、第1のフリップフロップユニット120は、第2のフリップフロップユニット130と同様の構成を有することによって、第1のフリップフロップユニット120の出力信号と第2のフリップフロップユニット130の出力信号とが同じ状態を確保する。

【0036】

一実施例では、前記処理モジュール140は、読み取りユニット及びコントローラを含む。読み取りユニットは、第2のフリップフロップユニット130の第2のデータ出力端に接続され、第2のフリップフロップユニット130から出力された前記目標クロック信

10

20

30

40

50

号 1 C を読み取る。一例として、該読み取りユニットは、S P I 読み取りモジュールであってもよく、第 2 のフリップフロップユニット 1 3 0 から出力された目標クロック信号 1 C をコントローラに読み取って処理する。

【 0 0 3 7 】

コントローラは、前記読み取りユニットおよび前記遅延ユニット 1 1 0 にそれぞれに接続され、前記第 1 のフリップフロップユニット 1 2 0 のメタステーブル状態を検出する。一例として、該コントローラは、C P U、M C U、F P G A などの外部装置によって該目標クロック信号 1 C を処理することができるプロセッサであってもよい。

【 0 0 3 8 】

さらに、該コントローラは、前記目標クロック信号 1 C から前記メタステーブル状態を校正する校正遅延値を取得し、前記同期信号 1 A を前記校正遅延値で遅延させるように遅延ユニット 1 1 0 を制御してもよい。一例として、図 2 を参照し、P 4 0 7 (P 4 1 4) は、第 1 のフリップフロップユニット 1 2 0 のメタステーブル状態点である。2 つのメタステーブル状態点 P 4 0 7、P 4 1 4 から最も離れた点は、これらの中間点 P 4 1 0 である。また、P 4 0 3 はメタステーブル状態 P 4 0 7 から最も離れた点でもあるので、最大のマージンを有する点として理解されている。最大のマージンを有する点 P 4 0 3 又は P 4 1 0 を校正遅延値とすることができる。

【 0 0 3 9 】

好ましくは、該コントローラは、第 2 のデータ出力端から出力される目標クロック信号 1 C のレベル信号 (図 2 に示す P 4 0 1、P 4 0 2、P 4 0 3 P 4 1 4 など) に応じて、論理で「 1 」から論理で「 0 」に変化する位置 (P 4 0 3 又は P 4 1 0) に対応する遅延値を校正遅延値としてもよい。

【 0 0 4 0 】

一実施例では、コントローラは、遅延ユニット 1 1 0 の制御ビット < M - 1 : 0 > を一定の校正遅延値に設定することによって、該遅延ユニット 1 1 0 が前記同期信号 1 A を前記校正遅延値で遅延させる。

【 0 0 4 1 】

本実施例では、メタステーブル状態検出装置は、校正遅延値をさらに対応して取得し、該校正遅延値に基づいて第 1 のフリップフロップユニット 1 2 0 のメタステーブル状態を校正することによって、該第 1 のフリップフロップユニット 1 2 0 のメタステーブル状態を除去し、第 1 のフリップフロップユニット 1 2 0 の性能を向上させることができる。

【 0 0 4 2 】

上記実施例のメタステーブル状態検出装置によれば、複数のクロックモジュールで同期して発生するメタステーブル状態を検出することができる。この遅延を調整して遅延後に出力される目標クロック信号 1 C を検出することで、データ同期の校正を行う。メタステーブル状態検出装置は、A D C の外部に設けてもよく、A D C に組み込んでメタステーブル状態検出機能を有する A D C としてもよい。

【 0 0 4 3 】

一例として、メタステーブル状態検出装置は、F P G A (F i e l d P r o g r a m m a b l e G a t e A r r a y) 内に配置されてもよい。該メタステーブル状態検出装置のクロック信号 1 B 及び同期信号 1 A は、いずれか F P G A によって生成されてもよい。第 1 のフリップフロップユニット 1 2 0 の第 1 のデータ出力端は、F P G A 内でクロック信号 1 B を用いることが必要なモジュール A に接続される。例えば、該モジュール A のリセット R S T 信号に接続されてもよい。すなわち、低周波数同期信号 1 A で高周波数クロック信号 1 B をサンプリングし、クロック信号 1 B を最終的に復元してもよい。該メタステーブル状態検出ユニットを F P G A に内蔵することで、複数のクロックモジュールで同期して発生するメタステーブル状態を検出することができる。遅延を調整して遅延後に出力される目標クロック信号 1 C を検出することで、データ同期の校正を行うことができる。

【 0 0 4 4 】

10

20

30

40

50

なお、該メタステーブル状態検出装置は、複数のクロックモジュールの同期を必要とする他の電子機器にも適用可能である。

【0045】

図4及び図5に示すように、本発明の実施例は、ADC回路をさらに提供する。一実施例では、ADC回路は、クロックモジュール20と、同期信号モジュール30と、上記いずれかの実施例のメタステーブル状態検出装置10とを含む。

【0046】

クロックモジュール20は、クロック信号1Bを出力する。

【0047】

具体的に、一実施例では、前記クロックモジュール20は、クロック生成ユニット210及び分周ユニット220を含む。クロック生成ユニット210は、前記第1のクロック入力端及び前記第2のデータ入力端にそれぞれに接続され、生成された前記クロック信号1Bを第1のフリップフロップユニット120及び第2のフリップフロップユニット130に提供し、分周ユニット220は、前記クロック生成ユニット210と前記第1のデータ出力端とにそれぞれに接続され、前記第1のフリップフロップユニット120から出力された目標同期信号1Dに対して分周処理を行う。

10

【0048】

一例として、クロック生成ユニット210は、位相ロックループを有するクロック分配器であってもよく、複数チャンネルのクロック信号1Bを出力してもよい。分周ユニット220は、分周器であってもよく、前記第1のフリップフロップユニット120から出力される前記目標同期信号1Dに対して4分周処理又は8分周処理を行ってもよい。

20

【0049】

なお、本願の実施例において、他のデバイスを用いてクロック分配器及び分周器が実現する機能を実現してもよく、上記の例に限定されない。

【0050】

同期信号モジュール30は、同期信号1Aを出力する。

【0051】

メタステーブル状態検出装置10は、遅延ユニット110と、第1のフリップフロップユニット120と、第2のフリップフロップユニット130と、処理モジュール140とを備える。前記遅延ユニット110の入力端は前記同期信号モジュール30に接続され、前記遅延ユニット110の出力端は前記第1のデータ入力端及び前記第2のクロック入力端にそれぞれに接続される。前記第1のクロック入力端、前記第2のデータ入力端及び前記第1のデータ出力端は、それぞれに前記クロックモジュール20に接続されている。

30

【0052】

本実施例では、ADC回路にメタステーブル状態検出装置10が設けられている。メタステーブル状態検出装置10の第2のフリップフロップユニット130の第2のデータ入力端が第1のフリップフロップユニット120の第1のクロック入力端に接続され、第2のフリップフロップユニット130の第2のクロック入力端が第1のフリップフロップユニット120の第1のデータ入力端に接続される。すなわち、第2のフリップフロップユニット130の第2のデータ出力端は、第1のフリップフロップユニット120のメタステーブル状態検出端とし、第1のフリップフロップユニット120のメタステーブル状態を検出する。このため、ADC回路は、メタステーブル状態検出機能を有し、かつ構成が簡単で検出精度が高い。

40

【0053】

本願の実施例は、メタステーブル状態検出方法をさらに提供する。一実施例では、メタステーブル状態検出方法は、メタステーブル状態検出装置に適用される。図1及び図3に示すように、前記メタステーブル状態検出装置は、遅延ユニット110、第1のフリップフロップユニット120及び第2のフリップフロップユニット130を含む。前記第1のフリップフロップユニットのクロック入力端は、第2のフリップフロップユニットのデータ入力端に接続され、クロック信号1Bを受信する。前記第1のフリップフロップユニッ

50

トのデータ入力端と第2のフリップフロップユニットのクロック入力端は、それぞれに前記遅延ユニットに接続され、遅延処理された同期信号1Aを受信する。

【0054】

図6に示すように、メタステーブル状態検出方法は、ステップ602からステップ606を含む。

【0055】

ステップ602：前記遅延ユニットを制御して、受信した同期信号を予め設定された遅延値で遅延させる。

【0056】

一実施例では、遅延ユニットはDSYNCと呼ばれるレジスタを含み得る。レジスタの制御ビットは $\langle M-1:0 \rangle$ とする。そのうち、Mはレジスタの制御ビットの数であり、 $\langle M-1:0 \rangle$ はM個の制御ビットを有し、合計 2^M 個のレジスタ値を示す。制御値が0の場合、遅延ユニット110が同期信号1Aを遅延して処理する遅延値は $Td\langle 1 \rangle$ であり、制御値が1の場合、遅延ユニット110が同期信号1Aを遅延して処理する遅延値は $Td\langle 2 \rangle$ である。このように、制御値がM-1の場合、遅延ユニット110が同期信号1Aを遅延して処理する遅延値は $Td\langle M \rangle$ である。なお、遅延ユニット110が同期信号1Aを遅延して処理する各遅延値は、予め設定された段階に応じて設定される。遅延値 $Td\langle 1 \rangle$ は遅延値 $Td\langle 2 \rangle$ より小さく、遅延値 $Td\langle 2 \rangle$ は遅延値 $Td\langle 3 \rangle$ より小さい。例えば、 $Td\langle 1 \rangle < Td\langle 2 \rangle < \dots < Td\langle M-1 \rangle < Td\langle M \rangle$ である。

【0057】

なお、隣接する任意の2つの遅延値の差は同じである。つまり、 $Td\langle 2 \rangle - Td\langle 1 \rangle = Td\langle M \rangle - Td\langle M-1 \rangle$ である。好ましくは、隣接する任意の2つの遅延値の差が同一でなくてもよい。本発明において、隣接する2つの遅延値の差は、さらに限定されない。

【0058】

ステップ604：各遅延値に対応して、前記第2のフリップフロップユニットから出力される目標クロック信号を記録する。

【0059】

一実施例では、 $DSYNC\langle M-1:0 \rangle = 0$ と設定し、同期信号1A(SYNCパルス)を遅延ユニットに送信し、第2のフリップフロップユニットの第2のデータ出力端で目標クロック信号1Bのレベル信号をテストする。遅延値 $Td\langle 1 \rangle$ に対応して、第2のフリップフロップユニットの第2のデータ出力端から出力される目標クロック信号1Cのレベル信号P401を記録する。これに応じて、 $DSYNC\langle M-1:0 \rangle$ の値が1で増加し、即ち、 $DSYNC\langle M-1:0 \rangle = 1$ となる。遅延値 $Td\langle 2 \rangle$ に対応して、第2のフリップフロップユニットの第2のデータ出力端から出力される目標クロック信号1Cのレベル信号P402を記録し、 $DSYNC\langle M-1:0 \rangle$ の値が 2^M で増加するまで繰り返す。すなわち、 $DSYNC\langle M-1:0 \rangle = 2^M$ となる。一例として、遅延値(図2の $Td\langle 1 \rangle$ 、 $Td\langle 2 \rangle$ 、 \dots 、 $Td\langle 14 \rangle$)および第2のデータ出力端から出力される目標クロック信号1Bのレベル信号(図2のP401、P402、P403、 \dots 、P414等)を対応して記録してもよい。

【0060】

ステップ606：記録された前記遅延値と前記目標クロック信号との対応関係に基づいて、前記第1のフリップフロップユニットのメタステーブル状態を検出する。

【0061】

一実施例では、記録された前記遅延値と前記目標クロック信号1Cとの対応関係に基づいて、前記第1のフリップフロップユニットのメタステーブル状態を検出することは、遅延された前記同期信号1Aの立ち上がりエッジ又は立ち下がりエッジがトリガーエッジとして第1のフリップフロップユニットに入力されると、前記目標クロック信号1Cを記録し、記録された前記目標クロック信号からセットアップ/ホールドタイムウィンドウ内の遅延値を取得し、セットアップ/ホールドタイムウィンドウ内の遅延値は、前記第1のフ

10

20

30

40

50

リップフロップユニットのメタステーブル状態とし、目標クロック信号 1 C は、前記クロック信号の位相情報を反映すること、を含む。

【 0 0 6 2 】

具体的には、ある値で遅延された同期信号 1 A の立ち上がりエッジ又は立ち下がりエッジがトリガーエッジとして第 1 のリップフロップユニットに入力され、前記クロック信号 1 B の位相情報を反映した第 1 のリップフロップユニットの出力を記録する場合には、遅延値とクロック位相出力との関係に基づいて、セットアップ/ホールドタイムウィンドウ（最もメタステーブル状態が発生しやすいウィンドウ）内の遅延値を検出メタステーブル状態とする。遅延ユニットで遅延処理された同期信号 1 A の立ち上がりエッジを第 2 のリップフロップユニットのトリガーエッジとする場合に、目標クロック信号 1 C と遅延値との対応関係を取得し、この対応関係に基づいて第 1 のリップフロップユニットでメタステーブル状態が出る点を検出する。図 2 に示すように、P 4 0 7 及び P 4 1 4 がメタステーブル状態が最も発生しやすい点である。つまり、遅延値が $T_d < 7 >$ 又は $T_d < 1 4 >$ であるときに第 1 のリップフロップユニットでメタステーブル状態が出る可能性が最も高い。

10

【 0 0 6 3 】

一実施例では、メタステーブル状態検出方法は、前記第 1 のリップフロップユニットのメタステーブル状態を校正するステップをさらに含む。

【 0 0 6 4 】

特に、前記第 1 のリップフロップユニットのメタステーブル状態を校正することは、以下のステップを含む。

20

【 0 0 6 5 】

ステップ 7 0 2 : 記録した前記目標クロック信号から、前で論理「 1 」からその後で論理「 0 」に遷移するウィンドウ内の遅延値を取得する。

【 0 0 6 6 】

ステップ 7 0 4 : 前で論理「 1 」からその後で論理「 0 」への遷移に対応する遅延値を校正値とする。

【 0 0 6 7 】

図 2 を参照し、P 4 0 7 (P 4 1 4) は第 1 のリップフロップユニットのメタステーブル状態点である。2 つのメタステーブル状態点 P 4 0 7、P 4 1 4 から最も離れた点は、これらの中点 P 4 1 0 である。同様に、P 4 0 3 は、メタステーブル状態点 P 4 0 7 から最も遠い点でもあるので、最大のマージンを有する点として理解されている。最大のマージンを有する点 P 4 0 3 又は P 4 1 0 を校正遅延値とすることができる。

30

【 0 0 6 8 】

好ましくは、該コントローラは、第 2 のデータ出力端から出力される目標クロック信号 1 C のレベル信号（図 2 の P 4 0 1、P 4 0 2、P 4 0 3・・・P 4 1 4 等）に応じて、前で論理「 1 」からその後で論理「 0 」に遷移する位置（P 4 0 3 又は P 4 1 0）に対応する遅延値を校正遅延値としてもよい。

【 0 0 6 9 】

ステップ 7 0 6 : 前記遅延ユニットを制御して、前記同期信号 1 A を前記校正値で遅延させる。

40

【 0 0 7 0 】

該遅延ユニットの制御ビット $< M - 1 : 0 >$ は、一定の校正遅延値に設定され、該遅延ユニットが前記同期信号 1 A を前記校正遅延値で遅延させる。

【 0 0 7 1 】

また、前記校正値が複数ある場合には、最小値を有する校正値を目標校正値として選択する。該遅延ユニットは、制御ビット $< M - 1 : 0 >$ を一定の目標校正値とすることによって、該遅延ユニットに目標校正値で前記同期信号 1 A を遅延させ、第 1 のリップフロップユニットのメタステーブル状態を解消する。

【 0 0 7 2 】

50

本実施例では、メタステーブル状態検出方法は、校正遅延値をさらに対応して取得し、該校正遅延値に基づいて該第1のフリップフロップユニットのメタステーブル状態を校正することにより、該第1のフリップフロップユニットのメタステーブル状態を除去し、第1のフリップフロップユニットの性能を向上させることができる。

【0073】

一実施例では、メタステーブル状態検出方法は、前記クロック信号1Bのクロックモードが変化したかどうかを検出するステップと、前記クロックモードが変化したとき、前記第1のフリップフロップユニットのメタステーブル状態を再校正するステップとをさらに含む。

【0074】

具体的には、クロックモードは、シングルチャネルモード、デュアルチャネルモード、4チャネルモード及び他のモードを含む。クロックモードが変化すると、そのクロック信号1Bの位相も変化する。この場合、第1のフリップフロップユニットのメタステーブル状態を再校正する必要がある。再校正のステップについては、上記のステップ702から706を参照し、ここでは繰り返さない。

【0075】

本実施例のメタステーブル状態検出方法では、クロックモードが変化した場合に、第1のフリップフロップユニットのメタステーブル状態を再校正するので、第1のフリップフロップユニットの性能を向上させる。

【0076】

上記実施例の技術的特徴は、任意に組み合わせることができる。簡潔な説明を提供するために、上記の実施例における様々な技術的特徴の全ての可能な組み合わせは説明されていない。しかしながら、これらの技術的特徴の組み合わせは、矛盾がない限り、本明細書の範囲内にあるとみなされるべきである。本出願における「実施例において」、「例えば」、「または」などの用語は、本出願を例示することを意図しており、本出願を限定することを意図していないことに留意されたい。

【0077】

上記実施例は、本発明のいくつかの実施例を示しているに過ぎない。これらの実施例の説明は、特定の詳細なものであり、本発明の特許請求の範囲を制限するものとして解釈されるべきではない。なお、本発明の要旨を逸脱しない範囲で当業者が該実施例の修正や代用を成し得ることは自明である。したがって、本発明の特許保護される範囲は、添付の特許請求の範囲によって規定されるべきである。

10

20


30

40


50

【図面】

【図 1】




【図 2】




10

【図 3】



【図 4】



30

40

50

フロントページの続き

- スーチョウ ケ リング ロード ナンバー 8
- (72)発明者 ルオ ジュンチョウ
中国 ジアンスー ニュー ディストリクト スーチョウ ケ リング ロード ナンバー 8
- (72)発明者 ワン ユエ
中国 ジアンスー ニュー ディストリクト スーチョウ ケ リング ロード ナンバー 8
- (72)発明者 ワン ティエジュン
中国 ジアンスー ニュー ディストリクト スーチョウ ケ リング ロード ナンバー 8
- (72)発明者 リー ウェイセン
中国 ジアンスー ニュー ディストリクト スーチョウ ケ リング ロード ナンバー 8
- 審査官 谷岡 佳彦
- (56)参考文献 特開平05 - 264602 (JP, A)
中国特許出願公開第109032498 (CN, A)
米国特許第08872691 (US, B1)
米国特許第08957802 (US, B1)
特開2012 - 244521 (JP, A)
米国特許出願公開第2015 / 0214970 (US, A1)
- (58)調査した分野 (Int.Cl., D B名)
H04L 7 / 00
H03K 5 / 00