



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2022-0167226
(43) 공개일자 2022년12월20일

(51) 국제특허분류(Int. Cl.)
H01L 23/498 (2006.01) H01L 23/00 (2006.01)
H01L 23/12 (2006.01)
(52) CPC특허분류
H01L 23/49816 (2013.01)
H01L 21/52 (2013.01)
(21) 출원번호 10-2022-0069339
(22) 출원일자 2022년06월08일
심사청구일자 없음
(30) 우선권주장
JP-P-2021-097292 2021년06월10일 일본(JP)

(71) 출원인
신꼬오텐기 교교 가부시키가이샤
일본국 나가노켄 나가노시 오시마다마치 80
(72) 발명자
세키지마 신이치로
일본국 나가노켄 나가노시 오시마다마치 80 신꼬
오텐기 교교 가부시키가이샤 내
(74) 대리인
문두현


전체 청구항 수 : 총 9 항

(54) 발명의 명칭 반도체 장치 및 반도체 장치의 제조 방법

(57) 요약

반도체 장치는 제 1 주면을 갖고 상기 제 1 주면에 제 1 도전 패드를 구비한 제 1 기판과, 상기 제 1 주면에 대향하는 제 2 주면을 갖고 상기 제 2 주면에 제 2 도전 패드를 구비한 제 2 기판과, 상기 제 1 기판과 상기 제 2 기판 사이에 배치되며 상기 제 1 기판의 상기 제 1 주면에 실장된 반도체 소자와, 상기 제 1 도전 패드 및 상기 제 2 도전 패드에 접촉하는 도전성 코어 볼을 포함하며, 상기 제 1 주면에 수직인 제 1 방향에 있어서의 상기 도전성 코어 볼의 최대 치수는, 상기 도전성 코어 볼의 상기 제 1 주면에 평행한 면내에서의 최대 직경보다 작고, 상기 도전성 코어 볼은 상기 제 1 도전 패드에 직접 접촉하는 제 1 접촉면과, 상기 제 2 도전 패드에 직접 접촉하는 제 2 접촉면을 포함한다.

대표도



(52) CPC특허분류

H01L 23/12 (2013.01)

H01L 23/49827 (2013.01)

H01L 23/49838 (2013.01)

H01L 24/07 (2013.01)

H01L 24/11 (2013.01)

H01L 24/15 (2013.01)

H01L 24/81 (2013.01)

H01L 2224/13147 (2013.01)

H01L 2224/13562 (2013.01)

명세서

청구범위

청구항 1

제 1 주면(major surface)을 갖고, 상기 제 1 주면에 제 1 도전 패드를 구비한 제 1 기판;

상기 제 1 주면에 대향하는 제 2 주면을 갖고, 상기 제 2 주면에 제 2 도전 패드를 구비한 제 2 기판;

상기 제 1 기판과 상기 제 2 기판 사이에 배치되며, 상기 제 1 기판의 상기 제 1 주면에 실장된 반도체 소자; 및

상기 제 1 도전 패드 및 상기 제 2 도전 패드에 접촉하는 도전성 코어 볼(conductive core ball)

을 포함하며,

상기 제 1 주면에 수직한 제 1 방향에 있어서의 상기 도전성 코어 볼의 최대 치수는, 상기 도전성 코어 볼의 상기 제 1 주면에 평행한 면내에서의 최대 직경보다 작고,

상기 도전성 코어 볼은,

상기 제 1 도전 패드에 직접 접촉하는 제 1 접촉면; 및

상기 제 2 도전 패드에 직접 접촉하는 제 2 접촉면

을 포함하는 반도체 장치.

청구항 2

제 1 항에 있어서,

상기 도전성 코어 볼의 형상은 타원체상(ellipsoidal)인 반도체 장치.

청구항 3

제 1 항 또는 제 2 항에 있어서,

상기 도전성 코어 볼은 구리를 함유하는 반도체 장치.

청구항 4

제 1 항 또는 제 2 항에 있어서,

상기 도전성 코어 볼은 상기 도전성 코어 볼의 측면을 덮는 땀납층을 가지는 반도체 장치.

청구항 5

제 1 항 또는 제 2 항에 있어서,

상기 최대 치수는 상기 최대 직경의 85.0%~95.0%인 반도체 장치.

청구항 6

제 1 항 또는 제 2 항에 있어서,

상기 제 1 접촉면의 제 1 직경 및 상기 제 2 접촉면의 제 2 직경은 상기 도전성 코어 볼의 상기 최대 직경의 5.0%~15.0%인 반도체 장치.

청구항 7

제 1 항 또는 제 2 항에 있어서,

상기 제 1 도전 패드는 상기 도전성 코어 볼의 상기 제 1 접촉면의 형상에 따라 만곡한 제 1 만곡부를 포함하는

반도체 장치.

청구항 8

제 1 항 또는 제 2 항에 있어서,

상기 제 2 도전 패드는 상기 도전성 코어 볼의 상기 제 2 접촉면의 형상에 따라 만곡한 제 2 만곡부를 포함하는 반도체 장치.

청구항 9

제 1 주면을 갖고 상기 제 1 주면에 제 1 도전 패드를 구비한 제 1 기관의 상기 제 1 주면에 반도체 소자를 실장하는 공정;

제 2 주면을 갖고 상기 제 2 주면에 제 2 도전 패드를 구비한 제 2 기관의 상기 제 2 도전 패드 상에 구체상(spherical)의 도전성 코어 볼을 탑재하는 공정; 및

상기 제 2 주면을 상기 제 1 주면에 대향시켜, 상기 도전성 코어 볼을 상기 제 1 도전 패드 및 상기 제 2 도전 패드에 접합하는 공정

을 포함하며,

상기 도전성 코어 볼을 상기 제 1 도전 패드 및 상기 제 2 도전 패드에 접합하는 공정은, 상기 도전성 코어 볼을 상기 제 1 주면에 수직한 제 1 방향에서 압축하여, 상기 제 1 방향에 있어서의 상기 도전성 코어 볼의 최대 치수를, 상기 도전성 코어 볼의 상기 제 1 주면에 평행한 면내에서의 최대 직경보다 작게 하는 공정을 포함하는 반도체 장치의 제조 방법.

발명의 설명

기술 분야

[0001] 본 개시는 반도체 장치 및 반도체 장치의 제조 방법에 관한 것이다.

배경 기술

[0002] 구리 코어 볼(copper core ball)을 스페이서 부재로서 사용하여 상부 기관과 하부 기관을 접속한 반도체 패키지가 개시되어 있다(특허문헌 1).

[0003] 특허문헌 1에 기재된 반도체 패키지에 따르면, 기대의 목적은 달성되지만, 구리 코어 볼과 하부 기관 및 상부 기관 사이의 높은 접속 신뢰성이 요구된다.

[0004] 본 개시는 접속 신뢰성을 향상시킬 수 있는 반도체 장치 및 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.

선행기술문헌

특허문헌

[0005] (특허문헌 0001) 일본 특개2012-9782호 공보

발명의 내용

[0006] 본 개시의 일 형태에 따르면, 반도체 장치는 제 1 주면을 갖고 상기 제 1 주면에 제 1 도전 패드를 구비한 제 1 기관과, 상기 제 1 주면에 대향하는 제 2 주면을 갖고 상기 제 2 주면에 제 2 도전 패드를 구비한 제 2 기관과, 상기 제 1 기관과 상기 제 2 기관 사이에 배치되며 상기 제 1 기관의 상기 제 1 주면에 실장된 반도체 소자와, 상기 제 1 도전 패드 및 상기 제 2 도전 패드에 접촉하는 도전성 코어 볼을 포함하며, 상기 제 1 주면에 수직한 제 1 방향에 있어서의 상기 도전성 코어 볼의 최대 치수는, 상기 도전성 코어 볼의 상기 제 1 주면에 평행한 면내에서의 최대 직경보다 작고, 상기 도전성 코어 볼은 상기 제 1 도전 패드에 직접 접촉하는 제 1 접촉면과, 상

기 제 2 도전 패드에 직접 접촉하는 제 2 접촉면을 포함한다.

도면의 간단한 설명

- [0007] 도 1은 실시형태에 따른 반도체 장치를 나타내는 단면도이다.
- 도 2는 실시형태에 있어서의 구리 코어 볼을 나타내는 단면도이다.
- 도 3은 실시형태에 따른 반도체 장치의 제조 방법을 나타내는 단면도이다.
- 도 4는 실시형태에 따른 반도체 장치의 제조 방법을 나타내는 단면도이다.
- 도 5는 실시형태에 따른 반도체 장치의 제조 방법을 나타내는 단면도이다.
- 도 6은 실시형태에 따른 반도체 장치의 제조 방법을 나타내는 단면도이다.
- 도 7은 실시형태에 따른 반도체 장치의 제조 방법을 나타내는 단면도이다.
- 도 8은 실시형태에 따른 반도체 장치의 제조 방법을 나타내는 단면도이다.
- 도 9는 비교예의 구리 코어 볼을 나타내는 단면도이다.
- 도 10은 실시형태의 변형예에 따른 구리 코어 볼을 나타내는 단면도이다.
- 도 11은 반도체 장치의 대안 실시예를 나타내는 단면도이다.

발명을 실시하기 위한 구체적인 내용

- [0008] 이하, 실시형태에 대하여 첨부 도면을 참조하면서 구체적으로 설명한다. 또한, 본 명세서 및 도면에 있어서, 실질적으로 동일한 기능 구성을 가지는 구성 요소에 대해서는, 동일한 부호를 부여하는 것에 의해 중복된 설명을 생략하는 경우가 있다. 또한, 본 개시에 있어서는, X1-X2 방향, Y1-Y2 방향, Z1-Z2 방향을 서로 직교하는 방향으로 한다. X1-X2 방향 및 Y1-Y2 방향을 포함하는 면을 XY면으로 기재하고, Y1-Y2 방향 및 Z1-Z2 방향을 포함하는 면을 YZ면으로 기재하고, Z1-Z2 방향 및 X1-X2 방향을 포함하는 면을 ZX면으로 기재한다. 또한, 편의상, Z1-Z2 방향을 수직 방향으로 하고, Z1측을 상측, Z2측을 하측으로 한다. 또한, "평면시(plan view)"란, Z1측에서 대상을 보는 것을 말하고, "평면 형상(plane shape)"이란, 대상을 Z1측에서 본 형상을 말한다. 단, 반도체 장치는 위 아래를 반대로 한 상태로 사용할 수 있거나, 또는 임의의 각도로 배치할 수 있다.
- [0009] 본 실시형태는, 반도체 장치 및 그 제조 방법에 관한 것이다. 도 1은, 실시형태에 따른 반도체 장치를 나타내는 단면도이다.
- [0010] 실시형태에 따른 반도체 장치(10)는, 하부 기판(100)과, 상부 기판(200)과, 반도체 소자(300)를 갖는다. 하부 기판(100)은 XY면에 대략 평행한 상면(upper surface)(101)을 갖고, 상부 기판(200)은 XY면에 대략 평행한 하면(lower surface)(201)을 갖는다. 상부 기판(200)은 하부 기판(100)의 상측(Z1측)에 배치되어 있다. 상부 기판(200)의 하면(201)이 하부 기판(100)의 상면(101)에 대향하고 있다. 하부 기판(100)은 제 1 기판의 일레이고, 상부 기판(200)은 제 2 기판의 일레이다. 하부 기판(100)의 상면(101)은 제 1 주면의 일레이고, 상부 기판(200)의 하면(201)은 제 2 주면의 일레이다.
- [0011] 하부 기판(100)은, 예를 들면, 코어층(core layer)(110)과, 코어층(110)의 상면에 마련된 빌드업층(120)과, 코어층(110)의 하면에 마련된 빌드업층(130)을 갖는다. 하부 기판(100)이, 코어층을 포함하지 않는 코어리스(core-less) 기판이어도 된다.
- [0012] 코어층(110)은, 관통 구멍(114)이 형성된 절연성의 기재(基材)(111)와, 관통 구멍(114)의 내벽면에 형성된 관통 도전 비아(112)와, 관통 도전 비아(112)의 내측에 충전된 충전 재료(113)를 갖는다. 예를 들어, 코어층(110)의 재료는 글라스 에폭시 등일 수 있으며, 관통 도전 비아(112)의 재료는 구리 등일 수 있다.
- [0013] 빌드업층(120)은 절연층(121)과, 배선층(122)과, 솔더레지스트층(123)을 갖는다. 솔더레지스트층(123)에는, 상부 기판(200)과의 접속용의 개구부(123A)와, 반도체 소자(300)의 설치용의 개구부(123B)가 형성되어 있다. 배선층(122)은, 절연층(121)의 최상면에, 상부 기판(200)과의 접속용의 도전 패드(124A)와, 반도체 소자(300)의 설치용의 도전 패드(124B)를 포함한다. 도전 패드(124A)는 개구부(123A)로부터 노출되고, 도전 패드(124B)는 개구부(123B)로부터 노출된다. 배선층(122)의 재료는, 예를 들면 구리 등의 도전체이다. 도전 패드(124A)는 제 1 도전 패드의 일레이다.

- [0014] 빌드업층(130)은, 절연층(131)과, 배선층(132)과, 솔더레지스트층(133)을 갖는다. 솔더레지스트층(133)에는, 외부 접속용의 개구부(133A)가 형성되어 있다. 배선층(132)은, 절연층(131)의 최하면에 도전 패드(134)를 포함한다. 도전 패드(134)는 개구부(133A)로부터 노출된다. 배선층(132)의 재료는, 예를 들면 구리 등의 도전체이다. 도전 패드(134) 상에는 땀납 볼(135)이 마련되어 있다.
- [0015] 도전 패드(124A)와, 도전 패드(124B)와, 도전 패드(134)가, 배선층(122), 관통 도전 비아(112) 및 배선층(132)을 통해서 전기적으로 접속되어 있다. 빌드업층(120)에 포함되는 절연층(121) 및 배선층(122)의 수, 빌드업층(130)에 포함되는 절연층(131) 및 배선층(132)의 수는 특별히 한정되지 않는다.
- [0016] 반도체 소자(300)는 하부 기판(100)의 상면(101)에 플립 칩(flip-chip) 실장되어 있다. 즉, 반도체 소자(300)의 범프(301)가 접합재(310)를 통해서 하부 기판(100)의 도전 패드(124B)에 전기적으로 접속되어 있다. 접합재(310)는, 예를 들면 땀납(solder)으로 구성된다. 반도체 소자(300)와 하부 기판(100) 사이에는 언더필재(underfill material)(320)가 충전되어 있다.
- [0017] 상부 기판(200)은, 예를 들면, 코어층(210)과, 도전 패드(211)와, 도전 패드(212)와, 솔더레지스트층(214)과, 솔더레지스트층(215)을 갖는다.
- [0018] 도전 패드(211)는 코어층(210)의 하면에 마련되어 있으며, 도전 패드(212)는 코어층(210)의 상면에 마련되어 있다. 도전 패드(212)는, 코어층(210)에 형성된 비아 홀(213)을 통해서 도전 패드(211)에 접속되어 있다. 도전 패드(211) 및 도전 패드(212)의 재료는, 예를 들면 구리 등의 도전체이다. 도전 패드(211)는 제 2 도전 패드의 일레이다.
- [0019] 솔더레지스트층(214)은 코어층(210)의 하면을 덮고 있다. 솔더레지스트층(214)에는, 하부 기판(100)과의 접속용의 개구부(214A)가 형성되어 있다. 도전 패드(211)는 개구부(214A)로부터 노출된다. 솔더레지스트층(215)은 코어층(210)의 상면을 덮고 있다. 솔더레지스트층(215)에는, 외부 접속용의 개구부(215A)가 형성되어 있다. 도전 패드(212)는 개구부(215A)로부터 노출된다. 도전 패드(212)는, 반도체 소자, 수동 소자 또는 다른 배선 기판 등의 전자 부품을 상부 기판(200)에 탑재하기 위해서 사용된다.
- [0020] 반도체 장치(10)는, 하부 기판(100)의 도전 패드(124A)와 상부 기판(200)의 도전 패드(211)에 접촉하는 구리(Cu) 코어 볼(20)을 갖는다. 여기에서, 구리 코어 볼(20)에 대하여 상세하게 설명한다. 도 2는, 구리 코어 볼(20)을 나타내는 단면도이다.
- [0021] 하부 기판(100)의 도전 패드(124A)와, 상부 기판(200)의 도전 패드(211)는 서로 대향하고 있다. 그리고, 구리 코어 볼(20)은, 도전 패드(124A) 및 도전 패드(211)의 양쪽에 접촉하고 있다. 구리 코어 볼(20)은, 도전 패드(124A)에 직접 접촉하는 제 1 접촉면(21)과, 도전 패드(211)에 직접 접촉하는 제 2 접촉면(22)을 갖는다. 구리 코어 볼(20)은, 하부 기판(100)의 상면(101)에 수직한 제 1 방향, 즉 Z1-Z2 방향에 있어서의 최대 치수 D1과, 상면(101)에 평행한 면, 즉 XY면에 평행한 면내에서의 최대 직경 D2를 갖고, 최대 치수 D1은 최대 직경 D2보다 작다. 최대 치수 D1은, Z1-Z2 방향에 있어서의 구리 코어 볼(20)의 치수의 최대값이다. 최대 치수 D1은, 본질적으로 구리 코어 볼(20)의 높이다. 최대 직경 D2는, XY면에 평행한 면내에서의 구리 코어 볼(20)의 직경의 최대값이다. 예를 들면, 최대 치수 D1은, 최대 직경 D2의 90% 정도이다. 구리 코어 볼(20)의 표면에 Ni층이 형성되어 있어도 된다.
- [0022] 구리 코어 볼(20)의 형상은 타원체상(ellipsoidal)이어도 된다. 본 개시에 있어서의 타원체상이란, 수학적으로 정의되는 엄밀한 타원체를 의미하는 것은 아니다. 구리 코어 볼(20)이 타원체상일 경우, 최대 치수 D1은 타원체의 단경(short diameter)에 상당하고, 최대 직경 D2는 타원체의 장경(long diameter)에 상당한다. 제 1 접촉면(21) 및 제 2 접촉면(22)은 평탄한 면이어도 되고, 구리 코어 볼(20)의 중심으로부터 외측을 향해서 볼록한 곡면이어도 된다.
- [0023] 제 1 접촉면(21) 및 제 2 접촉면(22)의 평면 형상은 원형상(circular)이다. 제 1 접촉면(21)의 제 1 직경 및 제 2 접촉면(22)의 제 2 직경은, 최대 직경 D2의 10% 정도이다. 또한, 제 1 접촉면(21)의 제 1 면적 및 제 2 접촉면(22)의 제 2 면적은, 구리 코어 볼(20)의 XY면에 평행한 단면적 중 최대의 단면적의 1% 정도이다.
- [0024] 구리 코어 볼(20)의 측면은 땀납층(30)에 의해 덮여 있다. 땀납층(30)은 도전 패드(124A) 및 도전 패드(211)의 양쪽에 접촉하고 있어도 된다. 땀납층(30)의 재료는, 예를 들면, Sn계, Sn-Ag계, Sn-Cu계, Sn-Ag-Cu계의 Pb(납) 프리(free) 땀납이다.
- [0025] 상부 기판(200)과 하부 기판(100) 사이에 몰드 수지(mold resin)(40)가 충전되어, 상부 기판(200)은 하부 기판

(100)에 대하여 고정되어 있다. 상부 기판(200)과 하부 기판(100) 사이의 거리는 구리 코어 볼(20)에 의해 유지되어 있다.

[0026] 다음으로, 실시형태에 따른 반도체 장치(10)의 제조 방법에 대하여 설명한다. 도 3~도 8은, 실시형태에 따른 반도체 장치(10)의 제조 방법을 나타내는 단면도이다.

[0027] 먼저, 도 3에 나타내는 바와 같이, 하부 기판(100)을 준비한다. 상술한 바와 같이, 하부 기판(100)은, 도전 패드(124A) 및 도전 패드(124B) 등을 갖는다. 그 다음에, 도전 패드(124B) 상에, 예를 들면 접합재(310)를 형성한다. 접합재(310)는, 전해 도금법 등에 의해 형성할 수 있다.

[0028] 그 다음에, 도 4에 나타내는 바와 같이, 범프(301)가 형성된 반도체 소자(300)를 하부 기판(100)에 플립 칩 실장한다. 즉, 접합재(310)를 통해서 범프(301)를 하부 기판(100)의 도전 패드(124B)에 전기적으로 접속한다. 그 다음에, 반도체 소자(300)와 하부 기판(100) 사이에 언더필재(320)를 충전한다.

[0029] 또한, 도 5에 나타내는 바와 같이, 상부 기판(200)을 준비한다. 상술한 바와 같이, 상부 기판(200)은, 도전 패드(211) 등을 갖는다. 그 다음에, 구리 코어를 구비한 뿔납 볼(24)을 도전 패드(211) 상에 탑재한다. 구리 코어를 구비한 뿔납 볼(24)은, 구체상(spherical)의 구리 코어 볼(23)과, 구리 코어 볼(23)의 외주(outer surface)에 마련된 뿔납층(30)을 갖는다. 본 개시에 있어서의 "구체상"이란, 수학적으로 정의되는 엄밀한 구체를 의미하는 것은 아니다. 구리 코어 볼(23)의 표면에 Ni층이 형성되어 있어도 된다.

[0030] 반도체 소자(300)와 하부 기판(100) 사이의 언더필재(320)의 충전과, 구리 코어를 구비한 뿔납 볼(24)의 탑재 이후, 도 6에 나타내는 바와 같이, 하부 기판(100)과 상부 기판(200) 사이에 몰드 수지(40)를 마련하면서, 구리 코어를 구비한 뿔납 볼(24)이 도전 패드(124A)에 접하도록 하여, 상부 기판(200)을 하부 기판(100) 상에 재치한다. 반도체 소자(300)는, 하부 기판(100)과 상부 기판(200) 사이에 배치된다.

[0031] 그 다음에, 도 6에 나타내는 하부 기판(100) 및 상부 기판(200)을 포함하는 적층 구조체를 Z1-Z2 방향에서 압축하면서, 뿔납층(30)의 리플로우(reflow)를 행한다. 이 결과, 도 7에 나타내는 바와 같이, 구체상의 구리 코어 볼(23)이 Z1-Z2 방향에서 압축되어서 타원체상의 구리 코어 볼(20)이 형성된다. 또한, 뿔납층(30)의 성분(예를 들면, 주석)과, 도전 패드(124A)의 성분(예를 들면, 구리) 및 도전 패드(211)의 성분(예를 들면, 구리)으로부터 합금층(도시하지 않음)이 형성된다. 리플로우의 온도는, 예를 들면 260℃ 정도이다.

[0032] 그 다음에, 도 8에 나타내는 바와 같이, 도전 패드(134) 상에 뿔납 볼(135)을 형성한다.

[0033] 이와 같이 하여, 실시형태에 따른 반도체 장치(10)를 제조할 수 있다.

[0034] 또한, 상부 기판(200)을 하부 기판(100) 상에 재치할 때에 몰드 수지(40)를 마련하지 않고, 타원체상의 구리 코어 볼(20)이 형성된 후에 몰드 수지(40)를 마련해도 된다. 또한, 상부 기판(200)을 하부 기판(100) 상에 재치할 때에 몰드 수지(40)를 마련하지 않고, 도 6에 나타내는 하부 기판(100) 및 상부 기판(200)을 포함하는 적층 구조체를 Z1-Z2 방향에서 압축할 때에 몰드 수지(40)를 마련해도 된다.

[0035] 다음으로, 본 실시형태의 효과에 대하여, 비교예를 참조하여 설명한다. 도 9는, 비교예에 있어서의 구리 코어 볼을 나타내는 단면도이다.

[0036] 비교예에서는, 도 9에 나타내는 바와 같이, 구리 코어 볼(20)을 대신하여, 구체상의 구리 코어 볼(25)이 마련되어 있다. 구리 코어 볼(25)은 구체상이기 때문에, 구리 코어 볼(25)의 Z1-Z2 방향에 있어서의 최대 치수 D3은, 구리 코어 볼(25)의 XY면에 평행한 면내에서의 최대 직경 D4와 동일하다. 구리 코어 볼(25)은 도전 패드(124A)에 접촉하는 제 1 접촉점(26)과, 도전 패드(211)에 접촉하는 제 2 접촉점(27)을 갖는다. 다른 구성은, 본 실시형태와 실질적으로 동일하다.

[0037] 본 실시형태에 따른 반도체 장치(10)에서는, 구리 코어 볼(20)의 Z1-Z2 방향에 있어서의 최대 치수 D1이, 구리 코어 볼(20)의 XY면에 평행한 면내에서의 최대 직경 D2보다 작으며, 구리 코어 볼(20)이 도전 패드(124A)에 접촉하는 제 1 접촉면(21)과, 도전 패드(211)에 접촉하는 제 2 접촉면(22)을 갖는다.

[0038] 이와 같이, 비교예에서는, 구리 코어 볼(25)이 점(点)에서 도전 패드(124A) 및 도전 패드(211)에 접촉하는 것에 반해, 본 실시형태에서는, 구리 코어 볼(20)이 면(面)에서 도전 패드(124A) 및 도전 패드(211)에 접촉한다. 이 때문에, 본 실시형태에 따르면, 비교예보다, 구리 코어 볼(20)과, 하부 기판(100) 및 상부 기판(200) 사이에 더 높은 접속 신뢰성을 얻을 수 있다.

[0039] 또한, 상술한 바와 같이, 뿔납층(30)의 리플로우 시에 합금층이 형성된다. 합금층의 형성에 따라 뿔납층(30)의

체적이 감소하지만, 본 실시형태에 따르면, 뿔납층(30)의 체적이 감소한다고 해도, 우수한 접속 신뢰성을 얻을 수 있다.

[0040] 또한, 본 실시형태에서는, 구체상의 구리 코어 볼(23)이 압축되어서 타원체상의 구리 코어 볼(20)이 형성될 때에, 뿔납층(30)이 도전 패드(124A) 상에서 및 도전 패드(211) 상에서 넓어진다. 즉, 뿔납층(30)이 넓게 도전 패드(124A) 및 도전 패드(211)에 접촉한다. 이 때문에, 합금층의 형성에 따라 뿔납층(30)의 체적이 감소한다고 해도, 하부 기판(100)과 상부 기판(200) 사이의 접속을 강고하게 유지할 수 있다.

[0041] 또한, 하부 기판(100) 및 상부 기판(200)의 휘어짐 등에 기인하여, 뿔납층(30)의 리플로우 전에, 도전 패드(124A)와 도전 패드(211) 사이의 거리에 편차가 생기고 있는 경우가 있다. 이 경우, 비교예에서는, 구리 코어 볼(25)이 도전 패드(124A) 또는 도전 패드(211)에 접촉할 수 없는 우려가 있다. 한편, 본 실시형태에서는, 도전 패드(124A)와 도전 패드(211) 사이에 구리 코어 볼(23)을 끼우고, 구리 코어 볼(23)을 압축해서 구리 코어 볼(20)을 형성하고 있기 때문에, 구리 코어 볼(20)을 도전 패드(124A) 및 도전 패드(211)에 보다 확실하게 접촉시킬 수 있다. 또한, 구리 코어 볼(23)과 구리 코어 볼(25)의 사이즈가 동일한 경우에, 본 실시형태에서는, 반도체 장치(10)의 높이(Z1-Z2 방향의 치수)를 작게 할 수 있다.

[0042] 또한, 구리 코어 볼(23)의 압축 시에 도전 패드(124A) 및 도전 패드(211)도 변형해도 된다. 또한, 구리 코어 볼(20)이 도전 패드(124A) 및 도전 패드(211)에 깊이 박혀 있어도 된다. 구리 코어 볼(20)이 도전 패드(124A) 및 도전 패드(211)에 깊이 박혀 있을 경우, 제 1 접촉면(21) 및 제 2 접촉면(22)이 곡면으로 되기 쉬우며, 제 1 접촉면(21) 및 제 2 접촉면(22)이 평탄면인 경우와 비교해서, 제 1 접촉면(21) 및 제 2 접촉면(22)의 면적을 크게 확보하기 쉽다.

[0043] 예를 들면, 도 10에 나타내는 바와 같이, 구리 코어 볼(20)의 제 1 접촉면(21) 및 제 2 접촉면(22)이 곡면으로 되어 있어도 된다. 또한, 도전 패드(124A)가 제 1 접촉면(21)의 형상에 따라 만곡한 제 1 만곡부(124X)를 가져도 되고, 도전 패드(211)가 제 2 접촉면(22)의 형상에 따라 만곡한 제 2 만곡부(211X)를 가져도 된다. 도 10은, 실시형태의 변형예에 있어서의 구리 코어 볼을 나타내는 단면도이다.

[0044] 최대 치수 D1은, 최대 직경 D2의, 바람직하게는 80.0%~99.9%이며, 보다 바람직하게는 85.0%~95.0%이다. 최대 치수 D1의 최대 직경 D2에 대한 비가 작을수록, 제 1 접촉면(21) 및 제 2 접촉면(22)의 면적을 크게 확보하기 쉽다. 한편, 최대 치수 D1의 최대 직경 D2에 대한 비가 지나치게 작을 경우, 하부 기판(100)과 상부 기판(200) 사이에 적절한 거리를 확보하면서, 구리 코어 볼(20) 끼리 간의 단락(short circuit)을 억제하는 것이 곤란해질 우려가 있다.

[0045] 제 1 접촉면(21)의 제 1 직경 및 제 2 접촉면(22)의 제 2 직경은, 최대 직경 D2의, 바람직하게는 0.1%~20.0%이며, 보다 바람직하게는 5.0%~15.0%이다. 제 1 직경 및 제 2 직경의 최대 직경 D2에 대한 비가 클수록, 제 1 접촉면(21) 및 제 2 접촉면(22)의 면적을 크게 확보하기 쉽다. 한편, 제 1 직경 및 제 2 직경의 최대 직경 D2에 대한 비를 크게 하기 위해서는, 구리 코어 볼(23)을 보다 강한 힘으로 압축할 필요가 있어, 가공이 곤란해질 우려가 있다. 제 1 접촉면(21)의 제 1 직경, 제 2 접촉면(22)의 제 2 직경의 적어도 한쪽이 상기의 바람직한 범위에 있으면, 접속 신뢰성을 향상하기 쉬우며, 적어도 한쪽이 상기의 보다 바람직한 범위에 있으면, 접속 신뢰성을 더욱 향상하기 쉽다.

[0046] 코어층(110, 210)의 재료는 글라스 에폭시와 같은 보강재를 포함하는 재료에 한정되지 않으며, 보강재가 포함되지 않은 재료로 이루어질 수도 있다.


[0047] 상부 기판(200)은 대체 부재로 교체될 수도 있다. 상부 기판(200)과 같은 수지 기판 대신에, 도 11에 도시된 바와 같이 리드 프레임(lead frame)과 같은 두꺼운 금속판으로 이루어진 배선층(250)이 제공될 수도 있다. 배선층(250)의 측면은 몰드 수지(40)로 덮이거나, 몰드 수지(40)로부터 노출될 수 있다. 이 경우, 구리 코어 볼(20)을 통해 하부 기판(100)에 일반 금속판을 접합한 후, 금속판과 하부 기판(100) 사이의 간극을 충전하도록 몰드 수지(40)가 제공될 수 있으며, 그 다음에 금속판을 에칭하여 배선층(250)을 형성한다.

[0048] 적어도 하나의 실시형태에 따르면, 접속 신뢰성이 향상된다.


[0049] 이상, 바람직한 실시형태 등에 대하여 상술했지만, 상술한 실시형태 등에 제한되는 것은 아니며, 특허청구의 범위에 기재된 범위를 일탈함 없이, 상술한 실시형태 등에 다양한 변형 및 치환을 부가할 수 있다.

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7




도면8



도면9



도면10



도면11

