

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第6部門第3区分

【発行日】令和4年4月13日(2022.4.13)

【公開番号】特開2020-181540(P2020-181540A)

【公開日】令和2年11月5日(2020.11.5)

【年通号数】公開・登録公報2020-045

【出願番号】特願2019-86270(P2019-86270)

【国際特許分類】

G 06 F 12/14 (2006.01)

10

G 06 F 21/57 (2013.01)

【F I】

G 06 F 12/14 510 D

G 06 F 21/57 350

【手続補正書】

【提出日】令和4年3月31日(2022.3.31)

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

20

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

情報処理装置であって、

B IOSプログラムの先頭アドレスを開始アドレスとして記憶し、かつ、前記先頭アドレスから前記BIOSプログラムを記憶しているメモリと、

リセットが解除されると前記メモリの前記開始アドレスを参照し、前記BIOSプログラムの前記先頭アドレスを読み出し、前記読み出された先頭アドレスから前記BIOSプログラムを読み出して実行する第1のプロセッサと、

前記情報処理装置に電源が供給されることに従って、前記情報処理装置の起動処理を開始するブートプログラムを実行する第2のプロセッサと、を有し、

前記第2のプロセッサは、

前記ブートプログラムを実行することによって、

前記メモリに記憶されている前記BIOSプログラムおよび前記メモリの前記開始アドレスに記憶されている前記先頭アドレスに基づくデータが、正当であるか否かを検証することを特徴とする情報処理装置。

【請求項2】

前記第2のプロセッサは、前記データが正真であると判定した場合に、前記第1のプロセッサのリセットを解除することを特徴とする請求項1に記載の情報処理装置。

【請求項3】

前記データは、前記開始アドレスから前記BIOSプログラムの終了アドレスまでの連続したアドレスに記憶されたデータに基づくデータであることを特徴とする請求項1又は2に記載の情報処理装置。

【請求項4】

前記メモリの前記開始アドレスは、前記第1のプロセッサのリセットベクタであることを特徴とする請求項1乃至3のいずれか1項に記載の情報処理装置。

【請求項5】

前記メモリは、前記BIOSプログラムおよび前記先頭アドレスに基づくデータを記憶し

40

50

前記 BIOS プログラムおよび前記先頭アドレスに基づくデータは、前記 BIOS プログラムおよび前記先頭アドレスを少なくとも含む署名であることを特徴とする請求項 1 乃至 4 のいずれか 1 項に記載の情報処理装置。

**【請求項 6】**

前記第 2 のプロセッサは、

前記署名を計算する計算手段を有し、

前記メモリから読み出した署名と前記計算された署名とが一致しているか否かに基づいて、前記検証を行うことを特徴とする請求項 5 に記載の情報処理装置。

**【請求項 7】**

前記メモリは、前記署名を秘密鍵で暗号化された状態で記憶し、

前記第 2 のプロセッサは、

前記暗号化された状態の前記署名を前記秘密鍵と対になる公開鍵で復号化する復号化手段を有し、

前記メモリから読み出して復号化された署名と、前記計算された署名とが一致しているか否かに基づいて、前記検証を行うことを特徴とする請求項 6 に記載の情報処理装置。

**【請求項 8】**

前記メモリは、

前記開始アドレスから前記 BIOS プログラムの終了アドレスまで連続したアドレスに記憶されたデータを記憶し、

前記前記開始アドレスから前記 BIOS プログラムの終了アドレスまで連続したアドレスに記憶されたデータに基づくデータは、前記開始アドレスから前記 BIOS プログラムの終了アドレスまで連続したアドレスに記憶されたデータに基づく署名であることを特徴とする請求項 1 乃至 7 のいずれか 1 項に記載の情報処理装置。

**【請求項 9】**

前記署名とは、ハッシュ値であることを特徴とする請求項 5 乃至 8 のいずれか 1 項に記載の情報処理装置。

**【請求項 10】**

前記第 1 のプロセッサは、前記第 2 のプロセッサが前記ブートプログラムによって前記検証を行った後、前記 BIOS プログラムを実行することを特徴とする請求項 9 に記載の情報処理装置。

**【請求項 11】**

前記第 2 のプロセッサは、前記検証を行なった後、前記第 1 のプロセッサをリセットおよび該リセットの解除を行い、

前記第 1 のプロセッサは、前記第 2 のプロセッサによってリセットが解除されると、前記 BIOS プログラムを実行することを特徴とする請求項 10 に記載の情報処理装置。

**【請求項 12】**

BIOS プログラムの先頭アドレスを開始アドレスとして記憶し、かつ、前記先頭アドレスから前記 BIOS プログラムを記憶しているメモリと、リセットが解除されると前記メモリの前記開始アドレスを参照し、前記 BIOS プログラムの前記先頭アドレスを読み出し、前記読み出された先頭アドレスから前記 BIOS プログラムを読み出して実行する第 1 のプロセッサと、装置に電源が供給されることに従って、前記装置の起動処理を開始するブートプログラムを実行する第 2 のプロセッサと、を有する装置のデータ検証方法であって、

前記第 2 のプロセッサが前記ブートプログラムを実行する工程と、

前記メモリに記憶されている前記 BIOS プログラムおよび前記メモリの前記開始アドレスに記憶されている前記先頭アドレスに基づくデータが、正当であるか否かを検証する工程を有することを特徴とするデータ検証方法。

**【請求項 13】**

前記検証によって前記データが正真であると判定した場合に、前記第 1 のプロセッサのリセットを解除する工程を有することを特徴とする請求項 12 に記載のデータ検証方法。

10

20

30

40

50

**【請求項 1 4】**

前記検証されるデータは、前記開始アドレスから前記 BIOS プログラムの終了アドレスまで連続したアドレスに記憶されたデータに基づくデータであることを特徴とする請求項 1 2 又は 1 3 に記載のデータ検証方法。

**【請求項 1 5】**

前記メモリの前記開始アドレスは、前記第 1 のプロセッサのリセットベクタであることを特徴とする請求項 1 2 乃至 1 4 のいずれか 1 項に記載のデータ検証方法。

**【請求項 1 6】**

前記メモリは、

前記 BIOS プログラムおよび前記先頭アドレスに基づくデータを記憶し、

前記 BIOS プログラムおよび前記先頭アドレスに基づくデータは、前記 BIOS プログラムおよび前記先頭アドレスを少なくとも含む署名であることを特徴とする請求項 1 2 乃至 1 5 のいずれか 1 項に記載のデータ検証方法。

10

**【請求項 1 7】**

前記第 2 のプロセッサは、

前記署名を計算する計算手段を有し、

前記メモリから読み出した署名と前記計算された署名とが一致しているか否かに基づいて、前記検証を行うことを特徴とする請求項 1 6 に記載のデータ検証方法。

**【請求項 1 8】**

前記メモリは、

前記開始アドレスから前記 BIOS プログラムの終了アドレスまで連続したアドレスに記憶されたデータを記憶し、

前記前記開始アドレスから前記 BIOS プログラムの終了アドレスまで連続したアドレスに記憶されたデータに基づくデータは、前記開始アドレスから前記 BIOS プログラムの終了アドレスまで連続したアドレスに記憶されたデータに基づく署名であることを特徴とする請求項 1 2 乃至 1 7 のいずれか 1 項に記載のデータ判定方法。

20

**【手続補正 2】**

【補正対象書類名】明細書

【補正対象項目名】0 0 0 7

【補正方法】変更

30

【補正の内容】

【0 0 0 7】

本発明の情報処理装置は、前記 BIOS プログラムの先頭アドレスを開始アドレスとして記憶し、かつ、前記先頭アドレスから前記 BIOS プログラムを記憶しているメモリと、リセットが解除されると前記メモリの前記開始アドレスを参照し、前記 BIOS プログラムの前記先頭アドレスを読み出し、前記読み出された先頭アドレスから前記 BIOS プログラムを読み出して実行する第 1 のプロセッサと、前記情報処理装置に電源が供給されることに従って、前記情報処理装置の起動処理を開始するブートプログラムを実行する第 2 のプロセッサと、を有し、前記第 2 のプロセッサは、前記ブートプログラムを実行することによって、前記 BIOS プログラムおよび前記メモリの前記開始アドレスに記憶されている前記先頭アドレスに基づくデータが、正当であるか否かを検証することを特徴とする情報処理装置。

40

50