

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関  
国際事務局

(43) 国際公開日  
2020年8月6日(06.08.2020)




(10) 国際公開番号

WO 2020/158077 A1

- (51) 国際特許分類:  
H03M 1/56 (2006.01) H04N 5/357 (2011.01)  
H03M 1/66 (2006.01) H04N 5/378 (2011.01)
- (21) 国際出願番号: PCT/JP2019/041934
- (22) 国際出願日: 2019年10月25日(25.10.2019)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:  
特願 2019-016868 2019年2月1日(01.02.2019) JP
- (71) 出願人: ソニーセミコンダクタソリューションズ株式会社(SONY SEMICONDUCTOR SOLUTIONS CORPORATION) [JP/JP]; 〒2430014
- 神奈川県厚木市旭町四丁目14番1号 Kanagawa (JP).
- (72) 発明者: 植野 洋介(UENO, Yosuke); 〒2430014  
神奈川県厚木市旭町四丁目14番1号  
ソニーセミコンダクタソリューションズ株式会社内 Kanagawa (JP).
- (74) 代理人: 丸島 敏一(MARUSHIMA, Toshikazu);  
〒1600022 東京都新宿区新宿3-3-2 京王新宿三丁目第二ビル 5F クラフト  
国際特許事務所 Tokyo (JP).
- (81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO,

(54) Title: SOLID-STATE IMAGING ELEMENT, IMAGING DEVICE, AND METHOD FOR CONTROLLING SOLID-STATE IMAGING ELEMENT

(54) 発明の名称: 固体撮像素子、撮像装置、および、固体撮像素子の制御方法



305 Analog-to-digital converter  
310 Comparator (LTPF)  
320 Counter  
360 Filter circuit (HPF)

(57) Abstract: The present invention reduces noise caused by jitter in a solid-state imaging element having a single-slope ADC provided thereto. This solid-state imaging element is equipped with a reference signal generating unit, a filter circuit and an analog-to-digital converter. The reference signal generating unit generates a predetermined reference signal which is synchronized with a predetermined clock signal. The filter circuit allows the passage of a specific frequency component from among the jitter of the clock signal. The analog-to-digital converter converts an analog signal to a digital signal,

DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.

- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

- 一 国際調査報告 (条約第21条(3))

---

using the specific frequency component and the reference signal.

(57) 要約: シングルスロープ型のADCを配置した固体撮像素子において、ジッタによるノイズを低減する。固体撮像素子は、参照信号生成部、フィルタ回路およびアナログデジタル変換器を具備する。参照信号生成部は、所定のクロック信号に同期して所定の参照信号を生成する。フィルタ回路は、クロック信号のジッタのうち特定の周波数成分を通過させる。アナログデジタル変換器は、特定の周波数成分および前記参照信号を用いてアナログ信号をデジタル信号に変換する。

## 明 細 書

発明の名称：

固体撮像素子、撮像装置、および、固体撮像素子の制御方法

### 技術分野

[0001] 本技術は、固体撮像素子、撮像装置、および、固体撮像素子の制御方法に関する。詳しくは、クロック信号に同期してアナログ信号をデジタル信号に変換する固体撮像素子、撮像装置、および、固体撮像素子の制御方法に関する。

### 背景技術

[0002] 従来より、撮像装置などにおいてアナログ信号をA/D（Analog to Digital）変換するために、その構造が簡易なことからシングルスロープ型のA/D C（Analog to Digital Converter）が広く用いられている。シングルスロープ型のA/D Cには、一般に、参照信号およびアナログ信号を比較する比較器と、比較結果が反転するまでの間に亘って計数を行うカウンタとが設けられる。例えば、カラムごとにシングルスロープ型のA/D Cを配置し、それらのA/D Cへ参照信号を供給するD/A C（Digital to Analog Converter）を設けた固体撮像素子が提案されている（例えば、特許文献1参照。）。この固体撮像素子において、D/A Cと、A/D C内のカウンタとは、同一のクロック信号に同期して動作する。

### 先行技術文献

#### 特許文献

[0003] 特許文献1：特開2013-126015号公報

### 発明の概要

#### 発明が解決しようとする課題

[0004] 上述の従来技術では、固体撮像素子は、カラムごとに配置したA/D Cにより、行単位でアナログ信号をA/D変換することができる。しかしながら、D/A Cやカウンタを動作させるクロック信号にジッタが生じると、そのジッタ

に起因してA/D変換後のデジタル信号にノイズ（横引きノイズなど）が生じ、それらのデジタル信号からなる画像データの画質が低下するおそれがある。クロック信号の供給源のPLL（Phase Locked Loop）などに、ジッタを低減するための回路や素子を追加すれば、ジッタによるノイズを抑制することができるが、PLLの回路面積や消費電力が増大するため、好ましくない。このように、上述の固体撮像素子では、ジッタによるノイズの低減が困難であるという問題がある。

[0005] 本技術はこのような状況に鑑みて生み出されたものであり、シングルスロープ型のADCを配置した固体撮像素子において、ジッタによるノイズを低減することを目的とする。

### 課題を解決するための手段

[0006] 本技術は、上述の問題点を解消するためになされたものであり、その第1の側面は、所定のクロック信号に同期して所定の参照信号を生成する参照信号生成部と、上記クロック信号のジッタのうち特定の周波数成分を通過させるフィルタ回路と、上記特定の周波数成分および上記参照信号を用いてアナログ信号をデジタル信号に変換するアナログデジタル変換器とを具備する固体撮像素子、および、その制御方法である。これにより、ジッタのうち特定の周波数成分と参照信号とにより、アナログ信号がデジタル信号に変換されるという作用をもたらす。

[0007] また、この第1の側面において、上記特定の周波数成分は、上記クロック信号のうち所定の上限周波数を超える高周波数成分であり、上記参照信号生成部は、上記ジッタのうち所定の下限周波数に満たない低周波数成分を通過させ、上記アナログデジタル変換器は、上記高周波数成分を加算した上記参照信号と上記アナログ信号とを比較して比較結果を出力する比較器と、上記比較結果が反転するまでの期間に亘って上記クロック信号に同期して計数値を計数して当該計数値を上記デジタル信号として出力するカウンタとを備えてもよい。これにより、高周波数成分が加算された参照信号によりアナログ信号がデジタル信号に加算されるという作用をもたらす。

- [0008] また、この第1の側面において、上記フィルタ回路は、上記クロック信号のエッジを検出して検出信号として出力するエッジ検出回路と、上記検出信号に同期してハイレベルとローレベルとを交互に出力するトグル回路とを備えもよい。これにより、エッジ検出回路をエッジの高周波数成分が通過するという作用をもたらす。
- [0009] また、この第1の側面において、上記クロック信号に同期してキャパシタを充放電するスイッチトキャパシタ回路と、上記キャパシタに直列に接続された抵抗と、上記抵抗を介して入力された信号に同期してハイレベルとローレベルとを交互に出力するトグル回路と、上記抵抗と上記トグル回路との間の経路を上記クロック信号に同期して開閉するスイッチとを備えてもよい。これにより、スイッチトキャパシタレジスタ回路をエッジの高周波数成分が通過するという作用をもたらす。
- [0010] また、この第1の側面において、上記特定の周波数成分は、上記クロック信号のうち所定の下限周波数に満たない低周波数成分であり、上記参照信号生成部は、上記特定の周波数成分の少なくとも一部を通過させ、上記アナログデジタル変換器は、上記参照信号と上記アナログ信号とを比較して比較結果を出力する比較器と、上記比較結果が反転するまでの期間に亘って上記特定の周波数成分の信号に同期して計数値を計数して当該計数値を上記デジタル信号として出力するカウンタとを備えてもよい。これにより、低周波数成分の信号に同期して、アナログ信号がデジタル信号に変換されるという作用をもたらす。
- [0011] また、本技術の第2の側面は、所定のクロック信号に同期して所定の参照信号を生成する参照信号生成部と、上記クロック信号のジッタのうち特定の周波数成分を通過させるフィルタ回路と、上記特定の周波数成分および上記参照信号を用いてアナログ信号をデジタル信号に変換するアナログデジタル変換器と上記デジタル信号に対して所定の信号処理を行う信号処理部とを具備する撮像装置である。これにより、ジッタのうち特定の周波数成分と参照信号とにより、アナログ信号がデジタル信号に変換され、信号処理が行われ

るという作用をもたらす。

[0012] また、本技術の第3の側面は、所定のクロック信号を出力するタイミング制御部と、上記クロック信号に同期して所定の参照信号を生成する参照信号生成部と、上記クロック信号のジッタのうち特定の周波数成分を通過させるフィルタ回路と、上記特定の周波数成分および上記参照信号を用いてアナログ信号をデジタル信号に変換するアナログデジタル変換器とを具備する固体撮像素子である。これにより、ジッタのうち特定の周波数成分と参照信号とにより、アナログ信号がデジタル信号に変換されるという作用をもたらす。

[0013] また、この第3の側面において、上記特定の周波数成分は、上記クロック信号のうち所定の上限周波数を超える高周波数成分であり、上記参照信号生成部は、上記ジッタのうち所定の下限周波数に満たない低周波数成分を通過させ、上記アナログデジタル変換器は、上記高周波数成分を加算した上記参照信号と上記アナログ信号とを比較して比較結果を出力する比較器と、上記比較結果が反転するまでの期間に亘って上記クロック信号に同期して計数値を計数して当該計数値を上記デジタル信号として出力するカウンタとを備えてもよい。これにより、高周波数成分が加算された参照信号によりアナログ信号がデジタル信号に加算されるという作用をもたらす。

[0014] また、この第3の側面において、上記フィルタ回路は、上記タイミング制御部と上記比較器との間に配置されてもよい。これにより、タイミング制御部と比較器との間でフィルタリングが行われるという作用をもたらす。

[0015] また、この第3の側面において、上記特定の周波数成分は、上記クロック信号のうち所定の下限周波数に満たない低周波数成分であり、上記参照信号生成部は、上記特定の周波数成分の少なくとも一部を通過させ、上記アナログデジタル変換器は、上記参照信号と上記アナログ信号とを比較して比較結果を出力する比較器と、上記比較結果が反転するまでの期間に亘って上記特定の周波数成分の信号に同期して計数値を計数して当該計数値を上記デジタル信号として出力するカウンタとを備えてもよい。これにより、低周波数成分の信号に同期して、アナログ信号がデジタル信号に変換されるという作用

をもたらす。

[0016] また、この第3の側面において、上記フィルタ回路は、上記タイミング制御部と上記カウンタとの間に配置されてもよい。これにより、タイミング制御部と比較器との間でフィルタリングが行われるという作用をもたらす。

### 図面の簡単な説明

[0017] [図1]本技術の第1の実施の形態における撮像装置の一構成例を示すブロック図である。

[図2]本技術の第1の実施の形態における固体撮像素子の積層構造の一例を示す図である。

[図3]本技術の第1の実施の形態における固体撮像素子の一構成例を示すブロック図である。

[図4]本技術の第1の実施の形態におけるアナログデジタル変換部の一構成例を示すブロック図である。

[図5]本技術の第1の実施の形態における参照信号供給部の一構成例を示すブロック図である。

[図6]本技術の第1の実施の形態におけるDACの一構成例を示すブロック図である。

[図7]本技術の第1の実施の形態におけるDACの等価回路の一例である。

[図8]本技術の第1の実施の形態におけるフィルタ回路の一構成例を示す回路図である。

[図9]本技術の第1の実施の形態における比較器の一構成例を示す回路図である。

[図10]本技術の第1の実施の形態におけるインパルスDACの特性を説明するための図である。

[図11]本技術の第1の実施の形態におけるクロック信号および検出信号の波形の一例を示すグラフである。

[図12]本技術の第1の実施の形態における参照信号供給部の特性を説明するための図である。

[図13]本技術の第1の実施の形態における参照信号供給部の特性を示す図の拡大図である。

[図14]本技術の第1の実施の形態と比較例とにおけるアナログデジタル変換部の一構成例を示すブロック図である。

[図15]本技術の第1の実施の形態における固体撮像素子の動作の一例を示すフローチャートである。

[図16]本技術の第2の実施の形態におけるフィルタ回路の一構成例を示す回路図である。

[図17]本技術の第2の実施の形態におけるスイッチトキャパシタレジスタ回路の一構成例を示す回路図である。

[図18]本技術の第2の実施の形態におけるクロック信号および電流信号の波形の一例を示すグラフである。

[図19]本技術の第3の実施の形態におけるアナログデジタル変換部の一構成例を示すブロック図である。

[図20]車両制御システムの概略的な構成例を示すブロック図である。

[図21]撮像部の設置位置の一例を示す説明図である。

### 発明を実施するための形態

[0018] 以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。

1. 第1の実施の形態（高周波数成分を通過させるフィルタ回路を設けた例）

2. 第2の実施の形態（スイッチトキャパシタレジスタ回路を用いて高周波数成分を通過させるフィルタ回路を設けた例）

3. 第3の実施の形態（低周波数成分を通過させるフィルタ回路を設けた例）

4. 移動体への応用例

[0019] <1. 第1の実施の形態>

[撮像装置の構成例]

図１は、本技術の第１の実施の形態における撮像装置１００の一構成例を示すブロック図である。この撮像装置１００は、画像データを撮像するための装置であり、光学部１１０、固体撮像素子２００およびＤＳＰ（Digital Signal Processing）回路１２０を備える。さらに撮像装置１００は、表示部１３０、操作部１４０、バス１５０、フレームメモリ１６０、記憶部１７０および電源部１８０を備える。撮像装置１００としては、例えば、デジタルスチルカメラなどのデジタルカメラの他、撮像機能を持つスマートフォンやパーソナルコンピュータ、車載カメラ等が想定される。

[0020] 光学部１１０は、被写体からの光を集光して固体撮像素子２００に導くものである。固体撮像素子２００は、垂直同期信号ＶＳＹＮＣに同期して、光電変換により画像データを生成するものである。ここで、垂直同期信号ＶＳＹＮＣは、撮像のタイミングを示す所定周波数の周期信号である。固体撮像素子２００は、生成した画像データをＤＳＰ回路１２０に信号線２０９を介して供給する。

[0021] ＤＳＰ回路１２０は、固体撮像素子２００からの画像データに対して所定の画像処理を実行するものである。このＤＳＰ回路１２０は、処理後の画像データをバス１５０を介してフレームメモリ１６０などに出力する。

[0022] 表示部１３０は、画像データを表示するものである。表示部１３０としては、例えば、液晶パネルや有機ＥＬ（Electro Luminescence）パネルが想定される。操作部１４０は、ユーザの操作に従って操作信号を生成するものである。

[0023] バス１５０は、光学部１１０、固体撮像素子２００、ＤＳＰ回路１２０、表示部１３０、操作部１４０、フレームメモリ１６０、記憶部１７０および電源部１８０が互いにデータをやりとりするための共通の経路である。

[0024] フレームメモリ１６０は、画像データを保持するものである。記憶部１７０は、画像データなどの様々なデータを記憶するものである。電源部１８０は、固体撮像素子２００、ＤＳＰ回路１２０や表示部１３０などに電源を供給するものである。

[0025]     〔固体撮像素子の構成例〕

図2は、本技術の第1の実施の形態における固体撮像素子200の積層構造の一例を示す図である。この固体撮像素子200は、回路チップ202と、その回路チップ202に積層された受光チップ201とを備える。これらのチップは、ビアなどの接続部を介して電氣的に接続される。なお、ビアの他、Cu-Cu接合やバンプにより接続することもできる。

[0026]     図3は、本技術の第1の実施の形態における固体撮像素子200の一構成例を示すブロック図である。この固体撮像素子200は、行走査回路210、画素アレイ部220、タイミング制御部240、定電流源回路250、アナログデジタル変換部300、水平転送走査部260および信号処理部270を備える。

[0027]     例えば、画素アレイ部220は、受光チップ201に配置され、それ以外の回路（行走査回路210など）は、回路チップ202に配置される。なお、受光チップ201および回路チップ202のそれぞれに配置する回路は、この構成に限定されない。例えば、アナログデジタル変換部300内の比較器までを受光チップ201に配置し、その後段を回路チップ202に配置することもできる。

[0028]     画素アレイ部220には、複数の画素230が二次元格子状に配列される。画素230は、光電変換により、アナログの画素信号を生成し、アナログデジタル変換部300に供給するものである。以下、水平方向に配列された画素230の集合を「行」と称し、行に垂直な方向に配列された画素230の集合を「列」と称する。

[0029]     行走査回路210は、行を順に選択して駆動し、画素信号を出力させるものである。

[0030]     タイミング制御部240は、垂直同期信号VSYNCに同期して行走査回路210、アナログデジタル変換部300および水平転送走査部260のそれぞれの動作タイミングを制御するものである。

[0031]     定電流源回路250には、列ごとに定電流源が配置される。それぞれの定

電流源は、対応する列の垂直信号線に接続される。

[0032] アナログデジタル変換部300は、列ごとに、その列の画素信号をデジタル信号に変換するものである。このアナログデジタル変換部300は、列ごとのデジタル信号を信号処理部270に出力する。

[0033] 水平転送走査部260は、アナログデジタル変換部300を制御して行内の画素信号を順に出力させるものである。

[0034] 信号処理部270は、デジタル信号に対して、暗電流補正やデモザイク処理などの所定の信号処理を行うものである。この信号処理部270は、処理後の信号からなる画像データを信号線209を介してDSP回路120に供給する。

[0035] [アナログデジタル変換部の構成例]

図4は、本技術の第1の実施の形態におけるアナログデジタル変換部300の一構成例を示すブロック図である。このアナログデジタル変換部300には、参照信号供給部340と、複数の比較器310と、複数のカウンタ320と、複数のラッチ330とが配置される。

[0036] 比較器310、カウンタ320およびラッチ330は、列ごとに設けられる。列数をN（Nは、整数）とすると、比較器310、カウンタ320およびラッチ330は、N個ずつ設けられる。

[0037] 参照信号供給部340は、タイミング制御部240からのクロック信号ADCKに同期して参照信号RMPを生成し、比較器310のそれぞれに供給するものである。このクロック信号ADCKは、例えば、PLLを用いて垂直同期信号VSYNCの周波数を逡倍することにより生成される。また、参照信号供給部340には、参照信号RMPの波形や生成タイミングを制御するためのDAC制御信号が入力される。DAC制御信号は、例えば、タイミング制御部240により生成される。

[0038] 比較器310は、参照信号RMPと対応する列からの画素信号Vsigとを比較するものである。この比較器310は、比較結果COMPをカウンタ320に供給する。

[0039] カウンタ 320 は、比較結果 COMP が反転するまでの期間に亘って計数値を計数するものである。このカウンタ 320 は、計数値を示すデジタル信号をラッチ 330 に出力し、保持させる。また、カウンタ 320 には、計数動作を制御するためのカウンタ制御信号が入力される。

[0040] ラッチ 330 は、対応する列のデジタル信号を保持するものである。このラッチ 330 は、水平転送走査部 260 の制御に従ってデジタル信号を信号処理部 270 に出力する。

[0041] 上述の比較器 310 およびカウンタ 320 により、アナログの画素信号がデジタル信号に変換される。すなわち、比較器 310 およびカウンタ 320 は、ADC として機能する。このように比較器およびカウンタからなる簡易な構成の ADC は、シングルスロープ型の ADC と呼ばれる。

[0042] また、アナログデジタル変換部 300 は、AD 変換の他、リセットレベルと信号レベルとの差分を求める CDS (Correlated Double Sampling) 処理を列ごとに行う。ここで、リセットレベルは、画素 230 の初期化時の画素信号のレベルであり、信号レベルは、露光終了時の画素信号のレベルである。例えば、リセットレベルの変換時にカウンタ 320 がダウンカウントおよびアップカウントの一方を行い、信号レベルの変換時にカウンタ 320 がダウンカウントおよびアップカウントの他方を行うことにより、CDS 処理が実現される。なお、カウンタ 320 がアップカウントのみを行う構成とし、その後段に CDS 処理を行う回路を追加することもできる。

[0043] [参照信号供給部の構成例]

図 5 は、本技術の第 1 の実施の形態における参照信号供給部 340 の一構成例を示すブロック図である。この参照信号供給部 340 には、DAC 350、フィルタ回路 360 および抵抗 341 が配置される。

[0044] DAC 350 は、DAC 制御信号に従って、クロック信号 ADCK に同期して所定の電流信号を参照信号 DACOUT として生成するものである。参照信号 DACOUT として、例えば、のこぎり波状のランプ信号が生成される。

[0045] フィルタ回路360は、クロック信号ADCKのジッタのうち特定の周波数成分を通過させるものである。このフィルタ回路360は、その周波数成分を含む固定幅パルス信号FWP (Fixed Width Pulse) を生成する。

[0046] 抵抗341は、参照信号DACOUT (電流信号) に固定幅パルス信号FWPをアナログ加算した信号を電圧信号に変換するものである。この電圧信号は、参照信号RMPとして比較器310に供給される。

[0047] [DACの構成例]

図6は、本技術の第1の実施の形態におけるDAC350の一構成例を示すブロック図である。このDAC350には、カウンタ351と、M (Mは、2以上の整数) 個のトグル回路352と、キャパシタ356とが設けられる。トグル回路352のそれぞれは、電流源353とスイッチ354および355とを備える。

[0048] カウンタ351は、クロック信号ADCKに同期して計数値を計数するものである。このカウンタ351は、その計数値をデコードしてMビットの信号を生成する。例えば、計数値は、その値が大きいほど、論理値「1」のビット数の多い信号にデコードされる。これらのMビットのうちm (mは、0乃至M-1の整数) ビット目は、m個目のトグル回路352に入力される。

[0049] 例えば、初期状態においてMビットの全てが論理値「0」に設定される。計数値が10進数で「1」である場合に、0ビット目のみに論理値「1」が設定され、計数値が10進数で「2」である場合に、0ビット目および1ビット目に論理値「1」が設定される。以下、計数値が大きいほど、論理値「1」のビット数が多くなる。

[0050] また、DAC制御信号に従ってカウンタ351は、Mビットの初期化処理と、計数処理とのいずれかを行う。

[0051] トグル回路352は、カウンタ351からのビットに応じてハイレベルの電流とローレベルの電流とを交互に出力するものである。このトグル回路352内において、電流源353は、一定の電流を供給する。スイッチ354は、カウンタ351からのビットに応じて、電流源353と接地端子との間

の経路を開閉するものである。スイッチ 355 は、カウンタ 351 からのビットに応じて、電流源 353 と DAC 350 の出力端子との間の経路を開閉するものである。

[0052] また、対応するビットにより、スイッチ 354 および 355 の一方が開状態に移行し、他方が閉状態に移行する。例えば、論理値「0」のビットが入力されるとスイッチ 354 が閉状態に移行し、スイッチ 355 は開状態に移行する。一方、論理値「1」のビットが入力されるとスイッチ 354 が開状態に移行し、スイッチ 355 は閉状態に移行する。

[0053] キャパシタ 356 は、DAC 350 の出力端子と接地端子との間に挿入される。

[0054] 上述の構成により、リセットレベルの変換時にカウンタ 351 が計数を行い、その計数値が大きくなるほど、M 個のトグル回路 352 からの出力電流の和が増大する。そして、リセットレベルの変換終了時にカウンタ 351 は M ビットの初期化を行う。信号レベルの変換時にも同様の処理が行われる。これにより、のこぎり波状の参照信号 DACOUT が生成される。

[0055] なお、DAC 350 内の回路は、のこぎり波状の参照信号 RMP を生成することができるものであれば、同図に例示した回路に限定されない。

[0056] 図 7 は、本技術の第 1 の実施の形態における DAC 350 の等価回路の一例である。M 個のトグル回路 352 は、同図に例示するように可変電流源 357 および抵抗 358 に置き換えることができる。

[0057] 可変電流源 357 は、カウンタ 351 の計数値に応じて電流量が変化する電流を生成するものである。抵抗 358 は、可変電流源 357 と、接地端子との間に挿入される。また、キャパシタ 356 は、可変電流源 357 および抵抗 358 の接続点と、接地端子との間に挿入される。また、可変電流源 357 および抵抗 358 の接続点からは、参照信号 DACOUT が出力される。

[0058] 抵抗 358 およびキャパシタ 356 により、ローパスフィルタが形成される。このローパスフィルタは、クロック信号 ADCK のジッタのうち所定の

下限周波数に満たない低周波数成分を通過させる。

[0059] [フィルタ回路の構成例]

図8は、本技術の第1の実施の形態におけるフィルタ回路360の一構成例を示す回路図である。このフィルタ回路360は、エッジ検出回路370およびトグル回路380を備える。

[0060] エッジ検出回路370は、クロック信号ADCKのエッジ（例えば、立上りエッジ）を検出し、検出信号として出力するものである。このエッジ検出回路370は、遅延回路371およびAND（論理積）ゲート372を備える。

[0061] 遅延回路371は、クロック信号ADCKを一定に遅延時間に亘って遅延させるものである。この遅延回路371は、遅延させたクロック信号ADCKを出力する。

[0062] ANDゲート372は、遅延前のクロック信号ADCKと、遅延後のクロック信号ADCKの反転値との論理積を検出信号としてトグル回路380に出力するものである。

[0063] 上述の構成により、クロック信号ADCKの立上りエッジが検出される。この立上りエッジの幅は、遅延回路371の遅延時間に該当する。

[0064] トグル回路380は、エッジ検出回路370からの検出信号に応じて、ハイレベルの電流とローレベルの電流とを交互に出力するものである。このトグル回路380は、電流源381と、スイッチ382および383とを備える。

[0065] 電流源381は、一定の電流を供給する。スイッチ382は、エッジ検出回路370からの検出信号に応じて、電流源381と接地端子との間の経路を開閉するものである。スイッチ383は、エッジ検出回路370からの検出信号に応じて、電流源381とフィルタ回路360の出力端子との間の経路を開閉するものである。

[0066] 上述の構成により、フィルタ回路360は、固定幅パルス信号FWPを生成する。また、フィルタ回路360は、クロック信号ADCKのジッタのう

ち、所定の上限周波数を超える高周波数成分を通過させるハイパスフィルタとして機能する。ハイパスフィルタとして機能する原理の詳細については後述する。

[0067] なお、フィルタ回路360は、ハイパスフィルタとして機能するものであれば、同図に例示された回路に限定されない。

[0068] [比較器の構成例]

図9は、本技術の第1の実施の形態における比較器310の一構成例を示す回路図である。この比較器310は、pMOS (p-channel Metal Oxide Semiconductor) 311および312と、nMOS (n-channel MOS) 313および315と、抵抗314および電流源316とを備える。また、比較器310は、抵抗317およびキャパシタ318をさらに備える。

[0069] pMOSトランジスタ311および312は、電源端子に並列に接続される。また、pMOSトランジスタ311のゲートは、自身のドレインと、pMOSトランジスタ312のゲートとに接続される。

[0070] nMOSトランジスタ313は、pMOSトランジスタ311と電流源316との間に挿入される。また、nMOSトランジスタ313のゲートには、参照信号供給部340からの参照信号RMPが入力される。

[0071] nMOSトランジスタ315は、pMOSトランジスタ312と電流源316との間に挿入される。また、nMOSトランジスタ315のゲートには、画素230からの画素信号Vsigが入力される。また、pMOSトランジスタ312およびnMOSトランジスタ315の接続点は、比較器310の出力端子に接続される。

[0072] 抵抗314の両端は、nMOSトランジスタ315のソースおよびドレインに接続される。

[0073] 電流源316は、nMOSトランジスタ313および315のコモンノードと、接地端子との間に挿入される。

[0074] 抵抗317およびキャパシタ318は、pMOSトランジスタ312およびnMOSトランジスタ315の接続点と電源端子との間において並列に接

続される。

- [0075] 上述の構成により、比較器310は、参照信号RMPと画素信号Vsigとを比較し、その比較結果COMPを出力する。また、抵抗317およびキャパシタ318によりローパスフィルタが形成される。このローパスフィルタは、クロック信号ADCKのジッタのうち低周波数成分を通過させる。
- [0076] ここで、前述したフィルタ回路360がハイパスフィルタとして機能する理由について考える。一般にジッタは、PWM (Pulse Width Modulation) 成分とPDM (Pulse Delay Modulation) 成分とに分けることができる。これらのうちPDM成分は、ジッタをハイパスフィルタに通過させて得られた高周波数成分となることが知られている。その導出過程は、「O. Oliaei, "State-Space Analysis of Clock Jitter in CT Oversampling Data Converters" IEEE TCASII, vol. 50, no. 1, pp. 31-37, Jan. 2003」に記載されている。また、「M. Anderson, L. Sundstrom, "DT Modeling of Clock Phase-Noise Effects in LP CT  $\Delta\Sigma$  ADCs with RZ Feedback" IEEE TCASII, Vol. 56, No. 7, Jul 2009, pp. 530-534.」にも記載されている。
- [0077] PDM成分が高周波数成分となることを単純に理解するためには、インパルスを出力するような仮想的なDACであるインパルスDACを考えてみるのが分かりやすい。
- [0078] 図10は、本技術の第1の実施の形態におけるインパルスDACの特性を説明するための図である。同図におけるaは、インパルスDACが出力する参照信号DACOUTの波形の一例を示すグラフである。同図におけるbは、ジッタによる参照信号DACOUTの波形の一例を示すグラフである。同図におけるcは、ジッタによる参照信号DACOUTの時間積分の一例を示すグラフである。同図におけるdは、ジッタによる参照信号DACOUTの時間積分のスペクトラムの一例を示すグラフである。同図におけるeは、ジッタによるスペクトラムの時間微分の一例を示すグラフである。
- [0079] また、同図におけるaの縦軸は、参照信号DACOUTのレベルを示し、横軸は時間を示す。同図におけるbの縦軸は、ジッタによる参照信号DAC

OUTのレベルを示し、横軸は時間を示す。同図におけるcの縦軸は、時間積分の値を示し、横軸は時間を示す。同図におけるdの縦軸は、スペクトラムの値を示し、横軸は周波数を示す。同図におけるeの縦軸は、時間微分の値を示し、横軸は周波数を示す。

[0080] 同図におけるaに例示するように、このようなインパルスDACにおいて、ジッタが無い理想的な出力波形（斜線部分）とジッタが存在する場合の出力波形（白抜き部分）とを考える。ジッタが存在する場合の出力波形は、理想的な出力波形をジッタ分だけ時間軸に沿って平行移動させたものである。

[0081] 次に、同図におけるbに例示するように、ジッタにより加えられたインパルスDACの出力成分を考える。これは、先ほどのジッタ存在時の出力波形から、理想波形を差し引けばよい。

[0082] このままでは、取り扱いが面倒なので、次に同図におけるcに例示するように、同図におけるbの波形を時間積分した波形を考える。この波形は、パルス幅がジッタ値のRZ（Return to Zero）-DACの出力波形となっており、いうなれば時間軸信号としてのジッタを電圧あるいは電流信号に、そのまま変換した波形となっている。故に、この波形のスペクトラムは、ジッタそのもののスペクトラムと同一となる。

[0083] 仮にジッタがホワイトノイズであれば、この波形のスペクトラムも同図におけるdに例示するようにホワイトノイズのものとなる。

[0084] 先ほどの時間積分を元に戻すため、これを一次微分したものが、ジッタによるインパルスDACの出力成分（同図におけるb）のスペクトラムである。ホワイトなジッタを考えると、同図におけるeに例示するように、これは、一次ハイパスフィルタを通過した高周波数成分のスペクトラムとなる。同図におけるa乃至eを用いて説明したように、ジッタのPDM成分が、ハイパスフィルタにより得られたジッタの高周波数成分となっている。

[0085] CT（Continuous-Time）-デルタシグマADCにおいては、ジッタによるPWM成分を抑えてPDM成分のみとするために、後述するSCR（Switched Capacitor Resistor）-DACを用いる方法が知られている。しかしなが

ら、この方法では、特性バラつきも大きく、ジッタキャンセルに用いるという目的から考えると、電流ステアリング構成であるDAC350との相性は決して良いものではない。

[0086] そこで、PDM成分を実現したいという原理理解に立ち返ると、SCRDACは唯一の解ではなく、かつ、必ずしも最も自然な発想ではないように思われる。寧ろ、固定遅延を生成する遅延回路371を用いたエッジ検出回路370を用いることが最も単純なPDMの実現方法と思い至る。なお、現実的に、この遅延回路371によるジッタは、クロック信号ADCKのジッタに対して十分に小さくすることができるものとする。

[0087] 図11は、技術の第1の実施の形態におけるクロック信号および検出信号の波形の一例を示すグラフである。同図におけるaは、クロック信号ADCKの波形の一例を示すグラフである。同図におけるbは、エッジ検出回路370の検出信号の波形の一例を示すグラフである。

[0088] 同図におけるbに例示するように、同図におけるaのクロック信号ADCKの立上りエッジが検出信号として検出される。このエッジの幅は、遅延回路371の遅延時間に該当する。

[0089] 先ほどのインパルスDACと同様の考察を、エッジ検出回路370を用いた参照信号供給部340について行う。

[0090] 図12は、本技術の第1の実施の形態における参照信号供給部340の特性を説明するための図である。同図におけるaは、参照信号供給部340が出力する参照信号RMPの波形の一例を示すグラフである。同図におけるbは、ジッタによる参照信号RMPの波形の一例を示すグラフである。同図におけるcは、ジッタによる参照信号RMPの時間積分の一例を示すグラフである。同図におけるdは、ジッタによる参照信号RMPの時間積分のスペクトラムの一例を示すグラフである。同図におけるeは、ジッタによるスペクトラムの時間微分の一例を示すグラフである。

[0091] ジッタによって加えられた参照信号供給部340の出力成分の時間積分（同図におけるc）が、何故、インパルスDACの場合と同様にジッタと同じ

スペクトラムとなるかについて捕捉する。

[0092] 図13は、本技術の第1の実施の形態における参照信号供給部340の特性を示す図の拡大図である。図13におけるaは、図12におけるaの1つのパルスの拡大図である。図13におけるbは、図12におけるbの1パルスに関する波形の拡大図である。図13におけるcは、図12におけるcの1パルスに関する波形の拡大図である。図13におけるdは、図10におけるcの1パルスに関する波形の拡大図である。

[0093] 固定幅パルス信号FWPのパルス幅を $dT$ 、ジッタ量を $t_{PDM}$ とし、1つのパルスに対して、ジッタによって加えられた参照信号供給部340の出力成分の時間積分を考えてみる。図13におけるcに例示するように、その時間積分は、振幅もパルス幅もジッタ量に依存した台形波形となっており、その面積 $A$ は、次の式により表される。

$$\begin{aligned} A &= 0.5 \times I \times t_{PDM}^2 + I \times t_{PDM} \times (dT - t_{PDM}) \\ &\quad + 0.5 \times I \times t_{PDM}^2 \\ &= I \times t_{PDM} \times dT \end{aligned}$$

上式において、 $I$ は、参照信号RMPのレベルを示し、単位は、例えば、アンペア（A）である。また、パルス幅 $dT$ およびジッタ量 $t_{PDM}$ の単位は、例えば、秒（s）である。

[0094] 上式より、面積 $A$ は、ジッタ量に正比例している。つまり、それは、振幅のみがジッタ量に正比例したパルスで近似することができる。このことから、インパルスDACの場合と同様に、ジッタによって加えられた参照信号供給部340の出力成分の時間積分のスペクトラムが、ジッタと同一のスペクトラムになることが分かる。

[0095] このように、固定幅パルス信号FWPを用いる参照信号供給部340は、FWP RZ-DACとも呼ばれる。このFWP RZ-DACは、後述するSCR-DACと比較して、ジッタキャンセルに活用するのに非常に適していると考えられる。図6に例示したDAC350内の電流ステアリング構成をそのまま利用することができるためである。

[0096] また、C Tーデルタシグマ A D Cでは、何故、F W P R ZーD A Cの手法がそれほど有効ではないかを考えることで、ジッタキャンセルへの適用との違いについて考察する。それは、一言に圧縮するならば、C Tーデルタシグマ A D Cの場合のように文字通りのD A Cとして用いるか、それともジッタキャンセル用途のように入力データの存在しないトグル回路として用いるかの違いである。

[0097] D A Cとして用いる場合、当然ながらまず重要となるのは、ジッタの伝達特性よりも入力データの伝達特性である。F W P R ZーD A Cにおいて、このゲインは、パルス幅  $d T$  に比例するが、パルス幅  $d T$  は、ロジックゲートで構成されるために精度よく設定することも困難である。また、その P V T (Process, supply Voltage, and Temperature) 特性はとても大きくなる。これらの解決には、例えば、D L L (Delay-Locked Loop) 追加のような大きな改修が必要となってしまう。また、大きな遅延時間を実現するには一般に長いロジックゲート列を必要とするためにそれ自体がジッタ源となり易い。ではその対策として遅延時間を小さくとどめようとする、ゲインを同一にするためにその分、D A Cの出力電流値  $I$  を大きくするしかない。出力電流値  $I$  を大きくする際は、C Tーデルタシグマ A D Cのループフィルタのアンプに大きなスルー／B W (Band Width) 特性を要求してしまう。

[0098] それに対してジッタキャンセルへ適用する場合、入力データは存在せず、フィルタ回路 3 6 0 は、単純なトグル動作のみを行う。よって、上記のデータに対応する出力信号は単純なオフセットとなり、C D S 処理によって除去される。この場合に最も大事なものは、ジッタの伝達関数であり、これまで見て来た様にそれはパルス幅には依存しない。従ってパルス幅は精度良く設定される必要もなく、P V T 依存性を抑える必要も、大きな値とする必要もあまりないと考えられる。このように、C Tーデルタシグマ A D Cに適用した場合の課題が大幅に緩和されていると理解できる。

[0099] 図 1 4 は、本技術の第 1 の実施の形態と比較例とにおけるアナログデジタル変換部の一構成例を示すブロック図である。同図における a は、第 1 の実

施の形態のアナログデジタル変換部300の一構成例を示すブロック図である。同図におけるbは、フィルタ回路360を設けていない比較例のアナログデジタル変換部の一構成例を示すブロック図である。比較器310およびカウンタ320からなる回路は、アナログデジタル変換器305を構成する。

[0100] 同図におけるaに例示するように、DAC350は、クロック信号ADCKに同期して所定の参照信号DACOUTを生成する。また、DAC350は、クロック信号ADCKのジッタの低周波数成分を通過させる。なお、DAC350は、特許請求の範囲に記載の参照信号生成部の一例である。

[0101] また、フィルタ回路360は、クロック信号ADCKのジッタのうち高周波数成分を通過させ、固定幅パルス信号FWPを出力する。

[0102] アナログデジタル変換器305は、参照信号DACOUTおよび固定幅パルス信号FWP（すなわち、高周波数成分）を用いて、アナログの画素信号Vsigをデジタル信号に変換する。

[0103] アナログデジタル変換器305内の比較器310は、参照信号DACOUTに固定幅パルス信号FWPを加算した参照信号RMPと、画素信号Vsigとを比較し、比較結果COMPを出力する。また、比較器310は、クロック信号ADCKのジッタの低周波数成分を通過させる。

[0104] カウンタ320は、比較結果COMPが反転するまでの期間に亘ってクロック信号ADCKに同期して計数値を計数して、その計数値をデジタル信号として出力する。このカウンタ320により、比較器310からの信号（すなわち、比較結果COMP）のジッタと、比較器310等を介さないクロック信号ADCKのジッタとが相殺される。

[0105] ここで、タイミング制御部240からカウンタ320までの経路は2つあり、一方は、DAC350、フィルタ回路360および比較器310を経由する経路であり、他方は、それらを経由しない経路である。前述したように、DAC350および比較器310がローパスフィルタの特性を持ち、フィルタ回路360はハイパスフィルタの特性を持つため、前者の経路の伝達特

性は、後者の経路と近くなる。これにより、カウンタ 320 におけるジッタの相殺が強化され、ジッタによるデジタル信号のノイズが低減する。

[0106] 一方、同図における b に例示するように、フィルタ回路 360 を設けない場合、DAC 350 および比較器 310 を経由する経路はローパスフィルタの特性を持つが、それらを経由しない経路は、その特性を持たない。このため、カウンタ 320 におけるジッタの相殺が不十分となり、例えば、ジッタの高周波数成分が除去されずに残ってしまう。したがって、比較例では、ジッタによるノイズが生じる。カラムごとに ADC を配置する構成では、横引きノイズなどが発生する。

[0107] ジッタの供給源の PLL 自体のジッタを低減すれば、ジッタによるノイズを抑制することができるが、PLL に大きな容量などを追加する必要があり、PLL の回路面積や消費電力が増大するため、好ましくない。

[0108] [固体撮像素子の動作例]

図 15 は、本技術の第 1 の実施の形態における固体撮像素子 200 の動作の一例を示すフローチャートである。この動作は、例えば、画像データを撮像するための所定のアプリケーションが実行されたときに開始される。

[0109] 固体撮像素子 200 内の行走査回路 210 は、読み出す行を選択する（ステップ S901）。また、参照信号供給部 340 は、参照信号 RMP を供給する（ステップ S902）。列ごとにアナログデジタル変換器 305 は、AD 変換を行う（ステップ S903）。行走査回路 210 は、全行の AD 変換を完了したか否かを判断する（ステップ S904）。

[0110] 全行の AD 変換を完了していない場合に（ステップ S904：No）、固体撮像素子 200 は、ステップ S901 以降を繰り返し実行する。一方、全行の AD 変換を完了した場合に（ステップ S904：Yes）、固体撮像素子 200 は、画像データに対する画像処理などを実行して、画像データを撮像するための動作を終了する。複数枚の画像データを連続して撮像する際には、ステップ S901 乃至 S904 の処理が、垂直同期信号 VSYNC に同期して繰り返し実行される。

[0111] このように、本技術の第1の実施の形態によれば、クロック信号のジッタの低周波数成分を通過させるDAC350と、ジッタの高周波成分を通過させるフィルタ回路360とを設けたため、それらの成分を加算した参照信号RMPを供給することができる。これにより、DAC350等を経由した参照信号RMPのジッタと、DAC350等を経由しないクロック信号のジッタとがいずれも高周波数成分および低周波数成分を含むものとなり、カウンタ320は、それらを相殺することができる。したがってジッタによるノイズを低減することができる。

[0112] また、ノイズを一定とした場合、フィルタ回路360の追加により、ジッタの許容量が大きくなるため、PLL等の回路面積や消費電力を削減することができる。

[0113] <2. 第2の実施の形態>

上述の第1の実施の形態では、エッジ検出回路370の追加によりハイパスフィルタを実現していたが、遅延時間を長くするほど、エッジ検出回路370内の遅延回路371を構成する素子数が多くなり、回路規模が増大する。この第2の実施の形態の固体撮像素子200は、エッジ検出回路370の代わりにスイッチトキャパシタレジスタ回路を用いる点において第1の実施の形態と異なる。

[0114] 図16は、本技術の第2の実施の形態におけるフィルタ回路360の一構成例を示す回路図である。この第2の実施の形態のフィルタ回路360は、エッジ検出回路370の代わりにスイッチトキャパシタレジスタ回路390を備える点において第1の実施の形態と異なる。このように、スイッチトキャパシタレジスタ回路390を配置した参照信号供給部340は、SCRDACとも呼ばれる。

[0115] 図17は、本技術の第2の実施の形態におけるスイッチトキャパシタレジスタ回路390の一構成例を示す回路図である。このスイッチトキャパシタレジスタ回路390は、スイッチトキャパシタ回路391と、抵抗395と、nMOSトランジスタ396およびpMOSトランジスタ397とを備え

る。スイッチトキャパシタ回路391は、pMOSトランジスタ392、キャパシタ393およびnMOSトランジスタ394を備える。

[0116] pMOSトランジスタ392およびnMOSトランジスタ394は、参照電圧 $+V_{ref}$ の端子と、その反転値である $-V_{ref}$ の端子との間において直列に接続される。また、pMOSトランジスタ392およびnMOSトランジスタ394のゲートには、クロック信号ADCKが入力される。

[0117] キャパシタ393は、pMOSトランジスタ392およびnMOSトランジスタ394の接続点と、コモン電圧 $V_{CM}$ の端子との間に挿入される。

[0118] nMOSトランジスタ396およびpMOSトランジスタ397は、抵抗395と、トグル回路380との間において、並列に接続される。また、nMOSトランジスタ396のゲートには、クロック信号ADCKを反転した信号 $\times ADCK$ が入力され、pMOSトランジスタ397のゲートには、クロック信号ADCKが入力される。

[0119] また、抵抗395は、スイッチトキャパシタ回路391内のnMOSトランジスタ394およびpMOSトランジスタ392の接続点と、nMOSトランジスタ396およびpMOSトランジスタ397の接続点との間に挿入される。

[0120] 上述の構成により、スイッチトキャパシタ回路391は、クロック信号ADCKに同期して、キャパシタ393を充放電する。nMOSトランジスタ396およびpMOSトランジスタ397からなるスイッチは、クロック信号ADCKに同期して、抵抗395と、トグル回路380との間の経路を開閉する。スイッチトキャパシタレジスタ回路390からは、電流信号 $I_{out}$ が出力される。

[0121] 同図に例示するように、スイッチトキャパシタレジスタ回路390では、遅延回路371が不要であるため、遅延回路371を設けたエッジ検出回路370を用いる場合と比較して、フィルタ回路360の回路規模を削減することができる。

[0122] 図18は、本技術の第2の実施の形態におけるクロック信号および電流信

号の波形の一例を示すグラフである。同図における a は、クロック信号 A D C K の波形の一例を示すグラフである。同図における b は、電流信号  $I_{out}$  の波形の一例を示すグラフである。

[0123] 同図における a の縦軸は、クロック信号 A D C K のレベルであり、横軸は時間である。同図における b の縦軸は、電流信号  $I_{out}$  のレベルであり、横軸は時間である。

[0124] スイッチトキャパシタレジスタ回路 390 により、クロック信号 A D C K の P W M 成分が抑制され、P D M 成分（高周波数成分）のみを得ることができる。

[0125] このように、本技術の第 2 の実施の形態では、フィルタ回路 360 内に、エッジ検出回路 370 の代わりに、遅延回路の無いスイッチトキャパシタレジスタ回路 390 を設けたため、フィルタ回路 360 の回路規模を削減することができる。

[0126] < 3. 第 3 の実施の形態 >

上述の第 1 の実施の形態では、ジッタの高周波数成分を通過させるフィルタ回路 360 を追加してジッタによるノイズを低減していたが、ジッタの低周波数成分を通過させるフィルタ回路を用いることもできる。この第 3 の実施の形態の固体撮像素子 200 は、ジッタの低周波数成分を通過させるフィルタ回路を追加した点において第 1 の実施の形態と異なる。

[0127] 図 19 は、本技術の第 3 の実施の形態におけるアナログデジタル変換部 300 の一構成例を示すブロック図である。この第 3 の実施の形態のアナログデジタル変換部 300 は、フィルタ回路 360 の代わりに、フィルタ回路 361 を備える点において第 1 の実施の形態と異なる。

[0128] フィルタ回路 361 は、クロック信号 A D C K のジッタの低周波数成分を通過させるものである。このフィルタ回路 361 として、例えば、D L L や P L L が用いられる。フィルタ回路 361 は、低周波数成分の信号をカウンタ 320 に供給する。

[0129] また、第 3 の実施の形態のカウンタ 320 は、フィルタ回路 361 からの

信号に同期して計数値を計数する。

[0130] タイミング制御部 240 からカウンタ 320 までの経路は 2 つあり、一方は、DAC 350 および比較器 310 を経由する経路であり、他方はフィルタ回路 361 を経由する経路である。前述したように、DAC 350 および比較器 310 がローパスフィルタの特性を持ち、フィルタ回路 361 もローパスフィルタの特性を持つため、前者の経路の伝達特性は、後者の経路と近くなる。これにより、カウンタ 320 におけるジッタの相殺が強化され、ジッタによるデジタル信号のノイズが低減する。

[0131] このように、本技術の第 3 の実施の形態によれば、DAC 350 およびフィルタ回路 361 のそれぞれがジッタの低周波数成分をカウンタ 320 に出力するため、カウンタ 320 は、それらの成分を相殺することができる。

[0132] <4. 移動体への応用例>

本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。

[0133] 図 20 は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。

[0134] 車両制御システム 12000 は、通信ネットワーク 12001 を介して接続された複数の電子制御ユニットを備える。図 20 に示した例では、車両制御システム 12000 は、駆動系制御ユニット 12010、ボディ系制御ユニット 12020、車外情報検出ユニット 12030、車内情報検出ユニット 12040、及び統合制御ユニット 12050 を備える。また、統合制御ユニット 12050 の機能構成として、マイクロコンピュータ 12051、音声画像出力部 12052、及び車載ネットワーク I/F (interface) 12053 が図示されている。

[0135] 駆動系制御ユニット 12010 は、各種プログラムにしたがって車両の駆

動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット 12010 は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。

[0136] ボディ系制御ユニット 12020 は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット 12020 は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウinker又はフォグラмп等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット 12020 には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット 12020 は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。

[0137] 車外情報検出ユニット 12030 は、車両制御システム 12000 を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット 12030 には、撮像部 12031 が接続される。車外情報検出ユニット 12030 は、撮像部 12031 に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット 12030 は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。

[0138] 撮像部 12031 は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部 12031 は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部 12031 が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。

[0139] 車内情報検出ユニット 12040 は、車内の情報を検出する。車内情報検出ユニット 12040 には、例えば、運転者の状態を検出する運転者状態検

出部 12041 が接続される。運転者状態検出部 12041 は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット 12040 は、運転者状態検出部 12041 から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。

[0140] マイクロコンピュータ 12051 は、車外情報検出ユニット 12030 又は車内情報検出ユニット 12040 で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット 12010 に対して制御指令を出力することができる。例えば、マイクロコンピュータ 12051 は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含む A D A S (Advanced Driver Assistance System) の機能実現を目的とした協調制御を行うことができる。

[0141] また、マイクロコンピュータ 12051 は、車外情報検出ユニット 12030 又は車内情報検出ユニット 12040 で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

[0142] また、マイクロコンピュータ 12051 は、車外情報検出ユニット 12030 で取得される車外の情報に基づいて、ボディ系制御ユニット 12020 に対して制御指令を出力することができる。例えば、マイクロコンピュータ 12051 は、車外情報検出ユニット 12030 で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。

[0143] 音声画像出力部 12052 は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図 20 の例では、出力装置として、オーディオスピーカ 12061、表示部 12062 及びインストルメントパネ

ル 1 2 0 6 3 が例示されている。表示部 1 2 0 6 2 は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでもよい。

[0144] 図 2 1 は、撮像部 1 2 0 3 1 の設置位置の例を示す図である。

[0145] 図 2 1 では、撮像部 1 2 0 3 1 として、撮像部 1 2 1 0 1, 1 2 1 0 2, 1 2 1 0 3, 1 2 1 0 4, 1 2 1 0 5 を有する。

[0146] 撮像部 1 2 1 0 1, 1 2 1 0 2, 1 2 1 0 3, 1 2 1 0 4, 1 2 1 0 5 は、例えば、車両 1 2 1 0 0 のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部 1 2 1 0 1 及び車室内のフロントガラスの上部に備えられる撮像部 1 2 1 0 5 は、主として車両 1 2 1 0 0 の前方の画像を取得する。サイドミラーに備えられる撮像部 1 2 1 0 2, 1 2 1 0 3 は、主として車両 1 2 1 0 0 の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部 1 2 1 0 4 は、主として車両 1 2 1 0 0 の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部 1 2 1 0 5 は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。

[0147] なお、図 2 1 には、撮像部 1 2 1 0 1 ないし 1 2 1 0 4 の撮影範囲の一例が示されている。撮像範囲 1 2 1 1 1 は、フロントノーズに設けられた撮像部 1 2 1 0 1 の撮像範囲を示し、撮像範囲 1 2 1 1 2, 1 2 1 1 3 は、それぞれサイドミラーに設けられた撮像部 1 2 1 0 2, 1 2 1 0 3 の撮像範囲を示し、撮像範囲 1 2 1 1 4 は、リアバンパ又はバックドアに設けられた撮像部 1 2 1 0 4 の撮像範囲を示す。例えば、撮像部 1 2 1 0 1 ないし 1 2 1 0 4 で撮像された画像データが重ね合わせられることにより、車両 1 2 1 0 0 を上方から見た俯瞰画像が得られる。

[0148] 撮像部 1 2 1 0 1 ないし 1 2 1 0 4 の少なくとも 1 つは、距離情報を取得する機能を有していてもよい。例えば、撮像部 1 2 1 0 1 ないし 1 2 1 0 4 の少なくとも 1 つは、複数の撮像素子からなるステレオカメラであってもよ

いし、位相差検出用の画素を有する撮像素子であってもよい。

[0149] 例えば、マイクロコンピュータ 12051 は、撮像部 12101 ないし 12104 から得られた距離情報を基に、撮像範囲 12111 ないし 12114 内における各立体物までの距離と、この距離の時間的变化（車両 12100 に対する相対速度）を求めることにより、特に車両 12100 の進行路上にある最も近い立体物で、車両 12100 と略同じ方向に所定の速度（例えば、0 km/h 以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ 12051 は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

[0150] 例えば、マイクロコンピュータ 12051 は、撮像部 12101 ないし 12104 から得られた距離情報を元に、立体物に関する立体物データを、2 輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ 12051 は、車両 12100 の周辺の障害物を、車両 12100 のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ 12051 は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ 12061 や表示部 12062 を介してドライバに警報を出力することや、駆動系制御ユニット 12010 を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。

[0151] 撮像部 12101 ないし 12104 の少なくとも 1 つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ 12051 は、撮像部 12101 ないし 12104 の撮像画像中に歩行者が存在するかどうかを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部 12101 ないし 12104 の撮像

画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ 12051 が、撮像部 12101 ないし 12104 の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部 12052 は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部 12062 を制御する。また、音声画像出力部 12052 は、歩行者を示すアイコン等を所望の位置に表示するように表示部 12062 を制御してもよい。

[0152] 以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部 12031 に適用され得る。具体的には、図 1 の撮像装置 100 は、撮像部 12031 に適用することができる。撮像部 12031 に本開示に係る技術を適用することにより、ジッタによるノイズを低減し、より見やすい撮影画像を得ることができるため、ドライバの疲労を軽減することが可能になる。

[0153] なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。

[0154] また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、CD (Compact Disc)、MD (MiniDisc)、DVD (Digital Versatile Disc)、メモ리카ード、ブルーレイディスク (Blu-ray (登録商標) Disc) 等を用いることができる。

[0155] なお、本明細書に記載された効果はあくまで例示であって、限定されるも

のではなく、また、他の効果があってもよい。

[0156] なお、本技術は以下のような構成もとることができる。

(1) 所定のクロック信号に同期して所定の参照信号を生成する参照信号生成部と、

前記クロック信号のジッタのうち特定の周波数成分を通過させるフィルタ回路と、

前記特定の周波数成分および前記参照信号を用いてアナログ信号をデジタル信号に変換するアナログデジタル変換器と  
を具備する固体撮像素子。

(2) 前記特定の周波数成分は、前記クロック信号のうち所定の上限周波数を超える高周波数成分であり、

前記参照信号生成部は、前記ジッタのうち所定の下限周波数に満たない低周波数成分を通過させ、

前記アナログデジタル変換器は、

前記高周波数成分を加算した前記参照信号と前記アナログ信号とを比較して比較結果を出力する比較器と、

前記比較結果が反転するまでの期間に亘って前記クロック信号に同期して計数値を計数して当該計数値を前記デジタル信号として出力するカウンタとを備える請求項2記載の固体撮像素子。

(3) 前記フィルタ回路は、

前記クロック信号のエッジを検出して検出信号として出力するエッジ検出回路と、

前記検出信号に同期してハイレベルとローレベルとを交互に出力するトグル回路と

を備える前記(2)記載の固体撮像素子。

(4) 前記フィルタ回路は、

前記クロック信号に同期してキャパシタを充放電するスイッチトキャパシタ回路と、

前記キャパシタに直列に接続された抵抗と、

前記抵抗を介して入力された信号に同期してハイレベルとローレベルとを交互に出力するトグル回路と、

前記抵抗と前記トグル回路との間の経路を前記クロック信号に同期して開閉するスイッチと

を備える前記（２）記載の固体撮像素子。

（５）前記特定の周波数成分は、前記クロック信号のうち所定の下限周波数に満たない低周波数成分であり、

前記参照信号生成部は、前記特定の周波数成分の少なくとも一部を通過させ、

前記アナログデジタル変換器は、

前記参照信号と前記アナログ信号とを比較して比較結果を出力する比較器と、

前記比較結果が反転するまでの期間に亘って前記特定の周波数成分の信号に同期して計数値を計数して当該計数値を前記デジタル信号として出力するカウンタと

を備える前記（１）記載の固体撮像素子。

（６）所定のクロック信号に同期して所定の参照信号を生成する参照信号生成手順と、

前記クロック信号のジッタのうち特定の周波数成分を通過させるフィルタリング手順と、

前記特定の周波数成分および前記参照信号を用いてアナログ信号をデジタル信号に変換するアナログデジタル変換手順と

を具備する固体撮像素子の制御方法。

（７）所定のクロック信号に同期して所定の参照信号を生成する参照信号生成部と、

前記クロック信号のジッタのうち特定の周波数成分を通過させるフィルタ回路と、

前記特定の周波数成分および前記参照信号を用いてアナログ信号をデジタル信号に変換するアナログデジタル変換器と

前記デジタル信号に対して所定の信号処理を行う信号処理部とを具備する撮像装置。

(8) 所定のクロック信号を出力するタイミング制御部と、

前記クロック信号に同期して所定の参照信号を生成する参照信号生成部と、

前記クロック信号のジッタのうち特定の周波数成分を通過させるフィルタ回路と、

前記特定の周波数成分および前記参照信号を用いてアナログ信号をデジタル信号に変換するアナログデジタル変換器と、を具備する固体撮像素子。

(9) 前記特定の周波数成分は、前記クロック信号のうち所定の上限周波数を超える高周波数成分であり、

前記参照信号生成部は、前記ジッタのうち所定の下限周波数に満たない低周波数成分を通過させ、

前記アナログデジタル変換器は、

前記高周波数成分を加算した前記参照信号と前記アナログ信号とを比較して比較結果を出力する比較器と、

前記比較結果が反転するまでの期間に亘って前記クロック信号に同期して計数値を計数して当該計数値を前記デジタル信号として出力するカウンタとを備える前記(8)記載の固体撮像素子。

(10) 前記フィルタ回路は、前記タイミング制御部と前記比較器との間に配置される前記(9)に記載の固体撮像素子。

(11) 前記特定の周波数成分は、前記クロック信号のうち所定の下限周波数に満たない低周波数成分であり、

前記参照信号生成部は、前記特定の周波数成分の少なくとも一部を通過させ、

前記アナログデジタル変換器は、  
前記参照信号と前記アナログ信号とを比較して比較結果を出力する比較器と、

前記比較結果が反転するまでの期間に亘って前記特定の周波数成分の信号に同期して計数値を計数して当該計数値を前記デジタル信号として出力するカウンタと

を備える前記（８）記載の固体撮像素子。

（１２）前記フィルタ回路は、前記タイミング制御部と前記カウンタとの間に配置される前記（１１）に記載の固体撮像素子。

### 符号の説明

|        |     |          |
|--------|-----|----------|
| [0157] | １００ | 撮像装置     |
|        | １１０ | 光学部      |
|        | １２０ | DSP回路    |
|        | １３０ | 表示部      |
|        | １４０ | 操作部      |
|        | １５０ | バス       |
|        | １６０ | フレームメモリ  |
|        | １７０ | 記憶部      |
|        | １８０ | 電源部      |
|        | ２００ | 固体撮像素子   |
|        | ２０１ | 受光チップ    |
|        | ２０２ | 回路チップ    |
|        | ２１０ | 行走査回路    |
|        | ２２０ | 画素アレイ部   |
|        | ２３０ | 画素       |
|        | ２４０ | タイミング制御部 |
|        | ２５０ | 定電流源回路   |
|        | ２６０ | 水平転送走査部  |

270 信号処理部  
300 アナログデジタル変換部  
305 アナログデジタル変換器  
310 比較器  
311、312、392、397 pMOSトランジスタ  
313、315、394、396 nMOSトランジスタ  
314、317、341、358、395 抵抗  
316、353、381 電流源  
318、356、393 キャパシタ  
320、351 カウンタ  
330 ラッチ  
340 参照信号供給部  
350 DAC  
352、380 トグル回路  
354、355、382、383 スイッチ  
357 可変電流源  
360、361 フィルタ回路  
370 エッジ検出回路  
371 遅延回路  
372 AND（論理積）ゲート  
390 スイッチトキャパシタレジスタ回路  
391 スイッチトキャパシタ回路  
12031 撮像部

## 請求の範囲

- [請求項1] 所定のクロック信号に同期して所定の参照信号を生成する参照信号生成部と、  
前記クロック信号のジッタのうち特定の周波数成分を通過させるフィルタ回路と、  
前記特定の周波数成分および前記参照信号を用いてアナログ信号をデジタル信号に変換するアナログデジタル変換器と  
を具備する固体撮像素子。
- [請求項2] 前記特定の周波数成分は、前記クロック信号のうち所定の上限周波数を超える高周波数成分であり、  
前記参照信号生成部は、前記ジッタのうち所定の下限周波数に満たない低周波数成分を通過させ、  
前記アナログデジタル変換器は、  
前記高周波数成分を加算した前記参照信号と前記アナログ信号とを比較して比較結果を出力する比較器と、  
前記比較結果が反転するまでの期間に亘って前記クロック信号に同期して計数値を計数して当該計数値を前記デジタル信号として出力するカウンタと  
を備える請求項1記載の固体撮像素子。
- [請求項3] 前記フィルタ回路は、  
前記クロック信号のエッジを検出して検出信号として出力するエッジ検出回路と、  
前記検出信号に同期してハイレベルとローレベルとを交互に出力するトグル回路と  
を備える請求項2記載の固体撮像素子。
- [請求項4] 前記フィルタ回路は、  
前記クロック信号に同期してキャパシタを充放電するスイッチトキャパシタ回路と、

前記キャパシタに直列に接続された抵抗と、  
前記抵抗を介して入力された信号に同期してハイレベルとローレベルとを交互に出力するトグル回路と、  
前記抵抗と前記トグル回路との間の経路を前記クロック信号に同期して開閉するスイッチと  
を備える請求項2記載の固体撮像素子。

[請求項5] 前記特定の周波数成分は、前記クロック信号のうち所定の下限周波数に満たない低周波数成分であり、  
前記参照信号生成部は、前記特定の周波数成分の少なくとも一部を通過させ、  
前記アナログデジタル変換器は、  
前記参照信号と前記アナログ信号とを比較して比較結果を出力する比較器と、  
前記比較結果が反転するまでの期間に亘って前記特定の周波数成分の信号に同期して計数値を計数して当該計数値を前記デジタル信号として出力するカウンタと  
を備える請求項1記載の固体撮像素子。

[請求項6] 所定のクロック信号に同期して所定の参照信号を生成する参照信号生成手順と、  
前記クロック信号のジッタのうち特定の周波数成分を通過させるフィルタリング手順と、  
前記特定の周波数成分および前記参照信号を用いてアナログ信号をデジタル信号に変換するアナログデジタル変換手順と  
を具備する固体撮像素子の制御方法。

[請求項7] 所定のクロック信号に同期して所定の参照信号を生成する参照信号生成部と、  
前記クロック信号のジッタのうち特定の周波数成分を通過させるフィルタ回路と、

前記特定の周波数成分および前記参照信号を用いてアナログ信号をデジタル信号に変換するアナログデジタル変換器と

前記デジタル信号に対して所定の信号処理を行う信号処理部とを具備する撮像装置。

[請求項8]

所定のクロック信号を出力するタイミング制御部と、

前記クロック信号に同期して所定の参照信号を生成する参照信号生成部と、

前記クロック信号のジッタのうち特定の周波数成分を通過させるフィルタ回路と、

前記特定の周波数成分および前記参照信号を用いてアナログ信号をデジタル信号に変換するアナログデジタル変換器と、を具備する固体撮像素子。

[請求項9]

前記特定の周波数成分は、前記クロック信号のうち所定の上限周波数を超える高周波数成分であり、

前記参照信号生成部は、前記ジッタのうち所定の下限周波数に満たない低周波数成分を通過させ、

前記アナログデジタル変換器は、

前記高周波数成分を加算した前記参照信号と前記アナログ信号とを比較して比較結果を出力する比較器と、

前記比較結果が反転するまでの期間に亘って前記クロック信号に同期して計数値を計数して当該計数値を前記デジタル信号として出力するカウンタと

を備える請求項8記載の固体撮像素子。

[請求項10]

前記フィルタ回路は、前記タイミング制御部と前記比較器との間に配置される請求項9に記載の固体撮像素子。

[請求項11]

前記特定の周波数成分は、前記クロック信号のうち所定の下限周波数に満たない低周波数成分であり、

前記参照信号生成部は、前記特定の周波数成分の少なくとも一部を

通過させ、

前記アナログデジタル変換器は、


前記参照信号と前記アナログ信号とを比較して比較結果を出力する比較器と、

前記比較結果が反転するまでの期間に亘って前記特定の周波数成分の信号に同期して計数値を計数して当該計数値を前記デジタル信号として出力するカウンタと


を備える請求項 8 記載の固体撮像素子。

[請求項12] 前記フィルタ回路は、前記タイミング制御部と前記カウンタとの間に配置される請求項 1 1 に記載の固体撮像素子。


[図1]




[図2]




[図3]




[図4]




[図5]




[図6]




[図7]




[図8]




[図9]




[図10]




[図11]



[図12]




[図13]




b


[図15]





[図16]




[図17]




[図18]




[図19]



[図20]



[図21]



# INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2019/041934

| <b>A. CLASSIFICATION OF SUBJECT MATTER</b><br>Int.Cl. H03M1/56(2006.01)i, H03M1/66(2006.01)i, H04N5/357(2011.01)i,<br>H04N5/378(2011.01)i<br>FI: H04N5/378, H04N5/357, H03M1/56, H03M1/66B<br>According to International Patent Classification (IPC) or to both national classification and IPC                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    |                                                                                    |                                                                  |           |                                                                                    |                       |   |                                                                |      |   |                                                                              |      |   |                                                  |      |
|--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|------------------------------------------------------------------------------------|------------------------------------------------------------------|-----------|------------------------------------------------------------------------------------|-----------------------|---|----------------------------------------------------------------|------|---|------------------------------------------------------------------------------|------|---|--------------------------------------------------|------|
| <b>B. FIELDS SEARCHED</b><br>Minimum documentation searched (classification system followed by classification symbols)<br>Int.Cl. H03M1/56, H03M1/66, H04N5/357, H04N5/378<br><br>Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched<br>Published examined utility model applications of Japan 1922-1996<br>Published unexamined utility model applications of Japan 1971-2020<br>Registered utility model specifications of Japan 1996-2020<br>Published registered utility model applications of Japan 1994-2020<br>Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      |                                                                                    |                                                                  |           |                                                                                    |                       |   |                                                                |      |   |                                                                              |      |   |                                                  |      |
| <b>C. DOCUMENTS CONSIDERED TO BE RELEVANT</b> <table border="1"> <thead> <tr> <th>Category*</th> <th>Citation of document, with indication, where appropriate, of the relevant passages</th> <th>Relevant to claim No.</th> </tr> </thead> <tbody> <tr> <td>A</td> <td>JP 11-122112 A (YAMAHA CORPORATION) 30 April 1999, entire text</td> <td>1-12</td> </tr> <tr> <td>A</td> <td>US 2015/0181145 A1 (SAMSUNG ELECTRONICS CO., LTD.) 25 June 2015, entire text</td> <td>1-12</td> </tr> <tr> <td>A</td> <td>JP 2013-126015 A (SONY CORPORATION) 24 June 2013</td> <td>1-12</td> </tr> </tbody> </table>                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           |                                                                                    |                                                                  | Category* | Citation of document, with indication, where appropriate, of the relevant passages | Relevant to claim No. | A | JP 11-122112 A (YAMAHA CORPORATION) 30 April 1999, entire text | 1-12 | A | US 2015/0181145 A1 (SAMSUNG ELECTRONICS CO., LTD.) 25 June 2015, entire text | 1-12 | A | JP 2013-126015 A (SONY CORPORATION) 24 June 2013 | 1-12 |
| Category*                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          | Citation of document, with indication, where appropriate, of the relevant passages | Relevant to claim No.                                            |           |                                                                                    |                       |   |                                                                |      |   |                                                                              |      |   |                                                  |      |
| A                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  | JP 11-122112 A (YAMAHA CORPORATION) 30 April 1999, entire text                     | 1-12                                                             |           |                                                                                    |                       |   |                                                                |      |   |                                                                              |      |   |                                                  |      |
| A                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  | US 2015/0181145 A1 (SAMSUNG ELECTRONICS CO., LTD.) 25 June 2015, entire text       | 1-12                                                             |           |                                                                                    |                       |   |                                                                |      |   |                                                                              |      |   |                                                  |      |
| A                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  | JP 2013-126015 A (SONY CORPORATION) 24 June 2013                                   | 1-12                                                             |           |                                                                                    |                       |   |                                                                |      |   |                                                                              |      |   |                                                  |      |
| <input type="checkbox"/> Further documents are listed in the continuation of Box C. <input checked="" type="checkbox"/> See patent family annex.                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   |                                                                                    |                                                                  |           |                                                                                    |                       |   |                                                                |      |   |                                                                              |      |   |                                                  |      |
| * Special categories of cited documents:<br>"A" document defining the general state of the art which is not considered to be of particular relevance<br>"E" earlier application or patent but published on or after the international filing date<br>"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)<br>"O" document referring to an oral disclosure, use, exhibition or other means<br>"P" document published prior to the international filing date but later than the priority date claimed<br>"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention<br>"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone<br>"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art<br>"&" document member of the same patent family |                                                                                    |                                                                  |           |                                                                                    |                       |   |                                                                |      |   |                                                                              |      |   |                                                  |      |
| Date of the actual completion of the international search<br>09.01.2020                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            |                                                                                    | Date of mailing of the international search report<br>21.01.2020 |           |                                                                                    |                       |   |                                                                |      |   |                                                                              |      |   |                                                  |      |
| Name and mailing address of the ISA/<br>Japan Patent Office<br>3-4-3, Kasumigaseki, Chiyoda-ku,<br>Tokyo 100-8915, Japan                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           |                                                                                    | Authorized officer<br><br>Telephone No.                          |           |                                                                                    |                       |   |                                                                |      |   |                                                                              |      |   |                                                  |      |

**INTERNATIONAL SEARCH REPORT**  
Information on patent family members

International application No.  
PCT/JP2019/041934

|                    |               |                                     |
|--------------------|---------------|-------------------------------------|
| JP 11-122112 A     | 30 April 1999 | US 6111532 A<br>entire text         |
| US 2015/0181145 A1 | 25 June 2015  | KR 10-2015-0074762 A<br>entire text |
| JP 2013-126015 A   | 24 June 2013  | (Family: none)                      |

## A. 発明の属する分野の分類（国際特許分類（IPC））

H03M 1/56(2006.01)i; H03M 1/66(2006.01)i; H04N 5/357(2011.01)i; H04N 5/378(2011.01)i  
FI: H04N5/378; H04N5/357; H03M1/56; H03M1/66 B

## B. 調査を行った分野

調査を行った最小限資料（国際特許分類（IPC））

H03M1/56; H03M1/66; H04N5/357; H04N5/378

最小限資料以外の資料で調査を行った分野に含まれるもの

|             |              |
|-------------|--------------|
| 日本国実用新案公報   | 1922 - 1996年 |
| 日本国公開実用新案公報 | 1971 - 2020年 |
| 日本国実用新案登録公報 | 1996 - 2020年 |
| 日本国登録実用新案公報 | 1994 - 2020年 |

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

## C. 関連すると認められる文献

| 引用文献の<br>カテゴリー* | 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示                                                   | 関連する<br>請求項の番号 |
|-----------------|-------------------------------------------------------------------------------------|----------------|
| A               | JP 11-122112 A (ヤマハ株式会社) 30.04.1999 (1999 - 04 - 30)<br>全文                          | 1-12           |
| A               | US 2015/0181145 A1 (SAMSUNG ELECTRONICS CO., LTD) 25.06.2015 (2015 - 06 - 25)<br>全文 | 1-12           |
| A               | JP 2013-126015 A (ソニー株式会社) 24.06.2013 (2013 - 06 - 24)<br>全文                        | 1-12           |

☐ C欄の続きにも文献が列挙されている。

☒ パテントファミリーに関する別紙を参照。

\* 引用文献のカテゴリー

“A” 特に関連のある文献ではなく、一般的技術水準を示すもの

“E” 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの

“L” 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）

“O” 口頭による開示、使用、展示等に言及する文献

“P” 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献

“T” 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの

“X” 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの

“Y” 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの

“g” 同一パテントファミリー文献

国際調査を完了した日

09.01.2020

国際調査報告の発送日

21.01.2020

名称及びあて先

日本国特許庁 (ISA/JP)  
〒100-8915  
日本国  
東京都千代田区霞が関三丁目4番3号

権限のある職員（特許庁審査官）

橘 高志 5V 8391

電話番号 03-3581-1101 内線 3571

国際調査報告  
 パテントファミリーに関する情報

国際出願番号

PCT/JP2019/041934

| 引用文献 |              |    | 公表日        | パテントファミリー文献                | 公表日 |
|------|--------------|----|------------|----------------------------|-----|
| JP   | 11-122112    | A  | 30.04.1999 | US 6111532 A<br>全文         |     |
| US   | 2015/0181145 | A1 | 25.06.2015 | KR 10-2015-0074762 A<br>全文 |     |
| JP   | 2013-126015  | A  | 24.06.2013 | (ファミリーなし)                  |     |