

(12) 특허협력조약에 의하여 공개된 국제출원

(19) 세계지식재산권기구
국제사무국

(43) 국제공개일
2020년 11월 12일 (12.11.2020) WIPO | PCT



(10) 국제공개번호
WO 2020/226283 A1

(51) 국제특허분류:
G11C 15/04 (2006.01)

(21) 국제출원번호: PCT/KR2020/004560

(22) 국제출원일: 2020년 4월 3일 (03.04.2020)

(25) 출원언어: 한국어

(26) 공개언어: 한국어

(30) 우선권정보:
10-2019-0053899 2019년 5월 8일 (08.05.2019) KR

(71) 출원인: 울산과학기술원 (UNIST(ULSAN NATIONAL INSTITUTE OF SCIENCE AND TECHNOLOGY)) [KR/KR]; 44919 울산시 울주군 언양읍 유니스트길 50, Ulsan (KR).

(72) 발명자: 김경록 (KIM, Kyung Rok); 44919 울산시 울주군 언양읍 유니스트길 50, 전기전자컴퓨터공학부, Ulsan (KR). 정재원 (JEONG, Jae Won); 01129 서울시 강북구 도봉로76길 29, Seoul (KR). 최영은 (CHOI, Young

Eun); 44919 울산시 울주군 언양읍 유니스트길 50, 309동, Ulsan (KR).


(74) 대리인: 리앤목 특허법인 (Y.P.LEE, MOCK & PARTNERS); 06292 서울시 강남구 언주로 30길 13, 대림아크로텔 12층, Seoul (KR).

(81) 지정국 (별도의 표시가 없는 한, 가능한 모든 종류의 국내 권리의 보호를 위하여): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, WS, ZA, ZM, ZW.

(84) 지정국 (별도의 표시가 없는 한, 가능한 모든 종류의 국내 권리의 보호를 위하여): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 유라시아 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 유

(54) Title: TERNARY MEMORY CELL FOR LOGIC-IN-MEMORY AND MEMORY DEVICE COMPRISING SAME

(54) 발명의 명칭: 로직-인-메모리를 위한 3진 메모리 셀 및 이를 포함하는 메모리 장치



(57) Abstract: A memory device for logic-in-memory may comprise, according to an example embodiment of the present invention: a cell array comprising a plurality of ternary memory cells; a row decoder for selecting at least one ternary memory cell from among the plurality of ternary memory cells; and a page buffer for providing a first value to the at least one ternary memory cell and latching a third value and/or a second value, the third value being obtained by logically operating the first value and the second value stored in the at least one ternary memory cell. The at least one ternary memory cell may comprise: a first inverter and a second inverter comprising a pull-up element and a pull-down element, which are cross-connected at a first node corresponding to the second value and a second node corresponding to an inverted value of the second value and pass a constant current when turned off; and a P-channel transistor and an N-channel transistor which pass a constant current when turned off, and may comprise a logic operation circuit which outputs the third value.



WO 2020/226283 A1

럼 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

공개:

— 국제조사보고서와 함께 (조약 제21조(3))

(57) 요약서: 로직-인-메모리(logic-in-memory)를 위한 메모리 장치는, 본 발명의 예시적 실시예에 따라, 복수의 3진 메모리 셀을 포함하는 셀 어레이, 복수의 3진 메모리 셀들 중 적어도 하나의 3진 메모리 셀을 선택하는 로우 디코더, 및 적어도 하나의 3진 메모리 셀에 제1 값을 제공하고, 제1 값 및 적어도 하나의 3진 메모리 셀에 저장된 제2 값이 논리 연산된 제3 값 및/또는 제2 값을 래치하는 페이지 버퍼를 포함할 수 있다. 적어도 하나의 3진 메모리 셀은, 제2 값에 대응하는 제1 노드 및 제2 값의 반전된 값에 대응하는 제2 노드에서 교차 연결되고, 턴-오프시 정전류를 통과시키는 풀업 소자 및 풀다운 소자를 포함하는, 제1 인버터 및 제2 인버터, 및 턴-오프시 정전류를 통과시키는 P-채널 트랜지스터 및 N-채널 트랜지스터를 포함하고, 제3 값을 출력하는 논리 연산 회로를 포함할 수 있다.

명세서

발명의 명칭: 로직-인-메모리를 위한 3진 메모리 셀 및 이를 포함하는 메모리 장치

기술분야

- [1] 본 발명의 기술적 사상은 메모리 장치에 관한 것으로서, 자세하게는 로직-인-메모리(logic-in-memory)를 위한 3진 메모리 셀 및 이를 포함하는 메모리 장치에 관한 것이다.

배경기술

- [2] 본 명세서에 전체로서 참조되어 포함되는, 동일 출원인의 발명인 공개특허공보 제10-1689159호(본 명세서에서, '선행발명'으로 지칭된다)에서 3진(ternary) 논리 회로가 제안된 바 있다. 예를 들면, 3진 논리 회로로서 인버터는 3진 논리값들, 즉 0/1/2 논리값들에 각각 대응하는 접지 전압(GND), 중간 전압(VDD/2) 및 양의 공급 전압(VDD)이 입력되면, 2/1/0 논리값들에 각각 대응하는 양의 공급 전압(VDD), 중간 전압(VDD/2) 및 접지 전압(GND)을 출력할 수 있다. 이와 같은 3진 논리 회로는 0/1 논리값들에 대응하는 접지 전압(GND) 및 양의 공급 전압(VDD)을 사용하는 일반적인 2진(binary) 논리 회로와 비교할 때, 보다 많은 양의 정보들을 처리할 수 있는 장점을 제공할 수 있고, 저장된 데이터를 논리 연산한 값을 출력하는 로직-인-메모리 구조에서도 유리할 수 있다.

발명의 상세한 설명

기술적 과제

- [3] 본 발명의 기술적 사상은, 3진 논리 회로의 증가된 정보 처리 능력을 활용하여 메모리 소자에 저장된 3진 논리값들을 논리 연산하여 출력하기 위한, 3진 메모리 셀 및 이를 포함하는 메모리 장치를 제공한다.

과제 해결 수단

- [4] 상기와 같은 목적을 달성하기 위하여, 본 발명의 기술적 사상의 일 측면에 따른 로직-인-메모리(logic-in-memory)를 위한 메모리 장치는, 복수의 3진 메모리 셀을 포함하는 셀 어레이, 복수의 3진 메모리 셀들 중 적어도 하나의 3진 메모리 셀을 선택하는 로우 디코더, 및 적어도 하나의 3진 메모리 셀에 제1 값을 제공하고, 제1 값 및 적어도 하나의 3진 메모리 셀에 저장된 제2 값이 논리 연산된 제3 값 및/또는 제2 값을 래치하는 페이지 버퍼를 포함할 수 있다. 적어도 하나의 3진 메모리 셀은, 제2 값에 대응하는 제1 노드 및 제2 값의 반전된 값에 대응하는 제2 노드에서 교차 연결되고, 턴-오프시 정전류를 통과시키는 풀업 소자 및 풀다운 소자를 포함하는, 제1 인버터 및 제2 인버터, 및 턴-오프시 정전류를 통과시키는 P-채널 트랜지스터 및 N-채널 트랜지스터를 포함하고, 제3 값을 출력하는 논리 연산 회로를 포함할 수 있다.
- [5] 본 발명의 예시적 실시예에 따라, 논리 연산 회로는, 3진 값인 제1 값 및 제2

값의 최대값에 대응하는 제3 값의 반전된 값을 출력할 수 있다.

- [6] 본 발명의 예시적 실시예에 따라, 페이지 버퍼는, 제1 값의 반전된 값을 적어도 하나의 3진 메모리 셀에 제공하고, 제3 값의 반전된 값을 래치할 수 있고, P-채널 트랜지스터는, 제2 값이 인가되는 게이트, 제1 값의 반전된 값이 인가되는 소스 및 제3 값의 반전된 값을 출력하는 드레인을 가질 수 있고, N-채널 트랜지스터는, 제1 값이 인가되는 게이트, 접지 전위에 연결된 소스 및 제3 값의 반전된 값을 출력하는 드레인을 가질 수 있다.
- [7] 본 발명의 예시적 실시예에 따라, 페이지 버퍼는, 제3 값의 반전된 값을 래치할 수 있고, P-채널 트랜지스터는, 제1 값이 인가되는 게이트, 제2 값의 반전된 값이 인가되는 소스 및 제3 값의 반전된 값을 출력하는 드레인을 가질 수 있고, N-채널 트랜지스터는, 제1 값이 인가되는 게이트, 접지 전위에 연결된 소스 및 제3 값의 반전된 값을 출력하는 드레인을 가질 수 있다.
- [8] 본 발명의 예시적 실시예에 따라, 논리 연산 회로는, 턴-오프시 정전류를 통과시키는 풀업 소자 및 풀다운 소자를 포함하고, 선택적으로 인에이블되는 인버터를 포함할 수 있고, 인버터는, 제2 값을 수신하고, 인에이블시 제2 값의 반전된 값을 P-채널 트랜지스터에 제공할 수 있다.
- [9] 본 발명의 예시적 실시예에 따라, 논리 연산 회로는, 3진 값인 제1 값 및 제2 값의 최소값에 대응하는 제3 값을 출력할 수 있다.
- [10] 본 발명의 예시적 실시예에 따라, P-채널 트랜지스터는, 제2 값의 반전된 값이 인가되는 게이트, 제1 값이 인가되는 소스 및 제3 값을 출력하는 드레인을 가질 수 있고, N-채널 트랜지스터는, 제2 값의 반전된 값이 인가되는 게이트, 접지 전위가 인가되는 소스 및 제3 값을 출력하는 드레인을 가질 수 있다.
- [11] 본 발명의 예시적 실시예에 따라, 페이지 버퍼는, 제1 값의 반전된 값을 적어도 하나의 3진 메모리 셀에 제공할 수 있고, P-채널 트랜지스터는, 제1 값의 반전된 값이 인가되는 게이트, 제2 값이 인가되는 소스 및 제3 값을 출력하는 드레인을 가질 수 있고, N-채널 트랜지스터는, 제1 값의 반전된 값이 인가되는 게이트, 접지 전위가 인가되는 소스 및 제3 값을 출력하는 드레인을 가질 수 있다.
- [12] 본 발명의 예시적 실시예에 따라, 페이지 버퍼는, 기입 동작시 적어도 하나의 3진 메모리 셀에 연결된 한 쌍의 비트 라인들에 제2 값 및 제2 값의 반전된 값을 인가하고, 독출 동작시 적어도 하나의 3진 메모리 셀에 연결된 출력 라인을 통해서 제3 값을 래치할 수 있다.
- [13] 본 발명의 예시적 실시예에 따라, 페이지 버퍼는, 기입 동작시 적어도 하나의 3진 메모리 셀에 연결된 한 쌍의 비트 라인들에 제2 값 및 제2 값의 반전된 값을 인가하도록 구성되고, 독출 동작시 한 쌍의 비트 라인들 중 적어도 하나를 통해서 제3 값을 래치할 수 있다.
- [14] 본 발명의 예시적 실시예에 따라, 페이지 버퍼는, 기입 동작시 적어도 하나의 3진 메모리 셀에 연결된 제1 비트 라인에 제2 값 또는 제2 값의 반전된 값을 인가하고, 독출 동작시 적어도 하나의 3진 메모리 셀에 연결된 제2 비트 라인을

통해서 제3 값을 래치할 수 있다.

[15] 본 발명의 예시적 실시예에 따라, 풀업 소자는, P-채널 트랜지스터와 동일한 구조를 가질 수 있고, 풀다운 소자는, N-채널 트랜지스터와 동일한 구조를 가질 수 있다.

[16] 본 발명의 기술적 사상의 일측면에 따른 로직-인-메모리(logic-in-memory)를 위한 메모리 장치는, 3진 값을 저장하는 복수의 3진 메모리 셀들을 포함하는 셀 어레이를 포함할 수 있고, 3진 메모리 셀은, 3진 메모리 셀에 제공된 제1 값 및 3진 메모리 셀에 저장된 제2 값의 최대값에 대응하는 제3 값의 반전된 값을 생성하는 논리 연산 회로를 포함할 수 있고, 논리 연산 회로는, 턴-오프시 정전류를 통과시키도록 구성되고 제3 값의 반전된 값을 출력하는 드레인을 가지는, P-채널 트랜지스터 및 N-채널 트랜지스터를 포함할 수 있고, P-채널 트랜지스터는, 제1 값 및 제2 값의 반전된 값이 각각 인가되는 게이트 및 소스를 가지거나, 제2 값 및 제1 값의 반전된 값이 각각 인가되는 게이트 및 소스를 가질 수 있고, N-채널 트랜지스터는, 제1 값 및 접지 전위가 각각 인가되는 게이트 및 소스를 가지거나, 제2 값 및 접지 전위가 각각 인가되는 게이트 및 소스를 가질 수 있다.

[17] 본 발명의 기술적 사상의 일측면에 따른 로직-인-메모리(logic-in-memory)를 위한 메모리 장치는, 3진 값을 저장하는 복수의 3진 메모리 셀들을 포함하는 셀 어레이를 포함할 수 있고, 3진 메모리 셀은, 3진 메모리 셀에 제공된 제1 값 및 3진 메모리 셀에 저장된 제2 값의 최소값에 대응하는 제3 값을 생성하는 논리 연산 회로를 포함할 수 있고, 논리 연산 회로는, 턴-오프시 정전류를 통과시키도록 구성되고 제3 값의 반전된 값을 출력하는 드레인을 가지는, P-채널 트랜지스터 및 N-채널 트랜지스터를 포함할 수 있고, P-채널 트랜지스터는, 제1 값의 반전된 값 및 제2 값이 각각 인가되는 게이트 및 소스를 가지거나, 제2 값의 반전된 값 및 제1 값이 각각 인가되는 게이트 및 소스를 가질 수 있고, N-채널 트랜지스터는, 제1 값의 반전된 값 및 접지 전위가 각각 인가되는 게이트 및 소스를 가지거나, 제2 값의 반전된 값 및 접지 전위가 각각 인가되는 게이트 및 소스를 가질 수 있다.

발명의 효과

[18] 본 발명의 예시적 실시예에 따른 3진 메모리 셀 및 이를 포함하는 메모리 장치에 의하면, 3진 논리값을 저장하고 그에 대한 3진 논리 연산을 제공하는 로직-인-메모리 구조가 제공될 수 있다.

[19] 또한, 본 발명의 예시적 실시예에 따른 3진 메모리 셀 및 이를 포함하는 메모리 장치에 의하면, 3진 메모리 셀에 저장되는 증가된 정보가 메모리 장치 내부에서 논리 연산됨으로써 메모리 장치 외부의 논리 연산을 대폭 감소시킬 수 있다.

[20] 본 발명의 예시적 실시예들에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 아니하며, 언급되지 아니한 다른 효과들은 이하의

기재로부터 본 발명의 예시적 실시예들이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 도출되고 이해될 수 있다. 즉, 본 발명의 예시적 실시예들을 실시함에 따른 의도하지 아니한 효과들 역시 본 발명의 예시적 실시예들로부터 당해 기술분야의 통상의 지식을 가진 자에 의해 도출될 수 있다.

도면의 간단한 설명

- [21] 도 1은 본 발명의 예시적 실시예에 따른 메모리 장치를 나타내는 블록도이다.
- [22] 도 2는 본 발명의 예시적 실시예에 따라 도 1의 메모리 셀의 예시를 나타내는 회로도이다.
- [23] 도 3은 본 발명의 예시적 실시예에 따라 도 2의 인버터의 예시를 나타내는 회로도이고, 도 4는 본 발명의 예시적 실시예에 따라 도 3의 인버터의 동작의 예시들을 나타내는 그래프이다.
- [24] 도 5는 본 발명의 예시적 실시예에 따라 도 3의 액세스 전류의 특성을 나타내는 그래프이다.
- [25] 도 6은 본 발명의 예시적 실시예에 따른 논리 연산 회로의 예시를 나타내는 도면이다.
- [26] 도 7a 및 도 7b는 본 발명의 예시적 실시예들에 따라 메모리 셀에 적용된 도 6의 논리 연산 회로의 예시들을 나타내는 회로도들이다.
- [27] 도 8은 본 발명의 예시적 실시예에 따른 논리 연산 회로의 예시를 나타내는 도면이다.
- [28] 도 9a 및 도 9b는 본 발명의 예시적 실시예들에 따라 메모리 셀에 적용된 도 8의 논리 연산 회로의 예시들을 나타내는 회로도들이다.
- [29] 도 10a 및 도 10b는 본 발명의 예시적 실시예들에 따른 메모리 셀의 예시들을 나타낸다.
- [30] 도 11은 본 발명의 예시적 실시예에 따른 메모리 셀의 예시를 나타낸다.
- [31] 도 12a 및 도 12b는 본 발명의 예시적 실시예들에 따른 메모리 장치의 예시들을 나타내는 블록도들이다.
- [32] 도 13은 본 발명의 예시적 실시예에 따른 메모리 장치를 포함하는 집적 회로를 나타내는 도면이다.

발명의 실시를 위한 형태

- [33] 이하, 첨부한 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다. 본 발명의 실시 예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용한다. 첨부된 도면에 있어서,

구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하거나 축소하여 도시한 것이다.

- [34] 본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
- [35] 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
- [36] 도 1은 본 발명의 예시적 실시예에 따른 메모리 장치(10)를 나타내는 블록도이다. 구체적으로, 도 1은 메모리 장치(10)에 포함된 일부 구성요소들로서, 셀 어레이(12), 로우 디코더(14) 및 페이지 버퍼(16)를 나타낸다.
- [37] 메모리 장치(10)는 외부로부터 커맨드 및 어드레스를 수신할 수 있고, 데이터를 수신하거나 출력할 수 있다. 예를 들면, 메모리 장치(10)는 기입(write) 커맨드, 독출(read) 커맨드와 같은 커맨드 및 커맨드에 대응하는 어드레스를 수신할 수 있다. 메모리 장치(10)는 기입 커맨드에 응답하여 데이터를 수신할 수 있고, 독출 커맨드에 응답하여 데이터를 출력할 수 있다. 일부 실시예들에서 커맨드, 어드레스 및 데이터는 독립적인 채널들을 통해서 수신되거나 전송될 수도 있고, 일부 실시예들에서 커맨드, 어드레스 및 데이터 중 적어도 2개는 동일한 채널을 통해서 수신되거나 전송될 수도 있다. 일부 실시예들에서, 메모리 장치(10)는 반도체 공정을 통해서 제조되는 임의의 장치를 지칭할 수 있다. 예를 들면, 메모리 장치(10)는 독립적인 메모리 장치로서 패키징될 수도 있고, 시스템-온-칩 또는 프로세서 등과 같은 반도체 패키지에 포함될 수도 있다.
- [38] 셀 어레이(12)는 복수의 메모리 셀들(예컨대, M)을 포함할 수 있다. 메모리 셀(M)은 3개의 상이한 상태들을 가질 수 있고, 이에 따라 3개의 상이한 상태들에 대응하는 3진 논리 값들을 저장할 수 있으며, 이에 따라 3진 메모리 셀로서 지칭될 수 있다. 본 명세서에서, 메모리 셀(M)이 저장 가능한 3진 논리 값들은 '0', '1' 및 '2'로서 지칭될 수 있고, '0/1/2'로서 총괄적으로 지칭될 수도 있으며, 단순히 3진 값들로서 지칭될 수도 있다. 일부 실시예들에서, 도 2를 참조하여 후술되는 바와 같이, 메모리 장치(10)는 SRAM(Static Random Access Memory)일 수 있고, 선행발명에서 제안된 3진 논리 회로 또는 3진 논리 소자를 포함할 수 있다. 메모리 셀(M)의 예시는 도 2등을 참조하여 후술될 것이다. 이와 같이, 3진

논리값들을 저장할 수 있는 메모리 셀들을 포함하는 SRAM은 3진 SRAM(Ternary SRAM) 또는 T-SRAM으로서 지칭될 수 있다.

- [39] 셀 어레이(12)는 로우 디코더(14)와 복수의 워드 라인들(WLs)을 통해서 접속될(*connected*) 수 있고, 페이지 버퍼(16)와 복수의 비트 라인들(BLs) 및 복수의 입력 라인들(ILs)을 통해서 접속될 수 있다. 비록 도 1에 도시되지 아니하였으나, 일부 실시예들에서 메모리 장치(10)는 셀 어레이(12) 및 페이지 버퍼(16) 사이에 배치되고, 셀 어레이(12)와 연결된 복수의 비트 라인들(BLs) 및/또는 복수의 입력 라인들(ILs) 중 어느데스에 따라 일부를 선택하는 컬럼 디코더를 더 포함할 수 있다. 본 명세서에서, 메모리 장치(10)는 도 1에 도시된 바와 같이, 컬럼 디코더가 생략된 구조를 주로 참조하여 설명될 것이나, 본 발명의 실시예들이 이에 제한되지 아니하는 점은 이해될 것이다.
- [40] 메모리 셀(M)은, 도 1에 도시된 바와 같이, 복수의 워드 라인들(WLs) 중 하나의 워드 라인(WL)에 연결될(*coupled*) 수 있다. 또한, 메모리 셀(M)은 복수의 비트 라인들(BLs) 중 적어도 하나의 비트 라인(BL)에 연결될 수 있다. 메모리 셀(M)은 적어도 하나의 비트 라인(BL)을 통해서 제공되는 3진 논리 값을 저장하기 위한 구조를 가질 수 있다. 예를 들면, 도 2 및 도 3 등을 참조하여 후술되는 바와 같이, 메모리 셀(M)은 교차 연결된 한 쌍의 인버터들을 포함할 수 있고, 인버터들 각각은 턴-오프시 정전류를 통과시키도록 구성된 풀업 소자 및 풀업 소자를 포함할 수 있다.
- [41] 메모리 장치(10)는 로직-인-메모리(*logic-in-memory*; LIM) 구조를 가질 수 있다. 로직-인-메모리(LIM)는 메모리 소자에 저장된 값을 논리 연산한 결과를 출력하는 메모리를 지칭할 수 있고, 논리 연산 회로에 메모리 기능을 탑재한 것으로도 지칭될 수 있다. 예를 들면, 도 1에 도시된 바와 같이, 메모리 셀(M)은 논리 연산 회로(OP)를 포함할 수 있고, 복수의 입력 라인들(ILs) 중 적어도 하나의 입력 라인(IL)과 연결될 수 있다. 논리 연산 회로(OP)는 메모리 셀(M)에 저장된 3진 값(본 명세서에서, 제2 값으로 지칭될 수 있다) 및 적어도 하나의 입력 라인(IL)을 통해서 페이지 버퍼(16)로부터 제공되는 3진 값(본 명세서에서, 제1 값으로 지칭될 수 있다)을 논리 연산할 수 있고, 논리 연산의 결과 값(본 명세서에서, 제3 값으로 지칭될 수 있다)을 페이지 버퍼(16)에 제공할 수 있다. 페이지 버퍼(16)는 기입 동작시 저장할 값, 독출 동작시 독출된 값뿐만 아니라 논리 연산의 결과 값을 래치할 수 있다. 본 명세서에서, 기입 동작은 메모리 셀(M)에 데이터(또는 값)를 저장하기 위한 동작을 지칭할 수 있고, 독출 동작은 메모리 셀(M)에 저장된 데이터를 메모리 장치(10) 외부로 출력하기 위한 동작을 지칭할 수 있으며, 논리 연산 동작은 메모리 장치(10)에서 메모리 셀(M)에 저장된 데이터를 논리 연산한 결과 데이터를 메모리 장치(10) 외부로 출력하기 위한 동작을 지칭할 수 있다.
- [42] 논리 연산 회로(OP)는, 이하에서 도면들을 참조하여 설명되는 바와 같이, 메모리 셀(M)에 저장된 3진 값을 3진 논리 연산하기 위한 단순한 구조를 가질 수

있고, 이에 따라 메모리 장치(10)는 3진 값을 저장하는 메모리 셀(M)에 기인하는 증가된 용량을 가질 뿐만 아니라, 증가된 양의 데이터에 대한 3진 논리 연산을 수행하여 3진 논리 연산을 위한 로직-인-메모리를 실현함으로써 메모리 셀(M)에 저장된 3진 값의 논리 연산에 소요되는 시간을 단축시킬 수 있고, 메모리 장치(10) 외부의 논리 소자들(예컨대, 3진 논리 소자들)을 현저하게 감소시킬 수 있다.

- [43] 로우 디코더(14)는 기입 커맨드 또는 독출 커맨드와 함께 수신된 어드레스에 따라 복수의 워드 라인들(WLs) 중 하나의 워드 라인을 활성화할 수 있다. 예를 들면, 워드 라인(WL)이 활성화되는 경우 메모리 셀(M)이 선택될 수 있고, 독출 동작시 적어도 하나의 비트 라인(BL)의 전압들 및/또는 전류들에 의해서 메모리 셀(M)에 3진 값이 기입될 수 있는 한편, 기입 동작시 메모리 셀(M)에 저장된 3진 값에 따른 전압들 및/또는 전류들이 적어도 하나의 비트 라인(BL)에 제공될 수 있다. 동일한 기입 워드 라인(또는 동일한 독출 워드 라인)에 연결된 메모리 셀들 또는 그러한 메모리 셀들에 저장된 데이터는 페이지(page)로서 지칭될 수 있다.
- [44] 페이지 버퍼(16)는 복수의 비트 라인들(BLs)을 통해서 셀 어레이(12)와 접속될 수 있다. 페이지 버퍼(16)는 적어도 하나의 래치를 포함할 수 있고, 기입 동작시 셀 어레이(12)에 기입하고자 하는 데이터, 즉 기입 데이터를 래치할 수 있는 한편, 독출 동작시 셀 어레이(12)로부터 독출된 데이터, 즉 독출 데이터를 래치할 수 있다. 페이지 버퍼(16)는 기입 회로를 포함할 수 있고, 기입 회로는 기입 동작시 기입 데이터에 기초한 전압들 및/또는 전류들을 복수의 비트 라인들(BLs)에 인가할 수 있다. 또한, 페이지 버퍼(16)는 독출 회로를 포함할 수 있고, 독출 회로는 독출 동작시 복수의 비트 라인들(BLs)의 전압 및/또는 전류들을 감지함으로써 독출 데이터를 생성할 수 있다. 예를 들면, 페이지 버퍼(16)는 독출 동작시 로우 디코더(14)에 의해서 워드 라인(WL)이 활성화되기 전, 적어도 하나의 비트 라인(BL)을 일정한 전압으로 프리차지할 수 있고, 워드 라인(WL)이 활성화되면 적어도 하나의 비트 라인(BL)의 전압 및/또는 전류를 감지하여 3진 논리 값들을 판정할 수 있다. 페이지 버퍼(16)는 3진 논리 소자들을 포함할 수 있고, 이에 따라 메모리 셀(M)에 3진 논리 값들을 기입하거나 메모리 셀(M)로부터 3진 논리 값들을 독출할 수 있다.
- [45] 페이지 버퍼(16)는 복수의 입력 라인들(ILs)을 통해서 셀 어레이(12)와 접속될 수 있다. 페이지 버퍼(16)는, 로우 디코더(14)에 의해서 선택된 메모리 소자(예컨대, M)에 저장된 3진 값과 논리 연산될 복수의 3진 입력 값들(X)을 수신할 수 있고, 복수의 3진 입력 값들(X)을 복수의 입력 라인들(ILs)을 통해서 셀 어레이(12)에 제공할 수 있다. 예를 들면, 메모리 셀(M)에 포함된 논리 연산 회로(OP)는 적어도 하나의 입력 라인(IL)을 통해서 적어도 하나의 3진 입력 값을 수신할 수 있고, 메모리 셀(M)에 저장된 3진 값 및 적어도 하나의 3진 입력 값을 논리 연산할 수 있다. 페이지 버퍼(16)는, 일부 실시예들에서 3진 입력 값들(X)을 복수의 입력 라인들(ILs)을 통해서 셀 어레이(12)에 제공할 수도 있고, 일부

실시예들에서 3진 입력 값들(X)을 3진 논리 연산한 결과 값들을 복수의 입력 라인들(ILs)을 통해서 셀 어레이(12)에 제공할 수도 있다.

- [46] 도 2는 본 발명의 예시적 실시예에 따라 도 1의 메모리 셀(M)의 예시를 나타내는 회로도이다. 도 1을 참조하여 전술된 바와 같이, 도 2의 메모리 셀(M')은 워드 라인(WL)에 연결될 수 있고, 적어도 하나의 비트 라인(BL)으로서 제1 비트 라인(BL1) 및 제2 비트 라인(BL2)에 연결될 수 있으며, 적어도 하나의 입력 라인(IL)으로서 제1 입력 라인(IL1) 및 제2 입력 라인(IL2)에 연결될 수 있다. 메모리 셀(M')은 3진 논리 값들, 즉 0/1/2 중 하나의 논리값을 저장할 수 있고, 이하에서, 도 2는 도 1을 참조하여 설명될 것이다.
- [47] 도 2를 참조하면, 메모리 셀(M')은 제1 인버터(INV1), 제2 인버터(INV2), 제1 액세스 트랜지스터(AT1), 제2 액세스 트랜지스터(AT2) 및 논리 연산 회로(OP')를 포함할 수 있다. 제1 인버터(INV1) 및 제2 인버터(INV2)는 제1 노드(N1) 및 제2 노드(N2)에서 교차 연결될 수 있고, 이에 따라 0/1/2 중 하나의 논리값을 저장할 수 있다. 본 명세서에서, 제1 노드(N1)가 양의 공급 전압(VDD)이고, 제2 노드(N2)가 접지 전압(GND)(또는, 음의 공급 전압(VSS))일 때, 메모리 셀(M')은 논리값 2를 저장하는 것으로 지칭될 수 있다(Q=2). 또한, 본 명세서에서, 제1 노드(N1) 및 제2 노드(N2)가 중간 전압(예컨대, $VDD/2$)(또는, $(VDD+VSS)/2$)일 때, 메모리 셀(M')은 논리값 1을 저장하는 것으로 지칭될 수 있다(Q=1). 또한, 본 명세서에서, 제1 노드(N1)가 접지 전압(GND)(또는, 음의 공급 전압(VSS))이고, 제2 노드(N2)가 양의 공급 전압(VDD)일 때, 메모리 셀(M')은 논리값 0을 저장하는 것으로 지칭될 수 있다(Q=0). 제1 인버터(INV1) 및 제2 인버터(INV2)의 동작에 대한 예시는 도 3 및 도 4를 참조하여 후술될 것이다.
- [48] 제1 액세스 트랜지스터(AT1)는 제1 노드(N1) 및 제1 비트 라인(BL1)에 연결될 수 있고, 워드 라인(WL)에 연결된 게이트(또는 제어 단자)를 가질 수 있다. 제1 액세스 트랜지스터(AT1)는 워드 라인(WL)의 전압에 따라 제1 노드(N1) 및 제1 비트 라인(BL1)을 전기적으로 접속시키거나 단선(disconnection)시킬 수 있다. 예를 들면, 제1 액세스 트랜지스터(AT1)는 NFET(N-channel Field Effect Transistor)일 수 있고, 활성화된 워드 라인(WL), 즉 하이 레벨인 워드 라인(WL)의 전압에 응답하여 제1 노드(N1) 및 제1 비트 라인(BL1)을 전기적으로 접속시킬 수 있는 한편, 비활성화된 워드 라인(WL), 즉 로우 레벨인 워드 라인(WL)의 전압에 응답하여 제1 노드(N1) 및 제1 비트 라인(BL1)을 전기적으로 단선시킬 수 있다. 제2 액세스 트랜지스터(AT2)는, 제1 액세스 트랜지스터(AT1)와 유사하게, 제2 노드(N2) 및 제2 비트 라인(BL2)에 연결될 수 있고, 워드 라인(WL)에 연결된 게이트(또는 제어 단자)를 가질 수 있다. 본 명세서에서, 본 발명의 실시예들은 제1 액세스 트랜지스터(AT1) 및 제2 액세스 트랜지스터(AT2)는 NFET인 것으로 가정되어 설명될 것이나, PFET(P-channel Field Effect Transistor), 트랜스미션 게이트 등인 경우에도 본 발명의 실시예들이 적용될 수 있는 점은 이해될 것이다.

- [49] 논리 연산 회로(OP')는 제1 노드(N1) 및 제2 노드(N2)에 연결될 수 있고, 제1 입력 라인(IL1) 및 제2 입력 라인(IL2)에 연결될 수 있다. 이에 따라, 논리 연산 회로(OP')는 메모리 셀(M')에 저장된 값(Q)(이하, 저장 값으로 지칭될 수 있다) 및 저장 값의 반전된 값(/Q)을 수신할 수 있고, 제1 입력 값(X1) 및 제2 입력 값(X2)을 수신할 수 있다. 논리 연산 회로(OP')는 수신된 값들(Q, /Q, X1, X2) 중 2개 이상을 논리 연산함으로써 제1 출력 값(Y1) 및 제2 출력 값(Y2)을 생성할 수 있다. 제1 출력 값(Y1) 및 제2 출력 값(Y2)은 다양한 방식으로 도 1의 페이지 버퍼(16)에 제공될 수 있다. 일부 실시예들에서 논리 연산 회로(OP')는, 도 2에 도시된 바와 상이하게, 저장 값(Q) 및 저장 값의 반전된(/Q) 중 하나만을 수신할 수 있다. 또한, 일부 실시예들에서 논리 연산 회로(OP')는, 도 2에 도시된 바와 상이하게, 1개 혹은 3개 이상의 입력 값들을 수신할 수도 있다. 또한, 논리 연산 회로(OP')는, 도 2에 도시된 바와 상이하게, 1개 혹은 3개 이상의 출력 값들을 생성할 수도 있다. 논리 연산 회로(OP')의 예시들은 도 6 및 도 8 등을 참조하여 후술될 것이다.
- [50] 도 3은 본 발명의 예시적 실시예에 따라 도 2의 인버터의 예시를 나타내는 회로도이고, 도 4는 본 발명의 예시적 실시예에 따라 도 3의 인버터(INV)의 동작의 예시들을 나타내는 그래프이다. 구체적으로, 도 3은 입력 전압(V_{IN})을 반전시킴으로써 출력 전압(V_{OUT})을 생성하는 인버터를 나타내고, 도 4의 그래프는 입력 전압(V_{IN})-출력 전압(V_{OUT}) 특성 및 입력 전압(V_{IN})-통과 전류(I_{TP} , I_{TN}) 특성을 나타낸다. 도 4의 그래프에서, 가로축은 입력 전압(V_{IN})을 나타내고, 좌측 세로축은 출력 전압(V_{OUT})을 나타내며, 우측 세로축은 통과 전류(I_{TP} , I_{TN})를 로그 스케일로서 나타낸다. 도 4의 그래프에서 가로축 및 세로축들에 도시된 수치들은 양의 공급 전압(VDD)이 1.4V인 예시에 불과하며, 도 4에 도시된 바와 상이한 수치들에서도 그래프에 도시된 특성들이 나타날 수 있는 점은 이해될 것이다. 이하에서, 도 3 및 도 4는 도 2를 참조하여 설명될 것이다.
- [51] 도 3을 참조하면, 인버터(INV)는 양의 공급 전압(VDD) 및 접지 전압(GND)(또는 음의 공급 전압(VSS)) 사이에서 직렬 연결된 풀업 소자(PU) 및 풀다운 소자(PD)를 포함할 수 있다. 풀업 소자(PU)는 하이 레벨의 입력 전압(V_{IN}), 예컨대 양의 공급 전압(VDD)에 응답하여 턴-오프될 수 있는 한편, 로우 레벨의 입력 전압(V_{IN}), 예컨대 접지 전압(GND)에 응답하여 턴-온될 수 있다. 다른 한편으로, 풀다운 소자(PD)는 로우 레벨의 입력 전압(V_{IN}), 예컨대 접지 전압(GND)에 응답하여 턴-오프될 수 있는 한편, 하이 레벨의 입력 전압(V_{IN}), 예컨대 양의 공급 전압(VDD)에 응답하여 턴-온될 수 있다. 이에 따라, 2진 논리 회로와 유사하게, 하이 레벨의 입력 전압(V_{IN})(예컨대, VDD)에 응답하여 로우 레벨의 출력 전압(V_{OUT})(예컨대, GND)이 출력될 수 있는 한편, 로우 레벨의 입력 전압(V_{IN})(예컨대, GND)에 응답하여 하이 레벨의 출력 전압(V_{OUT})(예컨대, VDD)이 출력될 수 있다.
- [52] 풀업 소자(PU) 및 풀다운 소자(PD)는 턴-오프시 정전류를 통과시킬 수 있다. 즉, 풀업 소자(PU)의 통과 전류(I_{TP})는 풀업 소자(PU)가 턴-오프된 상태에서 일정할

수 있고, 풀다운 소자(PD)의 통과 전류(I_{TN}) 역시 풀다운 소자(PD)가 턴-오프된 상태에서 일정할 수 있다. 또한, 풀업 소자(PU)의 문턱 전압은 풀다운 소자(PD)의 문턱 전압보다 낮을 수 있다. 이에 따라, 입력 전압(V_{IN})이 접지 전압(GND)으로부터 양의 공급 전압(VDD)까지 점진적으로 증가하는 경우, 풀업 소자(PU)가 턴-오프된 후 풀다운 소자(PD)가 턴-온될 수 있다. 이에 따라, 도 4에 도시된 입력 전압(V_{IN})-출력 전압(V_{OUT}) 특성과 같이, 약 0.6V 및 약 1.1V 사이에서 풀업 소자(PU) 및 풀다운 소자(PD)가 모두 턴-오프될 수 있다. 일부 실시예들에서, 풀업 소자(PU) 및 풀다운 소자(PD)는 각각, 도 6 등에 도시된 바와 같이, 턴-오프시 정전류를 통과시키도록 구성된 P-채널 트랜지스터 및 N-채널 트랜지스터일 수 있다.

- [53] 도 4에 도시된 입력 전압(V_{IN})-통과 전류(I_{TP} , I_{TN}) 특성과 같이, 인버터(INV)의 출력단에 인가되는 전류(즉, I_{ACC})가 없는 경우, 풀업 소자(PU)의 통과 전류(I_{TP}) 및 풀다운 소자(PD)의 통과 전류(I_{TN})의 크기는 일치할 수 있고, 약 0.6V 및 약 1.1V 사이에서 통과 전류(I_{TP} , I_{TN})는 낮은 레벨에서 일정하게 유지될 수 있다. 결과적으로, 출력 전압(V_{OUT})은 약 0.6V 및 약 1.1V 사이에서 풀업 소자(PU)의 통과 전류(I_{TP}) 및 풀다운 소자(PD)의 통과 전류(I_{TN})에 기인하여 실질적으로 일정하게 유지될 수 있다. 즉, 중간 레벨의 입력 전압(V_{IN}), 예컨대 양의 공급 전압(VDD)의 약 절반($VDD/2$)이 제공되는 경우, 인버터(INV)는 중간 레벨의 출력 전압(V_{OUT}), 예컨대 양의 공급 전압(VDD)의 약 절반($VDD/2$)을 출력할 수 있다. 이에 따라, 인버터(INV)는 0/1/2 논리값들에 각각 대응하는 접지 전압(GND), 중간 전압($VDD/2$) 및 양의 공급 전압(VDD)이 입력되면, 2/1/0 논리값들에 각각 대응하는 양의 공급 전압(VDD), 중간 전압($VDD/2$) 및 접지 전압(GND)을 출력할 수 있다. 본 명세서에서, '중간 전압'은 양의 공급 전압(VDD)의 절반($VDD/2$)인 것으로 가정되나, 양의 공급 전압(VDD) 및 접지 전압(GND) 사이 임의의 레벨의 전압이 가능한 점은 이해될 것이다.
- [54] 교차 결합된 2개의 인버터들을 포함하는 SRAM의 경우, 독출 동작시 메모리 셀에 저장되어 있는 값을 변경하지 아니하는 특성, 예컨대 높은 독출 SNM(Static Noise Margin)을 가질 것이 요구될 수 있다. 도 4를 참조하면, 도 3의 인버터(INV)는 액세스 전류(I_{ACC})가 증가함에도 불구하고(예컨대, 액세스 전류(I_{ACC})가 통과 전류(I_{TP} , I_{TN})보다 높음에도 불구하고), 높은 독출 SNM을 제공할 수 있다.
- [55] 도 5는 본 발명의 예시적 실시예에 따라 도 3의 액세스 전류(I_{ACC})의 특성을 나타내는 그래프이다. 구체적으로, 도 5는 도 3의 풀다운 소자(PD)가 소스, 드레인, 게이트를 가지고, 턴-오프시 정전류를 통과시키는 트랜지스터일 때, 그러한 트랜지스터의 특성을 나타내고, 기입 동작 및 독출 동작 각각에서의 액세스 전류들($I_{ACC, w}$, $I_{ACC, r}$)의 특성을 나타낸다. 이하에서, 도 5는 도 3을 참조하여 설명될 것이다.
- [56] 도 2를 참조하여 기술된 바와 같이, 메모리 셀(M')은 교차 결합된 제1

인버터(INV1) 및 제2 인버터(INV2)를 포함할 수 있고, 이에 따라 기입 동작시 메모리 셀(M')에 저장된 값을 변경하기 위해서는 상대적으로 높은 전류가 제1 인버터(INV1) 및 제2 인버터(INV2)에 인가될 수 있는 한편, 독출 동작시 메모리 셀(M')에 저장된 값을 변경하지 아니하기 위해서는 상대적으로 낮은 전류가 제1 인버터(INV1) 및 제2 인버터(INV2)에 인가될 수 있다. 즉, 도 3에 도시된 바와 같이, 외부로부터 인버터(INV)의 출력단에 인가되는 전류를 액세스 전류(I_{ACC})로 정의할 때, 기입 동작시 인버터(INV)에 인가되는 액세스 전류($I_{ACC, W}$) 및 독출 동작시 인버터(INV)에 인가되는 액세스 전류($I_{ACC, R}$)은 아래 [수학식 1]을 만족할 수 있다.

[57] [수식1]

$$I_{ACC, W} > I_T, \quad I_{ACC, R} < I_T$$

[58] [수학식 1]에서 I_T 는, 기입 동작시 풀업 소자(PU)의 통과 전류(I_{TP}) 및 풀다운 소자(PD)의 통과 전류(I_{TN}) 중 크기가 큰 전류에 대응할 수 있고($I_T = \max(I_{TP}, I_{TN})$), 독출 동작시 풀업 소자(PU)의 통과 전류(I_{TP}) 및 풀다운 소자(PD)의 통과 전류(I_{TN}) 중 크기가 작은 전류에 대응할 수 있다($I_T = \min(I_{TP}, I_{TN})$).

[59] 도 5를 참조하면, 점선으로 표시된 바와 같이, 풀다운 소자(PD)의 통과 전류(I_{TN})는 중간 전압($V_{DD}/2$) 및 그 이하의 게이트-소스 전압(V_{GS})에서 크기 ' I_{CON} '을 가질 수 있고, 게이트-소스 전압(V_{GS})이 증가함에 따라 풀다운 소자(PD)가 턴-온된 후, 점진적으로 증가하여 게이트-소스 전압(V_{GS})이 양의 공급 전압(V_{DD})에 도달하는 경우 크기 ' I_{MAX} '를 가질 수 있다.

[60] 기입 동작시 액세스 전류($I_{ACC, W}$)는 상대적으로 큰 크기를 가질 수 있고, 일부 실시예들에서 액세스 전류($I_{ACC, W}$)가 트랜지스터(예컨대, 도 2의 WT1)에 의해서 제공되는 경우, 도 5에서 1점 쇄선으로 표시된 바와 같이, 트랜지스터는 중간 전압($V_{DD}/2$)에서 크기 ' I_{MAX} '보다 큰 크기를 가지는 액세스 전류($I_{ACC, W}$)를 제공할 수 있다. 또한, 독출 동작시 액세스 전류($I_{ACC, R}$)는 상대적으로 작은 크기를 가질 수 있고, 일부 실시예들에서 액세스 전류($I_{ACC, R}$)가 트랜지스터에 의해서 제공되는 경우, 도 5에서 2점 쇄선으로 표시된 바와 같이, 트랜지스터는, 중간 전압($V_{DD}/2$)에서 풀다운 소자(PD)의 통과 전류(I_{TN}) 보다 작고 양의 공급 전압(V_{DD})에서 크기 ' I_{MAX} '보다 작은 크기를 가지는 액세스 전류($I_{ACC, R}$)를 제공할 수 있다. 즉, 액세스 전류(I_{ACC})를 제공하는 트랜지스터들은 도 5에 도시된 그래프와 동일하거나 유사한 특성을 가지도록 설계될 수 있다.

[61] 도 6은 본 발명의 예시적 실시예에 따른 논리 연산 회로의 예시를 나타내는 도면이다. 구체적으로, 도 6의 좌측은 논리 연산 회로(60)의 회로도이고, 도 6의 우측은 논리 연산 회로(60)의 동작을 나타내는 테이블이다.

[62] 일부 실시예들에서, 논리 연산 회로(60)는 2개의 3진 값들에 대하여 최대값을 생성할 수 있다. 예를 들면, 도 6에 도시된 바와 같이, 논리 연산 회로(60)는

턴-오프시 정전류를 통과시키도록 구성된 P-채널 트랜지스터(PT) 및 N-채널 트랜지스터(NT)를 포함할 수 있다. P-채널 트랜지스터(PT)는 제2 입력(B)을 수신하는 게이트, 반전된 제1 입력(/A)을 수신하는 소스 및 반전된 최대값(/MAX)을 출력하는 드레인을 가질 수 있다. N-채널 트랜지스터(NT)는 제2 입력(B)을 수신하는 게이트, 접지 전위(또는 음의 공급 전압)에 연결된 소스 및 반전된 최대값(/MAX)을 출력하는 드레인을 가질 수 있다. P-채널 트랜지스터(PT)는 도 3 내지 도 5를 참조하여 전술된 풀업 소자(PU)의 특성을 가질 수 있고, N-채널 트랜지스터(NT)는 도 3 내지 도 5를 참조하여 전술된 풀다운 소자(PD)의 특성을 가질 수 있다. 이에 따라, 도 6의 우측 테이블에 도시된 바와 같이, 논리 연산 회로(60)는 제1 입력(A) 및 제2 입력(B)의 최대값(MAX)을 반전시킨 값(/MAX)을 출력할 수 있다.

[63] 일부 실시예들에서, 반전된 제1 입력(/A)이 '1'인 경우 반전된 최대값(/MAX)의 전압 레벨 강화를 보상하기 위하여, 논리 연산 회로(60)는 반전된 최대값(/MAX)를 입력으로 하는 인버터를 더 포함할 수 있고, 추가된 인버터의 출력은 최대값(MAX)에 대응할 수 있다. 예를 들면, 추가된 인버터는 논리 값 '1'에 대응하는 입력 전압의 범위가 낮게 조정되도록, 풀업 소자 및 풀다운 소자의 크기 비율 및/또는 문턱 전압 등이 결정될 수 있다. 또한, 일부 실시예들에서, 반전된 제1 입력(/A)이 논리 값 '1'인 경우 반전된 최대값(/MAX)의 전압 레벨 강화를 보상하기 위하여, 반전된 제1 입력(/A)을 출력으로 하는 인버터를 더 포함할 수 있고, 추가된 인버터의 입력은 제1 입력(A)에 대응할 수 있다. 예를 들면, 추가된 인버터는 논리 값 '1'에 대응하는 출력 전압의 범위가 높게 조정되도록, 풀업 소자 및 풀다운 소자의 크기 비율 및/또는 문턱 전압 등이 결정될 수 있다.

[64] 도 7a 및 도 7b는 본 발명의 예시적 실시예들에 따라 메모리 셀에 적용된 도 6의 논리 연산 회로(60)의 예시들을 나타내는 회로도들이다. 구체적으로, 도 7a 및 도 7b는 도 2의 메모리 셀(M)에서 저장 값(Q) 및 제1 입력 값(X1)으로부터 제1 출력 값(Y1)을 생성하는 논리 연산 회로들(70a, 70b)을 나타내는 회로도들이다. 도 6을 참조하여 전술된 바와 같이, 도 7a 및 도 7b의 논리 연산 회로들(70a, 70b)은 저장 값(Q) 및 제1 입력 값(X1)의 최대값의 반전된 값을 제1 출력 값(Y1)으로서 출력할 수 있다. 이하에서, 도 7a 및 도 7b에 대한 설명 중 도 6에 대한 설명과 중복되는 내용은 생략될 것이고, 도 7a 및 도 7b는 도 2를 참조하여 설명될 것이다.

[65] 도 7a를 참조하면, 일부 실시예들에서, P-채널 트랜지스터(PT)는 저장 값(Q)이 인가되는 게이트, 제1 입력 값(X1)의 반전된 값(/X1)이 인가되는 소스 및 제1 출력 값(Y1)을 출력하는 드레인을 가질 수 있다. 또한, N-채널 트랜지스터(NT)는 저장 값(Q)이 인가되는 게이트, 접지 전위가 인가되는 소스 및 제1 출력 값(Y1)을 출력하는 드레인을 가질 수 있다. 이에 따라, 제1 출력 값(Y1)은 저장 값(Q) 및 제1 입력 값(X1)의 최대값을 반전시킨 값을 가질 수 있다. 이를 위하여, 도 1의 페이지 버퍼(16)는 제1 입력 값(X1)의 반전된 값(/X1)을 제1 입력 라인(IL1)을

통해서 제공할 수 있고, 제1 출력 값(Y1)을 래치하여 반전시킴으로써 저장 값(Q) 및 제1 입력 값(X1)의 최대값을 획득할 수 있다.

- [66] 도 7b를 참조하면, 일부 실시예들에서, P-채널 트랜지스터(PT)는 제1 입력 값(X1)이 인가되는 게이트, 반전된 저장 값(Q)이 인가되는 소스 및 제1 출력 값(Y1)을 출력하는 드레인을 가질 수 있다. 또한, N-채널 트랜지스터(NT)는 제1 입력 값(X1)이 인가되는 게이트, 접지 전위가 인가되는 소스 및 제1 출력 값(Y1)을 출력하는 드레인을 가질 수 있다. 이에 따라, 제1 출력 값(Y1)은 저장 값(Q) 및 제1 입력 값(X1)의 최대값을 반전시킨 값을 가질 수 있다. 이를 위하여, 도 1의 페이지 버퍼(16)는 제1 입력 값(X1)을 제1 입력 라인(IL1)을 통해서 제공할 수 있고, 제1 출력 값(Y1)을 래치하여 반전시킴으로써 저장 값(Q) 및 제1 입력 값(X1)의 최대값을 획득할 수 있다.
- [67] 도 8은 본 발명의 예시적 실시예에 따른 논리 연산 회로의 예시를 나타내는 도면이다. 구체적으로, 도 8의 좌측은 논리 연산 회로(80)의 회로도이고, 도 8의 우측은 논리 연산 회로(80)의 동작을 나타내는 테이블이다.
- [68] 일부 실시예들에서, 논리 연산 회로(80)는 2개의 3진 값들에 대하여 최소값을 출력할 수 있다. 예를 들면, 도 8에 도시된 바와 같이 논리 연산 회로(80)는 턴-오프시 정전류를 통과시키도록 구성된 P-채널 트랜지스터(PT) 및 N-채널 트랜지스터(NT)를 포함할 수 있다. P-채널 트랜지스터(PT)는 반전된 제1 입력(A)을 수신하는 게이트, 제2 입력(B)을 수신하는 소스 및 최소값(MIN)을 출력하는 드레인을 가질 수 있다. N-채널 트랜지스터(NT)는 반전된 제1 입력(A)을 수신하는 게이트, 접지 전위(또는 음의 공급 전압)에 연결된 소스 및 최소값(MIN)을 출력하는 드레인을 가질 수 있다. P-채널 트랜지스터(PT) 및 N-채널 트랜지스터(NT)는 도 3 내지 도 5를 참조하여 전술된 풀업 소자(PU) 및 풀다운 소자(PD)의 특성들을 각각 가질 수 있다. 이에 따라, 도 8의 우측 테이블에 도시된 바와 같이, 논리 연산 회로(80)는 제1 입력(A) 및 제2 입력(B)의 최소값(MIN)을 출력할 수 있다.
- [69] 일부 실시예들에서, 제2 입력(B)이 '1'인 경우 최소값(MIN)의 전압 레벨 강하를 보상하기 위하여, 논리 연산 회로(80)는 최소값(MIN)을 입력으로 하는 인버터를 더 포함할 수 있고, 추가된 인버터의 출력은 반전된 최소값(MIN)에 대응할 수 있다. 예를 들면, 추가된 인버터는 논리 값 '1'에 대응하는 입력 전압의 범위가 낮게 조정되도록, 풀업 소자 및 풀다운 소자의 크기 비율 및/또는 문턱 전압 등이 결정될 수 있다. 또한, 일부 실시예들에서, 제2 입력(B)이 논리 값 '1'인 경우 최소값(MIN)의 전압 레벨 강하를 보상하기 위하여, 제2 입력(B)을 출력으로 하는 인버터를 더 포함할 수 있고, 추가된 인버터의 입력은 반전된 제2 입력(B)에 대응할 수 있다. 예를 들면, 추가된 인버터는 논리 값 '1'에 대응하는 출력 전압의 범위가 높게 조정되도록, 풀업 소자 및 풀다운 소자의 크기 비율 및/또는 문턱 전압 등이 결정될 수 있다.
- [70] 도 9a 및 도 9b는 본 발명의 예시적 실시예들에 따라 메모리 셀에 적용된 도 8의

논리 연산 회로(80)의 예시들을 나타내는 회로도들이다. 구체적으로, 도 9a 및 도 9b는 도 2의 메모리 셀(M)에서 저장 값(Q) 및 제2 입력 값(X2)으로부터 제2 출력 값(Y2)을 생성하는 논리 연산 회로들(90a, 90b)을 나타내는 회로도들이다. 도 8을 참조하여 기술된 바와 같이, 도 9a 및 도 9b의 논리 연산 회로들(90a, 90b)은 저장 값(Q) 및 제2 입력 값(X2)의 최소값을 제2 출력 값(Y2)으로서 출력할 수 있다. 이하에서, 도 9a 및 도 9b에 대한 설명 중 도 8에 대한 설명과 중복되는 내용은 생략될 것이고, 도 9a 및 도 9b는 도 2를 참조하여 설명될 것이다.

- [71] 도 9a를 참조하면, 일부 실시예들에서, P-채널 트랜지스터(PT)는 반전된 저장 값(/Q)이 인가되는 게이트, 제2 입력 값(X2)이 인가되는 소스 및 제2 출력 값(Y2)을 출력하는 드레인을 가질 수 있다. 또한, N-채널 트랜지스터(NT)는 반전된 저장 값(/Q)이 인가되는 게이트, 접지 전위(또는 음의 공급 전압)에 연결된 소스 및 제2 출력 값(Y2)을 출력하는 드레인을 가질 수 있다. 이에 따라, 제2 출력 값(Y2)은 저장 값(Q) 및 제2 출력 값(Y2)의 최소값을 가질 수 있다. 이를 위하여, 도 1의 페이지 버퍼(16)는 제2 입력 값(X2)을 제2 입력 라인(IL2)을 통해서 제공할 수 있고, 제2 출력 값(Y2)을 저장 값(Q) 및 제2 입력 값(X2)의 최소값으로서 획득할 수 있다.
- [72] 도 9b를 참조하면, 일부 실시예들에서, P-채널 트랜지스터(PT)는 반전된 제2 입력 값(/X2)이 인가되는 게이트, 저장 값(Q)이 인가되는 소스 및 제2 출력 값(Y2)을 출력하는 드레인을 가질 수 있다. 또한, N-채널 트랜지스터(NT)는 반전된 제2 입력 값(/X2)이 인가되는 게이트, 접지 전위(또는 음의 공급 전압)에 연결된 소스 및 제2 출력 값(Y2)을 출력하는 드레인을 가질 수 있다. 이에 따라, 제2 출력 값(Y2)은 저장 값(Q) 및 제2 입력 값(X2)의 최소값을 가질 수 있다. 이를 위하여, 도 1의 페이지 버퍼(16)는 제2 입력 값(X2)의 반전된 값(/X2)을 제2 입력 라인(IL2)에 제공할 수 있고, 제2 출력 값(Y2)을 저장 값(Q) 및 제2 입력 값(X2)의 최소값으로서 획득할 수 있다.
- [73] 도 10a 및 도 10b는 본 발명의 예시적 실시예들에 따른 메모리 셀의 예시들을 나타낸다. 구체적으로, 도 10a 및 도 10b는 출력 워드 라인(OWL)에 의해서 제어되는 메모리 셀의 예시들을 나타낸다. 이하에서, 도 10a 및 도 10b에 대한 설명 중 상호 중복되는 내용 및 도 2에 대한 설명과 중복되는 내용은 생략될 것이다. 또한, 도 10a 및 도 10b에서 도해의 편의상 반전된 제1 입력 값(/X1) 및 제2 입력 값(X2)을 제공하는 입력 라인들의 도시는 생략된다.
- [74] 일부 실시예들에서, 로우 디코더는 복수의 워드 라인들(WLs)뿐만 아니라 복수의 출력 워드 라인들을 통해서 셀 어레이와 연결될 수 있다. 출력 워드 라인은 메모리 셀에 저장된 값으로부터 연산된 값의 출력을 인에이블시킬 수 있다. 예를 들면, 도 10a에 도시된 바와 같이, 메모리 셀(Ma)은 출력 워드 라인(OWL)에 연결된 게이트를 각각 가지는 제1 출력 트랜지스터(OT1) 및 제2 출력 트랜지스터(OT2)를 포함할 수 있다. 제1 출력 트랜지스터(OT1)는 활성화된 출력 워드 라인(OWL)에 응답하여 제1 출력 값(Y1)을 제1 비트 라인(BL1)에

제공할 수 있는 한편, 제2 출력 트랜지스터(OT2)는 활성화된 출력 워드 라인(OWL)에 응답하여 제2 출력 값(Y2)을 제2 비트 라인(BL2)에 제공할 수 있다.

- [75] 메모리 셀(Ma)의 논리 연산 회로는 제1 P-채널 트랜지스터(PT1), 제1 N-채널 트랜지스터(NT1), 제2 P-채널 트랜지스터(PT2) 및 제2 N-채널 트랜지스터(NT2)를 포함할 수 있다. 도 6 내지 도 9b를 참조하여 전술된 바와 같이, 제1 P-채널 트랜지스터(PT1) 및 제1 N-채널 트랜지스터(NT1)는 저장 값(Q) 및 제1 입력 값(X1)의 최대값의 반전된 값에 대응하는 제1 출력 값(Y1)을 생성할 수 있는 한편, 제2 P-채널 트랜지스터(PT2) 및 제2 N-채널 트랜지스터(NT2)는 저장 값(Q) 및 제2 입력 값(X2)의 최소값에 대응하는 제2 출력 값(Y2)을 생성할 수 있다.
- [76] 도 10a의 하위 테이블을 참조하면, 워드 라인(WL)은 독출 동작 및 기입 동작시 활성화될 수 있는 한편, 출력 워드 라인(OWL)은 논리 연산 수행시, 즉 최소값 및 최대값을 출력(또는 독출)할 때 활성화될 수 있다. 이에 따라, 제1 비트 라인(BL1) 및 제2 비트 라인(BL2)은 메모리 셀(Ma)에 3진 값(Q)을 저장하거나 메모리 셀(Ma)에 저장된 3진 값(Q)을 독출하는데 사용될 뿐만 아니라, 메모리 셀(Ma)에 저장된 3진 값(Q)으로부터 논리 연산된 결과를 셀 어레이의 외부로 출력하는데 사용될 수 있다. 일부 실시예들에서, 도 10a에 도시된 바와 상이하게, 페이지 버퍼는 논리 연산 회로에 의한 기입 동작 및 독출 동작에 영향을 최소화하기 위하여, 독출 동작, 기입 동작, 유지(hold) 동작시 반전된 제1 값(/X1) 및 제2 값(X2)을 접지 전위로 유지할 수도 있다.
- [77] 도 10b를 참조하면, 도 10a의 메모리 셀(Ma)과 비교할 때, 도 10b의 메모리 셀(Mb)은 제3 인버터(INV3)를 더 포함할 수 있다. 제3 인버터(INV3)는 저장 값(Q)을 반전시키는데 사용될 수 있고, 제3 인버터(INV3)에 의해서 반전된 저장 값(/Q)은 제1 P-채널 트랜지스터(PT1)의 소스에 제공될 수 있는 한편, 제1 입력 값(X1)이 제1 P-채널 트랜지스터(PT1)의 게이트에 제공될 수 있다. 도 10a 및 도 10b에 도시된 최대값 및 최소값을 생성하기 위한 논리 연산 회로는 예시들에 불과하고, 도 6 내지 도 9b를 참조하여 전술된 예시들을 다양하게 활용한 실시예들이 가능한 점은 이해될 것이다.
- [78] 도 11은 본 발명의 예시적 실시예에 따른 메모리 셀의 예시를 나타낸다. 구체적으로, 도 11의 상부는 기입 동작을 위한 비트 라인 및 독출 동작과 논리 연산을 위한 비트 라인이 분리된 구조의 메모리 셀(M')을 나타내는 회로도이며, 도 11의 하부는 메모리 셀(M')의 동작을 나타내는 테이블이다. 이하에서, 도 11에 대한 설명 중 도 2에 대한 설명과 중복되는 내용은 생략될 것이며, 도 11에서 도해의 편의상 제1 입력 값(X1) 및 제2 입력 값(X2)을 제공하는 입력 라인들의 도시는 생략된다.
- [79] 일부 실시예들에서, 로우 디코더는 복수의 워드 라인들로서 복수의 기입 워드 라인들 및 복수의 독출 워드 라인들을 통해서 셀 어레이와 연결될 수 있고, 기입

워드 라인은 기입 동작시 활성화될 수 있는 한편, 독출 워드 라인은 독출 동작 또는 논리 연산시 활성화될 수 있다. 예를 들면, 도 11에 도시된 바와 같이, 메모리 셀(M")은 기입 워드 라인(WWL)에 연결된 게이트를 가지는 기입 트랜지스터(WT) 및 독출 워드 라인(RWL)에 연결된 게이트를 가지는 독출 트랜지스터(RT)를 포함할 수 있다. 기입 트랜지스터(WT)는 활성화된 기입 워드 라인(WWL)에 응답하여 제1 비트 라인(BL1)으로부터 메모리 셀(M")에 저장될 값을 제1 노드(N1)에 제공할 수 있는 한편, 독출 트랜지스터(RT)는 활성화된 독출 워드 라인(RWL)에 응답하여 저장 값(Q) 또는 제2 출력 값(Y2)을 제2 비트 라인(BL2)에 제공할 수 있다.

[80] 일부 실시예들에서, 페이지 버퍼는 복수의 출력 라인들을 통해서 셀 어레이와 연결될 수 있다. 페이지 버퍼는 출력 라인을 통해서 메모리 셀로부터 논리 연산된 출력 값을 수신할 수 있다. 즉, 출력 라인은 논리 연산된 출력 값을 위하여 비트 라인과 독립적으로 제공될 수 있다. 도 11에 도시된 바와 상이하게, 일부 실시예들에서 제1 출력 값(Y1)이 독출 트랜지스터를 통해서 제2 비트 라인(BL2)으로 제공될 수도 있고, 제2 출력 값(Y2)이 출력 라인(OL)을 통해서 독립적으로 출력될 수도 있다.

[81] 도 11의 하부 테이블을 참조하면, 페이지 버퍼는, 저장 값(Q) 및 제2 입력 값(X2)의 최소값에 대응하는 제2 출력 값(Y2)을 출력하는 최소값 연산시 제2 입력 값(X2)은 연산에 요구되는 값(즉, X2)을 제공하는 한편, 독출 동작시 3진 논리 값 중 가장 큰 2에 대응하는 양의 공급 전압(VDD)을 제2 입력 값(X2)으로 제공할 수 있다. 이에 따라, 제2 P-채널 트랜지스터(PT2) 및 제2 N-채널 트랜지스터(NT2)는 인버터로서 기능할 수 있고, 저장 값(Q)과 일치하는 제2 출력 값(Y2)이 제2 비트 라인(BL2)에 제공될 수 있다. 일부 실시예들에서 제1 입력(X1)은 최대값 연산 동작을 제외한 동작시 일정한 전압(예컨대, 접지 전위)으로 유지될 수 있고, 유사하게 제2 입력(X2)은 최소값 연산 동작 및 독출 동작을 제외한 동작시 일정한 전압(예컨대, 접지 전위)으로 유지될 수 있다. 또한, 일부 실시예들에서, 제3 인버터(INV3)는 최대값 연산시 활성화되는 인에이블 신호(EN)에 따라 저장 값(Q)을 반전시킨 값(/Q)을 제1 P-채널 트랜지스터(PT)에 제공할 수 있다. 예를 들면, 도 11의 하부 테이블에 표시된 바와 같이, 인에이블 신호(EN)는 최대값 연산시 활성화, 예컨대 양의 공급 전압(VDD)을 가질 수 있는 한편, 다른 동작시 비활성화, 예컨대 접지 전위를 가질 수 있다.

[82] 도 12a 및 도 12b는 본 발명의 예시적 실시예들에 따른 메모리 장치의 예시들을 나타내는 블록도들이다. 이상에서 도면들을 참조하여 기술된 바와 같이, 로우 디코더 및 페이지 버퍼는 논리 연산 회로를 포함하는 3진 메모리 셀에 대한 기입 동작, 독출 동작 및 논리 연산 동작을 다양한 방식으로 수행할 수 있으며, 도 12a 및 도 12b는 일부 예시들을 도시한다. 이하에서, 도 12a 및 도 12b에 대한 설명 중 중복되는 내용은 생략될 것이다.

[83] 도 12a를 참조하면, 메모리 장치(120a)는 셀 어레이(122a), 로우 디코더(124a) 및

페이지 버퍼(126a)를 포함할 수 있다. 로우 디코더(124a) 및 셀 어레이(122a)는 복수의 기입 워드 라인들(WWLs) 및 복수의 독출 워드 라인들(RWLs)을 통해서 연결될 수 있다. 또한, 페이지 버퍼(126a) 및 셀 어레이(122a)는 복수의 비트 라인들(BLs) 및 복수의 입력 라인들(ILs)을 통해서 연결될 수 있다. 도 11을 참조하여 예시된 바와 같이, 복수의 기입 워드 라인들(WWLs)은 기입 동작에 사용될 수 있는 한편, 복수의 독출 워드 라인들(RWLs)은 독출 동작 및 논리 연산 동작에 사용될 수 있다. 이에 따라, 복수의 입력 라인들(ILs)은 논리 연산을 위한 입력 값을 제공하는데 사용될 수 있는 한편, 복수의 비트 라인들(BLs)은 기입 동작 및 독출 동작뿐만 아니라 논리 연산의 결과 값이 셀 어레이(122a)로부터 페이지 버퍼(126a)에 제공되는 경로로서 사용될 수 있다.

- [84] 도 12b를 참조하면, 메모리 장치(120b)는 셀 어레이(122b), 로우 디코더(124b) 및 페이지 버퍼(126b)를 포함할 수 있다. 로우 디코더(124b)는 셀 어레이(122b)는 복수의 워드 라인들(WLs)을 통해서 연결될 수 있다. 또한, 페이지 버퍼(126b) 및 셀 어레이(122b)는 복수의 비트 라인들, 복수의 입력 라인들(ILs) 및 복수의 출력 라인들(OLs)을 통해서 연결될 수 있다. 도 11을 참조하여 예시된 바와 같이, 논리 연산의 결과 값을 출력하기 위하여 독립적인 경로, 즉 복수의 출력 라인들(OLs)이 사용될 수 있다. 이에 따라, 복수의 입력 라인들(ILs)은 논리 연산을 위한 입력 값을 제공하는데 사용될 수 있고, 복수의 비트 라인들(BLs)은 기입 동작 및 독출 동작에 사용될 수 있으며, 복수의 출력 라인들(OLs)은 논리 연산 동작에 사용될 수 있다.
- [85] 일부 실시예들에서, 메모리 장치는 도 12a 및 도 12b의 다양한 조합들에 따른 구조를 가질 수 있다. 예를 들면, 도 12a의 메모리 장치(120a)가 복수의 출력 라인들(OLs)을 포함할 수도 있고, 도 12b의 메모리 장치(120b)의 복수의 워드 라인들(WLs)이 복수의 기입 워드 라인들(WWLs) 및 복수의 독출 워드 라인들(RWLs)을 포함할 수도 있다. 또한, 일부 실시예들에서, 도 11a 및 도 11b를 참조하여 전술된 바와 같이, 로우 디코더 및 셀 어레이는 복수의 출력 워드 라인들을 통해서 연결될 수도 있다.
- [86] 도 13은 본 발명의 예시적 실시예에 따른 메모리 장치를 포함하는 집적 회로(130)를 나타내는 도면이다.
- [87] 집적 회로(130)는, 비제한적인 예시로서 CPU(Central Processing Unit), GPU(Graphic Processing Unit), DSP(Digital Signal Processor), CP(Communication Processor), AP(Application Processor) 등과 같이 디지털 연산을 수행하는 임의의 장치를 지칭할 수 있다. 도 13에 도시된 바와 같이, 집적 회로(130)는 코어(131) 및 캐시(134)를 포함할 수 있고, 일부 실시예들에서 집적 회로(130)는 복수의 코어들, 즉 멀티-코어를 포함할 수도 있다.
- [88] 도면들을 참조하여 전술된 본 발명의 예시적 실시예들에 따른 메모리 장치는, 명령어들(instructions)을 실행하는 코어(131)의 캐시(134)로서 집적 회로(130)에 포함될 수 있다. 예를 들면, 코어(131)는 캐시(134)에 저장된 일련의 명령어들을

실행하거나 일련의 명령어들에 의해서 캐시(134)에 저장된 데이터를 처리할 수 있다. 도면들을 참조하여 전술된 바와 같이, 본 발명의 예시적 실시예에 따른 메모리 장치로서 캐시(134)는 높은 저장 용량을 제공할 뿐만 아니라 3진 논리 연산을 수행하는 로직-인-메모리를 가능하게 할 수 있고, 그에 따라 향상된 동작 속도를 제공함으로써 집적 회로(130)의 성능이 향상될 수 있다.

- [89] 이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

청구범위

- [청구항 1] 로직-인-메모리(logic-in-memory)를 위한 메모리 장치로서,
 복수의 3진 메모리 셀을 포함하는 셀 어레이;
 상기 복수의 3진 메모리 셀들 중 적어도 하나의 3진 메모리 셀을
 선택하도록 구성된 로우 디코더; 및
 상기 적어도 하나의 3진 메모리 셀에 제1 값을 제공하고, 상기 제1 값 및
 상기 적어도 하나의 3진 메모리 셀에 저장된 제2 값이 논리 연산된 제3 값
 및/또는 상기 제2 값을 래치하도록 구성된 페이지 버퍼를 포함하고,
 상기 적어도 하나의 3진 메모리 셀은,
 상기 제2 값에 대응하는 제1 노드 및 상기 제2 값의 반전된 값에 대응하는
 제2 노드에서 교차 연결되고, 턴-오프시 정전류를 통과시키도록 구성된
 풀업 소자 및 풀다운 소자를 포함하는, 제1 인버터 및 제2 인버터; 및
 턴-오프시 정전류를 통과시키도록 구성된 P-채널 트랜지스터 및 N-채널
 트랜지스터를 포함하고, 상기 제3 값을 출력하도록 구성된 논리 연산
 회로를 포함하는 것을 특징으로 하는 메모리 장치.
- [청구항 2] 청구항 1에 있어서,
 상기 논리 연산 회로는, 3진 값인 상기 제1 값 및 상기 제2 값의 최대값에
 대응하는 상기 제3 값의 반전된 값을 출력하도록 구성된 것을 특징으로
 하는 메모리 장치.
- [청구항 3] 청구항 2에 있어서,
 상기 페이지 버퍼는, 상기 제1 값의 반전된 값을 상기 적어도 하나의 3진
 메모리 셀에 제공하고, 상기 제3 값의 반전된 값을 래치하도록 구성되고,
 상기 P-채널 트랜지스터는, 상기 제2 값이 인가되는 게이트, 상기 제1 값의
 반전된 값이 인가되는 소스 및 상기 제3 값의 반전된 값을 출력하는
 드레인을 가지고,
 상기 N-채널 트랜지스터는, 상기 제1 값이 인가되는 게이트, 접지 전위에
 연결된 소스 및 상기 제3 값의 반전된 값을 출력하는 드레인을 가지는
 것을 특징으로 하는 메모리 장치.
- [청구항 4] 청구항 2에 있어서,
 상기 페이지 버퍼는, 상기 제3 값의 반전된 값을 래치하도록 구성되고,
 상기 P-채널 트랜지스터는, 상기 제1 값이 인가되는 게이트, 상기 제2 값의
 반전된 값이 인가되는 소스 및 상기 제3 값의 반전된 값을 출력하는
 드레인을 가지고,
 상기 N-채널 트랜지스터는, 상기 제1 값이 인가되는 게이트, 접지 전위에
 연결된 소스 및 상기 제3 값의 반전된 값을 출력하는 드레인을 가지는
 것을 특징으로 하는 메모리 장치.
- [청구항 5] 청구항 4에 있어서,

상기 논리 연산 회로는, 턴-오프시 정전류를 통과시키도록 구성된 풀업 소자 및 풀다운 소자를 포함하고, 선택적으로 인에이블되는 인버터를 포함하고,

상기 인버터는, 상기 제2 값을 수신하고, 인에이블시 상기 제2 값의 반전된 값을 상기 P-채널 트랜지스터에 제공하도록 구성된 것을 특징으로 하는 메모리 장치.

[청구항 6] 청구항 1에 있어서,
상기 논리 연산 회로는, 3진 값인 상기 제1 값 및 상기 제2 값의 최소값에 대응하는 상기 제3 값을 출력하도록 구성된 것을 특징으로 하는 메모리 장치.

[청구항 7] 청구항 6에 있어서,
상기 P-채널 트랜지스터는, 상기 제2 값의 반전된 값이 인가되는 게이트, 상기 제1 값이 인가되는 소스 및 상기 제3 값을 출력하는 드레인을 가지고,
상기 N-채널 트랜지스터는, 상기 제2 값의 반전된 값이 인가되는 게이트, 접지 전위가 인가되는 소스 및 상기 제3 값을 출력하는 드레인을 가지는 것을 특징으로 하는 메모리 장치.

[청구항 8] 청구항 6에 있어서,
상기 페이지 버퍼는, 상기 제1 값의 반전된 값을 상기 적어도 하나의 3진 메모리 셀에 제공하도록 구성되고,
상기 P-채널 트랜지스터는, 상기 제1 값의 반전된 값이 인가되는 게이트, 상기 제2 값이 인가되는 소스 및 상기 제3 값을 출력하는 드레인을 가지고,
상기 N-채널 트랜지스터는, 상기 제1 값의 반전된 값이 인가되는 게이트, 접지 전위가 인가되는 소스 및 상기 제3 값을 출력하는 드레인을 가지는 것을 특징으로 하는 메모리 장치.

[청구항 9] 청구항 1에 있어서,
상기 페이지 버퍼는, 기입 동작시 상기 적어도 하나의 3진 메모리 셀에 연결된 한 쌍의 비트 라인들에 상기 제2 값 및 상기 제2 값의 반전된 값을 인가하고, 독출 동작시 상기 적어도 하나의 3진 메모리 셀에 연결된 출력 라인을 통해서 상기 제3 값을 래치하도록 구성된 것을 특징으로 하는 메모리 장치.


[청구항 10] 청구항 1에 있어서,
상기 페이지 버퍼는, 기입 동작시 상기 적어도 하나의 3진 메모리 셀에 연결된 한 쌍의 비트 라인들에 상기 제2 값 및 상기 제2 값의 반전된 값을 인가하도록 구성되고, 독출 동작시 상기 한 쌍의 비트 라인들 중 적어도 하나를 통해서 상기 제3 값을 래치하도록 구성된 것을 특징으로 하는 메모리 장치.

- [청구항 11] 청구항 1에 있어서,
상기 페이지 버퍼는, 기입 동작시 상기 적어도 하나의 3진 메모리 셀에 연결된 제1 비트 라인에 상기 제2 값 또는 상기 제2 값의 반전된 값을 인가하고, 독출 동작시 상기 적어도 하나의 3진 메모리 셀에 연결된 제2 비트 라인을 통해서 상기 제3 값을 래치하도록 구성된 것을 특징으로 하는 메모리 장치.
- [청구항 12] 청구항 1에 있어서,
상기 풀업 소자는, 상기 P-채널 트랜지스터와 동일한 구조를 가지고, 상기 풀다운 소자는, 상기 N-채널 트랜지스터와 동일한 구조를 가지는 것을 특징으로 하는 메모리 장치.
- [청구항 13] 로직-인-메모리(logic-in-memory)를 위한 메모리 장치로서,
3진 값을 저장하도록 구성된 복수의 3진 메모리 셀들을 포함하는 셀 어레이를 포함하고,
3진 메모리 셀은, 상기 3진 메모리 셀에 제공된 제1 값 및 상기 3진 메모리 셀에 저장된 제2 값의 최대값에 대응하는 제3 값의 반전된 값을 생성하도록 구성된 논리 연산 회로를 포함하고,
상기 논리 연산 회로는, 턴-오프시 정전류를 통과시키도록 구성되고 상기 제3 값의 반전된 값을 출력하는 드레인을 가지는, P-채널 트랜지스터 및 N-채널 트랜지스터를 포함하고,
상기 P-채널 트랜지스터는, 상기 제1 값 및 상기 제2 값의 반전된 값이 각각 인가되는 게이트 및 소스를 가지거나, 상기 제2 값 및 상기 제1 값의 반전된 값이 각각 인가되는 게이트 및 소스를 가지고,
상기 N-채널 트랜지스터는, 상기 제1 값 및 접지 전위가 각각 인가되는 게이트 및 소스를 가지거나, 상기 제2 값 및 상기 접지 전위가 각각 인가되는 게이트 및 소스를 가지는 것을 특징으로 하는 메모리 장치.
- [청구항 14] 로직-인-메모리(logic-in-memory)를 위한 메모리 장치로서,
3진 값을 저장하도록 구성된 복수의 3진 메모리 셀들을 포함하는 셀 어레이를 포함하고,
3진 메모리 셀은, 상기 3진 메모리 셀에 제공된 제1 값 및 상기 3진 메모리 셀에 저장된 제2 값의 최소값에 대응하는 제3 값을 생성하도록 구성된 논리 연산 회로를 포함하고,
상기 논리 연산 회로는, 턴-오프시 정전류를 통과시키도록 구성되고 상기 제3 값의 반전된 값을 출력하는 드레인을 가지는, P-채널 트랜지스터 및 N-채널 트랜지스터를 포함하고,
상기 P-채널 트랜지스터는, 상기 제1 값의 반전된 값 및 상기 제2 값이 각각 인가되는 게이트 및 소스를 가지거나, 상기 제2 값의 반전된 값 및 상기 제1 값이 각각 인가되는 게이트 및 소스를 가지고,
상기 N-채널 트랜지스터는, 상기 제1 값의 반전된 값 및 접지 전위가 각각


인가되는 게이트 및 소스를 가지거나, 상기 제2 값의 반전된 값 및 상기 접지 전위가 각각 인가되는 게이트 및 소스를 가지는 것을 특징으로 하는 메모리 장치.

[도1]


10




[도2]




[도3]




[도4]




[도5]




[도6]




[도7a]



[도7b]


70b

[도8]


80

A	/A	B	MIN
2	0	0	0
2	0	1	1
2	0	2	2
1	1	0	0
1	1	1	1
1	1	2	1
0	2	0	0
0	2	1	0
0	2	2	0


[도9a]

90a

[도9b]




[도10a]




	BL1, BL2	WL	OWL	X1	X2	Y1	Y2
HOLD	float	GND	GND	-	-	-	-
READ	precharge	VDD	GND	-	-	-	-
WRITE	Q, /Q	VDD	GND	-	-	-	-
MIN-MAX	Y1, Y2	GND	VDD	X1	X2	/MAX	MIN

[도10b]




	BL1	BL2	WWL	RWL	EN	X1	X2
HOLD	float	float	GND	GND	GND	–	–
READ	float	precharge	GND	VDD	GND	–	VDD
WRITE	Q	float	VDD	GND	GND	–	–
MIN	float	precharge	GND	VDD	GND	–	X2
MAX	float	GND	GND	GND	VDD	X1	–


[도 12a]



[도 12b]



[도13]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/KR2020/004560

A. CLASSIFICATION OF SUBJECT MATTER

G11C 15/04(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

G11C 15/04; G11C 11/34; G11C 11/412; G11C 11/417; G11C 15/00; G11C 7/10; H03K 19/00; H03K 19/02; H03K 19/0948; H03K 19/20

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Korean utility models and applications for utility models: IPC as above

Japanese utility models and applications for utility models: IPC as above

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

eKOMPASS (KIPO internal) & Keywords: logic-in-memory, inverter, transistor, ternary, constant current

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	KR 10-1975534 B1 (SAMSUNG ELECTRONICS CO., LTD.) 07 May 2019 See paragraphs [0045]-[0046], [0049], [0052], [0057]; and figures 2-3.	1
A		2-14
Y	KR 10-2017-0090981 A (TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.) 08 August 2017 See paragraph [0012]; and figure 1.	1
Y	KR 10-1689159 B1 (UNIST(ULSAN NATIONAL INSTITUTE OF SCIENCE AND TECHNOLOGY)) 23 December 2016 See paragraphs [0037]-[0039]; and figures 1, 8.	1
A	KR 10-2009-0010247 A (MOSAID TECHNOLOGIES, INC.) 29 January 2009 See paragraphs [0020]-[0034]; and figures 1-4.	1-14
A	US 7567094 B2 (SHASTRI, Kalpendu) 28 July 2009 See column 3, line 44-column 4, line 55; and figures 2-3.	1-14



Further documents are listed in the continuation of Box C.



See patent family annex.

* Special categories of cited documents:

“A” document defining the general state of the art which is not considered to be of particular relevance

“E” earlier application or patent but published on or after the international filing date

“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

“O” document referring to an oral disclosure, use, exhibition or other means

“P” document published prior to the international filing date but later than the priority date claimed

“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

“&” document member of the same patent family

Date of the actual completion of the international search

28 JULY 2020 (28.07.2020)

Date of mailing of the international search report

28 JULY 2020 (28.07.2020)

Name and mailing address of the ISA/KR

Korean Intellectual Property Office
Government Complex Daejeon Building 4, 189, Cheongsu-ro, Seo-gu,
Daejeon, 35208, Republic of Korea

Facsimile No. +82-42-481-8578

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.

PCT/KR2020/004560

Patent document cited in search report	Publication date	Patent family member	Publication date
KR 10-1975534 B1	07/05/2019	US 2014-0075135 A1	13/03/2014
		US 9292425 B2	22/03/2016
KR 10-2017-0090981 A	08/08/2017	CN 107039441 A	11/08/2017
		CN 107039441 B	07/02/2020
		TW 201737420 A	16/10/2017
		TW 1631666 B	01/08/2018
		US 10050042 B2	14/08/2018
		US 10468418 B2	05/11/2019
		US 2017-0221905 A1	03/08/2017
		US 2018-0337189 A1	22/11/2018
		US 2020-0035690 A1	30/01/2020
KR 10-1689159 B1	23/12/2016	JP 2018-517331 A	28/06/2018
		JP 6683729 B2	22/04/2020
		US 10133550 B2	20/11/2018
		US 2018-0074788 A1	15/03/2018
		WO 2017-010637 A1	19/01/2017
KR 10-2009-0010247 A	29/01/2009	CA 2342575 A1	03/10/2002
		CA 2380343 A1	03/10/2002
		CN 100437828 C	26/11/2008
		CN 1381849 A	27/11/2002
		DE 10214749 A1	13/02/2003
		DE 10214749 B4	18/02/2016
		GB 2377304 A	08/01/2003
		GB 2377304 B	01/12/2004
		JP 2002-373493 A	26/12/2002
		JP 4034101 B2	16/01/2008
		KR 10-2003-0009098 A	29/01/2003
		TW 290320 A	21/11/2007
		US 2002-0126519 A1	12/09/2002
		US 2002-0141218 A1	03/10/2002
		US 2003-0161173 A1	28/08/2003
		US 6522562 B2	18/02/2003
		US 6873532 B2	29/03/2005
		US 6888730 B2	03/05/2005
US 7567094 B2	28/07/2009	CA 2654553 A1	21/12/2007
		CA 2654553 C	08/11/2016
		CN 101467351 A	24/06/2009
		CN 101467351 B	14/12/2011
		EP 2027652 A2	25/02/2009
		JP 2009-540750 A	19/11/2009
		JP 4928606 B2	09/05/2012
		KR 10-1384024 B1	17/04/2014
		KR 10-2009-0034335 A	07/04/2009
		US 2008-0007295 A1	10/01/2008
		WO 2007-146110 A2	21/12/2007

Information on patent family members

PCT/KR2020/004560

Patent document cited in search report	Publication date	Patent family member	Publication date
		WO 2007-146110 A3	10/04/2008

A. 발명이 속하는 기술분류(국제특허분류(IPC))

G11C 15/04(2006.01)i

B. 조사된 분야

조사된 최소문헌(국제특허분류를 기재)

G11C 15/04; G11C 11/34; G11C 11/412; G11C 11/417; G11C 15/00; G11C 7/10; H03K 19/00; H03K 19/02; H03K 19/0948; H03K 19/20

조사된 기술분야에 속하는 최소문헌 이외의 문헌

한국등록실용신안공보 및 한국공개실용신안공보: 조사된 최소문헌란에 기재된 IPC
일본등록실용신안공보 및 일본공개실용신안공보: 조사된 최소문헌란에 기재된 IPC

국제조사에 이용된 전산 데이터베이스(데이터베이스의 명칭 및 검색어(해당하는 경우))

eKOMPASS(특허청 내부 검색시스템) & 키워드: 로직-인-메모리(logic-in-memory), 인버터(inverter), 트랜지스터(transistor), 3진(ternary), 정전류(constant current)

C. 관련 문헌

카테고리*	인용문헌명 및 관련 구절(해당하는 경우)의 기재	관련 청구항
Y	KR 10-1975534 B1 (삼성전자주식회사) 2019.05.07 단락 [0045]-[0046], [0049], [0052], [0057]; 및 도면 2-3	1
A		2-14
Y	KR 10-2017-0090981 A (타이완 세미콘덕터 매뉴팩처링 컴퍼니 리미티드) 2017.08.08 단락 [0012]; 및 도면 1	1
Y	KR 10-1689159 B1 (울산과학기술원) 2016.12.23 단락 [0037]-[0039]; 및 도면 1, 8	1
A	KR 10-2009-0010247 A (모사이드 테크놀로지스, 인코포레이티드) 2009.01.29 단락 [0020]-[0034]; 및 도면 1-4	1-14
A	US 7567094 B2 (KALPENDU SHASTRI) 2009.07.28 컬럼 3, 라인 44 - 컬럼 4, 라인 55; 및 도면 2-3	1-14

☐ 추가 문헌이 C(계속)에 기재되어 있습니다.☒ 대응특허에 관한 별지를 참조하십시오.

* 인용된 문헌의 특별 카테고리:

“A” 특별히 관련이 없는 것으로 보이는 일반적인 기술수준을 정의한 문헌

“D” 본 국제출원에서 출원인이 인용한 문헌

“E” 국제출원일보다 빠른 출원일 또는 우선일을 가지나 국제출원일 이후 “X”에 공개된 선출원 또는 특허 문헌

“L” 우선권 주장에 의문을 제기하는 문헌 또는 다른 인용문헌의 공개일 또는 다른 특별한 이유(이유를 명시)를 밝히기 위하여 인용된 문헌

“O” 구두 개시, 사용, 전시 또는 기타 수단을 언급하고 있는 문헌

“P” 우선일 이후에 공개되었으나 국제출원일 이전에 공개된 문헌

“T” 국제출원일 또는 우선일 후에 공개된 문헌으로, 출원과 상충하지 않으며 발명의 기초가 되는 원리나 이론을 이해하기 위해 인용된 문헌

“X” 특별한 관련이 있는 문헌. 해당 문헌 하나만으로 청구된 발명의 신규성 또는 진보성이 없는 것으로 본다.

“Y” 특별한 관련이 있는 문헌. 해당 문헌이 하나 이상의 다른 문헌과 조합하는 경우로 그 조합이 당업자에게 자명한 경우 청구된 발명은 진보성이 없는 것으로 본다.

“&” 동일한 대응특허문헌에 속하는 문헌

국제조사의 실제 완료일

2020년 07월 28일 (28.07.2020)

국제조사보고서 발송일

2020년 07월 28일 (28.07.2020)

ISA/KR의 명칭 및 우편주소

대한민국 특허청
(35208) 대전광역시 서구 청사로 189,
4동 (둔산동, 정부대전청사)

팩스 번호 +82-42-481-8578

심사관

양정록

전화번호 +82-42-481-5709



국제조사보고서에서 인용된 특허문헌	공개일	대응특허문헌	공개일
KR 10-1975534 B1	2019/05/07	US 2014-0075135 A1 US 9292425 B2	2014/03/13 2016/03/22
KR 10-2017-0090981 A	2017/08/08	CN 107039441 A CN 107039441 B TW 201737420 A TW I631666 B US 10050042 B2 US 10468418 B2 US 2017-0221905 A1 US 2018-0337189 A1 US 2020-0035690 A1	2017/08/11 2020/02/07 2017/10/16 2018/08/01 2018/08/14 2019/11/05 2017/08/03 2018/11/22 2020/01/30
KR 10-1689159 B1	2016/12/23	JP 2018-517331 A JP 6683729 B2 US 10133550 B2 US 2018-0074788 A1 WO 2017-010637 A1	2018/06/28 2020/04/22 2018/11/20 2018/03/15 2017/01/19
KR 10-2009-0010247 A	2009/01/29	CA 2342575 A1 CA 2380343 A1 CN 100437828 C CN 1381849 A DE 10214749 A1 DE 10214749 B4 GB 2377304 A GB 2377304 B JP 2002-373493 A JP 4034101 B2 KR 10-2003-0009098 A TW 290320 A US 2002-0126519 A1 US 2002-0141218 A1 US 2003-0161173 A1 US 6522562 B2 US 6873532 B2 US 6888730 B2	2002/10/03 2002/10/03 2008/11/26 2002/11/27 2003/02/13 2016/02/18 2003/01/08 2004/12/01 2002/12/26 2008/01/16 2003/01/29 2007/11/21 2002/09/12 2002/10/03 2003/08/28 2003/02/18 2005/03/29 2005/05/03
US 7567094 B2	2009/07/28	CA 2654553 A1 CA 2654553 C CN 101467351 A CN 101467351 B EP 2027652 A2 JP 2009-540750 A JP 4928606 B2 KR 10-1384024 B1 KR 10-2009-0034335 A US 2008-0007295 A1 WO 2007-146110 A2	2007/12/21 2016/11/08 2009/06/24 2011/12/14 2009/02/25 2009/11/19 2012/05/09 2014/04/17 2009/04/07 2008/01/10 2007/12/21

국제조사보고서에서
인용된 특허문헌

공개일

대응특허문헌

공개일

WO 2007-146110 A3

2008/04/10