

(12) 发明专利申请

(10) 申请公布号 CN 102801317 A

(43) 申请公布日 2012. 11. 28

(21) 申请号 201210291136. 3

(22) 申请日 2012. 08. 16

(71) 申请人 电子科技大学

地址 611731 四川省成都市高新区(西区)西
源大道 2006 号

(72) 发明人 罗萍 罗明 莫易昆

(74) 专利代理机构 成都行之专利代理事务所
(普通合伙) 51220

代理人 温利平

(51) Int. Cl.

H02M 3/156(2006. 01)


权利要求书 2 页 说明书 8 页 附图 4 页

(54) 发明名称

自适应分段驱动 DC-DC 变换器

(57) 摘要

本发明涉及集成电路技术,特别涉及一种负载自适应分段驱动电路,在降压式稳压电路(也称为 BUCK 电路)中的应用。本发明公开了一种自适应分段驱动 DC-DC 变换器。本发明用并联的 m 只 PMOS 功率管和 NMOS 功率管构成开关转换电路,根据不同的负载电流大小,驱动不同数量的功率管进行开关转换,在轻载情况下驱动功率管数量较少,相当于降低了功率管的功率,从而在轻载情况下降低驱动损耗和开关损耗。本发明改变了功率管的驱动方式,通过检测负载电流的变化改变功率管开启数目,从而使功率管的导通损耗和驱动损耗之和最小化,进而提高 DC-DC 变换器的效率,特别是轻载下的效率。本发明特别适用于降压式稳压电路中。



1. 自适应分段驱动 DC-DC 变换器,包括能量转换单元、反馈控制单元和驱动单元;所述反馈控制单元采集能量输出单元的输出电压进行处理后,通过驱动单元对能量转换单元的输出电压进行控制,所述能量转换单元将输入电压转换为脉冲电压经过滤波电路输出到负载;其特征在于,所述能量转换单元包括 m 只 PMOS 功率管和 m 只 NMOS 功率管;所述 m 只 PMOS 功率管源极与电源正极连接,所述 m 只 PMOS 功率管栅极与驱动单元连接,所述 m 只 PMOS 功率管漏极与 m 只 NMOS 功率管漏极连接在一起并与滤波电路连接,所述 m 只 NMOS 功率管栅极与驱动单元连接,所述 m 只 NMOS 功率管源极接地;所述驱动单元输出的信号分别控制 PMOS 功率管和 NMOS 功率管开启和关断; n 只 PMOS 功率管开启则对应有 n 只 NMOS 功率管关断, n 只 PMOS 功率管关断则对应有 n 只 NMOS 功率管开启,且其他功率管均处于关断状态;所述 PMOS 功率管开启数量随负载电流变化,负载电流大,PMOS 功率管开启数量大,负载电流小,PMOS 功率管开启数量小; m 、 n 为正整数, $n \leq m$, $m \geq 2$ 。

2. 根据权利要求 1 所述的自适应分段驱动 DC-DC 变换器,其特征在于,当负载电流为最大值 I_{max} 时, $n=m$;当负载电流为最小值 I_{min} 时, $n=1$ 。

3. 根据权利要求 1 所述的自适应分段驱动 DC-DC 变换器,其特征在于,所述 m 只 PMOS 功率管和 m 只 NMOS 功率管分为 k 段,每段中 PMOS 功率管和 NMOS 功率管数量相同,各段的 PMOS 功率管数量相同或不同; k 为正整数, $k \leq m$ 。

4. 根据权利要求 3 所述的自适应分段驱动 DC-DC 变换器,其特征在于,每段中 PMOS 功率管和 NMOS 功率管功率相同,各段的 PMOS 功率管功率相同或不同。

5. 根据权利要求 1 所述的自适应分段驱动 DC-DC 变换器,其特征在于,所述 $m=13$ 。

6. 根据权利要求 5 所述的自适应分段驱动 DC-DC 变换器,其特征在于,所述 13 只 NMOS 功率管和 13 只 PMOS 功率管为分 4 段,其中 3 段各包括 1 只功率为 x 的 NMOS 功率管和 PMOS 功率管,另一段包括 10 只功率为 $x/10$ 的 NMOS 功率管和 PMOS 功率管, x 为功率管的瓦特数。

7. 根据权利要求 1 所述的自适应分段驱动 DC-DC 变换器,其特征在于,所述反馈控制单元包括误差放大电路、PWM 比较器、死区控制电路、模式检测电路;所述误差放大电路的输入端分别连接能量转换单元的输出电压和基准电压,其输出信号作为 PWM 比较器的一个输入,PWM 比较器另一输入为锯齿波信号,PWM 比较器的输出送入死区控制电路,死区控制电路的输入信号还包括过零比较器的输出信号 zcc_out 、NMOS 功率管的栅极信号 gn 和 PMOS 功率管的栅极信号 gp ,所述死区控制电路的输出端与驱动单元连接;所述驱动单元另一个输入端与模式检测电路的输出端连接。

8. 根据权利要求 7 所述的自适应分段驱动 DC-DC 变换器,其特征在于,所述驱动单元包括电流采样模块、时间数字转换器、查找表模块、缓冲电路,所述电流采样模块输入端与模式检测电路连接,输出端与查找表连接;所述时间数字转换器一个输入端与模式检测电路连接,另一个输入端与死区控制电路连接,所述时间数字转换器的输出端与查找表连接;所述查找表模块根据电流采样模块和时间数字转换器输入的编码信号,以及死区控制电路的输出信号进行逻辑运算输出栅极信号,该栅极信号通过缓冲电路与 PMOS 功率管和 NMOS 功率管栅极连接,进行分段驱动。

9. 根据权利要求 7 所述的自适应分段驱动 DC-DC 变换器,其特征在于,所述模式检测电路包括一个电流比较器和一个模式检测逻辑电路,电流比较器的输出通过一个反相器连接到一个 D 型触发器的时钟端 clk ,D 型触发器的 D 端连接电源,使能端连接 PMOS 功率管的栅

极, D 型触发器的输出与电流采样模块连接, 用于 DCM/CCM 模式切换。

自适应分段驱动 DC-DC 变换器

技术领域

[0001] 本发明涉及集成电路技术,特别涉及一种负载自适应分段驱动电路,在降压式稳压电路(也称为 BUCK 电路)中的应用。

背景技术

[0002] 集成的降压式电压变换器(BUCK)电路结构如图 1 所示,包括能量转换单元 1、驱动单元 2 和反馈控制单元 3。能量转换单元 1 通常包括 2 只功率管构成的开关转换电路,一只 PMOS (P 沟道金属氧化物半导体) 功率管和一只 NMOS (N 沟道金属氧化物半导体) 功率管,图 1 中分别标注为 PMOS 和 NMOS。在驱动单元 2 输出信号控制下 PMOS 功率管和 NMOS 功率管工作在开关状态,将输入的高压直流电 V_{dd} 转换为一个方波信号输出,最后经过电感 L 和电容 C 构成的滤波电路输出低压直流电 V_{out} ,从而实现 DC-DC (直流到直流)降压变换。图 1 中,2 只功率管始终工作在不同的状态,PMOS 功率管开启则 NMOS 功率管关断,PMOS 功率管关断则 NMOS 功率管开启,完成输入电压的开关转换。反馈控制单元 3 的作用是对输出电压 V_{out} 进行采样并产生脉冲信号,然后通过驱动单元 2 进行缓冲放大,控制能量转换单元 1 的 PMOS 功率管和 NMOS 功率管的开启、关断时间,使输出电压保持恒定。对于常见的 BUCK 电路,根据其不同的控制模式分为:PWM (脉冲宽度调制) 控制模式、PFM (脉冲频率调制) 控制模式、PSM (脉冲跨周期调制模式) 控制模式,以及混合控制模式(上述两种或多种控制模式的组合)。其中 PWM 模式最为常见,具有输出电压波动小,重载(负载电流大)时转换效率高优点。PFM、PSM 模式通常用于轻载(负载电流较小)的情况下,以提高变换器的转换效率。但这两种模式都有一个明显的缺点:功率管开关频率随着负载的变化而变化,从而限制了其在某些领域的中应用,如 RF (射频)领域。所以,在电压变换器中,PWM 模式仍然是最为有效的一种。在轻载条件下,PWM 模式变换器的损耗主要体现在功率管的驱动损耗和开关损耗,功率管功率越大这种损耗越大。

发明内容

[0003] 本发明所要解决的技术问题,就是提供一种自适应分段驱动 DC-DC 变换器,通过对功率管进行分段驱动,并采用自适应死区控制,可以在很大程度上提高变换器在轻载下的转换效率。

[0004] 本发明解决所述技术问题,采用的技术方案是,自适应分段驱动 DC-DC 变换器,包括能量转换单元、反馈控制单元和驱动单元;所述反馈控制单元采集能量输出单元的输出电压进行处理后,通过驱动单元对能量转换单元的输出电压进行控制,所述能量转换单元将输入电压转换为脉冲电压经过滤波电路输出到负载;其特征在于,所述能量转换单元包括 m 只 PMOS 功率管和 m 只 NMOS 功率管;所述 m 只 PMOS 功率管源极与电源正极连接,所述 m 只 PMOS 功率管栅极与驱动单元连接,所述 m 只 PMOS 功率管漏极与 m 只 NMOS 功率管漏极连接在一起并与滤波电路连接,所述 m 只 NMOS 功率管栅极与驱动单元连接,所述 m 只 NMOS 功率管源极接地;所述驱动单元输出的信号分别控制 PMOS 功率管和 NMOS 功率管开启和关

断； n 只 PMOS 功率管开启则对应应有 n 只 NMOS 功率管关断， n 只 PMOS 功率管关断则对应应有 n 只 NMOS 功率管开启，且其他功率管均处于关断状态；所述 PMOS 功率管开启数量随负载电流变化，负载电流大，PMOS 功率管开启数量大，负载电流小，PMOS 功率管开启数量小； m 、 n 为正整数， $n \leq m$ ， $m \geq 2$ 。

[0005] 本发明用并联的 m 只 PMOS 功率管和 NMOS 功率管构成开关转换电路，根据不同的负载电流大小，驱动不同数量的功率管进行开关转换，在轻载情况下驱动功率管数量较少，相当于降低了功率管的功率，从而在轻载情况下降低驱动损耗和开关损耗。

[0006] 具体的，当负载电流为最大值 I_{max} 时， $n=m$ ；当负载电流为最小值 I_{min} 时， $n=1$ 。

[0007] 该方案在最大负载（负载电流为最大值 I_{max} ）条件下，所有的功率管均开启，充分利用所有功率管。

[0008] 进一步的，所述 m 只 PMOS 功率管和 m 只 NMOS 功率管分为 k 段，每段中 PMOS 功率管和 NMOS 功率管数量相同，各段的 PMOS 功率管数量相同或不同； k 为正整数， $k \leq m$ 。

[0009] 这种方案采用分段驱动的方式，有利于简化控制逻辑，降低成本。由于 PMOS 功率管和 NMOS 功率管是成对配置的，所以每段中 PMOS 功率管和 NMOS 功率管数量是相同的。但是，各段的 PMOS 功率管数量可以相同或不同。

[0010] 进一步的，每段中 PMOS 功率管和 NMOS 功率管功率相同，各段的 PMOS 功率管功率相同或不同。

[0011] 各段中采用不同功率的功率管，可以根据不同的负载电流大小，选择需要驱动的功率管，以适应负载电流的大小，并保证转换效率。各段中采用相同功率的功率管，则有利于简化生产工艺，提高生产效率。

[0012] 具体的，所述 $m=13$ 。

[0013] 该方案采用 13 只 PMOS 功率管和 NMOS 功率管功率组成能量转换单元，在现有集成电路工艺条件下，能够满足大多数 DC-DC 变换器的使用要求，选择适当分段驱动方式，能够降低轻载下的损耗。

[0014] 具体的，所述 13 只 NMOS 功率管和 13 只 PMOS 功率管分为 4 段，其中 3 段各包括 1 只功率为 x 的 NMOS 功率管和 PMOS 功率管，另一段包括 10 只功率为 $x/10$ 的 NMOS 功率管和 PMOS 功率管， x 为功率管的瓦特数。

[0015] 这是一种针对 13 只 NMOS 功率管和 13 只 PMOS 功率管构成的能量转换单元的优选分段方式，能够在负载电流大于 200mA 到 1mA 的范围内高效率地完成 DC-DC 转换。

[0016] 具体的，所述反馈控制单元包括误差放大电路、PWM 比较器、死区控制电路、模式检测电路；所述误差放大电路的输入端分别连接能量转换单元的输出电压和基准电压，其输出信号作为 PWM 比较器的一个输入，PWM 比较器另一输入为锯齿波信号，PWM 比较器的输出送入死区控制电路，死区控制电路的输入信号还包括过零比较器的输出信号 zcc_out 、NMOS 功率管的栅极信号 gn 和 PMOS 功率管的栅极信号 gp ，所述死区控制电路的输出端与驱动单元连接；所述驱动单元另一个输入端与模式检测电路的输出端连接。

[0017] 这是本发明推荐的反馈控制单元的基本结构，其中模式检测电路为本发明增加的电路模块，主要作用是通过检测负载电流对功率管的工作模式作出判断，输出相应的切换信号。该方案适合在集成电路中实现。

[0018] 具体的，所述驱动单元包括电流采样模块、时间数字转换器、查找表模块、缓冲电

路,所述电流采样模块输入端与模式检测电路连接,输出端与查找表连接;所述时间数字转换器一个输入端与模式检测电路连接,另一个输入端与死区控制电路连接,所述时间数字转换器的输出端与查找表连接;所述查找表模块根据电流采样模块和时间数字转换器输入的编码信号,以及死区控制电路的输出信号进行逻辑运算输出栅极信号,该栅极信号通过缓冲电路与 PMOS 功率管和 NMOS 功率管栅极连接,进行分段驱动。

[0019] 该方案给出了本发明驱动单元的基本结构,其中电流采样模块、时间数字转换器和查找表模块,为本发明的增加功能单元,其作用是根据反馈控制单元输出的信号,产生驱动功率管的栅极信号。本发明电流采样模块具有两中工作模式,工作于 CCM(连续)模式下,通过检测 PMOS 功率管的峰值电流间接检测负载电流,然后通过模数转换电路得到栅极信号控制码。随着负载电流的减小,由于延时等原因电流检测电路的精度也随之降低。在 DCM(断续)模式下,负载电流与驱动脉冲占空比成一定的关系,当电路的工作频率保持恒定时,采用时间数字转换器(TDC)通过量化 PMOS 功率管的导通时间就可以得到占空比的信息,同时间接检测负载电流的变化。在保证对负载电流检测精度的同时,尽可能是减小负载检测本身所带来的损耗,从而保证高效率。

[0020] 具体的,所述模式检测电路包括一个电流比较器和一个模式检测逻辑电路,电流比较器的输出通过一个反相器连接到一个 D 型触发器的时钟端 clk, D 型触发器的 D 端连接电源,使能端连接 PMOS 功率管的栅极, D 型触发器的输出与电流采样模块连接,用于 DCM/CCM 模式切换。

[0021] 该方案是本发明模式检测电路的一种结构,主要由电流比较器和模式检测逻辑电路构成,用于电流检测模块和时间数字转换器的 DCM/CCM 模式切换。

[0022] 本发明的有益效果是,改变了功率管的驱动方式,通过检测负载电流的变化改变功率管开启数目,从而使功率管的导通损耗和驱动损耗之和最小化,进而提高 DC-DC 变换器的效率,特别是轻载下的效率。

附图说明

[0023] 图 1 是现有技术 DC-DC 变换器结构示意图;

[0024] 图 2 是本发明 DC-DC 变换器结构示意图;

[0025] 图 3 是实施例的结构示意图;

[0026] 图 4 是开关转换电路及缓冲电路结构示意图;

[0027] 图 5 是电流采样模块结构示意图;

[0028] 图 6 是时间数字转换器结构示意图;

[0029] 图 7 是模式检测电路的结构示意图。

具体实施方式

[0030] 下面结合附图及实施例,详细描述本发明的技术方案。

[0031] 本发明的自适应分段驱动 DC-DC 变换器,包括能量转换单元 1、反馈控制单元 3 和驱动单元 2,如图 2 所示。反馈控制单元 3 采集能量输出单元的输出电压 V_{out} 进行处理后,输出控制信号通过驱动单元 2 对能量转换单元 1 的输出电压 V_{out} 进行控制。能量转换单元的作用是将输入电压转换为脉冲电压 V_{sw} ,经过电感 L 和电容 C 组成的滤波电路输出到负

载产生负载电流,完成 DC-DC 直流变换。本发明的能量转换单元包括 m 只 PMOS 功率管和 m 只 NMOS 功率管,他们共同构成了本发明的开关转换电路。 m 只 PMOS 功率管源极与电源正极连接, m 只 PMOS 功率管栅极与驱动单元连接, m 只 PMOS 功率管漏极与 m 只 NMOS 功率管漏极连接在一起并与滤波电感 L 连接, m 只 NMOS 功率管栅极与驱动单元连接, m 只 NMOS 功率管源极接地。本发明的驱动单元输出的信号具有 m 种状态,分别对应控制 PMOS 功率管开启和 NMOS 功率管关断。 n 只 PMOS 功率管开启则对应 n 只 NMOS 功率管关断,同样的, n 只 PMOS 功率管关断则对应 n 只 NMOS 功率管开启。其他功率管均处于关断状态,不参与工作。本发明的 DC-DC 变换器中,PMOS 功率管开启数量随负载电流增加,当负载电流为最大值 I_{max} 时, $n=m$,即所有功率管均参与工作。当负载电流为最小值 I_{min} 时, $n=1$,即只有一只 PMOS 功率管和 NMOS 功率管参与工作。这里, m 、 n 为正整数, m 的具体数字根据 DC-DC 变换器的功率和功率管的功率决定, n 的具体数字根据负载电流 I_{load} 决定。 $n \leq m$, $m \geq 2$ 。对于这种结构的开关转换电路,本发明推荐采用分段驱动的方式,如将 m 只 PMOS 功率管和 m 只 NMOS 功率管分为 k 段进行分段驱动, k 为正整数, $k \leq m$ 。根据不同的负载电流和功率管的功率大小,驱动不同的段数进行开关转换,可以进一步简化控制逻辑和电路结构。由于结构的对称性,这种分段驱动方式,每段中 PMOS 功率管和 NMOS 功率管数量相同,PMOS 功率管和 NMOS 功率管功率相同。但各段的 PMOS 功率管数量可以相同也可以不同,各段的 PMOS 功率管功率也可以相同或不同。

实施例

[0032] 本例自适应分段驱动 DC-DC 变换器结构如图 3 所示,开关转换电路中功率管数量为 13 只 PMOS 功率管和 13 只 NMOS 功率管,驱动单元输出的栅极信号 g_p 和 g_n 分别有 13 种状态,可以分别控制各功率管的开启和关闭,即 $m=13$ 的情况。其中反馈控制单元的内部结构包括误差放大电路、PWM 比较器、死区控制电路、模式检测电路。误差放大电路包括误差放大器 EA 和频率补偿电路,误差放大器 EA 的输入端分别连接能量转换单元的输出电压 V_{out} 和基准电压 V_{ref} ,其输出信号经过频率补偿电路后作为 PWM 比较器的一个输入,PWM 比较器另一输入为锯齿波信号,PWM 比较器输出的方波信号 $drive$ 送入死区控制电路。图 3 中,死区控制电路包括 PMOS 功率管死区控制模块和 NMOS 功率管死区控制模块,分别控制 PMOS 功率管死区时间和 NMOS 功率管死区时间。死区控制电路的输入信号还包括过零比较器的输出信号 zcc_out 、NMOS 功率管的栅极信号 g_n 和 PMOS 功率管的栅极信号 g_p 。死区控制电路的输出的 $ndrive$ 信号和 $pdrive$ 信号与驱动单元连接,驱动单元另一个输入端与模式检测电路输出的模式判断信号 dcm 连接,该信号为模式检测电路根据输入信号 V_{sw} 得到的输出。驱动单元输出的两个 13bit 的驱动信号 g_p 和 g_n 分别连接到 PMOS 功率管和 NMOS 功率管的栅极,控制其开启或关断。

[0033] 下面描述反馈控制单元各模块的功能和工作原理:

[0034] 图 3 中,误差放大电路包括误差放大器 EA 和频率补偿电路,其作用有两个:1、对环路进行补偿,使系统始终趋于稳定;2、放大输出电压与基准电压之间的差值。输入信号 V_{out} 首先连接到误差放大器 EA 的反相输入端,误差放大器 EA 的正相输入端与外部一个基准电压信号 V_{ref} 相连,误差放大器 EA 将 V_{out} 与 V_{ref} 的差值进行放大,其输出经过频率补偿电路进行频率补偿后作为误差放大电路的输出。引入频率补偿电路是为了保证电路的稳

定性。

[0035] PWM 比较器是一个高速电压比较器,通过比较其两个输入端的电压产生一定占空比的方波信号 drive,该信号经过后续的处理用于驱动 PMOS 功率管和 NMOS 功率管的开启或关断。PWM 比较器反相输入端与误差放大电路的输出相连,正相输入端为一个外部锯齿波信号。

[0036] 死区控制电路内部包括 NMOS 功率管死区控制模块和 PMOS 功率管死区控制模块,其中 PMOS 功率管死区控制模块有两个输入端,分别连接 PWM 比较器的输出和 NMOS 功率管的栅电压信号 gn,输出端 pdrive 信号用于 PMOS 功率管的驱动信号。其工作原理是只有当 gn 信号降为低时,drive 信号才能传递到输出端输出 pdrive 信号,从而避免 NMOS 功率管未完全关闭前将 PMOS 功率管开启。图 3 中,NMOS 功率管死区控制模块共有三个输入,分别为 drive 信号、功率 PMOS 栅电压 gp 和模式检测电路中过零比较器的输出信号 zcd_out。其工作原理是只有当功率 PMOS 管完全关断,并且电压 Vsw 变为 0V 时,drive 信号才传递到输出端输出 ndrive 信号,用于驱动 NMOS 功率管。这样既可以避免两个功率管同时导通,还可以减小 NMOS 功率管的开关损耗。

[0037] 图 3 中,模式检测电路的作用是检测 DC-DC 变换器何时工作在 DCM 模式下,并相应的给出一个模式切换信号。因为本发明的负载电流检测包含两个不同的模块,两者分别工作在 CCM 和 DCM 模式下,因此需要一个模式切换信号开启相应的模块。模式检测电路内部包括一个过零比较器 zcd 和一个 DCM 检测器,其中过零比较器 zcd 通过比较 Vsw 与地之间的压差得到输出信号 zcd_out,当该信号由 0 翻转为 1 时,表明 Vsw 电压已经降至 0;由 1 翻转为 0 时,表明 Vsw 向上过零。DCM 检测器输入信号为 gp 和 zcc_out,根据两者之间的逻辑关系得到模式切换信号 dcm。这种模式检测电路非常简单实用。

[0038] 本例驱动单元包括电流采样模块、时间数字转换器(TDC)、查找表模块和缓冲电路,如图 3 所示。电流采样模块输入端与模式检测电路连接,输出端与查找表连接。时间数字转换器一个输入端与模式检测电路连接,另一个输入端与死区控制电路连接,时间数字转换器的输出端与查找表连接。查找表模块根据电流采样模块和时间数字转换器输入的编码信号,以及死区控制电路的输出信号进行逻辑运算输出 13bit 的 Pgat 信号和 13bit 的 Ngat 信号,这两个 13bit 的信号通过缓冲电路与 PMOS 功率管和 NMOS 功率管栅极连接,驱动其开启或关闭。

[0039] 本发明通过检测功率管的峰值电流或通过量化占空比间接实现对负载电流的检测,再根据理论分析得到不同负载电流情况下,功率管的最小损耗和导通的功率管数目的关系,并在查找表模块中建立相应的查找表。查找表模块根据负载检测的结果给出相应负载电流下的最优功率管的数目。

[0040] DCM 模式检测电路的输出 dcm 信号连接到 TDC 和电流采样模块的使能端,TDC 在 CCM 模式下使能无效,电流采样模块在 DCM 模式下使能无效。电流采样模块的输出为一个 3bit 的数字码,TDC 的输出为一个 10bit 的数字码。这 13 位数字码共同送入与门阵列。与门阵列另外两个输入端为死区控制电路的两个输出 ndrive 和 pdrive 信号。ndrive 和 pdrive 分别作为 NMOS 功率管和 PMOS 功率管栅驱动信号,这两个信号分别与上述 13 位数字码做逻辑运算得到两个 13 位的输出信号,其中一路连接到 PMOS 功率管的缓冲电路,另一路连接到 NMOS 功率管的缓冲电路,分别用于驱动相应的 PMOS 功率管和 NMOS 功率管。

[0041] 本例将 13 只 NMOS 功率管和 13 只 PMOS 功率管为分 4 段,其中 3 段各包括 1 只功率为 1W 的 NMOS 功率管和 1W 的 PMOS 功率管,另一段包括 10 只功率为 0.1W 的 NMOS 功率管和 0.1W 的 PMOS 功率管,本例 DC-DC 转换器功率为 4W。本例中的开关转换电路、电流采样模块、时间数字转换器和模式检测电路是组成本发明实现分段驱动四个关键模块。由于本发明的开关转换电路将功率管拆分为多个子段,以便根据不同的负载电流(反映了负载的轻重)对不同的子段进行独立驱动控制,所以缓冲电路也做分段处理以保证驱动信号的同步达到,所驱动的功率管同时开启或关断。当电流采样模块工作于 CCM 模式下的时候,通过检测 PMOS 功率管的峰值电流间接检测负载电流,然后通过模数转换电路得到分段控制码。随着负载电流的减小,由于延时等原因电流检测电路的精度也随之降低。在 DCM 模式下,负载电流与占空比成一定的关系,当电路的工作频率保持恒定时,采用时间数字转换器(TDC)通过量化 PMOS 功率管的导通时间就可以得到占空比信息,间接检测负载电流的变化。由于两种检测方式工作在不同的模式下,所以电路需要一个模式检测模块,用于切换两种电流检测方式。

[0042] 本例开关转换电路和缓冲电路结构如图 4 所示,开关转换电路和缓冲电路拆分为四个大段,分别为 seg<1:10>、seg<11>、seg<12>、seg<13>,其中的第一大段 seg<1:10> 共分为 10 个小段。在功率管分段的同时对缓冲电路进行分段处理,保证驱动信号到达功率管栅级的延迟一致。该模块接收外部两个 13bit 的驱动信号,再经过三级缓冲后,连接到功率管的栅级,分别控制 PMOS 功率管和 NMOS 功率管。以下仅给出本例中一种分段数与电流间的关系:

[0043]

负载电流 I_{load}	PMOS 功率管开启数
$200\text{mA} < I_{load}$	开通 4 大段(所有功率管)
$100\text{mA} < I_{load} < 200\text{mA}$	开通 3 大段 :seg<11>、seg<12>、seg<1:10>
$I_{load} < 100\text{mA}$ 且 DC-DC 工作在 CCM	开通 2 大段 :seg<11>、seg<1:10>
$I_{load} > 80\text{mA}$ 且 DC-DC 工作在 DCM	开通 1 大段 :seg<1:10>
$60\text{mA} < I_{load} < 80\text{mA}$	开通 9 小段 :seg<1:10> 中的 9 只 PMOS 功率管
$45\text{mA} < I_{load} < 60\text{mA}$	开通 8 小段 :seg<1:10> 中的 8 只 PMOS 功率管
$35\text{mA} < I_{load} < 45\text{mA}$	开通 7 小段 :seg<1:10> 中的 7 只 PMOS 功率管
$25\text{mA} < I_{load} < 35\text{mA}$	开通 6 小段 :seg<1:10> 中的 6 只 PMOS 功率管
$20\text{mA} < I_{load} < 25\text{mA}$	开通 5 小段 :seg<1:10> 中的 5 只 PMOS 功率管
$15\text{mA} < I_{load} < 20\text{mA}$	开通 4 小段 :seg<1:10> 中的 4 只 PMOS 功率管

$10\text{mA} < I_{\text{load}} < 15\text{mA}$	开通 3 小段 :seg<1:10> 中的 3 只 PMOS 功率管
$5\text{mA} < I_{\text{load}} < 10\text{mA}$	开通 2 小段 :seg<1:10> 中的 2 只 PMOS 功率管
$1\text{mA} < I_{\text{load}} < 5\text{mA}$	开通 1 小段 :seg<1:10> 中的 1 只 PMOS 功率管

[0044]

[0045] 本例电流采样模块的输出信号为 3 位, 即 seg<11>、seg<12>、seg<13>, 分别对应 3 种不同的功率管分段数。该模块包括电流采样模块和模数转换电路两部分。基本结构如图 5 所示, 包括分段采样管 MP1、运放 OP1, 采样电阻 R_{sense} 和采样保持电容 C5, 采样管的数目与功率管的开启数目的比例始终保持一致, 采样管导通与否受到外部分段控制信号 seg<1:3> 的控制。采样管 MP1 总共分为三个部分, 它们的源端都连接到电源 Vdd, 它们的栅极分别与三个反相器的输出相连, 三个反相器的输入为三位的数字控制码。通过三个数字码可以开启不同数目的采样管。采样管 MP1 的漏极与 OP1 的反相输入端相连, 而 OP1 的正相输入端通过开关 M3 连接到 PMOS 功率管的漏极。图 5 中开关管 M3、M4 的作用是通过开启 M3 或 M4 来决定 OP1 正相输入端的电位。在 gp 信号为低时, 此时 PMOS 功率管开启, OP1 的正相输入端连接到 PMOS 功率管的漏端; 在 gp 信号为高时, 此时功率 NMOS 管关断期间, OP1 的正相输入端则通过 M4 连接到电源。OP1 的输出端连接到 M2 管, M2 为 PMOS 管, 其源端反馈回 OP1 的反相输入端, 其漏端与采样电阻 R_{sense} 的一端相连, 同时与 NMOS M5 的源端相连, M5 是一个开关管, 其开关动作受到栅电压 ngp 信号的控制, ngp 信号为 gp 通过一个反相器得到的输出。M5 的漏端与采样保持电容 C5 相连。采样电阻 R_{sense} 和采样电容的另一端连接到地。本电路的工作原理: 当 gp 信号为低时, 意味着功率 PMOS 管开启, 运放 OP1 的两输入分别连接到采样管的漏端和功率管的漏端, 由于运放 OP1 与 M2 形成一个闭环, 从而使得采样管与功率管的漏端电压相等。同时由于采样管与功率管的源端均接电源电压, 栅端都接地, 两者都工作在深线性区, 那么根据公式:

$$[0046] \quad I_{\text{pmos}} = \mu_p \times C_{\text{ox}} \times \left(\frac{W}{L}\right)_{\text{pmos}} \times \left[(V_{\text{gs},n} - V_{\text{th},n}) \times (V_{\text{gs}} - V_{\text{tx}}) \right]$$

[0047] 可以得到

$$[0048] \quad I_{\text{sense}} = \frac{\left(\frac{W}{L}\right)_{\text{sense}}}{\left(\frac{W}{L}\right)_{\text{pmos}}} \times I_{\text{pmos}}$$

[0049] 说明流过两者的电流比就等于它们的 W/L 的比值, 从而实现对功率 PMOS 管的电流采样。采集的电流流过采样电阻 R_{sense} 转换为采样电压, 该电压信息同时存储在电容 C5 上。当 gp 信号切换为高时, 意味着功率 PMOS 管关闭, 这时流过功率管的电流达到峰值。同时 M5 栅级电压立刻变低, 从而切断采样电阻与电容之间的连接, 这样在切换时, 采集的电压便保持到电容上。另外, 这里运放 OP1 的正相输入端通过 M4 连接到电源, 通过 OP1 与 M2 的钳位, 采样管的漏端电压也被挂至电源电压, 采样电路停止工作。

[0050] 模数转换电路通过三个比较器, 将电流采样模块的输出采样电压 V_s 与三个不同的基准电压 ($V_{\text{ref}1}$ 、 $V_{\text{ref}2}$ 、 $V_{\text{ref}3}$) 进行比较, 比较的结果再通过三个 D 触发器进行锁存。

其中三个不同的基准电压利用一个外部的基准电流流过三个低温度系数的电阻产生。D 触发器在 gp 信号产生上升沿的时候(即功率 PMOS 管关断期间),对比较的结果进行锁存,得到三位稳定的数字码。

[0051] 图 6 为本例的时间数字转换器的结构示意图。包括一个 10 级延迟单元构成的延迟链和一个由 11 个 D 型触发器组成的锁存单元。其作用是:根据负载电流与 Ton(PMOS 功率管的开启时间)之间的关系,将 pdrive 的高电平(与 PMOS 功率管的开启时间 Ton 对应)持续时间量化为一个 10 位的数字码。该数字码用于控制分段功率管中四大段中的最低段(即 seg<1:10>)。该 TDC 中, pdrive 作为外部输入信号,通过一个反相器后与外部使能信号 en 相与得到输出信号 Ton, Ton 分三路分别送入延迟链、锁存单元的第二个 D 触发器的 D 端和反相器 F 的输入端。反相器 F 的输出端与锁存单元中所有的 D 触发器的 clk(时钟)端相连。第 i (i=1, 2, ..., 10) 延迟单元的输出作为第 i+1 延迟单元的输入,同时连接到第 i 个 D 触发器的 D 端。本例的 TDC 电路简单实用,虽然分辨率较低,但用于本发明中完全可以达到要求,最为重要的是该电路相比于其它的 TDC 结构,其功耗非常低,从而保证了系统整体的高效率。

[0052] 图 7 为本例的模式检测电路的结构示意图。包括一个高速电流比较器和一个模式检测逻辑电路。该电流比较器相比于电压比较器有着明显的速度优势,从而避免由于比较器的延迟带来的误差。输入电压信号 Vsw 通过电阻 R 连接到比较器的源端,电阻 R 的作用在于引入一个较小的失调,避免电压转换器工作在极轻负载情况下的误触发。当 PMOS 功率管关断后,Vsw 从高电平向下过零时,即电感 L 电流降为 0 时,此时比较器的输出 zcd_out 由低翻转为高。意味着死区时间结束,应该立即开启 NMOS 功率管。zcd_out 通过一个反相器连接到一个 D 触发器的 clk 端, D 触发器的 D 端连接到电源,使能端连接到 PMOS 功率管的栅信号 gp。在 gp 为低电平期间(即 PMOS 功率管关断, NMOS 功率管开启),如果 clk 端信号产生一个上升沿(即 Vsw 由低电平向上过零,电感 L 电流反流), D 触发器的输出端 Q' 将由高翻转为低。表明此时电路工作在 DCM 模式下。同时应屏蔽 NMOS 功率管的驱动信号,将功率 NMOS 管断开。




图 1




图 2




图 5




图 6




图 7