

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第3552622号

(P3552622)

(45) 発行日 平成16年8月11日(2004.8.11)

(24) 登録日 平成16年5月14日(2004.5.14)

(51) Int. Cl.⁷

F I

G 1 1 C 17/12

G 1 1 C 17/00 3 0 4 Z

H 0 3 H 11/20

H 0 3 H 11/20 Z

H 0 4 L 27/36

H 0 4 L 27/00 F

請求項の数 7 (全 11 頁)

(21) 出願番号	特願平11-368135	(73) 特許権者	000004237
(22) 出願日	平成11年12月24日(1999.12.24)		日本電気株式会社
(65) 公開番号	特開2001-184888(P2001-184888A)		東京都港区芝五丁目7番1号
(43) 公開日	平成13年7月6日(2001.7.6)	(74) 代理人	100097157
審査請求日	平成12年11月14日(2000.11.14)		弁理士 桂木 雄二
		(72) 発明者	小泉 伸二
			東京都港区芝五丁目7番1号 日本電気株 式会社内
		(72) 発明者	浅川 正勝
			東京都港区芝五丁目7番1号 日本電気株 式会社内
		審査官	彦田 克文

最終頁に続く

(54) 【発明の名称】 P L Dを用いた無限移相器およびその調整方法

(57) 【特許請求の範囲】

【請求項1】

入力信号を分配する第1ハイブリッドと、
分配された信号を夫々移相させる平衡変調器と、
前記平衡変調器のそれぞれの出力を合成して移相信号を出力する第2ハイブリッドと、
所定数の入力端子に制御部から入力された所定アドレス信号に対応して所定データを出力するROM機能を有したP L Dと、

前記P L Dの別個の2つの出力端子群にそれぞれ接続されそれぞれの出力が前記2つの平衡変調器に個々に入力する2つのD / Aコンバータとから構成されるP L Dを用いた無限移相器であって、

I S Pに必要な大きさの穴が開けられていることを特徴とするP L Dを用いた無限移相器。

【請求項2】

非線形変換用素子としてP L Dを用いた無限移相器の調整方法であって、
前記無限移相器の入力と出力にそれぞれネットワークアナライザの出力と入力とを個々に接続し、前記ネットワークアナライザと接続された前記無限移相器の前記P L Dに制御装置の出力を接続しておき、
前記ネットワークアナライザが、前記無限移相器の振幅、移相の特性を測定する第1ステップと、

前記ネットワークアナライザが、測定した測定結果を前記制御装置へ送信する第2ステッ

ブと、

前記制御装置が、前記測定結果と予め定められた規格値に基づいて、予め定められたアルゴリズムに基づいて、前記差分を補正するための前記 P L D の書き込みデータを生成する第 3 ステップと、

前記制御装置が、前記無限移相器の前記 P L D へ前記書き込みデータを書き込む第 4 ステップと、

を含むことを特徴とする P L D を用いた無限移相器の調整方法。

【請求項 3】

前記第 3 ステップにおける予め定められたアルゴリズムとは、特定数の測定結果に基づいて、残りの測定結果を予測する演算を含むことを特徴とする請求項 2 に記載の無限移相器の調整方法。

10

【請求項 4】

入力信号を分配する第 1 ハイブリッドと、

分配された信号を夫々移相させる平衡変調器と、

前記平衡変調器のそれぞれの出力を合成して移相信号を出力する第 2 ハイブリッドと、

所定数の入力端子に制御部から入力された所定アドレス信号に対応して所定データを出力する R O M 機能を有した P L D と、

前記 P L D の別個の 2 つの出力端子群にそれぞれ接続されそれぞれの出力が前記 2 つの平衡変調器に個々に入力する 2 つの D / A コンバータと、

から構成される P L D を用いた無限移相器の調整方法であって、

20

無限移相器の入力と出力にそれぞれネットワークアナライザの出力と入力とを個々に接続し、ネットワークアナライザと接続された無限移相器の前記 P L D に制御部の出力を接続しておき、

スルーデータを P L D に書込み (ステップ A 1)、

測定ポイントのデータを P L D に入力し (ステップ A 2、A 3)、

ネットワークアナライザにより移相、振幅を測定し (ステップ A 4)、

制御装置で当該データを受信して処理し現調整値が規格に入っているか判断し (ステップ A 5)、もし入っていない場合は誤差ベクトルを演算し再度制御装置から P L D にデータを送り (ステップ A 5、A 3、A 4、A 5)、

ステップ A 5 で規格内であれば補正データを演算し蓄積し (ステップ A 6) 次ぎのポイントに移動させ (ステップ A 7)、

30

もし設定されていたポイントが最終ポイントでないならばステップ A 3 乃至ステップ A 7 を繰り返し、

もし設定されていたポイントが最終ポイントならば測定ルーチンを終了し (ステップ A 2)、

次いで、測定が終了した必要なポイントのデータを P L D に書込ませるための書込みプログラムファイルを生成し (ステップ A 8)、

生成されたプログラムファイルに従って P L D にデータを書き込む (ステップ A 9)、

との過程を含む R O M 機能を持たせた P L D を使用した無限移相器の調整方法。

【請求項 5】

40

前記測定が終了した必要なポイントのデータを P L D に書込ませるための書込みプログラムファイルを生成するステップ (ステップ A 8) が、測定が終了した必要なポイントのデータを P L D に書込ませるための V H D L で組まれたソースリストを自動的に編集し作成した後、このソースリストをコンパイルして書込みプログラムファイルを生成するステップであることを特徴とする請求項 4 に記載の無限移相器の調整方法。

【請求項 6】

前記補正データを演算し蓄積する (ステップ A 6) に当たって実際に測定するポイント在所定間隔で決定して対応データを得て補正データを演算し、残るポイントについては実測したポイントの補正データに基づいて演算式で予測させて決定して全ポイントの補正データを得るようにした請求項 4 または 5 に記載の無限移相器の調整方法。

50

【請求項7】

前記演算式による予測が、直線近似とテイラー展開にて予測させることを特徴とする請求項6に記載の無限移相器の調整方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、PLDおよび無限移相器に関し、特にPLDにてROM機能を実現する技術およびこれを用いた無限移相器とその製造時調整方法に関する。

【0002】

【従来の技術】

各種電子機器にはROMを利用しているものも数多くある。ROMの用途には、プログラムの格納の他に動作データの格納がある。例えば、無限移相器(EPS)では、その移相調整にROMが用いられている。特開平5-55873号公報には、無限移相器が記載されており、その周波数シンセサイザ部が基準発振器と、移相データを入力するためのアキュムレータと、このアキュムレータのアドレス信号で読みだされるROMと、D/Aコンバータとから構成され、位相変化をデジタル回路で構成された局部発振信号源の位相を制御するようにして、精度の向上及び高速化・広帯域化を図った無限位相器が開示されている。

【0003】

図5はこの無限位相器の構成を示す概略ブロック図である(特開平5-55873号公報図1相当)。同図において、入力信号はミキサ1Aにより周波数変換される。またミキサ1Aの局部発振信号はD/Aコンバータ4A、ROM5A、アキュムレータ6A及び基準発振器7Aから構成される周波数シンセサイザ17Aから出力される。

【0004】

ROM5Aには、正弦波信号が数値データとして書き込まれており、アキュムレータ6Aの出力信号をアドレス信号としてROM5Aから数値データが読み出される。この数値データを電圧コンバータでアナログ量に変換して正弦波信号を得ている。従っていま位相データをアキュムレータ6Aに1回加えたときに、位相データ値に応じた位相変化が生じる。このように位相データを加える事により、D/Aコンバータ4Aの出力の位相制御が行われる。この出力信号をミキサ1Aの局部発振信号として使用しているため、局部発振信号の位相が制御されてミキサ1Aの出力信号の位相を制御することができる。

【0005】

ミキサ1Aの出力信号をフィルタ2Aに加えてスプリアスを取り除き、ミキサ2Aと局部発振器8Aにより、周波数変換を行い、入力信号周波数にもどして移相された所望の出力信号を取り出すことができる。

【0006】

上記無限移相器ではROMには正弦波信号が数値データとして書き込まれており、アキュムレータの出力信号をアドレス信号としてROMから数値データが読み出され、この数値データをD/Aコンバータでアナログ量に変換して正弦波信号を得ている。このように、EPSの移相調整には、一般的に非線形変換用としてROMを用いている。なお、EPSの移相調整で、一般的に非線形変換用としてROMを用いた手法は、電子通信学会発行の「通信用マイクロ波回路」などに示されている。

【0007】

一方、特開平1-133452号公報には、多層タイミングチャート変調装置装置の静特性を測定すると共に調整しての補正データを作成する装置が開示されており、多層タイミングチャート変調装置の補正データは最終的にはROMに書き込まれ装置に入れて使用される。このように調整分野においては、データを測定し補正用データを作成してその内容をROMライターで書込んで製品に取付けるということが要求されている。

【0008】

このため、従来は調整工程の後作業としてROMの書込み、取付け。次ぎに書込まれたデ

10

20

30

40

50

ータの結果が正しいかどうかの確認をするという過程が必要となりコスト高につながる。なお、ROM取付け用に大きいスペースを空けなければならないというというスペース的な難点もある。

【0009】

これとは別に、上述した様な用途の場合には容量的には比較的小容量のROMで移相調整させる事が出来るが、近年技術進歩と商業上の理由からROMの生産は大容量化に進み小容量は生産中止となっている。必然的に大容量のROMを採用した設計とせざるを得ないが価格の高い大容量のデバイスを使わなければならないと不合理にコスト高になってしまうという問題点もある。

【0010】

なお、上述したような場合に限らず、一般に電子回路・機器等の設計をする上で小容量のROM機能が必要とされる場合には、上述した問題点は等しく当てはまる。また、ROMの用途のうちで調整過程・書込み過程が必要となる用途には既述したように調整工程が後作業を伴い煩雑であるとの問題点は等しく当てはまる。

【0011】

【発明が解決しようとする課題】

本発明は、上述したようなROMに関連してその小容量用途における不都合、また所定のROM用途に関連した回路調整工程上の不都合に鑑みて創案されたもので、その目的のひとつは、現実に即して小容量ROM機能代替を実現すること(デバイスの低価格化)である。

【0012】

また、他の目的は、上記技術の好適な用途として小容量ROM機能代替技術を適用したEPSを提案すること、併せて、ESP等におけるROMに関連した調整手順の簡略化・短縮化の提案することである。

【0013】

上記課題を解決するために、本発明のPLDを用いた無限移相器は、入力信号を分配する第1ハイブリッドと、分配された信号を夫々移相させる平衡変調器と、前記平衡変調器のそれぞれの出力を合成して移相信号を出力する第2ハイブリッドと、所定数の入力端子に制御部から入力された所定アドレス信号に対応して所定データを出力するROM機能を有したPLDと、前記PLDの別個の2つの出力端子群にそれぞれ接続されそれぞれの出力が前記2つの平衡変調器に個々に入力する2つのD/Aコンバータとから構成されるPLDを用いた無限移相器であって、ISPに必要な大きさの穴が開けられていることを特徴とする。

【0014】

本発明による、非線形変換用素子としてPLDを用いた無限移相器の調整方法は、前記無限移相器の入力と出力にそれぞれネットワークアナライザの出力と入力とを個々に接続し、前記ネットワークアナライザと接続された前記無限移相器の前記PLDに制御装置の出力を接続しておき、前記ネットワークアナライザが、前記無限移相器の振幅、移相の特性を測定する第1ステップと、前記ネットワークアナライザが、測定した測定結果を前記制御装置へ送信する第2ステップと、前記制御装置が、前記測定結果と予め定められた規格値に基づいて、予め定められたアルゴリズムに基づいて、前記差分を補正するための前記PLDの書き込みデータを生成する第3ステップと、前記制御装置が、前記無限移相器の前記PLDへ前記書き込みデータを書き込む第4ステップと、を含むことを特徴とする。

【0015】

上記無限移相器の調整のために、本発明では無限移相器の入力と出力にそれぞれネットワークアナライザ6の出力と入力とを個々に接続し、ネットワークアナライザ6と接続された制御装置の出力を前記無限移相器のPLD2に接続しておき、スルーデータをPLD2に書込み(ステップA1)、測定ポイントのデータをPLDに入力し(ステップA2、A3)、ネットワークアナライザにより移相、振幅を測定し(ステップA4)、制御装置で当該データを受信して処理し現調整値が規格に入っているか判断し(ステップA5)、も

10

20

30

40

50

し入っていない場合は誤差ベクトルを演算し再度制御装置から P L D 2 にデータを送り (ステップ A 5、A 3、A 4、A 5)、ステップ A 5 で規格内であれば補正データを演算し蓄積し (ステップ A 6) 次のポイントに移動させ (ステップ A 7)、もし設定されていたポイントが最終ポイントでないならばステップ A 3 乃至ステップ A 7 を繰り返し、もし設定されていたポイントが最終ポイントならば測定ルーチンを終了し (ステップ A 2)、次いで、測定が終了した必要なポイントのデータを P L D に書込ませるための書込みプログラムファイルを生成し (ステップ A 8)、生成されたプログラムファイルに従って P L D にデータを書込む (ステップ A 9)。

【0016】

上記調整過程において、前記測定が終了した必要なポイントのデータを P L D に書込ませるための書込みプログラムファイルを生成するステップ (ステップ A 8) を、測定が終了した必要なポイントのデータを P L D に書込ませるための V H D L で組まれたソースリストを自動的に編集し作成した後、このソースリストをコンパイルして書込みプログラムファイルを生成するようにしても良い。また、前記補正データを演算し蓄積する (ステップ A 6) に当たって実際に測定するポイントを所定間隔で決定して対応データを得て補正データを演算し、残るポイントについては実測したポイントの補正データに基づいて演算式で予測させて決定して全ポイントの補正データを得るようにしても良い。前記演算式による予測は、直線近似とテイラー展開にて予測させることができる。

【0017】

【発明の実施の形態】

本発明によれば、P L D を使用して小容量 R O M の代用をさせる。このために、P L D 内にある A N D A r r a y を利用して小規模のマトリックスを構成させる。即ち、A N D A r r a y の部分においてある条件の時希望する出力を書込ませる事によってアドレスを設定して内容を書き出すとの R O M 機能と同等の機能を実現する。デバイス価格が現状の R O M デバイスより低価格であるために低コスト化が図れる。

【0018】

なお、用途によっては通常の R O M の代用として P L D を使うことは容量的に無理が生じる。P L D のフリップフロップ (以後 F F) の数は例えば 3 2 個程度であるが、これに対して R O M は例えば約 6 5 , 0 0 0 個の容量を持つ。然しながら、以下に例示するように用途によっては P L D で充分通常 R O M の代用ができる。

【0019】

更に、他の本発明では、無限移相器 (e n d l e s s P h a s e S h i f t e r 以下、E P S と呼ぶ) 調整システムにおいて従来使われている非線形型変換用 R O M の部分に P L D を代用し、新調整手法により従来と同等の機能を有する E P S を構成するものである。即ち、本発明によれば、従来の移相調整用の小容量 R O M 相当部に P L D を採用して E P S を構成する。

【0020】

P L D 採用による上記理由の低コスト化効果に加え、E P S システム全体の品質を向上させることができる。その理由は、R O M を使った場合に必要となる取付け用の大きな穴が不要となるためである。この種のシステムは、高周波を扱う為この穴 (スペース) は品質にかなり影響していた。本発明によれば I S P 用の小さい穴 (スペース) を空けるだけで良く特性に与える影響が少ない。

【0021】

更に、本発明によれば P L D 採用に合わせて E S P 等の装置の製造時の調整工程に V H D L 用のプログラムリストを自動生成させる。これにより調整過程が簡略となり調整工数を従来のシステムより少なくすることができ、この点でも低コスト化に寄与できる。

【0022】

〔実施例〕以下、図面を参照して本発明の一実施例について詳細に説明する。図 1 は、本発明を適用した P L D、本発明を適用した E S P を含む E S P の調整システムのブロック図である。

10

20

30

40

50

【0023】

図1中のESP:100は、入力信号を分配する第1ハイブリッド1aと、分配された信号を夫々移相させる平衡変調器1b,1cと、両平衡変調器の出力を合成して移相信号を出力する第2ハイブリッド1dとによって構成される移相回路部1と、更に、所定数の入力端子に制御部から入力された所定アドレス信号に対応して所定データを出力するROM機能を有したPLD2と、このPLD2の別個の2つの出力端子群にそれぞれ接続されそれぞれの出力が前記2つの平衡変調器1b,1cに個々に入力する2つのD/Aコンバータ3,4とからなる制御部5とにより構成されている。

【0024】

本発明のESPでは、従来装置の非線型特性の補正用としてROMを利用し制御していたという構成に代えて、PLD2にて制御させている。EPS自体の細部の構成及び動作は、当業者にとってよく知られており、その詳細な説明は省略する。

10

【0025】

そして、図示の本発明の調整システムは、上記移相器100に測定器(ネットワークアナライザ)6、パソコン:PC7を相互に接続して構成されている。EPS装置100からの信号はネットワークアナライザ6に供給され移相と振幅が測定される。またその測定出力は、GP-IB接続線を介してパソコン:PC7に送られて必要なデータ処理がなされ、あるポイントに対応する補正データが決定される。この時ESP100への入力端子にはネットワークアナライザ6からの基準信号を入力させる。PC:7から測定するポイントの情報(アドレス)をPLD2に送りデータを分解して、両D/Aコンバータ3,4それぞれに送る。両D/AコンバータからはSIN、COSのデータとして平衡変調器1a,1bそれぞれの入力端子X、Yに送られる。そしてそれぞれを合成することで移相を変化させる。

20

【0026】

即ち、パソコン:PC7からはI/Oを経由してPLD2にデータを送る。PLD2ではX軸(COS)Y軸(SIN)のデジタル信号を生成しこの信号はそれぞれD/Aコンバータ3,4に送られる。D/Aコンバータで変換されたアナログ値は両D/Aコンバータ3,4の入力端子X、およびYに送られる。ここに送られる電圧によりX、Yに流がれる電流が変化して、最終的にはESP100の出力の移相が変わる。

【0027】

ネットワークアナライザ6は、出力した基準信号とESP100から送られてくる合成された信号とを比較することにより移相と振幅が測定されそのポイントの補正データが作成される。各ポイントの補正データが作成されたらば、結果をISP(図示せず)からPLD2に書込む。上述のようにしてPLDを利用したEPSのシステムを構成する事ができる。

30

【0028】

図2はPLDの内部構造の一部分を示す。AND Arrayの部分で、ある条件の時に希望する出力を書込ませる事によって、従来のアドレスを設定して内容出力するROMの機能と同等の事が可能である。もちろん容量的には同レベルには達しないが、この手法により小容量のROMの代用は充分可能である。

40

【0029】

なお、実施例ではフリップフロップ(以後FF)の数が32個のPLDを用いており、この用途には十分な容量が確保できるが他の大容量用途のROMの代用としては場合容量的に無理がありPLDを使うのには適していない(ROMであれば例えば65000個の容量を持つ)。

【0030】

続いて、本実施例装置の動作、従って本発明方法の実施例について詳細に説明する。まず、EPS調整システムの動作について図3のフローチャート図を用いて説明する。まず始めに調整する為のスルーデータをPLDに書込む(ステップA1)。これによりPLD2は制御装置としてのPC7から送られてきたデータをD/Aコンバータに送るデータとして

50

変換させることが出来る。

【0031】

次に測定ポイントのデータを制御装置7からI/Oを経由してPLD2に送られる。この時制御装置(PC)から送られてくるデータはシリアル信号であり実施例ではシリアル/パラレル変換の機能がPLD内に組込まれている。

【0032】

ネットワークアナライザ6により移相、振幅を測定する。制御装置7はその測定値データをGP-IBを介して受信して処理し規格に入っているか判断する。もし規格に入っていない場合は誤差ベクトルを演算しこれを反映させたデータを再度PLD2にデータを送る(ステップA3、A4、A5)。

10

【0033】

なお、実施例では全ポイントを測定すると時間がかかる為ある間隔で測定し、その間は演算式で予測させるようにしている。この演算方法にはいろいろあるが、直線近似とテイラー展開にて予測させることができ実用上十分な結果が得られる。このデータは後にPLDに書込ませるデータベースとなる(ステップA6)。

【0034】

ステップA6までの作業が終了したならば次ぎのポイントに移動させる(ステップA7)。設定したポイントが最終ポイントならば測定ルーチンを終了させる。(ステップA2)ステップA2で必要なポイントの測定が終了した後、PLD2に書込ませるプログラムを作成する。このプログラムはVHDLで組まれて自動的に編集される。

20

【0035】

本調整方法ではこの部分に特徴がありプログラム(VHDLソース)を自動編集可能にしてシステムを構築するしている。図4は自動編集されたプログラムリストの一部を示している。このソースリストをコンパイルして書込みファイルを生成する。これらの作業は全てPC7とアセンブルされているPLD2間で行われ、従来(ROMを使った場合)より時間が短縮され、品質もかなり向上する。ちなみに、従来のROMを使った場合はステップA6でデータを求めたあとで、このデータをROMライターに送りROMに書込む作業、また書込まれたROMを取付けるという作業が必要であった。

【0036】

本実施例では続いて、ISP部よりステップ8で生成されたファイルをダウンロードする(プログラムファイルに従ってPLD2にデータを書込む;ステップA9)。最後にPLD2に書込まれたデータが正しいかどうかの再確認の為に動作確認をする(ステップA10)。

30

【0037】

なお、以上説明した無限移相器、及び調整システムにおいてはシステム全体の品質が向上する。これは、従来のROMを使った場合には、このROMを取付ける為に大きな穴が必要となるが、無限移相器やその他の高周波を扱うこの種のシステムではこの穴(スペース)が高周波特性したがって装置品質にかなり影響していたが、本発明ではISP用の小さい穴(スペース)を空けるだけいい為である。

【0038】

以上、実施例を挙げて本発明を説明したが、実施例におけるROM機能の代用としてPLDを利用する技術は、ROMを利用している全ての場面で応用可能であって、その適用はESPに限られるものではない。

40

【0039】

【発明の効果】

以上説明したように本発明によれば、PLD内にあるANDArrayを利用して小規模のマトリックスを構成させることにより、代用品としてのPLDにて従来のROMというデバイスの機能を実現させることができる。そしてこれは現状に即せばデバイスの低価格化従ってこれを用いた装置・システムの低コスト化につながる効果がある。また、本発明の無限移相器においても上記した理由により低価格化が達成される。

50

【 0 0 4 0 】

更に本発明の P L D を用いた無限移相器の調整方法によれば、従前の R O M を使用した場合に比べて調整手順の簡略化・短縮化がはかれ、この面でも無限移相器の低価格化も併せて達成される。

【 0 0 4 1 】

更には、従前は使用されている R O M を取付ける為に大きな穴が必要であったが本発明によればスペース的により少ない I S P 用の小さい穴を空けるだけで良く、高周波特性に与える影響が軽減され従って無限移相器等の品質が向上する効果がある。

【 図面の簡単な説明 】

【 図 1 】 本発明を適用した P L D、本発明を適用した E S P を含む E S P の調整システム 10 のブロック図である。

【 図 2 】 図 2 は P L D の内部構造の一部を示す説明図である。

【 図 3 】 実施例の E P S 調整システムの動作を説明するフローチャート図である。


【 図 4 】 本発明方法に係る自動編集されたプログラムリストの一部を示す図である。

【 図 5 】 従来の E S P の構造の一例をブロック図である。


【 符号の説明 】

- 1 ... 移相回路部
- 1 a ... 第 1 ハイブリッド
- 1 b ... 平衡変調器
- 1 c ... 平衡変調器
- 1 d ... 第 2 ハイブリッド
- 2 ... P L D
- 3 ... D / A コンバータ
- 4 ... D / A コンバータ
- 5 ... 制御部 5
- 6 ... ネットワークアナライザ (測定器)
- 7 ... パソコン : P C
- 1 0 0 ... 無限移相器 (E S P)

【 図 1 】




【 図 2 】



(マトリックス回路構成例)

【 図 3 】



【 図 4 】

```

use ieee.std_logic_1164.all;


entity ROM2 is
  port ( AIN :in std_logic_vector(7 downto 0);
         DOUT1 :out std_logic_vector(7 downto 0);
         DOUT2 :out std_logic_vector(7 downto 0)
       );
end;

architecture RTL of ROM2 is
begin
  with AIN(7 downto 0) select
    DOUT2<= "10010001" when "00000000"
           "10010000" when "00000001"
           "10010000" when "00000010"
           "10010000" when "00000011"
           "10010000" when "00000100"
           "10010000" when "00000101"
           "10010000" when "00000111"
           "10010000" when "00001000"
           "10010000" when "00001001"
           "10010000" when "00001010"
           "10010000" when "00001011"
           "10001111" when "00001100"
           "10001111" when "00001101"
           "10001111" when "00001110"
           "10001111" when "00001111"

           "10001111" when "00010000"
           "10001110" when "00010001"
           "10001110" when "00010010"
           "10001110" when "00010011"
           "10001110" when "00010100"
           "10001110" when "00010101"
           "10001101" when "00010110"
           "10001101" when "00010111"
           "10001101" when "00011000"
           "10001101" when "00011001"
           "10001100" when "00011010"
           "10001100" when "00011011"
           "10001100" when "00011100"
           "10001011" when "00011101"
           "10001011" when "00011110"
           "10001011" when "00011111"
  ;
end;

```

【 図 5 】



フロントページの続き

- (56)参考文献 特開平01-091526(JP,A)
特開平07-107023(JP,A)
特開平10-013235(JP,A)
特開平07-058630(JP,A)
特開平05-152851(JP,A)
特開平03-053611(JP,A)
特開昭54-151014(JP,A)

(58)調査した分野(Int.Cl.⁷, DB名)

G11C 17/12

H03H 11/20

H04L 27/36