

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2005-294630

(P2005-294630A)

(43) 公開日 平成17年10月20日(2005.10.20)

(51) Int.Cl.⁷

H01L 29/786

H01L 21/20

H01L 21/336

H05B 33/14

F 1

H01L 29/78

H01L 21/20

H05B 33/14

H01L 29/78

626C

A

627G

テーマコード(参考)

3K007

5F052

5F110

審査請求 有 請求項の数 6 O L (全 12 頁)

(21) 出願番号

特願2004-109099 (P2004-109099)

(22) 出願日

平成16年4月1日 (2004.4.1)

(71) 出願人 000002369

セイコーエプソン株式会社

東京都新宿区西新宿2丁目4番1号

(74) 代理人 100079108

弁理士 稲葉 良幸

(74) 代理人 100080953

弁理士 田中 克郎

(74) 代理人 100093861

弁理士 大賀 真司

(72) 発明者 広島 安

長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内

F ターム(参考) 3K007 AB18 BA06 DB03 FA00 GA00

5F052 AA02 AA11 BB07 DA02 DB02

DB03 DB07 EA11 FA12 JA01

最終頁に続く


(54) 【発明の名称】半導体装置、電気光学装置、集積回路及び電子機器

(57) 【要約】

【課題】 微細孔を形成するプロセス条件を鑑み、安定して前記微細孔を形成し、ひいては大型のガラス基板においても安定して高性能な薄膜トランジスタを得ることを可能とする半導体装置の製造方法を提供する。

【解決手段】 基板(11)上に下地絶縁膜(121)を形成する工程と、下地絶縁膜(121)上に第一絶縁膜(122)を形成する工程と、第一絶縁膜(122)に直径d₁の孔(123)を形成する工程と、孔(123)を含む第一絶縁膜(122)上に第二絶縁膜(124)を形成する工程とを含み、第二絶縁膜(124)の形成工程での基板面内での膜厚分布が±y%である場合に、孔(123)の直径d₁が、d₁ = 6500/y + 85 nmという関係を満たすことを特徴とする。

【選択図】 図1



【特許請求の範囲】

【請求項 1】

少なくとも一方の表面が絶縁性の基板に半導体膜を用いて薄膜トランジスタを形成する半導体装置の製造方法であって、

前記基板上に下地絶縁膜を形成する工程と、

前記下地絶縁膜上に第一絶縁膜を形成する工程と、

前記第一絶縁膜に直径 d_1 の孔を形成する工程と、

前記凹部を含む前記第一絶縁膜上に第二絶縁膜を形成する工程とを含み、

前記第二絶縁膜の形成工程での基板面内の膜厚分布が $\pm y\%$ である場合に、前記孔の直径 d_1 が、

$$d_1 = 6500 / y + 85 \text{ nm}$$

という関係を満たすことを特徴とする半導体装置の製造方法。

【請求項 2】

さらに前記孔の直径 d_1 が、

$$d_1 = 897.5 \text{ nm}$$

という関係を満たす、請求項 1 に記載の半導体装置の製造方法。

【請求項 3】

前記第二絶縁膜の形成工程では、前記第一絶縁膜上の第二絶縁膜の膜厚に対する、前記孔の側壁に堆積する第二絶縁膜の膜厚の比が x である場合に、前記孔の直径 d_1 が、

$$d_1 = 1500x + 85 \text{ nm}$$

という関係を満たす、請求項 1 または 2 に記載の半導体装置の製造方法。

【請求項 4】

さらに前記孔の直径 d_1 が、

$$d_1 = 835 \text{ nm}$$

という関係を満たす、請求項 3 に記載の半導体装置の製造方法。

【請求項 5】

少なくとも一方の表面が絶縁性の基板上に形成された半導体膜を用いて形成される薄膜トランジスタを含んで構成される半導体装置であって、

前記半導体膜は、前記基板上に設けられた起点部を起点として形成された略単結晶粒を含んでおり、

前記起点部は基板上に形成された凹部であり、

前記凹部は、第一絶縁膜に形成された直径 897.5 nm 以下の孔に第二絶縁膜を堆積したものである、半導体装置。

【請求項 6】

前記凹部は、前記第一絶縁膜に形成された直径 835 nm 以下の孔に第二絶縁膜を堆積して形成されたものである、請求項 5 に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置の製造方法及びこの製造方法により製造される半導体装置、電気光学装置、集積回路及び電子機器に関する。

【背景技術】

【0002】

電気光学装置、例えば、液晶表示装置や有機EL（エレクトロルミネンス）表示装置などにおいては、半導体素子としての薄膜トランジスタを含んで構成される薄膜回路を用いて画素のスイッチングなどを行っている。従来の薄膜トランジスタは、非晶質シリコン膜を用いて、チャネル形成領域等の活性領域を形成している。また、多結晶シリコン膜を用いて活性領域を形成した薄膜トランジスタも実用化されている。多結晶シリコン膜を用いることにより、非晶質シリコン膜を用いた場合に比較して移動度などの電気的特性が向上し、薄膜トランジスタの性能を向上させることができる。

10

20

30

40

50

【0003】

また、薄膜トランジスタの性能を更に向上させるために、大きな結晶粒からなる半導体膜を形成し、薄膜トランジスタのチャネル形成領域内に結晶粒界が入り込まないようにする技術が検討されている。例えば、基板上に微細孔を形成し、この微細孔を結晶成長の起点として半導体膜の結晶化を行うことにより、大粒径のシリコンの結晶粒を形成する技術が提案されている。このような技術は、例えば、特開平11-87243号公報（特許文献1）、文献「Single Crystal Thin Film Transistors; IBM TECHNICAL DISCLOSURE BULLETIN Aug.1993 pp257-258」（非特許文献1）、文献「Advanced Excimer-Laser Crystallization Techniques of Si Thin-Film For Location Control of Large Grain on Glass; R.Ishihara et al., proc.SPIE 2001, vol.4295 pp14-23」（非特許文献2）などに記載されている。この技術を用いて形成される大結晶粒径のシリコン膜を用いて薄膜トランジスタを形成することにより、1つの薄膜トランジスタの形成領域（特に、チャネル形成領域）に結晶粒界が入り込まないようにすることができる。これにより、移動度等の電気的特性に優れた薄膜トランジスタを実現することが可能になる。

10

【特許文献1】特開平11-87243号公報

【非特許文献1】「Single Crystal Thin Film Transistors」, IBM TECHNICAL DISCLOSURE BULLETIN Aug.1993 pp257-258

20

【非特許文献2】「Advanced Excimer-Laser Crystallization Techniques of Si Thin-Film For Location Control of Large Grain on Glass」, R.Ishihara et al., proc.SPIE 2001, vol.4295, pp14-23

【発明の開示】

【発明が解決しようとする課題】

【0004】

ところで前記微細孔は、直径20nm程度から150nm程度の太さであることが望ましい。直径150nm以上の大きい微細孔では、後に前記微細孔上および内部に非晶質シリコン膜を堆積し、レーザ照射によって前記非晶質シリコン膜を結晶化する際、前記微細孔から成長するシリコン結晶粒には不規則粒界が含まれ、そこに形成する薄膜トランジスタは安定して特性の優れたものが得られない。一方、直径20nm程度以下の細い微細孔では、微細孔内部に非晶質シリコン膜を堆積することが困難となり、後のレーザ照射によるシリコン結晶粒の成長が安定して実現できない。

30

【0005】

しかしながら、特に300mm四方を越える大型のガラス基板上に上記微細孔を均一に、安定的に形成することは困難である。

【0006】

よって、本発明は、前記孔を形成するプロセス条件を鑑み、安定して前記孔を形成し、ひいては大型のガラス基板においても安定して高性能な薄膜トランジスタを得ることを可能とする半導体装置の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0007】

上記目的に鑑み本発明は、少なくとも一方の表面が絶縁性の基板に半導体膜を用いて薄膜トランジスタを形成する半導体装置の製造方法であって、基板上に下地絶縁膜を形成する工程と、下地絶縁膜上に第一絶縁膜を形成する工程と、第一絶縁膜に直径d₁の孔を形成する工程と、孔を含む第一絶縁膜上に第二絶縁膜を形成する工程とを含み、第二絶縁膜の形成工程での基板面内での膜厚分布が±y%である場合に、孔の直径d₁が、d₁ = 6500/y + 85nmという関係を満たすことを特徴とする。

40

【0008】

絶縁膜に形成した微細孔から結晶成長をさせることは上記非特許文献等で公知となっていたが、具体的な物理的な条件として、どのような微細孔その他の条件を満たすと安定的に結晶成長し、良好な半導体膜が得られるのかについては、具体化はされていなかった。本願出願人の実験によれば、第一絶縁膜に形成される孔の直径と基板面内での第二絶縁膜

50

の膜厚分布が上記関係を有する場合に安定的な結晶成長を達成するための凹部(微細孔)が形成できることが判明した。

【0009】

さらに孔の直径 d_1 が、 $d_1 = 897.5 \text{ nm}$ という関係を満たすことが好ましい。このような数値条件を満たせば略単結晶粒が安定的に成長することが確認されたからである。

【0010】

第二絶縁膜の形成工程では、第一絶縁膜上の第二絶縁膜の膜厚に対する、孔の側壁に堆積する第二絶縁膜の膜厚の比が x である場合に、孔の直径 d_1 が、 $d_1 = 1500x + 85 \text{ nm}$ という関係を満たすことが好ましい。このような数値条件を満たせば略単結晶粒が安定的に成長することが確認されたからである。

10

【0011】

さらに孔の直径 d_1 が、 $d_1 = 835 \text{ nm}$ という関係を満たすことが好ましい。このような数値条件を満たせば略単結晶粒が安定的に成長することが確認されたからである。

【0012】

少なくとも一方の表面が絶縁性の基板上に形成された半導体膜を用いて形成される薄膜トランジスタを含んで構成される半導体装置であって、半導体膜は、基板上に設けられた起点部を起点として形成された略単結晶粒を含んでおり、起点部は基板上に形成された凹部であり、凹部は、第一絶縁膜に形成された直径 897.5 nm 以下の孔に第二絶縁膜を堆積して形成されたものであることが好ましい。このような数値条件を満たせば略単結晶粒が安定的に成長することが確認されたからである。

20

【0013】

凹部は、第一絶縁膜に形成された直径 835 nm 以下の孔に第二絶縁膜を堆積して形成されたものであることが好ましい。このような数値条件を満たせば略単結晶粒が安定的に成長することが確認されたからである。

【発明を実施するための最良の形態】

【0014】

次に本発明を実施するための好適な実施形態を、図面を参照しながら説明する。

【0015】

<第1の実施の形態>

<構成>

30

以下、本発明の実施の形態について図面を参照して説明する。

【0016】

本実施形態の製造方法は、(1)基板上に半導体膜であるシリコン膜の結晶化の起点となる本発明の凹部としての微細孔を形成する工程と、(2)前記微細孔からシリコン結晶粒を成長・形成させる工程と、(3)前記シリコン結晶粒を含むシリコン膜を用いて薄膜トランジスタを形成する工程とを含んでいる。以下、それぞれの工程について詳細に説明する。

【0017】

(1) 微細孔形成工程

図1に示すように、ガラス基板111上に下地絶縁膜121としての酸化シリコン膜を形成する。膜厚 t_0 はたとえば 200 nm 程度である。次に前記下地絶縁膜121上に第一絶縁膜122として酸化シリコン膜を膜厚 t_1 で形成する。次に前記第一絶縁膜122に直径 d_1 の孔123を形成する。この形成手法としては、マスクを用いて前記第一絶縁膜122上に塗布したフォトレジスト膜を露光、現像して、前記孔123の形成位置を露出させる開口部を有するフォトレジスト膜(図示せず)を第一絶縁膜122上に形成し、このフォトレジスト膜をエッチングマスクとして用いて反応性イオンエッチングを行い、その後、前記フォトレジスト膜を除去することによって形成することができる。次に前記孔123を含む前記第一絶縁膜122上に、第二絶縁膜124としての酸化シリコン膜を形成する。この第二絶縁膜124の平均膜厚は t_2 であるが、 $\pm y\%$ の膜厚分布を有している。また第二絶縁膜124の堆積時の、前記第一絶縁膜122上部の平均膜厚 t_2 に対

40

50

する、前記孔123側面に堆積する膜厚の比をxとする。

【0018】

これら下地絶縁膜121、第一絶縁膜122、第二絶縁膜124はいずれも例えばTEOS (Tetra Ethyl Ortho Silicate) やシリコン (SiH₄) ガスを原料として用いたPECVD法により形成可能である。またその場合、前記xの値は一般に1以下の値となる。

【0019】

このように前記第一絶縁膜122に形成した孔123に対して第二絶縁膜124を堆積することによって、より径の小さい本発明の凹部としての微細孔125が形成され、その直径d₂は、 $d_2 = d_1 \cdot 2 * x * t_2$ で表される。実際には第二絶縁膜124の膜厚分布を考慮すると、直径d₂は基板11面内において $d_1 \cdot 2 * (1 + y / 100) * x * t_2 \sim d_1 \cdot 2 * (1 - y / 100) * x * t_2$ の範囲のばらつきをもつ。

【0020】

後に述べる微細孔125からシリコン結晶粒を成長させる工程において、微細孔125の直径d₂は20nmから150nmの範囲内にあることが望ましい。理由は先に述べた通りである。よって、

$$\text{条件1: } d_1 \cdot 2 * (1 + y / 100) * x * t_2 \quad 20 \text{ nm,}$$

$$\text{条件2: } d_1 \cdot 2 * (1 - y / 100) * x * t_2 \quad 150 \text{ nm}$$

を満たすように微細孔125を形成することで、後に述べる微細孔125からシリコン結晶粒を安定して成長させることが可能となる。

【0021】

そこで許容される最も広い条件として、条件1 = 20nm、条件2 = 150nmとして計算すると、

$$\text{条件3: } x * t_2 = 3250 / y \text{ nm}$$

を得る。

【0022】

ここで、前記第一絶縁膜122に形成する孔の直径d₁の適切な値を求めるため、前記微細孔125の直径d₂を20nm～150nmの中心値としてd₂ = 85nmとすると、

$$\text{条件4: } d_1 = 2 * x * t_2 + d_2 = 2 * 3250 / y + 85 \text{ nm} = 6500 / y + 85 \text{ nm}$$

を得る。よって、

$$\text{条件5: } d_1 = 6500 / y + 85 \text{ nm}$$

を満たすようにd₁を設計することによって、安定して後述のシリコン結晶粒の形成が実現できる。

【0023】

特に一般的なPECVD法による絶縁膜形成では、膜厚均一性yは8%程度以下で堆積可能であることから、条件5より、d₁は897.5nm以下で設計および形成することによって、安定したシリコン結晶粒の形成が実現できる。

【0024】

一方、ガラス基板上に堆積する酸化シリコン膜の膜厚が1.5μm程度以上の場合、酸化シリコン膜の内部応力によってクラックや剥離が発生する場合が多くある。よってこの微細孔形成工程において堆積する全絶縁膜の厚さ: t₀ + t₁ + t₂ = 1500nmとすることが望ましい。

【0025】

ガラス基板11を用いた場合、ガラス基板11からの不純物汚染を避けるために下地絶縁膜121の膜厚t₀は100nm以上、望ましくは200nm程度が必要である。また第一絶縁膜122の膜厚t₁は、第二絶縁膜124堆積後に形成される微細孔125の深さに関係し、これまでの発明者の実験結果から550nm程度以上が望ましい事がわかっている。よって、t₂ = 750nmとなる。

【0026】

これを上記条件4に適用入すると、

10

20

30

40

50

条件 6 : $d_1 = 1500 \times + 85 \text{ nm}$

となる。

【0027】

よって、条件 5 と共に、条件 6 を満たす第一絶縁膜 122 に形成する孔 123 の直径 d_1 を設計・形成することで、後述の結晶粒形成工程では、より安定したシリコン結晶粒の形成が実現できる。

【0028】

一般に \times は 0.5 ~ 1 の値をとることから、条件 6 より、 d_1 は 835 ~ 1585 nm 以下の大きさにすることが望ましいことがわかる。実際の PECVD 法による酸化シリコン膜の成膜では、 \times は 0.5 ~ 0.6 程度の値であることから、 d_1 は 835 ~ 985 nm 以下に設計、形成することが望ましい。更に製造プロセス中の \times の変動の影響を低減するためには、 $d_1 = 835 \text{ nm}$ で設計、形成することが更に望ましい。

【0029】

(2) 結晶粒形成過程

図 2 は、シリコン膜 13 を形成する工程について説明する断面図である。

【0030】

図 2 (a) は上記した工程によって製造された微細孔 125 である。以下、下地絶縁膜 121、第一絶縁膜 122、及び第二絶縁膜 124 を総称して、絶縁膜 12 を記載する。

【0031】

図 2 (b) に示すように、LPCVD 法や PECVD 法などの製膜法によって、前記第二絶縁膜 124 である酸化シリコン膜上および前記微細孔 125 内に、半導体膜として用いる非晶質シリコン膜 130 を形成する。この非晶質シリコン膜 130 は、50 ~ 300 nm 程度の膜厚に形成することが好適である。また、非晶質シリコン膜 130 に代えて、多結晶シリコン膜を形成してもよい。なお、これらシリコン膜 13 を LPCVD 法や PECVD 法により形成した場合には、形成されるシリコン膜 13 中の水素含有量が比較的に多くなる場合がある。このような場合には、後述するレーザ照射時にシリコン膜のアブレーションが生じないようにするために、当該シリコン膜 13 の水素含有量を低くする（好適には 1% 以下）ための熱処理を行うとよい。

【0032】

次に、図 2 (c) に示すように、前記シリコン膜 13 に対してレーザ照射 L を行う。このレーザ照射 L は、例えば、波長 308 nm、パルス幅 20 ~ 30 ns の XeCl パルスエキシマレーザ、またはパルス幅 200 ns 程度の XeCl エキシマレーザを用いて、エネルギー密度が 0.4 ~ 2.0 J/cm² 程度となるように行うことが好適である。このような条件でレーザ照射を行うことにより、照射したレーザは、そのほとんどがシリコン膜 13 の表面付近で吸収される。これは、XeCl パルスエキシマレーザの波長 (308 nm) における非晶質シリコンの吸収係数が 0.139 nm⁻¹ と比較的に大きいためである。

【0033】

レーザ照射の条件を適宜に選択することにより、シリコン膜 13 を、微細孔 125 内の底部には非溶融状態の部分が残り、それ以外の部分については略完全溶融状態となるようにする。これによりレーザ照射後のシリコンの結晶成長は微細孔 125 の底部近傍で先に始まり、シリコン膜 13 の表面付近、すなわち略完全溶融状態の部分へ進行する。レーザ照射のエネルギー密度がこれよりやや強く、微細孔 125 内の底部に非溶融状態の部分が残らない場合においても、略完全溶融状態であるシリコン膜 13 の表面付近と微細孔 125 の底部との間には温度差が生じ、やはりレーザ照射後のシリコンの結晶成長は微細孔 125 の底部近傍で先に始まり、先と同様にシリコン膜 13 の表面付近、すなわち略完全溶融状態の部分へ進行し得る。

【0034】

シリコン結晶成長の初期段階では、微細孔 125 の底部においていくつかの結晶粒が発生し得る。このとき、微細孔 125 の断面寸法（本実施形態では、円の直径）を 1 個の結

10

20

30

40

50

晶粒と同程度か少し小さい程度にしておくことにより、微細孔 125 の上部（開口部）には 1 個の結晶粒のみが到達するようになる。具体的には直径 20 nm ~ 150 nm 程度が適当である。これによりシリコン膜の略完全溶融状態の部分では、微細孔 125 の上部に到達した 1 個の結晶粒を核として結晶成長が進行するようになり、図 2 (d) に示すように、微細孔 125 を略中心とした大粒径のシリコン結晶粒 131 を規則的に配列してなるシリコン膜を形成可能となる。このシリコン結晶粒は、3 や 9 や 27 といった規則粒界（対応粒界）を含み得るが、不規則粒界を含まない略単結晶粒である。一般に不規則粒界は多くのシリコン不対電子を含むため、そこに形成する薄膜トランジスタの特性の低下や特性のばらつきの大きな要因となるが、本手法によって形成されるシリコン結晶粒 131 にはそれを含まないため、結晶粒内に薄膜トランジスタを形成することで、優れた特性を有する薄膜トランジスタが実現可能となる。しかしここで、前記微細孔 125 の直径が 150 nm 程度以上の大きい直径を有する微細孔である場合は、微細孔 125 底部で発生した複数の結晶粒が微細孔上部まで成長して到達し、その結果、前記微細孔 125 を略中心として形成されるシリコン結晶粒には、不規則粒界を含むことになる。

【0035】

なお、上述したレーザ照射による結晶化の際に、併せてガラス基板 11 を加熱することも好ましい。例えば、ガラス基板 11 を載置するステージによって当該ガラス基板 11 の温度が 200 ~ 400 程度となるように加熱処理を行うとよい。このように、レーザ照射と基板加熱とを併用することにより、各シリコン結晶粒 131 の結晶粒径を更に大粒径化することが可能となる。基板加熱を併用することにより、当該加熱を行わない場合に比較してシリコン結晶粒 131 の粒径を概ね 1.5 倍 ~ 2 倍程度にすることができる。更には、基板加熱の併用によって結晶化の進行が緩やかになるため、シリコン結晶粒 131 の結晶性がより向上するという利点もある。

【0036】

(3) 薄膜トランジスタ形成工程

次に、上述したシリコン膜を用いて形成される薄膜トランジスタの構造について説明する。現状では、微細孔 125 を起点とした結晶化を行うことにより得られるシリコン結晶粒 131 の結晶粒径は 6 μm 程度の大きさである。

【0037】

図 3 の平面図に示した薄膜トランジスタを形成する工程について説明する。図 4 は、薄膜トランジスタを形成する工程を説明する説明図であり、図 3 に示す B - B' 方向の断面図を示している。

【0038】

図 4 (a) に示すように、シリコン結晶粒 131 をパターニングし、薄膜トランジスタの形成に不要となる部分を除去して整形し半導体膜 133 とする。このとき、半導体膜 133 のチャネル形成領域 135 となる部分には、微細孔 125 及びその近傍を含まないようにする。これは微細孔 125 及びその周辺は結晶性の乱れが多いためである。

【0039】

次に、図 4 (b) に示すように、第二絶縁膜 124 である酸化シリコン膜およびパターニングされた半導体膜 133 の上面に、電子サイクロトロン共鳴 PECVD 法（ ECR - PECVD 法）または平行平板型の PECVD 法等によって酸化シリコン膜を形成する。この酸化シリコン膜は、薄膜トランジスタのゲート絶縁膜 14 として機能し、膜厚は 10 nm ~ 150 nm 程度が好ましい。

【0040】

次に、図 4 (c) に示すように、スパッタリング法などの製膜法によってタンタル、アルミニウム等の金属薄膜を形成した後に、パターニングを行うことによって、ゲート電極 15 及びゲート配線膜を形成する。そして、このゲート電極 15 をマスクとしてドナーまたはアクセプタとなる不純物元素を打ち込む、いわゆる自己整合イオン打ち込みを行うことにより、シリコン膜にソース領域及びドレイン領域 134 並びにチャネル形成領域 135 を形成する。例えば、本実施形態では、不純物元素としてリン (P) を打ち込み、その

後、XeClエキシマレーザを200mJ/cm²~400mJ/cm²程度のエネルギー密度に調整して照射して不純物元素を活性化することによって、N型の薄膜トランジスタを形成する。なお、レーザ照射の代わりに、250~450程度の温度で熱処理を行うことにより、不純物元素の活性化を行ってもよい。

【0041】

次に、図4(d)に示すように、ゲート絶縁膜14である酸化シリコン膜およびゲート電極15の上面に、PECVD法などの製膜法によって、500nm程度の膜厚の酸化シリコン膜を形成する。この酸化シリコン膜は層間絶縁膜16として機能する。次に、この層間絶縁膜16とゲート絶縁膜14を貫通してソース領域及びドレイン領域134のそれぞれに至るコンタクトホール161、162を形成し、これらのコンタクトホール内に、スパッタリング法などの製膜法によってアルミニウム、タンゲステン等の金属を埋め込み、パターニングすることによって、ソース電極181及びドレイン電極182を形成する。以上に説明した製造方法によって、本実施形態の薄膜トランジスタが形成される。

【0042】

次に、本発明に係る薄膜トランジスタの適用例について説明する。本発明に係る薄膜トランジスタは、液晶表示装置のスイッチング素子として、あるいは有機EL表示装置の駆動素子として利用することができる。

【0043】

図5は、本実施形態の電気光学装置の一例である表示装置1の接続状態を示す図である。図5に示すように、表示装置1は、表示領域内に画素領域Gを配置して構成される。画素領域Gは有機EL発光素子OLEDを駆動する薄膜トランジスタT1~T4を使用している。薄膜トランジスタT1~T4は上述した実施形態の製造方法によって製造されるものが使用される。ドライバ領域2からは、発光制御線Vgpおよび書き込み制御線Vselが各画素領域Gに供給されている。ドライバ領域2からは、電流線Idataおよび電源線Vddが各画素領域Gに供給されている。書き込み制御線Vselと定電流線Idataを制御することにより、各画素領域Gに対する電流プログラムが行われ、発光制御線Vgpを制御することにより発光が制御される。また、本実施形態の薄膜トランジスタは、ドライバ領域2及び3についても本発明のトランジスタが使用可能であり、特にドライバ領域2に含まれる発光制御線Vgpおよび書き込み制御線Vselを選択するバッファー回路など大電流が必要とされる用途に有用である。

【0044】

図6は、表示装置1を適用可能な電子機器の例を示す図である。上述した表示装置1は、種々の電子機器に適用可能である。

【0045】

図6(a)は携帯電話への適用例であり、当該携帯電話20は、アンテナ部21、音声出力部22、音声入力部23、操作部24、および本発明の表示装置1を備えている。このように本発明の表示装置は表示部として利用可能である。

【0046】

図6(b)はビデオカメラへの適用例であり、当該ビデオカメラ30は、受像部31、操作部32、音声入力部33、および本発明の表示装置1を備えている。このように本発明の表示装置は、ファインダや表示部として利用可能である。

【0047】

図6(c)は携帯型パーソナルコンピュータ(いわゆるPDA)への適用例であり、当該コンピュータ40は、カメラ部41、操作部42、および本発明の表示装置1を備えている。このように本発明の表示装置は、表示部として利用可能である。

【0048】

図6(d)はヘッドマウントディスプレイへの適用例であり、当該ヘッドマウントディスプレイ50は、バンド51、光学系収納部52および本発明の表示装置1を備えている。このように本発明の表示パネルは画像表示源として利用可能である。

【0049】

10

20

30

40

50

図6(e)はリア型プロジェクターへの適用例であり、当該プロジェクター60は、筐体61に、光源62、合成光学系63、ミラー64、65、スクリーン66、および本発明の表示装置1を備えている。このように本発明の表示装置は画像表示源として利用可能である。

【0050】

図6(f)はフロント型プロジェクターへの適用例であり、当該プロジェクター70は、筐体72に光学系71および本発明の表示装置1を備え、画像をスクリーン73に表示可能になっている。このように本発明の表示装置は画像表示源として利用可能である。

【0051】

本発明のトランジスタを使用した表示装置1は、上述した例に限らずアクティブ型あるいはパッシブマトリクス型の、液晶表示装置及び有機EL表示装置を適用可能であらゆる電子機器に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。

【0052】

なお、上述した実施形態にかかる半導体装置の製造方法と素子転写技術とを組み合わせることも可能である。具体的には、上述した実施形態にかかる方法を適用して、転写元となる第1基板上に半導体装置を形成した後に、当該半導体装置を転写先となる第2基板上に転写(移動)する。これにより、第1基板については、半導体膜の成膜やその後の素子形成に都合のよい条件(形状、大きさ、物理的特性等)を備えた基板を用いることができる、当該第1基板上に微細かつ高性能な半導体素子を形成することが可能となる。また、第2基板については、素子形成プロセス上の制約を受けることがなく、大面積化が可能となると共に、合成樹脂やソーダガラス等からなる安価な基板や可撓性を有するプラスチックフィルム等、幅広い選択肢から所望のものを用いることが可能となる。したがって、微細かつ高性能な薄膜半導体素子を大面積の基板に容易に(低成本に)形成することが可能となる。

【図面の簡単な説明】

【0053】

【図1】微細孔を形成する工程について説明する説明図である。

【図2】シリコン膜を形成する工程について説明する説明図である。

【図3】薄膜トランジスタについて、主にゲート電極と活性領域(ソース領域、ドレイン領域、チャネル形成領域)に着目し、それ以外の構成を省略して示した平面図である。

【図4】薄膜トランジスタを形成する工程を説明する説明図である。

【図5】電気光学装置の一例である表示装置の接続状態を示す図である。

【図6】表示装置を適用可能な電子機器の例を示す図である。

【符号の説明】

【0054】

11...ガラス基板、12(121、122、124)、14、16...酸化シリコン膜、123...孔、125...微細孔(凹部)、13...シリコン膜、131...シリコン結晶粒、132...結晶粒界、133...半導体膜(トランジスタ領域)、15...ゲート電極、134...ソース領域及びドレイン領域、135...チャネル形成領域、1...表示装置


10

20


30

40


【図1】




【図2】




【図3】




【図4】



【図5】



【図6】



フロントページの続き

F ターム(参考) 5F110 AA16 AA28 BB02 CC02 DD01 DD02 DD13 DD17 DD21 DD25
EE03 EE04 EE44 FF02 FF30 FF31 GG02 GG13 GG16 GG25
GG45 GG47 HJ01 HJ13 HJ23 HL03 HL04 HL23 NN04 NN23
NN35 PP03 PP04 PP05 PP35 PP36 QQ11 QQ16