



(19) 中華民國智慧財產局

(12) 發明說明書公開本

(11) 公開編號：TW 201438215 A

(43) 公開日：中華民國 103 (2014) 年 10 月 01 日

(21) 申請案號：103105154

(22) 申請日：中華民國 103 (2014) 年 02 月 17 日

(51) Int. Cl. : *H01L27/146 (2006.01)*

(30) 優先權：2013/03/26 日本 2013-063729

2013/07/17 日本 2013-148273

(71) 申請人：新力股份有限公司 (日本) SONY CORPORATION (JP)
日本

(72) 發明人：山田泰弘 YAMADA, YASUHIRO (JP)

(74) 代理人：陳長文

申請實體審查：無 申請專利範圍項數：20 項 圖式數：20 共 65 頁

(54) 名稱

影像拾取單元及影像拾取顯示系統

IMAGE PICKUP UNIT AND IMAGE PICKUP DISPLAY SYSTEM

(57) 摘要

本發明揭示一種半導體裝置，其包含：一基板；至少一個閘極電極；至少兩個氧化矽層，其包括一第一氧化矽層及一第二氧化矽層，其中該第一氧化矽層比該第二氧化矽層更接近於該基板，且其中該第一氧化矽層之一厚度大於或等於該第二氧化矽層之一厚度；及一半導體層，其安置於該第一氧化矽層之至少一部分與該第二氧化矽層之至少一部分之間。此外，本發明揭示包含該半導體裝置之一種影像拾取裝置及一種輻射成像裝置。




圖 1

- 1：影像拾取單元
- 11：像素區段
- 13：列掃描區段
- 14：類比轉數位轉換區段
- 15：行掃描區段
- 16：系統控制區段
- 17：行選擇區段
- 20：像素/被動類型像素
- Dout：輸出資料/影像資料
- H：方向
- Lread：讀出控制線
- Lsig：信號線
- V：方向



(19) 中華民國智慧財產局

(12) 發明說明書公開本

(11) 公開編號：TW 201438215 A

(43) 公開日：中華民國 103 (2014) 年 10 月 01 日

(21) 申請案號：103105154

(22) 申請日：中華民國 103 (2014) 年 02 月 17 日

(51) Int. Cl. : *H01L27/146 (2006.01)*

(30) 優先權：2013/03/26 日本 2013-063729

2013/07/17 日本 2013-148273

(71) 申請人：新力股份有限公司 (日本) SONY CORPORATION (JP)
日本

(72) 發明人：山田泰弘 YAMADA, YASUHIRO (JP)

(74) 代理人：陳長文

申請實體審查：無 申請專利範圍項數：20 項 圖式數：20 共 65 頁

(54) 名稱

影像拾取單元及影像拾取顯示系統

IMAGE PICKUP UNIT AND IMAGE PICKUP DISPLAY SYSTEM

(57) 摘要

本發明揭示一種半導體裝置，其包含：一基板；至少一個閘極電極；至少兩個氧化矽層，其包括一第一氧化矽層及一第二氧化矽層，其中該第一氧化矽層比該第二氧化矽層更接近於該基板，且其中該第一氧化矽層之一厚度大於或等於該第二氧化矽層之一厚度；及一半導體層，其安置於該第一氧化矽層之至少一部分與該第二氧化矽層之至少一部分之間。此外，本發明揭示包含該半導體裝置之一種影像拾取裝置及一種輻射成像裝置。

發明摘要

※ 申請案號： 103105154

※ 申請日： 103.2.17

※IPC 分類：H01L27/146 (2006.01)

【發明名稱】

影像拾取單元及影像拾取顯示系統

IMAGE PICKUP UNIT AND IMAGE PICKUP DISPLAY SYSTEM

【中文】

○ 本發明揭示一種半導體裝置，其包含：一基板；至少一個閘極電極；至少兩個氧化矽層，其包括一第一氧化矽層及一第二氧化矽層，其中該第一氧化矽層比該第二氧化矽層更接近於該基板，且其中該第一氧化矽層之一厚度大於或等於該第二氧化矽層之一厚度；及一半導體層，其安置於該第一氧化矽層之至少一部分與該第二氧化矽層之至少一部分之間。此外，本發明揭示包含該半導體裝置之一種影像拾取裝置及一種輻射成像裝置。

【英文】

○ A semiconductor device including a substrate, at least one gate electrode, at least two silicon oxide layers comprising a first silicon oxide layer and a second silicon oxide layer, wherein the first silicon oxide layer is nearer to the substrate than the second silicon oxide layer, and wherein a thickness of the first silicon oxide layer is greater than or equal to a thickness of the second silicon oxide layer, and a semiconductor layer disposed between at least a portion of the first silicon oxide layer and at least a portion of the second silicon oxide layer. Also, an image pick-up device and a radiation imaging device including the semiconductor device.

【代表圖】

【本案指定代表圖】：第（1）圖。

【本代表圖之符號簡單說明】：

- 1 影像拾取單元
- 11 像素區段
- 13 列掃描區段
- 14 類比轉數位轉換區段
- 15 行掃描區段
- 16 系統控制區段
- 17 行選擇區段
- 20 像素/被動類型像素
- Dout 輸出資料/影像資料
- H 方向
- Lread 讀出控制線
- Lsig 信號線
- V 方向

【本案若有化學式時，請揭示最能顯示發明特徵的化學式】：

（無）

發明專利說明書

(本說明書格式、順序，請勿任意更動)

【發明名稱】

影像拾取單元及影像拾取顯示系統

IMAGE PICKUP UNIT AND IMAGE PICKUP DISPLAY SYSTEM

相關申請案交叉參考

本申請案主張於2013年3月26日提出申請之日本優先權專利申請案JP 2013-63729及於2013年7月17日提出申請之日本優先權專利申請案JP 2013-148273之權益，該等日本優先權專利申請案中之每一者之全部內容以引用方式併入本文中。

【技術領域】

本發明係關於一種獲取基於輻射之影像之影像拾取單元(舉例而言)及一種包含此一影像拾取單元之影像拾取顯示系統。

【先前技術】

已提出作為併入有用於每一像素(影像拾取像素)之一內建光電轉換器裝置之影像拾取單元之各種類型之單元。此等影像拾取單元之實例可包含一所謂的光學觸控面板、一放射線影像拾取單元及諸如此類(舉例而言，參見PTL 1)。

[引用清單]

[專利文獻]

[PTL 1]

JP 2011-135561

【發明內容】

[技術問題]

如上文所闡述之影像拾取單元將一薄膜電晶體(TFT)用作用於自

每一像素讀出信號電荷之一切換裝置，但可具有由此TFT之特性之劣化引起之可靠性之劣化之一缺點。

期望提供一種能夠藉由抑制一電晶體之特性之劣化達成高可靠性之影像拾取單元，及一種包含此一影像拾取單元之影像拾取顯示系統。

[問題解決方案]

某些實施例係關於一種半導體裝置，其包含：一基板；至少一個閘極電極；至少兩個氧化矽層，其包括一第一氧化矽層及一第二氧化矽層，其中該第一氧化矽層比該第二氧化矽層更接近於該基板，且其中該第一氧化矽層之一厚度大於或等於該第二氧化矽層之一厚度；及一半導體層，其安置於該第一氧化矽層之至少一部分與該第二氧化矽層之至少一部分之間。該至少一個閘極電極可包含一第一閘極電極及一第二閘極電極，其中該第一閘極電極比該第二閘極電極更接近於該基板。該半導體裝置可係其中該基板、該第一閘極電極、該第一氧化矽層、該半導體層、第二絕緣層及該第二閘極電極以此次序配置之一層壓結構。該第一氧化矽層之一第一部分可與該半導體層實體接觸且該第一氧化矽層之一第二部分與該第二氧化矽層實體接觸。該半導體層可安置於該第一閘極電極與該第二閘極電極之間。該第一閘極電極與該半導體層之間的第一電容可小於或等於該第二閘極電極與該半導體層之間的第二電容。在某些實施例中，該至少一個閘極電極僅包括一第一閘極電極。該第二氧化矽層可比該第一閘極電極更接近於該基板。該半導體裝置可係其中該基板、該第一氧化矽層、該半導體層、該第二絕緣層及該第一閘極電極以此次序配置之一層壓結構。該第一閘極電極可比該第一氧化矽層更接近於該基板。該半導體裝置可係其中該基板、該第一閘極電極、該第一氧化矽層、該半導體層及該第二絕緣層以此次序配置之一層壓結構。在某些實施例中，該第一

氧化矽層係一第一絕緣層之一部分，該第一絕緣層包括一第一氮化矽層。該第二氧化矽層可係一第二絕緣層之一部分，該第二絕緣層包括一第二氮化矽層。該第二氧化矽層可係一絕緣層之一部分，該絕緣層包括一氮化矽層。該半導體層可包含一低溫多晶矽材料。該半導體層可包含微晶矽。該至少一個閘極電極可包含選自由鉬、鈦、鋁、鎢及鉻組成之群組之至少一種材料。

某些實施例係關於一種影像拾取裝置，其包括複數個像素，每一像素包括至少一個半導體裝置，該半導體裝置包括：一基板；至少一個閘極電極；至少兩個氧化矽層，其包括一第一氧化矽層及一第二氧化矽層，其中該第一氧化矽層比該第二氧化矽層更接近於該基板，且其中該第一氧化矽層之一厚度大於或等於該第二氧化矽層之一厚度；及一半導體層，其安置於該第一氧化矽層之至少一部分與該第二氧化矽層之至少一部分之間。該至少一個閘極電極可包含一第一閘極電極及一第二閘極電極，其中該第一閘極電極比該第二閘極電極更接近於該基板。

某些實施例係關於一種輻射成像設備，其包括：一輻射源，其經組態以發射輻射；及一影像拾取裝置，其經組態以接收及偵測該所發射輻射之至少一部分，該影像拾取裝置包括複數個像素，每一像素包括至少一個半導體裝置，該半導體裝置包括：一基板；至少一個閘極電極；至少兩個氧化矽層，其包括一第一氧化矽層及一第二氧化矽層，其中該第一氧化矽層比該第二氧化矽層更接近於該基板，且其中該第一氧化矽層之一厚度大於或等於該第二氧化矽層之一厚度；及一半導體層，其安置於該第一氧化矽層之至少一部分與該第二氧化矽層之至少一部分之間。

[本發明之有利效應]

根據本發明之上文所闡述之各別實施例之影像拾取單元及影像

拾取顯示系統，一種用於自每一像素讀出基於輻射之信號電荷之電晶體具有自一基板側以此次序層壓之一第一氧化矽膜、包含一主動層之一半導體層及一第二氧化矽膜及一第一閘極電極，該第一閘極電極與該半導體層對置配置，其中該第一或第二氧化矽膜插置於其間。該第二氧化矽膜在厚度上比該第一氧化矽膜小，此使得可能減輕該第二氧化矽膜側之一界面之一狀態對該半導體層之任何影響。因此，此允許藉由抑制該電晶體之特性之劣化達成高可靠性。

應理解，上述一般說明及以下詳細說明兩者皆係例示性的且意欲提供對如所主張技術之進一步闡釋。

【圖式簡單說明】

隨附圖式經包含以提供對本技術之一進一步理解且併入於本說明書中並構成本說明書之一部分。該等圖式圖解說明本技術之實施例且與本說明書一起用於闡釋本技術之原理。

[圖1]

圖1係展示根據本發明之一實施例之一影像拾取單元之一整體組態實例之一示意性方塊圖。

[圖2]

圖2係展示圖1中所圖解說明之一像素及諸如此類之一詳細組態實例之一電路圖。

[圖3]

圖3係展示圖2中所圖解說明之一電晶體之一結構之一剖面圖。

[圖4]

圖4係展示圖1中所圖解說明之一列掃描區段之一詳細組態實例之一示意性方塊圖。

[圖5]

圖5係展示圖1中所圖解說明之一行選擇區段之一詳細組態實例

之一方塊圖。

[圖6A]

圖6A係用於闡釋將施加至兩個頂部及底部閘極電極之每一閘極電壓對電流及電壓特性之效應之一特性圖。

[圖6B]

圖6B係以一放大方式展示圖6A中所圖解說明之特性圖中之閘極電壓之一範圍之一部分之一特性圖。

[圖7]

圖7係用於闡釋將施加至兩個頂部及底部閘極電極之每一閘極電壓對一S (臨限)值之效應之一特性圖。

[圖8]

圖8係展示在將一X射線輻照至根據一實例1之一電晶體之前及之後的電流及電壓特性之一圖式。

[圖9]

圖9係展示根據一修改實例1之一電晶體之一結構之一剖面圖。

[圖10A]

圖10A係展示將一X射線輻照至根據實例1之電晶體之前及之後的電流及電壓特性之一圖式。

[圖10B]

圖10B係展示將一X射線輻照至圖9中所圖解說明之電晶體之前及之後的電流及電壓特性之一圖式。

[圖11]

圖11係展示實例1及實例2之每一情形中之一臨限電壓之一移位量之一特性圖。

[圖12]

圖12係展示根據一修改實例2之一電晶體之一結構之一剖面圖。

[圖13]

圖13係展示根據一修改實例3之一電晶體之一結構之一剖面圖。

[圖14]

圖14係展示根據一修改實例4之一電晶體之一結構之一剖面圖。

[圖15]

圖15係展示根據一修改實例5之一像素及諸如此類之一組態之一
電路圖。

[圖16]

圖16係展示根據一修改實例6之一像素及諸如此類之一組態之一
電路圖。

[圖17]

圖17係展示根據一修改實例7-1之一像素及諸如此類之一組態之
一電路圖。

[圖18]

圖18係展示根據一修改實例7-2之一像素及諸如此類之一組態之
一電路圖。

[圖19A]

圖19A係用於闡釋根據一修改實例8-1之一影像拾取單元之一示
意圖。

[圖19B]

圖19B係用於闡釋根據一修改實例8-2之一影像拾取單元之一示
意圖。

[圖20]

圖20係展示根據一應用實例之一影像拾取顯示系統之一簡化組
態之一示意圖。

【實施方式】

下文中，參考隨附圖式詳細地闡述本發明之某些實施例。應注意，以下文給出之次序提供說明。

1. 實施例(其中將一第二閘極絕緣膜上之一半導體層側處之一氧化矽膜製作得在厚度上比一第一閘極絕緣膜上之一氧化矽膜小之一影像拾取單元之一實例)

2. 修改實例1 (具有另一層壓結構之一第二閘極絕緣膜之一電晶體之一實例)

3. 修改實例2 (具有另一層壓結構之一第二閘極絕緣膜之一電晶體之一實例)

4. 修改實例3 (一頂部閘極類型電晶體之一實例)

5. 修改實例4 (一底部閘極類型電晶體之一實例)

6. 修改實例5 (一被動類型之另一像素電路之一實例)

7. 修改實例6 (一被動類型之另一像素電路之一實例)

8. 修改實例7-1及7-2 (一主動類型之一像素電路之實例)

9. 修改實例8-1及8-2 (間接轉換類型及直接轉換類型放射線影像拾取單元之實例)

10. 應用實例 (一影像拾取顯示系統之一實例)

(實施例)

[影像拾取單元1之整體組態]

圖1展示根據本發明之一實施例之一影像拾取單元(影像拾取單元1)之一整體方塊組態。影像拾取單元1可基於(舉例而言)傳入輻射讀出一物件之資訊(拾取一物件之一影像)。影像拾取單元1包含一像素區段11以及作為像素區段11之一驅動電路之一列掃描區段13、一A/D轉換區段14、一行掃描區段15及一系統控制區段16。

(像素區段11)

像素區段11基於輻射產生信號電荷。在此像素區段11上，像素

(影像拾取像素、單元像素) 20以二維方式配置成一矩陣圖案，且像素 20中之每一者具有產生根據(舉例而言)入射光量(光接收量)之電荷量之光電電荷(信號電荷)之一光電轉換器裝置(將在下文中闡述之光電轉換器裝置21)。應注意，如圖1中所展示，下文中藉由在像素區段11內將一水平方向(列方向)標示為一「H」方向且將一垂直方向(行方向)標示為一「V」方向提供說明。此外，應注意，在像素區段11之一光入射側處，可形成(舉例而言)將在下文中闡述之一波長轉換層(一修改實例8-1中之波長轉換層112)，在該波長轉換層處輻射可轉換成(舉例而言)進入像素區段11之可見光。

圖2連同將在下文中闡述之A/D轉換區段14內之一行選擇區段17之一電路組態一起展示像素20之一電路組態(一所謂的被動類型之電路組態)。在此被動類型像素20上，提供一個光電轉換器裝置21及一個電晶體22。此外，沿著H方向延伸之一讀出控制線Lread (更具體而言，包含將在下文中闡述之兩個讀出控制線Lread1及Lread2)及沿著V方向延伸之一信號線Lsig與像素20連接。

可由(舉例而言)一PIN (正純質負)類型光電二極體或一MIS (金屬絕緣體半導體)類型感測器構成之光電轉換器裝置21產生根據入射光量之電荷量之信號電荷，如上文所闡述。應注意，在此實例中，光電轉換器裝置21之一陰極與一儲存節點N連接。

電晶體22係藉由取決於將自讀出控制線Lread提供之一列掃描信號經接通而將自光電轉換器裝置21獲得之一信號電荷(輸入電壓Vin)輸出至信號線Lsig之一電晶體(讀出電晶體)。在此實例中，電晶體22由一N通道類型(N型) FET (場效應電晶體)構成。然而，作為一替代方案，電晶體22可由一P通道類型(P型) FET及諸如此類構成。

在本發明之此實施例中，電晶體22具有一所謂的雙閘極結構，其中提供其中一半導體層(半導體層126)插置於其間之彼此對置配置

之兩個閘極(第一閘極電極120A及第二閘極電極120B)。

圖3展示電晶體22之一剖面結構。電晶體22在一基板110上具有一第一閘極電極120A (第一閘極電極)及經形成以便覆蓋第一閘極電極120A之一第一閘極絕緣膜129 (第一閘極絕緣膜)。在第一閘極絕緣膜129上，提供包含一通道層(主動層) 126a、一LDD (輕度摻雜之汲極)層126b及一N+層126c之一半導體層126。一第二閘極絕緣膜130 (第二閘極絕緣膜)經形成以便覆蓋半導體層126，且一第二閘極電極120B (第二閘極電極)提供於面向第二閘極絕緣膜130上之第一閘極電極120A之一區域處。在第二閘極電極120B上，形成具有接觸孔H1之一第一層間絕緣膜131，且源極-汲極電極128經形成以掩埋接觸孔H1。在第一層間絕緣膜131及源極-汲極電極128上，提供一第二層間絕緣膜132。

半導體層126可由(舉例而言)一基於矽之半導體(諸如非晶矽、微晶矽及多晶矽(polycrystal silicon, polysilicon)、較佳地一LTPS (低溫多晶矽))材料構成。另一選擇係，半導體層126亦可由諸如氧化銦鎵鋅(InGaZnO)及氧化鋅(ZnO)之一氧化物半導體構成。在半導體層126上，LDD層126b形成於通道層126a與N+層126c之間以減小任何洩漏電流。充當一源極或一汲極之源極-汲極電極128可係由諸如鈦(Ti)、鋁(Al)、鉬(Mo)、鎢(W)及鉻(Cr)之材料中之任一者組成之一單層膜或含有該等材料中之兩者或兩者以上之一層壓膜。

第一閘極電極120A及第二閘極電極120B中之每一者可係由諸如鉬、鈦、鋁、鎢及鉻之材料中之任一者組成之一單層膜或含有該等材料中之兩者或兩者以上之一層壓膜。如上文所闡述，第一閘極電極120A及第二閘極電極120B彼此對置提供，其中第一閘極絕緣膜129、半導體層126及第二閘極絕緣膜130插置於其間。

(閘極絕緣膜之結構)

第一閘極絕緣膜129及第二閘極絕緣膜130中之每一者可組構為包含諸如氧化矽(SiO_x)及氮氧化矽(SiON)之一氧化矽膜(含氧矽化合物膜)。具體而言，第一閘極絕緣膜129及第二閘極絕緣膜130中之每一者可係由諸如氧化矽及氮氧化矽之一材料構成之一單層膜或含有此一氧化矽膜及諸如一氮化矽(SiN_x)膜之一氮化矽膜之一層壓膜。在第一閘極絕緣膜129及第二閘極絕緣膜130中之每一者上，在半導體層126側(接近於半導體層126)處提供上文所闡述之氧化矽膜。當半導體層126可由(舉例而言)如上文所闡述之任何材料(非晶矽、微晶矽、多晶矽及氧化物半導體)構成時，氧化矽膜由於一製造程序之一原因靠近半導體層126形成。

第一閘極絕緣膜129及第二閘極絕緣膜130中之每一者可較佳地係含有如上文所闡述之氧化矽膜及氮化矽膜之一層壓膜。在本發明之此實施例中，第一閘極絕緣膜129及第二閘極絕緣膜130中之每一者係一層壓膜。更具體而言，第一閘極絕緣膜129可具有自基板110側以此次序層壓之(舉例而言)一氮化矽膜129A及一氧化矽膜129B。第二閘極絕緣膜130可具有自半導體層126側以此次序層壓之(舉例而言)一氧化矽膜130A、一氮化矽膜130B及一氧化矽膜130C。應注意，根據本發明之此實施例之氧化矽膜129B對應於本發明之一「第一氧化矽膜」之一特定但非限制性實例，且氧化矽膜130A對應於本發明之一「第二氧化矽膜」之一特定但非限制性實例。

在本發明之此實施例中，在上文所闡述之結構中，安置於半導體層126上之第二閘極絕緣膜130之氧化矽膜130A在厚度上比第一閘極絕緣膜129(具有一薄膜結構)之氧化矽膜129B小。此外，第二閘極絕緣膜130內之氧化矽膜之厚度之一總和可(舉例而言)等於或小於第一閘極絕緣膜129內之氧化矽膜之厚度之一總和。

為針對第一閘極絕緣膜129及第二閘極絕緣膜130中之每一者引

述一厚度之一實例，氮化矽膜129A可(舉例而言)係在約50 nm至100 nm之一厚度範圍內，且氧化矽膜129B可(舉例而言)在第一閘極絕緣膜129中係約5 nm至100 nm之一厚度範圍內。此外，在第二閘極絕緣膜130中，氧化矽膜130A可(舉例而言)係在約5 nm至50 nm之一厚度範圍內，氮化矽膜130B可(舉例而言)係在約50 nm至100 nm之一厚度範圍內，且氧化矽膜130C可(舉例而言)係在約5 nm至50 nm之一厚度範圍內。

於此，取決於組構第一閘極絕緣膜129之每一膜之一介電常數、一厚度及諸如此類判定半導體層126與第一閘極電極120A之間的一電容(稱為一閘極電容C1)。取決於組構第二閘極絕緣膜130之每一膜之一介電常數、一厚度及諸如此類判定半導體層126與第二閘極電極120B之間的一電容(稱為一閘極電容C2)。同時，如上文所闡述，由於一製造程序之一原因，氧化矽膜129B及130A靠近半導體層126放置，且自電晶體特性之觀點，氧化矽膜129B及130A可較佳地在厚度上係小的(將在下文中詳述)。因此，針對第一閘極絕緣膜129，在上文所闡述之層壓結構中，藉由主要地調整氮化矽膜129A之一厚度設置閘極電容C1。在第二閘極絕緣膜130中，在上文所闡述之層壓結構中，藉由主要地調整氮化矽膜130B之一厚度設置閘極電容C2。

舉例而言，當設計經執行以確保閘極電容C1及C2在電晶體22中彼此等效時，每一膜之一厚度如下經設置。亦即，在第一閘極絕緣膜129中，氮化矽膜129A及氧化矽膜129B中之每一者之一厚度係分別約92 nm及約10 nm。另一方面，在第二閘極絕緣膜130中，氧化矽膜130A、氮化矽膜130B及氧化矽膜130C之中之每一者之一厚度係分別約5 nm、約92 nm及約5 nm。

另一選擇係，閘極電容C1及C2可在電晶體22中彼此不同。然而，設計可較佳地以一方式經執行以使得閘極電容C1及C2如上文所

闡述彼此等效，或閘極電容C2大於閘極電容C1。如下文中將詳細闡述，在電晶體22中，存在其一上部部分(對應於半導體層126、第二閘極絕緣膜130及第二閘極電極120B之一部分)之電晶體特性可低於其一下部部分(對應於半導體層126、第一閘極絕緣膜129及第一閘極電極120A之一部分)之彼等電晶體特性之一傾向。因此，為匹配半導體層126上方及下方之特性，閘極電容C2可較佳地大於閘極電容C1。在此情形中，舉例而言，氮化矽膜130B之一厚度可經調整以係較小的(例如，在如上文所闡述之每一厚度之一實例中，氮化矽膜130B之一厚度可經調整以比約92 nm小)。

應注意，在本發明之此實施例中，如上文所闡述之電晶體22之第一閘極電極120A可與(舉例而言)讀出控制線Lread1連接，而第二閘極電極120B可與(舉例而言)讀出控制線Lread2連接。此可導致(舉例而言)將相同電壓相等地施加至第一閘極電極120A及第二閘極電極120B(藉由執行電短路保持相同電位)。然而，可針對第一閘極電極120A及第二閘極電極120B分離地實施一電控制，且舉例而言，一脈衝電壓可施加至該等閘極電極中之一者，而一偏壓電壓可施加至另一者。電晶體22之一源極(源極-汲極電極128)可與(舉例而言)信號線Lsig連接，而一汲極(源極-汲極電極128)可經由儲存節點N與(舉例而言)光電轉換器裝置21之一陰極連接。此外，光電轉換器裝置21之一節點與一大地連接(接地)。

第一層間絕緣膜131及第二層間絕緣膜132中之每一者可係由諸如氧化矽、氮氧化矽及氮化矽之材料中之任一者構成之一單層膜或可係含有該等材料中之兩者或兩者以上之一層壓膜。舉例而言，第一層間絕緣膜131可具有自基板110側以此次序層壓之一氧化矽膜131A、一氮化矽膜131B及一氧化矽膜131C，且第二層間絕緣膜132可由(舉例而言)一氧化矽膜或一氮化矽膜構成。

(列掃描區段13)

經組態以包含將在下文中闡述之一移位暫存器電路、一預定邏輯電路及諸如此類之列掃描區段13係針對像素區段11內之複數個像素20基於每一列(基於每一水平線)實施一驅動(線序列掃描)之一像素驅動區段(列掃描電路)。更具體而言，可藉由(舉例而言)一線序列掃描執行針對像素20中之每一者之一影像拾取操作(諸如一讀取操作及一重設操作)。應注意，藉由經由讀出控制線Lread將上文所闡述之掃描信號提供至像素20中之每一者實施此一線序列掃描。

圖4展示列掃描區段13之一方塊組態實例。列掃描區段13具有沿著V方向延伸之複數個單元電路230。應注意，與圖4中所展示之四個單元電路230連接之八個讀出控制線Lread自頂部開始標示為Lread(1)至Lread(8)。

單元電路230中之每一者可具有(舉例而言)在一或多個線(此處兩個線)中之移位暫存器電路231及232 (為簡明起見在圖式中之一方塊內標示為「S/R」；下文中同樣適用)、四個AND電路(邏輯乘法電路)233A至233D、兩個OR電路(邏輯總和電路)234A及234B及兩個緩衝器電路235A及235B。此處，作為一實例，提供對具有兩個線中之移位暫存器電路之一組態之說明，但亦可准許具有一單個線中之移位暫存器電路之一組態。然而，兩個或兩個以上線中之移位暫存器電路之一提供允許在一單個圖框週期期間執行複數次重設操作(未詳細闡述)。

移位暫存器電路231係用以基於將自系統控制區段16提供之一開始脈衝VST1及一時脈信號CLK1而產生將複數個單元電路230作為一整體在V方向上依序移位之脈衝信號之一電路。類似地，移位暫存器電路232係用以基於將自系統控制區段16提供之一開始脈衝VST2及一時脈信號CLK2而產生將複數個單元電路230作為一整體在V方向上依序移位之脈衝信號之一電路。因此，舉例而言，移位暫存器電路231

可產生用於一第一時間重設驅動之脈衝信號，而移位暫存器電路232可產生用於一第二時間重設驅動之脈衝信號。

用於控制(規定)自移位暫存器電路231及232輸出之每一脈衝信號(每一輸出信號)之一有效週期之四種類型之啟用信號EN1至EN4輸入至AND電路233A至233D中之每一者。具體而言，在AND電路233A中，來自移位暫存器電路232之一脈衝信號輸入至一第一輸入端子，而啟用信號EN1輸入至一第二輸入端子。在AND電路233B中，來自移位暫存器電路231之一脈衝信號輸入至一第一輸入端子，而啟用信號EN2輸入至一第二輸入端子。在AND電路233C中，來自移位暫存器電路232之一脈衝信號輸入至一第一輸入端子，而啟用信號EN3輸入至一第二輸入端子。在AND電路233D中，來自移位暫存器電路231之一脈衝信號輸入至一第一輸入端子，而啟用信號EN4輸入至一第二輸入端子。

OR電路234A係產生來自AND電路233A之一輸出信號及來自AND電路233B之一輸出信號之一邏輯總和信號(OR信號)之一電路。類似地，OR電路234B係產生來自AND電路233C之一輸出信號及來自AND電路233D之一輸出信號之一邏輯總和信號之一電路。以此一方式，透過結合上文所闡述之AND電路233A至233D以及OR電路234A及234B之一操作，產生來自移位暫存器電路231及232之輸出信號(脈衝信號)之一邏輯總和信號同時控制每一輸出信號之一有效週期。因此，此可在執行(舉例而言)複數次一重設驅動時規定一驅動時序及諸如此類。

緩衝器電路235A係充當來自OR電路234A之一輸出信號(脈衝信號)之一緩衝器之一電路，而緩衝器電路235B係充當來自OR電路234B之一輸出信號之一緩衝器之一電路。藉由緩衝器電路235A及235B緩衝之脈衝信號(列掃描信號)接著經由讀出控制線Lread輸出至像素區段

11內之像素20中之每一者。

(A/D轉換區段14)

具有針對每複數個信號線Lsig (在此實例中四個線)一個接一個地提供之複數個行選擇區段17之A/D轉換區段14基於經由信號線Lsig輸入之一信號電壓(對應於一信號電荷之電壓)執行A/D轉換(類比轉數位轉換)。透過此一操作，一數位信號中之一輸出資料Dout (影像拾取信號)經產生以外部地輸出。

如圖5中所展示，舉例而言，行選擇區段17中之每一者可具有電荷放大器172、電容器裝置(電容器、回饋電容器裝置或諸如此類)C1、開關SW1、取樣/保持(S/H)電路173、包含四個開關SW2之一多工器電路(選擇電路)174及一A/D轉換器175。為信號線Lsig中之每一者提供彼等裝置當中之電荷放大器172、電容器裝置C1及開關SW1、S/H電路173及開關SW2。為行選擇區段17中之每一者提供多工器電路174及A/D轉換器175。

電荷放大器172係用於將自信號線Lsig讀出之一信號電荷轉換成一電壓(Q-V轉換)之一放大器。在電荷放大器172中，信號線Lsig之一端與一負側(減側)輸入端子連接，且一預定重設電壓Vrst輸入至一正側(加側)輸入端子。在電荷放大器172之一輸出端子與負側輸入端子之間，經由電容器裝置C1及開關SW1之一並聯連接電路執行一迴路連接(回饋連接)。換言之，電容器裝置C1之一第一端子與電荷放大器172之負側輸入端子連接，而其一第二端子與電荷放大器172之輸出端子連接。類似地，開關SW1之一第一端子與電荷放大器172之負側輸入端子連接，而其一第二端子與電荷放大器172之輸出端子連接。應注意，藉助經由一放大器重設控制線Lcarst自系統控制區段16提供之一控制信號(放大器重設控制信號)控制開關SW1之一接通/關斷狀態。

安置於電荷放大器172與多工器電路174 (開關SW2)之間的S/H電

路173係用於暫時保持來自電荷放大器172之一輸出電壓 V_{ca} 之一電路。

多工器電路174係用以以四個開關SW2中之每一者根據由行掃描區段15執行之一掃描驅動依序接通之一方式在S/H電路173及A/D轉換器175中之每一者之間選擇性地做出一連接或切斷一連接之一電路。

A/D轉換器175係用以藉由對來自經由開關SW2輸入之來自S/H電路173之一輸出電壓執行A/D轉換而產生及輸出上文所闡述之輸出資料Dout之一電路。

(行掃描區段15)

可經組態以包含圖式中未展示之一移位暫存器、一位置解碼器及諸如此類之行掃描區段15依序驅動而同時掃描上文所闡述之行選擇區段17內之開關SW2中之每一者。透過由行掃描區段15執行之此一選擇性掃描，經由信號線Lsig中之每一者讀出之像素20中之每一者之一信號(上文所闡述之輸出資料Dout)依序外部地輸出。

(系統控制區段16)

系統控制區段16控制列掃描區段13、A/D轉換區段14及行掃描區段15之每一操作。更具體而言，系統控制區段16具有產生如先前所闡述之各種時序信號(控制信號)之一時序產生器，且基於時序產生器中所產生之各種時序信號針對列掃描區段13、A/D轉換區段14、行掃描區段15及一偏壓電壓校正區段18實施一驅動控制。基於藉由系統控制區段16之一控制，列掃描區段13、A/D轉換區段14及行掃描區段15中之每一者針對像素區段11內之複數個像素20執行一影像拾取驅動(線序列影像拾取驅動)，藉此獲得來自像素區段11之輸出資料Dout。

[功能及有利效應]

在根據本發明之此實施例之影像拾取單元1中，舉例而言，當一基於輻射射線或輻射光進入像素區段11時，在像素20中之每一者(在

此情形中光電轉換器裝置21)中產生(執行光電轉換)一基於入射光信號電荷。在此情況下，更具體而言，在儲存節點N中，由於由光電轉換產生之信號電荷之儲存，對應於一節點電容之一電壓變化發生。回應於此一電壓變化，一輸入電壓 V_{in} (對應於一信號電荷之電壓)提供至電晶體22之一汲極。此後，當電晶體22取決於自讀出控制線Lread提供之一列掃描信號接通時，上文所闡述之信號電荷讀出至信號線Lsig上。

以此一方式讀出之信號電荷針對每複數個像素行(在此情形中四個像素行)經由信號線Lsig輸出至A/D轉換區段14內之行選擇區段17。在行選擇區段17中，首先，在由電荷放大器172及諸如此類構成之電荷放大器電路中針對自每一信號線Lsig輸入之信號電荷中之每一者實施Q-V轉換(自一信號電荷轉換成一信號電壓)。隨後，經由S/H電路173及多工器電路174，在A/D轉換器175中針對經轉換信號電壓中之每一者(來自電荷放大器172之輸出電壓 V_{ca})執行A/D轉換以產生一數位信號中之輸出資料Dout (影像拾取信號)。以此一方式，輸出資料Dout依序自行選擇區段17中之每一者輸出以外部地傳輸(或輸入至圖式中未展示之一內部記憶體)。

於此，進入影像拾取單元1之某些輻射射線(X射線)可在不經受波長轉換之情況下洩露至像素區段11中，且若電晶體22曝露於此一輻射射線，則以下缺陷可發生。具體而言，電晶體22在第一閘極絕緣膜129及第二閘極絕緣膜130上具有含氧膜(氧化矽膜129B及130A)。若一輻射射線進入此一含氧膜，則膜中之電子可由於一所謂的光電效應、康普頓散射、電子對形成或諸如此類被激發。因此，電洞可經陷獲以增堆於第一閘極絕緣膜129及第二閘極絕緣膜130內，且電洞亦可經陷獲以增堆於通道層126a與氧化矽膜129B之間的一界面處及通道層126a與氧化矽膜130A之間的一界面處。此可致使電晶體22之特性劣化。

舉例而言，此可導致一臨限電壓 V_{th} 之一移位、 S (臨限)值之劣化或諸如此類，此可變為致使增加之關斷電流、減小之接通電流或諸如此類之促成因素。

因此，在本發明之此實施例中，第二閘極絕緣膜130上之氧化矽膜130A製成得在厚度上比第一閘極絕緣膜129上之氧化矽膜129B小。此使得可能有效地抑制如上文所闡述之電晶體特性之任何劣化。下文中，提供對原因之說明。

圖6A及圖6B中之每一者展示一汲極電流(源極與汲極之間的電流) I_d 對電晶體22之一閘極電壓 V_g 或 V_{tg} 之一關係。應注意，閘極電壓 V_g 係將施加至第一閘極電極120A之一電壓，而閘極電壓 V_{tg} 係將施加至第二閘極電極120B之一電壓。圖6A展示閘極電壓 V_g 與汲極電流 I_d (特性G1)之間的一關係及閘極電壓 V_{tg} 與汲極電流 I_d (特性G2)之間的一關係中之每一者。然而，在特性G1之一量測期間在閘極電壓 V_{tg} 固定至0V (接地)之情況下使閘極電壓 V_g 變化，而在特性G2之一量測期間在閘極電壓 V_g 固定至0V (接地)之情況下使閘極電壓 V_{tg} 變化。圖6B以一放大方式展示圖6A中之一範圍之一部分。

圖7展示上文所闡述之特性G1及G2中之每一者之 S 值。

如自圖式所見，在閘極電壓 V_{tg} 變化時之特性G2低於在閘極電壓 V_g 變化時之特性G1 (比特性G1差)。具體而言，如圖6A (圖6B)及圖7中所展示，發現在閘極電壓 V_{tg} 變化時之 S 值比在閘極電壓 V_g 變化時之 S 值差。此外，一臨限電壓亦移位。此係由於以下原因。亦即，在一製造程序中，在形成第一閘極絕緣膜129時，半導體層126及第二閘極絕緣膜130、氮化矽膜129A、氧化矽膜129B、半導體層126、氧化矽膜130A、氮化矽膜130B及氧化矽膜130C以此次序形成於基板110上。在彼等層當中，氮化矽膜129A、氧化矽膜129B及半導體層126在一真空室中連續形成，且此後由於一製造程序之一原因而將基板110

自室取出(曝露於大氣空氣)一次。舉例而言，當一低溫多晶矽材料用於半導體層126時，在實施一結晶(ELA：準分子雷射退火)程序時，將基板110自室取出一次。因此，氧化矽膜129B與半導體層126之間的一界面之一狀態變為有利的(污染及諸如此類將發生之可能性不大)，但半導體層126與氧化矽膜130A之間的一界面之一狀態將劣化之可能性較大(污染及諸如此類將發生之可能性較大)。

如上文所闡述，在電晶體22中，半導體層126之上側處之一界面(半導體層126與氧化矽膜130A之間的界面)之一狀態低於下側處之一界面(半導體層126與氧化矽膜129B之間的界面)，且因此可由如上文所闡述之經陷獲之電洞引起之特性之可能劣化將發生。因此，如先前所提及，第二閘極絕緣膜130上之氧化矽膜130A製作得在厚度上比第一閘極絕緣膜129上之氧化矽膜129B小，藉此允許減輕一界面之此一狀態之效應且抑制特性之任何劣化。特定而言，當在第一閘極電極120A及第二閘極電極120B係短路的之情況下(在此等閘極電極固持在相同電位之情況下)實施一驅動時，半導體層126之上側處之任何部分之特性變為在電晶體22中佔主要地位，且因此可能藉由減小氧化矽膜130A之一厚度有效地抑制電晶體特性之任何劣化。

此外，第二閘極絕緣膜130如上文所闡述組態為層壓膜，藉此允許將閘極電容C2以(舉例而言)調整氮化矽膜130B之一厚度之一方式設定為一所要值。於此，在電晶體22中，由於半導體層126之上側處之任何部分之特性可能將由於一製造程序之一原因而劣化，因此可較佳地做出一設置以確保閘極電容C2大於閘極電容C1。第二閘極絕緣膜130如上文所闡述組態為層壓膜，且氮化矽膜130B之一厚度經調整以係較小的，藉此允許將閘極電容C1及C2設定為具有如此之一量值關係。

如上文所闡述，在本發明之此實施例中，在用於自像素20中之

每一者讀出一基於輻射信號電荷之電晶體22中，第一閘極電極120A、第一閘極絕緣膜129、半導體層126、第二閘極絕緣膜130及第二閘極電極120B以此次序提供，其中第一閘極絕緣膜129在半導體層126側處包含氧化矽膜129B且第二閘極絕緣膜130在半導體層126側處包含氧化矽膜130A。此處，在一製造程序之過程中，可能半導體層126與第二閘極絕緣膜130 (亦即，氧化矽膜130A)之間的一界面之一狀態將劣化，此可致使電晶體22之特性之劣化。氧化矽膜130A在厚度上比氧化矽膜129B小，且因此可能減輕一界面之此一劣化狀態之效應。因此，此允許抑制電晶體特性之任何劣化且達成高可靠性。

圖8展示一實例1 (一X射線至具有圖1中所圖解說明之一層壓組態之電晶體22之輻照前(累積劑量：0 Gy)及輻照後(25 Gy)之每一情形)之電流及電壓特性。如自圖式所見，在本發明之此實施例中，可能抑制可由一X射線之輻照引起之特性之任何劣化(一臨限電壓之移位、S值之劣化及諸如此類)。應注意，在圖8中之一實例中，第一閘極電極120A及第二閘極電極120B中之每一者具有約2.0 μm 之一寬度及約2.5 μm 之一長度，且一LDD層形成於半導體層126上。此外，一源極-汲極電壓 V_{ds} 係約0.1V，且第一閘極電極120A及第二閘極電極120B係短路的以保持相同電位(閘極電壓 $V_G (=V_g=V_{tg})$)。閘極電壓 V_G 之一值在約-6V至+6V之一範圍內變化。

隨後，提供對根據本發明之上文所闡述之實施例之修改實例之說明。應注意，與上文所闡述之實施例中之彼等實施例基本上相同之任何組件部分以相同參考編號標示，且視情況省略相關說明。

(修改實例1)

圖9展示根據一修改實例1之一電晶體(電晶體22A)之一剖面結構。在本發明之上文所闡述之實施例(圖3中之實例)中，第二閘極絕緣膜(第二閘極絕緣膜130)係其中氧化矽膜130A、氮化矽膜130B及氧

化矽膜130C自半導體層126側以此次序堆疊之一個三層層壓膜，但第二閘極絕緣膜之一層壓結構不限於此。舉例而言，如根據修改實例1之電晶體22A上之一第二閘極絕緣膜(第二閘極絕緣膜230)，可准許其中氧化矽膜130A及氮化矽膜130B自半導體層126側以此次序堆疊之一兩層結構。當靠近半導體層126形成之氧化矽膜130A在厚度上比氧化矽膜129B小時，可能獲得等效於本發明之上文所闡述之實施例之彼等效應之有利效應。

圖10A展示上文所闡述之實例1 (與圖8中所圖解說明之彼等實例相同)之電流及電壓特性，且圖10B展示根據修改實例1 (實例2)之電晶體22A之電流及電壓特性。應注意，圖10B中之量測條件與圖8之一情形中之彼等量測條件相同。此外，圖11以實例1及實例2中之每一者之電流及電壓特性展示在X射線25 Gy之輻照之後臨限電壓 V_{th} 之移位量(ΔV_{th})。應注意，臨限電壓 V_{th} 係基於其中電流 I_d 係約 1.0×10^{-13} (A)之一情形。圖10B及圖11指示，亦在根據修改實例1之電晶體22A中，如同根據本發明之上文所闡述之實施例之電晶體22，特性之劣化將發生之可能性不大。換言之，將不毗鄰於半導體層126之氧化矽膜130C視為對電晶體特性具有一較小影響。此亦指示將毗鄰於第二閘極絕緣膜230當中之半導體層126之氧化矽膜130A製作得在厚度上較小有效地抑制特性之劣化。

(修改實例2)

圖12展示根據一修改實例2之一電晶體(電晶體22B)之一剖面結構。在上文所闡述之修改實例1中，第二閘極絕緣膜組態為一兩層結構，但如修改實例2，由一氧化矽膜之一單層膜組態之一第二閘極絕緣膜230A可提供於半導體層126上。儘管第二閘極絕緣膜230A以此一方式由一氧化矽膜之一單層膜組態，但可能獲得等效於本發明之上文所闡述之實施例之彼等效應之有利效應。此外，閘極電容C2藉助於

一單層結構增大，此促進執行對使得閘極電容C2比閘極電容C1大之一控制。

(修改實例3)

圖13展示根據一修改實例3之一電晶體之一剖面結構。在本發明之上文所闡述之實施例中，一雙閘極類型之一裝置結構經例示，但根據本發明之實施例之一電晶體可組態為如在修改實例3中找到之一頂部閘極類型之一裝置結構。根據修改實例3之一裝置結構可自基板110側以此次序具有(舉例而言)一氮化矽膜129A、一氧化矽膜129B、一半導體層126、一第一閘極絕緣膜134及一第一閘極電極120A。第一閘極絕緣膜134可(舉例而言)具有與根據本發明之上文所闡述之實施例之第二閘極絕緣膜130中之彼結構相同之層壓結構。此外，在第一閘極絕緣膜134及第一閘極電極120A上，形成一第一層間絕緣膜133，且形成延續穿過第一層間絕緣膜133及第一閘極絕緣膜134之接觸孔H1。在第一層間絕緣膜133上，提供源極-汲極電極128以掩埋接觸孔H1。第一層間絕緣膜133係可自第一閘極電極120A側以此次序具有(舉例而言)一氧化矽膜133A、一氮化矽膜133B及一氧化矽膜133C之一層壓膜。提供一第二層間絕緣膜132以便覆蓋第一層間絕緣膜133及源極-汲極電極128。

亦在修改實例3中，氧化矽膜130A具有比氧化矽膜129B之厚度小之厚度，此使得可能獲得等效於本發明之上文所闡述之實施例之彼等效應之有利效應。

應注意，亦在修改實例3中，第一閘極絕緣膜134之一層壓結構不限於上文所闡述之層壓結構，而倘若包含一氧化矽膜則則可准許一氧化矽材料之一兩層結構或一單層膜。

(修改實例4)

圖14展示根據一修改實例4之一電晶體之一剖面結構。在本發明

之上文所闡述之實施例中，一雙閘極類型之一裝置結構經例示，但根據本發明之實施例之一電晶體可組態成如在修改實例4中找到之一底部閘極類型之一裝置結構。根據修改實例4之一裝置結構可自基板110側以此次序具有(舉例而言)一第一閘極電極120A、一第一閘極絕緣膜129、一半導體層126及一氧化矽膜130A。此外，在氧化矽膜130A上，舉例而言，一氮化矽膜135A及一氧化矽膜135B可經層壓，且氧化矽膜130A、氮化矽膜135A及氧化矽膜135B組態一第一層間絕緣膜135。形成延續穿過第一層間絕緣膜135之接觸孔H1。在第一層間絕緣膜135上提供源極-汲極電極128以掩埋接觸孔H1。

亦在修改實例4中，氧化矽膜130A具有比氧化矽膜129B之厚度小之厚度，此使得可能獲得等效於本發明之上文所闡述之實施例之彼等效應之有利效應。

(修改實例5)

圖15連同本發明之上文所闡述之實施例中所闡述之電荷放大器電路171之一電路組態實例一起展示根據一修改實例5之一像素(像素20A)之一電路組態。如同根據本發明之上文所闡述之實施例之像素20之採取一所謂的被動類型之一電路組態之根據修改實例5之像素20A具有一個光電轉換器裝置21及一個電晶體22。此外，沿著H方向延伸之讀出控制線Lread (Lread1及Lread2)及沿著V方向延伸之一信號線Lsig與像素20A連接。

然而，在根據修改實例5之像素20A中，不同於根據本發明之上文所闡述之實施例之像素20，光電轉換器裝置21之一節點與一儲存節點N連接，且其一陰極與一大地連接(接地)。以此一方式，在像素20A中，儲存節點N可與光電轉換器裝置21之節點連接，且儘管做出此一組態，但可能獲得等效於本發明之上文所闡述之實施例之彼等效應之有利效應。

(修改實例6)

圖16連同本發明之上文所闡述之實施例中所闡述之電荷放大器電路171之一電路組態實例一起展示根據一修改實例6之一像素(像素20B)之一電路組態。如同根據本發明之上文所闡述之實施例之像素20之具有一所謂的被動類型之一電路組態之根據修改實例6之像素20B具有一個光電轉換器裝置21且與沿著H方向延伸之讀出控制線Lread1及Lread2及沿著V方向延伸之一信號線Lsig連接。

然而，在修改實例6中，像素20B具有兩個電晶體22。此等兩個電晶體22彼此串聯連接(一個電晶體之一源極或一汲極分別與其他電晶體之一源極或一汲極電連接)。此外，電晶體22中之每一者上之一個閘極與讀出控制線Lread1連接，而其他閘極與讀出控制線Lread2連接。可能藉由以此一方式提供一單個像素20B中之兩個電晶體22減小任何洩露電流。

如上文所闡述，彼此串聯連接之兩個電晶體22可提供於像素20B內，且甚至在此一情形中，可能獲得等效於本發明之上文所闡述之實施例之彼等效應之有利效應。應注意，三個或三個以上電晶體可彼此串聯連接。

(修改實例7-1及7-2)

圖17連同下文所闡述之一電荷放大器電路171A之一電路組態實例一起展示根據一修改實例7-1之一像素(像素20C)之一電路組態。此外，圖18連同電荷放大器電路171A之一電路組態實例一起展示根據一修改實例7-2之一像素(像素20D)之一電路組態。不同於迄今闡述之像素20、20A及20B，根據此等修改實例7-1及7-2之像素20C及20D中之每一者具有一所謂的主動類型之一像素電路。

一主動類型之像素20C及20D中之每一者提供有一個光電轉換器裝置21以及三個電晶體22、23及24。此外，讀出控制線Lread (Lread1

及Lread2)及沿著H方向延伸之一重設控制線Lrst及沿著V方向延伸之一信號線Lsig與像素20C及20D中之每一者連接。

在像素20C及20D中之每一者中，電晶體22之一閘極與讀出控制線Lread連接，其源極與信號線Lsig連接，且其一汲極與組態一源極隨耦器電路之電晶體23之一汲極連接。電晶體23之一源極與一電力供應VDD連接，且其一閘極經由儲存節點N與光電轉換器裝置21之一陰極(圖17中之實例)或一節點(圖18中之實例)及充當一重設電晶體之電晶體24之一汲極連接。電晶體24之一閘極與重設控制線Lrst連接，且一重設電壓Vrst施加至其源極。在修改實例7-1中光電轉換器裝置21之一節點與一大地連接，而在修改實例7-2中光電轉換器裝置21之一陰極與一大地連接。

此外，在此等修改實例7-1及7-2中，電荷放大器電路171A提供有一放大器176及一恆定電流源177而非電荷放大器172、電容器裝置C1及上文所闡述之電荷放大器電路171中之開關SW1。在放大器176中，信號線Lsig與一正側輸入端子連接，且一負側輸入端子及一輸出端子彼此連接以形成一電壓隨耦器電路。應注意，恆定電流源177之一第一端子與信號線Lsig之一個端側連接，而電力供應VDD與恆定電流源177之一第二端子連接。

(修改實例8-1及8-2)

圖19A及圖19B中之每一者示意性地展示根據修改實例8-1及8-2中之每一者之一像素區段11之一簡化組態。當根據本發明之上文所闡述之實施例之影像拾取單元1係一放射線影像拾取單元時，像素區段11具有修改實例8-1或者8-2中之一組態。

適用於一所謂の間接轉換類型放射線影像拾取單元之根據圖19A中所圖解說明之修改實例8-1之像素區段11具有其上之一波長轉換層112 (在一光接收表面側處)。波長轉換層112將一輻射射線Rrad (α 射

線、 β 射線、 γ 射線、X射線及諸如此類)之一波長轉換成像素區段11中之光電轉換器裝置21之一敏感區內之一波長，且此允許在像素區段11中基於輻射射線Rrad讀出資訊。波長轉換層112可由(舉例而言)將一輻射射線(諸如一X射線)轉換成可見光之一螢光材料(例如，閃爍體)構成。此波長轉換層112可藉由層壓(舉例而言)一有機平坦化膜或由一旋塗玻璃材料及諸如此類構成之一平坦化膜及一螢光材料膜而組態。螢光材料膜可由(舉例而言) CsI (外加Tl)、 Gd_2O_2S 、BaFX (X係Cl、Br、I及諸如此類)、NaI、 CaF_2 或諸如此類構成。

適用於一所謂的直接轉換類型放射線影像拾取單元之根據圖19B中所圖解說明之修改實例8-2之像素區段11具有吸收一入射輻射射線Rrad以將其轉換成一電信號之一功能。根據修改實例8-2之像素區段11可由(舉例而言)一非晶硒(a-Se)半導體、一碲化鎘(CdTe)半導體及諸如此類構成。應注意，此直接轉換類型之情形中之像素20之一電路組態等效於其中光電轉換器裝置21用圖2中所圖解說明之組件部分之每一者中之一電容器替換之一電路組態。

如上文所闡述，間接轉換類型或直接轉換類型放射線影像拾取單元用作基於一輻射射線Rrad獲得一電信號之各種類型之影像拾取單元。此一放射線影像拾取單元可適用於(舉例而言)用於醫療應用之一X射線影像拾取單元(數位放射線照相術及諸如此類)、用於在一機場或任何其他設施處使用之一所攜載個人物品檢測之一X射線影像拾取單元、一工業X射線影像拾取單元(舉例而言，用於一容器內側之危險物件之檢測之一單元)及諸如此類。

(應用實例)

此外，根據本發明之上文所闡述之實施例及修改實例之影像拾取單元亦適用於如下文中所提及之一影像拾取顯示系統。

圖20示意性地展示根據一應用實例之一影像拾取顯示系統(影像

拾取顯示系統5)之一簡化組態實例。包含具有像素區段11及根據本發明之上文所闡述之實施例及諸如此類之其他組件部分之影像拾取單元1、一影像處理區段52及一顯示單元4之影像拾取顯示系統5在此實例中係使用一輻射射線之一影像拾取顯示系統(放射線影像拾取顯示系統)。

影像處理區段52藉由對自影像拾取單元1輸出之輸出資料Dout(影像拾取信號)執行一預定影像處理操作產生影像資料D1。顯示單元4在一預定監視器螢幕40上基於由影像處理區段52產生之影像資料D1實施一影像顯示。

在影像拾取顯示系統5中，影像拾取單元1(在此實例中，放射線影像拾取單元)基於自一光源(在此實例中，諸如X射線源之輻射源)朝向物件50輻照之輻照光(在此實例中，輻射射線)獲取一物件50之影像資料Dout以將此影像資料Dout輸出至影像處理區段52。影像處理區段52對傳入影像資料Dout執行上文所闡述之預定影像處理操作以將已對其執行影像處理之影像資料(顯示資料) D1輸出至顯示單元4。顯示單元4基於傳入影像資料D1將影像資訊(經成像圖片)顯示於監視器螢幕40上。

如上文所闡述，在根據此應用實例之影像拾取顯示系統5中，可能將物件50之一影像獲取為影像拾取單元1中之一電信號，此允許藉由將一所獲取電信號傳輸至顯示單元4執行一影像顯示。換言之，可能在不使用如在一現有方法中找到之任何放射線膜之情況下觀看物件50之一影像以及處置一運動影像拍攝及一運動影像顯示。

應注意，在此應用實例中，藉由將一實例視作其中影像拾取單元1組態為一放射線影像拾取單元且用作使用一輻射射線之一影像拾取顯示系統之一情形提供說明，但根據本發明之此實施例之影像拾取顯示系統適用於使用採用任何其他方法之一影像拾取單元之任何系

統。

迄今參考實施例、其修改實例及其應用實例闡述本發明，但本發明不限於上文所闡述之實施例及諸如此類，而可獲得不同變化形式。舉例而言，在上文所闡述之實施例及諸如此類中，其中第一及第二閘極絕緣膜中之每一者組態為其中一個至三個絕緣膜經堆疊之一層壓結構之一情形經例示，但第一及第二閘極絕緣膜中之每一者可組態為其中四個或四個以上絕緣膜經堆疊之一層壓結構。儘管採用任何層壓結構，但倘若在第二閘極絕緣膜上之半導體層側處提供一氧化矽膜且此氧化矽膜在厚度上比第一閘極絕緣膜上之一氧化矽膜小則可能獲得本發明之有利效應。

此外，根據上文所闡述之實施例及諸如此類之像素區段中之像素電路組態不限於上文所闡述之實施例及諸如此類中所闡述之彼等組態(像素20、及20A至20D之電路組態)，而另一選擇係可准許任何其他電路組態。類似地，列掃描區段、行選擇區段及諸如此類之電路組態亦不限於上文所闡述之實施例及諸如此類中所闡述之彼等組態，而另一選擇係可准許任何其他電路組態。

此外，(舉例而言)上文所闡述之實施例及諸如此類中所闡述之像素區段、列掃描區段、A/D轉換區段(行選擇區段)、行掃描區段及諸如此類中之每一者可形成於一相同基板上。更具體而言，亦可能在相同基板上藉由使用(舉例而言)諸如一低溫多晶矽之一多晶半導體形成此等電路區段中之開關及諸如此類。因此，此可使得可能在相同基板上基於(舉例而言)來自一外部系統控制區段之一控制信號實施一驅動操作，此允許在佈線連接時達成一較窄圖框結構(三側自由圖框結構)及經改良之可靠性。

應注意，本發明可如下組態。

(1)一種半導體裝置，其包括：一基板；至少一個閘極電極；至

少兩個氧化矽層，其包括一第一氧化矽層及一第二氧化矽層，其中該第一氧化矽層比該第二氧化矽層更接近於該基板，且其中該第一氧化矽層之一厚度大於或等於該第二氧化矽層之一厚度；及一半導體層，其安置於該第一氧化矽層之至少一部分與該第二氧化矽層之至少一部分之間。

(2) 根據(2)之半導體裝置，其中該至少一個閘極電極包括一第一閘極電極及一第二閘極電極，其中該第一閘極電極比該第二閘極電極更接近於該基板。

(3) 根據(2)之半導體裝置，其中該半導體裝置係其中該基板、該第一閘極電極、該第一氧化矽層、該半導體層、第二絕緣層及該第二閘極電極以此次序配置之一層壓結構。

(4) 根據(2)之半導體裝置，其中該第一氧化矽層之一第一部分與該半導體層實體接觸且該第一氧化矽層之一第二部分與該第二氧化矽層實體接觸。

(5) 根據(2)之半導體裝置，其中該半導體層安置於該第一閘極電極與該第二閘極電極之間。

(6) 根據(5)之半導體裝置，其中該第一閘極電極與該半導體層之間的第一電容小於或等於該第二閘極電極與該半導體層之間的第二電容。

(7) 根據(1)之半導體裝置，其中該至少一個閘極電極僅包括一第一閘極電極。

(8) 根據(7)之半導體裝置，其中該第二氧化矽層比該第一閘極電極更接近於該基板。

(9) 根據(8)之半導體裝置，其中該半導體裝置係其中該基板、該第一氧化矽層、該半導體層、該第二絕緣層及該第一閘極電極以此次序配置之一層壓結構。

(10) 根據(7)之半導體裝置，其中該第一閘極電極比該第一氧化矽層更接近於該基板。

(11) 根據請求項(10)之半導體裝置，其中該半導體裝置係其中該基板、該第一閘極電極、該第一氧化矽層、該半導體層及該第二絕緣層以此次序配置之一層壓結構。

(12) 根據(1)之半導體裝置，其中該第一氧化矽層係一第一絕緣層之一部分，該第一絕緣層包括一第一氮化矽層。

(13) 根據(12)之半導體裝置，其中該第二氧化矽層係一第二絕緣層之一部分，該第二絕緣層包括一第二氮化矽層。

(14) 根據(1)之半導體裝置，其中該第二氧化矽層係一絕緣層之一部分，該絕緣層包括一氮化矽層。

(15) 根據請求項1之半導體裝置，其中該半導體層包括一低溫多晶矽材料。

(16) 根據(1)之半導體裝置，其中該半導體層包括微晶矽。

(17) 根據(1)之半導體裝置，其中該至少一個閘極電極包括選自由鉬、鈦、鋁、鎢及鉻組成之群組之至少一種材料。

(18) 一種影像拾取裝置，其包括複數個像素，每一像素包括至少一個半導體裝置，該半導體裝置包括：一基板；至少一個閘極電極；至少兩個氧化矽層，其包括一第一氧化矽層及一第二氧化矽層，其中該第一氧化矽層比該第二氧化矽層更接近於該基板，且其中該第一氧化矽層之一厚度大於或等於該第二氧化矽層之一厚度；及一半導體層，其安置於該第一氧化矽層之至少一部分與該第二氧化矽層之至少一部分之間。

(19) 根據(18)之影像拾取裝置，其中該至少一個閘極電極包括一第一閘極電極及一第二閘極電極，其中該第一閘極電極比該第二閘極電極更接近於該基板。

(20)一種輻射成像設備，其包括：一輻射源，其經組態以發射輻射；及一影像拾取裝置，其經組態以接收及偵測該所發射輻射之至少一部分，該影像拾取裝置包括複數個像素，每一像素包括至少一個半導體裝置，該半導體裝置包括：一基板；至少一個閘極電極；至少兩個氧化矽層，其包括一第一氧化矽層及一第二氧化矽層，其中該第一氧化矽層比該第二氧化矽層更接近於該基板，且其中該第一氧化矽層之一厚度大於或等於該第二氧化矽層之一厚度；及一半導體層，其安置於該第一氧化矽層之至少一部分與該第二氧化矽層之至少一部分之間。

此外，應注意本發明可如下組態。

(A)

一種影像拾取單元，其包括：

複數個像素，其經組態以產生基於輻射之信號電荷；及

一場效應電晶體，其經組態以自該複數個像素讀出該等信號電荷，該電晶體具有自一基板側以次序層壓之一第一氧化矽膜、包含一主動層之一半導體層及一第二氧化矽膜，且具有一第一閘極電極，其與該半導體層對置配置，其中該第一或第二氧化矽膜插置於其間，

其中該第二氧化矽膜在厚度上比該第一氧化矽膜小。

(B)

根據(A)之影像拾取單元，其中該電晶體在該基板上以此次序具有該第一閘極電極、包含該第一氧化矽膜之一第一閘極絕緣膜、該半導體層、包含該第二氧化矽膜之一第二閘極絕緣膜及一第二閘極電極。

(C)

根據(B)之影像拾取單元，其中該第一閘極絕緣膜或該第二閘極絕緣膜或兩者係包含一氮化矽膜之層壓膜。

(D)

根據(C)之影像拾取單元，其中該第二閘極絕緣膜係包含該第二氧化矽膜及該氮化矽膜之一層壓膜。

(E)

根據(D)之影像拾取單元，其中該第二閘極絕緣膜自該半導體層側以次序包含該第二氧化矽膜、該氮化矽膜及一第三氧化矽膜。

(F)

根據(D)之影像拾取單元，其中藉由自該半導體層側以次序層壓該第二氧化矽膜及該氮化矽膜組態該第二閘極絕緣膜。

(G)

根據(B)或(C)之影像拾取單元，其中該第二閘極絕緣膜由該第二氧化矽膜組態。

(H)

根據(B)至(G)中任何一者之影像拾取單元，其中該第二閘極電極與該半導體層之間的一電容經設置以等於或大於該第一閘極電極與該半導體層之間的一電容。

(I)

根據(B)至(H)中任一項之影像拾取單元，其進一步包含一層間絕緣膜，其包含該第二閘極絕緣膜上之一氧化矽膜。

(J)

根據(A)之影像拾取單元，其中該電晶體自該基板側以次序具有該第一氧化矽膜、該半導體層、該第二氧化矽膜及該第一閘極電極。

(K)

根據(A)之影像拾取單元，其中該電晶體自該基板側以次序具有該第一閘極電極、該第一氧化矽膜、該半導體層及該第二氧化矽膜。

(L)

根據(A)至(K)中任一項之影像拾取單元，其中該半導體層包含多晶矽、微晶線矽、非晶矽或氧化物半導體。

(M)

根據(A)至(L)中任一項之影像拾取單元，其中該半導體層包含低溫多晶矽。

(N)

根據(A)至(M)中任一項之影像拾取單元，其中該複數個像素中之每一者具有一光電轉換器裝置且在該複數個像素中之每一者上之一光入射側處提供將該輻射之一波長轉換成光電轉換器裝置之一敏感區中之一波長之一波長轉換層。

(O)

根據(N)之影像拾取單元，其中該光電轉換器裝置由一PIN-類型光電二極體或一MIS-類型感測器構成。

(P)

根據(A)至(M)中任一項之影像拾取單元，其中複數個像素中之每一者吸收該輻射以產生該等信號電荷。

(Q)

根據(A)至(P)中任一項之影像拾取單元，其中該輻射係一X射線。

(R)

一種影像拾取顯示系統，其提供有一影像拾取單元及一顯示單元，該顯示單元經組態以基於由該影像拾取單元獲得之影像拾取信號執行一影像顯示，該影像拾取單元包含：

複數個像素，其經組態以產生基於輻射之信號電荷；及

一場效應電晶體，其經組態以自該複數個像素讀出該等信號電荷，該電晶體具有自一基板側以次序層壓之一第一氧化矽膜、包含一

主動層之一半導體層及一第二氧化矽膜，且具有一第一閘極電極，其與該半導體層對置配置，其中該第一或第二氧化矽膜插置於其間，

其中該第二氧化矽膜在厚度上比該第一氧化矽膜小。

熟習此項技術者應理解，可取決於設計要求及其他因素做出各種修改、組合、子組合及變更，只要其屬於隨附申請專利範圍及其等效內容之範疇內。

【符號說明】

- | | |
|-----|-----------|
| 1 | 影像拾取單元 |
| 4 | 顯示單元 |
| 5 | 影像拾取顯示系統 |
| 11 | 像素區段 |
| 13 | 列掃描區段 |
| 14 | 類比轉數位轉換區段 |
| 15 | 行掃描區段 |
| 16 | 系統控制區段 |
| 17 | 行選擇區段 |
| 20 | 像素/被動類型像素 |
| 20A | 像素 |
| 20B | 像素 |
| 20C | 像素 |
| 20D | 像素 |
| 21 | 光電轉換器裝置 |
| 22 | 電晶體 |
| 22A | 電晶體 |
| 22B | 電晶體 |
| 23 | 電晶體 |

24	電晶體
40	預定監視器螢幕/監視器螢幕
50	物件
52	影像處理區段
110	基板
112	波長轉換層
120A	第一閘極電極
120B	第二閘極電極
126	半導體層
126a	通道層
126b	輕度摻雜之汲極層
126c	N+層
128	源極-汲極電極
129	第一閘極絕緣膜
129A	氮化矽膜
129B	氧化矽膜
130	第二閘極絕緣膜
130A	氧化矽膜
130B	氮化矽膜
130C	氧化矽膜
131	第一層間絕緣膜
131A	氧化矽膜
131B	氮化矽膜
131C	氧化矽膜
132	第二層間絕緣膜
133	第一層間絕緣膜

- 133A 氧化矽膜
- 133B 氮化矽膜
- 133C 氧化矽膜
- 134 第一閘極絕緣膜
- 135 第一層間絕緣膜
- 135A 氮化矽膜
- 135B 氧化矽膜
- 171 電荷放大器電路
- 171A 電荷放大器電路
- 172 電荷放大器
- 173 取樣/保持電路
- 174 多工器電路
- 175 類比轉數位轉換器
- 176 放大器
- 177 恆定電流源
- 230 單元電路/第二閘極絕緣膜
- 230A 第二閘極絕緣膜
- 231 移位暫存器電路
- 232 移位暫存器電路
- 233A AND電路
- 233B AND電路
- 233C AND電路
- 233D AND電路
- 234A OR電路
- 234B OR電路
- 235A 緩衝器電路

235B	緩衝器電路
C1	閘極電容/電容器裝置
CLK1	時脈信號
CLK2	時脈信號
D1	影像資料
Dout	輸出資料/影像資料
EN1	啟用信號
EN2	啟用信號
EN3	啟用信號
EN4	啟用信號
G1	特性
G2	特性
H	方向
H1	接觸孔
Lcarst	放大器重設控制線
Lread	讀出控制線
Lread1	讀出控制線
Lread2	讀出控制線
Lread(1)-(8)	讀出控制線
Lsig	信號線
N	儲存節點
Rrad	輻射射線/入射輻射射線
SW1	開關
SW2	開關
S/R	移位暫存器電路
V	方向

Vca	輸出電壓
VDD	電力供應
Vin	輸入電壓
Vrst	預定重設電壓/重設電壓
VST1	開始脈衝
VST2	開始脈衝

申請專利範圍

1. 一種半導體裝置，其包括：
 - 一基板；
 - 至少一個閘極電極，
 - 至少兩個氧化矽層，其包括一第一氧化矽層及一第二氧化矽層，其中該第一氧化矽層比該第二氧化矽層更接近於該基板，且其中該第一氧化矽層之一厚度大於或等於該第二氧化矽層之一厚度；及
 - 一半導體層，其安置於該第一氧化矽層之至少一部分與該第二氧化矽層之至少一部分之間。
2. 如請求項1之半導體裝置，其中該至少一個閘極電極包括一第一閘極電極及一第二閘極電極，其中該第一閘極電極比該第二閘極電極更接近於該基板。
3. 如請求項2之半導體裝置，其中該半導體裝置係其中該基板、該第一閘極電極、該第一氧化矽層、該半導體層、第二絕緣層及該第二閘極電極以此次序配置之一層壓結構。
4. 如請求項2之半導體裝置，其中該第一氧化矽層之一第一部分與該半導體層實體接觸且該第一氧化矽層之一第二部分與該第二氧化矽層實體接觸。
5. 如請求項2之半導體裝置，其中該半導體層安置於該第一閘極電極與該第二閘極電極之間。
6. 如請求項5之半導體裝置，其中該第一閘極電極與該半導體層之間的一第一電容小於或等於該第二閘極電極與該半導體層之間的一第二電容。
7. 如請求項1之半導體裝置，其中該至少一個閘極電極僅包括一第

一閘極電極。

8. 如請求項7之半導體裝置，其中該第二氧化矽層比該第一閘極電極更接近於該基板。
9. 如請求項8之半導體裝置，其中該半導體裝置係其中該基板、該第一氧化矽層、該半導體層、該第二絕緣層及該第一閘極電極以此次序配置之一層壓結構。
10. 如請求項7之半導體裝置，其中該第一閘極電極比該第一氧化矽層更接近於該基板。
11. 如請求項10之半導體裝置，其中該半導體裝置係其中該基板、該第一閘極電極、該第一氧化矽層、該半導體層及該第二絕緣層以此次序配置之一層壓結構。
12. 如請求項1之半導體裝置，其中該第一氧化矽層係一第一絕緣層之一部分，該第一絕緣層包括一第一氮化矽層。
13. 如請求項12之半導體裝置，其中該第二氧化矽層係一第二絕緣層之一部分，該第二絕緣層包括一第二氮化矽層。
14. 如請求項1之半導體裝置，其中該第二氧化矽層係一絕緣層之一部分，該絕緣層包括一氮化矽層。
15. 如請求項1之半導體裝置，其中該半導體層包括一低溫多晶矽材料。
16. 如請求項1之半導體裝置，其中該半導體層包括微晶矽。
17. 如請求項1之半導體裝置，其中該至少一個閘極電極包括選自由鉬、鈦、鋁、鎢及鉻組成之群組之至少一種材料。
18. 一種影像拾取裝置，其包括：

複數個像素，每一像素包括至少一個半導體裝置，該半導體裝置包括：

一基板；

至少一個閘極電極；

至少兩個氧化矽層，其包括一第一氧化矽層及一第二氧化矽層，其中該第一氧化矽層比該第二氧化矽層更接近於該基板，且其中該第一氧化矽層之一厚度大於或等於該第二氧化矽層之一厚度；及

一半導體層，其安置於該第一氧化矽層之至少一部分與該第二氧化矽層之至少一部分之間。

19. 如請求項18之影像拾取裝置，其中該至少一個閘極電極包括一第一閘極電極及一第二閘極電極，其中該第一閘極電極比該第二閘極電極更接近於該基板。

20. 一種輻射成像設備，其包括：

一輻射源，其經組態以發射輻射；及

一影像拾取裝置，其經組態以接收且偵測該所發射輻射之至少一部分，該影像拾取裝置包括複數個像素，每一像素包括至少一個半導體裝置，該半導體裝置包括：

一基板；

至少一個閘極電極；

至少兩個氧化矽層，其包括一第一氧化矽層及一第二氧化矽層，其中該第一氧化矽層比該第二氧化矽層更接近於該基板，且其中該第一氧化矽層之一厚度大於或等於該第二氧化矽層之一厚度；及

一半導體層，其安置於該第一氧化矽層之至少一部分與該第二氧化矽層之至少一部分之間。

圖式




圖 1




圖 2




圖 3




圖 4




圖 5




圖 6A




圖 6B




圖 7




圖 8




圖 9




圖 10A




圖 10B




圖 11




圖 12




圖 13




圖 14




圖 15




圖 16




圖 17




圖 18




圖 19A




圖 19B




圖 20