

# 發明專利說明書

(本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※申請案號： 93141421

※申請日期： 93 12 30

※IPC 分類：G06F 9/445(2006.01)

## 一、發明名稱：(中文/英文)

快閃記憶體系統起動作業

FLASH MEMORY SYSTEM STARTUP OPERATION

## 二、申請人：(共 1 人)

姓名或名稱：(中文/英文)

美商桑迪士克股份有限公司

SANDISK CORPORATION

代表人：(中文/英文)

1.查爾斯 樊 歐登

VAN ORDEN, CHARLES

2.梅根 康普特

COMPORT, MEGAN

住居所或營業所地址：(中文/英文)

美國加州桑尼貝市卡斯本可特140號

140 CASPIAN COURT, SUNNYVALE, CA 94089, U.S.A.

國籍：(中文/英文)

美國 U.S.A.

## 三、發明人：(共 2 人)

姓名：(中文/英文)

1.卡羅絲 J 古撒拉斯

GONZALEZ, CARLOS J.

2.安德魯 湯林

TOMLIN, ANDREW

國籍：(中文/英文)

1.美國 U.S.A.

2.英國 UNITED KINGDOM

#### 四、聲明事項：

主張專利法第二十二條第二項  第一款或  第二款規定之事實，其事實發生日期為： 年 月 日。

申請前已向下列國家（地區）申請專利：

【格式請依：受理國家（地區）、申請日、申請案號 順序註記】

有主張專利法第二十七條第一項國際優先權：

1. 美國；2003年12月31日；10/751,033

2.

無主張專利法第二十七條第一項國際優先權：

1.

2.

主張專利法第二十九條第一項國內優先權：

【格式請依：申請日、申請案號 順序註記】

主張專利法第三十條生物材料：

須寄存生物材料者：

國內生物材料 【格式請依：寄存機構、日期、號碼 順序註記】

國外生物材料 【格式請依：寄存國家、機構、日期、號碼 順序註記】

不須寄存生物材料者：

所屬技術領域中具有通常知識者易於獲得時，不須寄存。

## 九、發明說明：

### 【發明所屬之技術領域】

本發明一般係關於非揮發性快閃記憶體系統的控制器之初始化，而更明確言之係關於將操作韌體儲存於快閃記憶體內以及一旦初始化或重啟該記憶體系統便將所儲存的韌體讀入一控制器記憶體內。

### 【先前技術】

如今所使用的有許多商業上已取得成功的非揮發性記憶體產品，尤其係形式為小型化卡之產品，其採用一快閃EEPROM(電性可抹除及可程式唯讀記憶體)單元陣列。該卡內還包括一記憶體控制器以與該卡所連接至的一主機介接並控制該卡內該記憶體陣列之作業。此一控制器一般包括一微處理器、某一非揮發性唯讀記憶體(ROM)以及一揮發性隨機存取記憶體(RAM)。除該記憶卡實施方案外，替代性的係，還可將形式為一或多個積體電路的此類記憶體系統嵌入各類主機系統。

二個一般的記憶體單元陣列架構已在商業上獲得應用：NOR與NAND。在一般的NOR陣列中，記憶體單元係連接於相鄰的位元線源極及汲極擴散之間，該等源極及汲極擴散係在一行方向上延伸並有控制閘極連接至字元線(沿單元列而延伸)。一記憶體單元包括位於該源極與汲極之間的至少一部分單元通道區域上之至少一儲存元件。因此，該等儲存元件上的電荷之一程式化位準控制該等單元之一操作特徵，然後可藉由向定址的記憶體單元施加適當的電壓而

讀取該等單元。美國專利案第 5,070,032、5,095,344、5,313,421、5,315,541、5,343,063、5,661,053 及 6,222,762 號中提出此類單元，其在記憶體系統中的使用及其製造方法之範例。

該 NAND 陣列使用與個別位元線之間的一或多個選擇電晶體連接在一起的二個以上(例如 16 或 32 個)記憶體單元之串列字串與一參考電位來形成多個單元行。字元線橫跨眾多該些行內之單元而延伸。藉由使得該字串中的其餘位元硬啟動以致流經一字串的電流取決於該等所定址單元內儲存的電荷位準，從而在程式化期間對一行內之一個別單元進行讀取及驗證。美國專利案第 5,570,315、5,774,397、6,046,935 及 6,522,580 號中提出 NAND 架構陣列及其作為一記憶體系統之部分而作業之範例。

前面所引用的專利案及文章中所論述的當前快閃 EEPROM 陣列之電荷儲存元件最一般的係導電浮動閘極，一般係由摻雜的多晶矽材料形成。在快閃 EEPROM 系統中有用的另一類記憶體單元使用一非導電的介電材料替代一導電的浮動閘極來以一非揮發性方式儲存電荷。Chan 等人的文章「真正的單一電晶體氧化物-氮化物-氧化物 EEPROM 裝置」(IEEE 電子裝置學刊第 EDL-8 卷第 3 號，1987 年 3 月，第 93 至 95 頁)中說明此一單元。由氧化矽、氮化矽及氧化矽(「ONO」)形成之一三層介電質係夾在一導電控制閘極與該記憶體單元通道上一半導電基板之一表面之間。藉由將電子從該單元通道注入該氮化物來程式化該單元，其中該

等電子係捕獲並儲存於一受限的區域內，並藉由將熱電洞注入該氮化物來抹除該等電子。2002年10月25日申請的序列號為10/280,352之美國專利申請案(公告案號為2003-0109093)中說明採用介電儲存元件之若干特定單元結構。

如同絕大多數積體電路應用中一樣，對於快閃EEPROM記憶體單元陣列，縮小用於實施某一積體電路功能所需的矽基板區域之壓力同樣存在。為了增加一給定尺寸的記憶卡及其他類型包裝之儲存容量，或為了增加容量而減小尺寸，一直需要增加矽基板之一給定區域內能儲存的數位資料數量。增加資料儲存密度之一方法係每一記憶體單元及/或每一儲存元件儲存多個資料位元。此方法係藉由將一儲存元件電荷位準電壓範圍視窗分成二個以上狀態而實現。使用四個此類狀態允許每一單元儲存二個資料位元，八個狀態允許每一儲存元件儲存三個資料位元，以此類推。美國專利案第5,043,940及5,172,338號中說明使用浮動閘極的多狀態快閃EEPROM結構及其作業，而對於使用介電浮動閘極之結構，則在前面提到的序號為10/280,352之美國申請案中有相關說明。一多狀態記憶體單元陣列之選定部分亦可採取美國專利案第5,930,167及6,456,528號中說明的方式，而基於各種原因以二狀態(二進制)來操作。

將一般的快閃EEPROM陣列之記憶體單元成分離的單元區塊，該等單元區塊係一起被抹除。即，區塊係抹除單位。每一區塊一般皆儲存一或多頁資料，該頁面係程式化及讀取的最小單位，但在一單一作業中可程式化或讀取多

頁。每一頁一般儲存一或多個資料區段，該區段之尺寸係由該主機系統來定義。遵循磁碟驅動器而建立之一標準，一範例區段包括512個使用者資料位元組，還加上關於使用者資料及/或該等使用者資料儲存區塊的管理資訊之特定數目的位元組。記憶體系統一般在每一區塊內配置有16、32或更多頁面，且每一頁皆儲存一或僅少數主機資料區段。

一快閃記憶體系統中的控制器一般包括為控制該記憶體陣列之作業以及資料在該陣列與該主機系統之間的流動而執行來自一韌體作業系統的指令之一微處理器。在某些商業產品中，此韌體係儲存於作為該控制器之部分之一小型快閃EEPROM內，其一般係與一或多個記憶體單元陣列積體電路晶片分離之一積體電路晶片。使用一快閃記憶體允許藉由重新程式化而容易地更新該韌體。一般地，一旦該系統開啟電源或重啟，便從該快閃記憶體讀取該韌體，並將該韌體讀入該控制器RAM。最初，藉由該控制器微處理器來執行該控制器ROM內儲存的少量啟動碼以將該韌體載入RAM。然後該微處理器執行來自該RAM的韌體指令，因為可能使用此一記憶體中能讀取比該快閃記憶體快得多之一類記憶體。該RAM當然係揮發性的，但是，若功率損失，則一旦恢復功率便再次將該韌體從該快閃記憶體載入該RAM而恢復該記憶體系統之作業。

儘管此韌體啟動系統之作業相當不錯，但該控制器積體電路晶片較昂貴，因為必須使用與用於形成該晶片上的其他電路不同之一程序來形成該快閃記憶體。因此已建議，

為了降低產品成本，將該韌體儲存於不允許由該主機來存取以儲存使用者資料的快閃記憶體單元陣列之指定區塊內。一旦系統初始化，該控制器微處理器便執行該ROM啟動碼以將該韌體從快閃記憶體之指定區塊載入該RAM。此舉仍然允許藉由重新程式化該些快閃區塊來改變及更新所有韌體，因為該ROM內僅儲存少量碼來載入該韌體。

## 【發明內容】

顯然，極為重要的係保持載入該控制器RAM的韌體之完整性。所載入韌體中的任何錯誤，即使在僅一位元內，亦能使得該記憶體系統不規則地操作，或者甚至根本不能操作。除此類不規則操作或不能操作之其他不利影響外，使用者資料在其程式化或讀取時可能受到破壞，或者甚至使其不可從該記憶體擷取。即使後來藉由重新載入該韌體或該韌體之另一副本來校正該錯誤，使用者資料或從該快閃記憶體讀取使用者資料之能力可能已經遭到不能修復的損害。因此，在將該韌體程式化進該快閃記憶體的保留區塊之程序中以及在一旦系統初始化該韌體便向RAM轉移之期間採取步驟，以提高該韌體之完整性，該韌體控制該微處理器作業以程式化使用者資料並將使用者資料儲存於該快閃記憶體之其他區塊內。

將該操作韌體之二或多種副本儲存於該快閃記憶體內的不同位置。該些位置不必係固定的。而是，可能對每一卡或嵌入的記憶體系統之記憶體單元之保留區塊作最佳的選擇，以用於在將該韌體程式化進該記憶體(作為每一系統之

最後製造步驟中的一步驟)之時儲存該韌體。在製造期間，還將其中儲存該等韌體副本的區塊之位址映射程式化進該記憶體之極少指定區塊中的一區塊。該ROM啟動碼使得該控制器微處理器依次定址該些極少的指定區塊直至其找到該位址映射。然後將該位址映射複製進該控制器RAM，並藉由該微處理器從該位址映射讀取該韌體的第一副本之起點存在於其中的快閃記憶體區塊之位址，然後使用所讀取的該位址來定址該區塊以開始將該第一韌體副本複製進RAM。使用該可程式的韌體位址映射允許將該韌體儲存於不同卡上不同的快閃記憶體位置而不會增加該ROM啟動碼或啟動程序之複雜性。

儘管一般的快閃記憶體係以使用者資料之多個狀態來操作，但儲存該韌體的保留區塊可採取二進制的狀態或者比用於該使用者資料的狀態為數更少之狀態來操作。即，儘管該快閃記憶體大部分中的記憶體單元之儲存元件儲存二或更多的資料位元，但該等保留區塊之儲存元件可操作以各儲存為數較少的一或多個資料位元。此情形使得不同狀態之間的容限增加，並因此使得該韌體資料不太易受干擾及其他可能引起錯誤之影響。除此提高的可靠性外，可更快地讀取以為數更少的狀態儲存之資料。儘管此舉減小該等保留區塊內儲存的資料密度，但僅涉及相對較少的區塊。因此，對作為一整體的記憶體系統之影響一般較低。

一般將該韌體資料與依據一已知冗餘碼演算法而由該資料計算出之一錯誤校正碼(ECC)一起儲存於該快閃記憶體

內。該ECC一般係與韌體資料之每一區段或頁一起儲存。一旦將該韌體資料從該等快閃記憶體保留區塊上傳給該控制器，便藉由該ECC來檢查該資料的錯誤。若一區段之一或多個位元係錯誤的，則可使用該區段之ECC來校正該(等)位元，只要錯誤位元之數目在所使用的特定ECC演算法之能力範圍內即可。替代性的係，可從儲存於快閃記憶體內的一或多個替代副本讀取該區段。若該第一副本內的錯誤數目超出該ECC演算法對其進行校正的能力，則當然從一替代的韌體副本讀取該區段。若一區段之所有替代副本皆包含錯誤，則可校正並使用錯誤最少之一副本。較佳的係藉由作為該控制器之部分而提供之一硬體電路來執行該ECC計算，而非藉由處於該ROM啟動碼控制下之控制器微處理器來執行。但是，一旦偵測到一可校正的資料錯誤，該微處理器便著手藉由執行ROM啟動碼指令來校正該錯誤。

當在讀取期間偵測到韌體資料位元之錯誤時，還可能使用一容限技術。即，若藉由使用一ECC而決定存在錯誤，則第二次可以不同的參考位準來讀取相同的資料；即，為該韌體中一或多個位元處於儲存等級之某一錯誤提供一容限。通常，若該ECC所偵測到的錯誤數多於其能校正的錯誤數，則使用該容限讀取。替代性的係，在該ECC偵測到錯誤後但在使用該ECC來校正該等錯誤之前可採用一容限讀取。在任一情況下，皆使用該ECC來驗證採用容限讀取的資料之有效性。若不能以此方式讀取有效資料，則讀取

第二韌體副本。

可在該快閃記憶體之一保留區段內設定一「韌體存在」旗標以指示儲存該韌體碼之一副本。然後，該啟動碼促使在包含該啟動碼的區域定址之前讀取該旗標。若該旗標不指示存在一相關的韌體副本，則不作讀取該旗標之嘗試。對於有效儲存的韌體亦可使用一「不載入」旗標以防止該韌體在執行診斷時載入。該些二旗標之組合控制該微處理器是否嘗試從該快閃記憶體讀取及載入韌體。

本發明之額外方面、優點及特徵包括於以下關於其範例之說明中，此說明應結合附圖。本文所引用的一切專利案、專利申請案、文章及其他公告案之全部內容皆出於各種目的而以引用的方式併入於此。

### 【實施方式】

如上所述的先前技術中的快閃EEPROM系統在功能上可如圖1所示。一非揮發性記憶體系統11一般包括一非揮發性記憶體單元陣列13與一控制器15。該記憶體單元陣列13可能係上面所說明的先前技術中之類型，或某些其他類型的可重新程式的非揮發性記憶體。該控制器包括：與該記憶體單元陣列13介接之電路17、一微處理器19、一隨機存取記憶體(RAM)21、一唯讀記憶體(ROM)23、錯誤校正碼(ECC)計算電路25及主機介面電路27。該記憶體系統11係經由該主機介面電路27而連接至一主機29。該主機29可能係一個人電腦、數位照相機、個人數位助理、蜂巢電話、數位聲頻播放器或其他需要此一非揮發性記憶體系統之電子系

統。該記憶體系統11可能係嵌入該主機內，並因此構成該主機系統之部分，或者其為與該主機電性及機械可移除式連接之一卡之形式。

對於用於具有一內部控制器的快閃記憶體之此類可移除卡，有若干現存的標準。一此類標準，即個人電腦(PC)卡標準，提供三類個人電腦卡之規格。該個人電腦卡標準係個人電腦記憶卡國際協會(PCMCIA)之產品。CompactFlash™卡(CF™卡)在功能上可與該個人電腦卡相容但要小得多。一甚至更小的非揮發性記憶卡係多媒體卡(MMC™)。MMC™卡之一修改版本(尺寸約相同)係後來的安全數位(SD)卡。對於適合用作記憶卡的該些及其他電子卡，存在若干標準。該些標準中的一些標準對任何公眾成員開放，而其他標準則對為使用該等卡而形成的協會成員開放。

在作業中，該控制器11從該主機29接收資料區段連同欲程式化該資料之邏輯位址。然後，該控制器將該些位址映射進該記憶體單元陣列13內的實體頁面位址。圖2給出該陣列13之一範例性的實體記憶體位址映射。該記憶體係分成若干區塊，例如一區塊31，其中每一區塊皆係作為單一抹除作業之部分而一起抹除的最小記憶體單元單位。進而，將每一區塊分成若干記憶體單元頁面，例如該區塊31分成頁面33、35、37與39。儘管為解說簡單起見而顯示每一區塊內僅存在四頁，但一般使用多得多之頁面。趨勢係朝具有更多頁面的更大區塊發展，其中每一頁面皆儲存多個資料區段。

將該記憶體單元陣列13分成眾多區塊，如圖2所示。該些區塊中的數個區塊係稱為「保留區塊」，用以儲存韌體、參數及該控制器15所使用的其他資料以管理該陣列13之作業並與該主機29通訊。此範例中顯示區塊41、43、45、47及49係保留區塊。該些區塊不必係該相同記憶體系統的不同副本中的相同區塊，而且甚至可能在一單一記憶體系統作業期間動態地重新指定該些區塊(若變化的條件使得需要重新指定的話)。該控制器15不允許該主機29存取該等保留區塊，相反，該控制器使用儲存於該等保留區塊內的資料來操作該系統。該控制器15可獲得該系統之其餘區塊以儲存由該主機29提供的使用者資料，不過，在某些情況下，不允許若干區塊用於正常使用並將其稱為冗餘區塊而可在該系統作業期間替代其他區塊(若需要替代的話)。該等控制器將邏輯位址從該主機映射進設置成可用於儲存使用者資料的陣列之實體位址空間。

為解說該控制器對操作韌體之儲存及使用，顯示該韌體之第一副本係儲存於相鄰的保留區塊47及49內，然而，不必將超出一區塊容量的韌體儲存於實體上相鄰的區塊內。該韌體之一第二副本係儲存於保留區塊41及43內。由於該控制器所使用的韌體及其他資料(例如，操作參數之資料)對於該記憶體系統之作業如此重要，因此將其儲存為二個副本以確保防止在使用該記憶體系統時該第一副本隨時間而可能遭到的破壞。該韌體檔所佔據的區塊數目當然取決於該等檔之尺寸及該等區塊之資料儲存容量。

在該系統初始化(例如電源開啟時發生或回應一硬啟動)期間，將該韌體碼之一副本從該快閃記憶體13載入該控制器之RAM 21。然後，該微處理器19執行來自該RAM 21之韌體碼。為了就載入該韌體碼而向該微處理器19提供指令，在該ROM 23內提供少量的啟動碼。一旦系統初始化，該微處理器19便讀取並執行該啟動碼之指令以將一韌體副本及其他必需的操作資料從該快閃記憶體13之保留區段載入該RAM 21。然後，該微處理器19執行所載入的韌體碼之指令以控制該記憶體系統之作業。由於，對於一般類型的ROM 23，不容易更新或以其他方式改變該啟動碼，因此將盡可能多的系統碼放置於該快閃記憶體13內儲存的韌體碼內，因為能容易地重新寫入此韌體碼。

並非將該韌體及操作資料之位址永久地包括於該啟動碼快閃記憶體內，而係由該啟動碼促使該微處理器最初存取該快閃記憶體內包含一映射(該映射包括此資訊)之一較小檔。在此範例中，將該映射儲存於該快閃記憶體之一頁面中。為了能夠將此映射儲存於若干頁面中的任一頁面中，該啟動碼促使該微處理器依次存取若干指定的頁面並從這些頁面讀取該資料直至其找到該映射。圖2中顯示此舉之一範例，其中指定頁面51、53、55及57。在此範例中，該等指定頁面係實體分布於整個陣列不同位置的若干區塊之第一頁面(頁面0)。因此，若已知該陣列中的某些位置比其他位置更佳，則將該等映射資料程式化進該等較佳位置，因為此舉對於讓控制器能夠精確地讀取該映射而言很重要。

例如，在具有一或若干千兆位元組使用者資料儲存容量之一記憶體系統中，可能指定十或十二個此類潛在的映射頁面。

圖3中顯示儲存於一範例位址映射頁面中的資料。欄61包含一唯一簽章，其識別包含該等位址映射資料的頁面。該微處理器需要存取的若干保留檔之位址資料係包括於該位址映射頁面中，圖3中顯示關於此類保留檔0及1之資料。對於每一保留檔皆包括四個資料欄。對於保留檔0，欄63包含該檔之一識別符(ID)。可將此檔指定為該韌體檔。欄65指定該檔長度，例如頁面數目。欄67中指定該快閃記憶體內該保留檔之一第一副本之一位址，欄69中指定其第二副本之一位址。該些位址一般將係該檔之第一頁，其係儲存於該檔長度欄65所表示的若干連續頁面中。該位址映射內還包括該保留檔1之相同資料、至少在該初始化程序期間需要由該控制器來處理的任何其他資料。

## **將該韌體上傳到該控制器之第一項具體實施例**

圖4之一流程圖顯示初始化該記憶體系統11以將韌體碼從該快閃記憶體13載入該控制器RAM 21之一範例。如步驟71所示，一旦開啟該系統之電源或一電源開啟的系統中接收一硬啟動，上述程序便開始。下一步驟73初始化該控制器特定應用積體電路(ASIC)，向該快閃記憶體13供電並向該主機傳送指示該記憶體忙碌之一信號。然後在步驟75中，讀取並藉由該微處理器19來執行該ROM 23內的啟動碼。

該步驟 75 包括將該位址映射頁面定位於快閃記憶體內 (參見圖 2)，讀取該位址映射頁面且然後讀取一保留區塊內之一檔，該檔在該位址映射中係識別為包括二個一位元的旗標。該些旗標之一係一「FW\_Present」旗標，其指示該快閃記憶體內是否儲存有韌體碼。此旗標允許該控制器在該快閃記憶體內不存在任何韌體碼之情況下避免嘗試讀取韌體碼。當需要不將該韌體載入該控制器時設定一第二「不載入」旗標，即便該韌體存在於該快閃記憶體內。例如，當在無韌體碼之條件下執行診斷常式時，設定此第二旗標。但是，若未預期此一作業，則不需要使用該「不載入」旗標。若使用該「不載入」旗標，則可將其儲存於該快閃記憶體外，例如一暫存器或一硬體旗標內。假定使用二旗標，則下一步驟 77 決定其是否指示存在韌體而不存在所設定的「不載入」旗標。若是，則以一步驟 79 開始之一序列繼續載入該韌體。若不存在，則該控制器進入一閒置迴路，如步驟 101 所示，且可選擇讓該主機介入以控制該程序。

作為將該等二旗標作為二個資料位元儲存於一保留區段內之一替代方案，可指定該包裝外部的二接針以設定該些二位元。例如，若該些接針之一係接地，則設定該接針所表示的旗標。從而，作為步驟 75 及 77 之部分，詢問該些接針之電性狀態。

如步驟 79 所指示，該控制器將進行自我設定以讀取該韌體，包括組合步驟 75 中從該位址映射頁面讀取的二副本之位址並準備讀取該第一副本。可在讀取該 FW\_Present 旗標

(步驟75)之同時從該等保留區塊讀取標稱讀取條件，例如對於特定的記憶體陣列欲在讀取期間使用的各種電壓位準，並在該步驟79中使用該等標稱讀取條件來設定該讀取。

在步驟81中，讀取該第一韌體副本之第一頁面。在此範例中，由於每一頁面皆儲存一資料區段，因此術語「區段」在該等流程圖中係用作該讀取單位。若該等個別頁面欲儲存二、四或更多的資料區段，則將會同時設定一頁面內的所有資料區段。但是，仍在圖4之流程圖所指示之一時間處理一資料區段。

基本上採取與從該快閃記憶體讀取任何資料相同的方式，經由該控制器之ECC電路25來傳遞所讀取的韌體資料。由每一資料區段計算出一ECC並將該ECC與儲存為管理資料而作為該區段的部分之ECC相比。所儲存的ECC係在其程式化期間由該資料計算得出。只要於該區段等級執行錯誤校正，便可實行此舉，無論每一頁面中是否儲存有一或多個資料區段。替代性的係，若將一單一ECC係用於一單一頁面內的多個主機區段資料，則對於一頁面僅實行一次該ECC檢查。但是，對於每一資料區段，習慣包括二ECC，一係針對該韌體資料部分，而另一個係針對包括該資料ECC及/或其他操作參數之管理部分。作為另一項替代方案，可將與一或多個韌體資料區段相關的管理資料儲存於不同於該韌體資料之一頁面或區塊內，但該等管理資料係連續讀取並一起相關。

在一步驟83中，在所說明的特定範例中，該ECC電路25

促使由所讀取的韌體資料計算一ECC，而且，與連同該資料一起讀取的ECC相比，從而提供指示該ECC所覆蓋的所讀取資料區段狀態之若干輸出位元。然後，執行該啟動碼之處理器19促使讀取該等狀態位元。若該等狀態位元指示所讀取的資料內無錯誤，則如步驟85所示，為讀取下一頁面而更新該頁面位址及類似者。若未讀取包含該韌體檔的第一副本之所有頁面，則該處理返回該步驟79以讀取下一頁面。但是，若剛讀取的頁面係該第一韌體檔中的最後頁面，則該處理繼續進行下面說明的步驟95、97及99。

但是，若在該步驟83中，來自該ECC電路25的狀態位元指示該等讀取位元中的一或多個位元係有錯誤，則接下來在步驟89中，藉由執行該啟動碼來決定是否致動該控制器15以使用該ECC來校正該(等)錯誤(若能執行的話)。下面對此進行解說。若獲致動，則在步驟91中，藉由執行該啟動碼之微處理器19而依據該等狀態位元來決定該等錯誤之數目及類型是否能藉由所使用的特定錯誤校正演算法來校正。若能，則在步驟93中，藉由執行該啟動碼來校正所讀取的資料，而然後該處理繼續進行到步驟85，如同已讀取該資料而無任何錯誤之情況一樣。若依據由該ECC電路25產生的狀態位元而決定不能藉由使用該啟動碼中所包括的錯誤校正演算法來校正該等錯誤，則在步驟105中識別依次輪到的下一韌體副本。一般的ECC演算法能夠依據位元錯誤之複雜性而識別給定數目的位元錯誤，但能夠校正的位元數目要少於所識別的給定數目。例如，若不能校正第一

韌體檔副本0之區段資料，則代之以讀取並使用該第二韌體檔副本1之相同區段。步驟107決定是否保留一未讀取的韌體資料副本，以及，若保留，則促使該處理繼續回到該步驟81以對該第二韌體副本之相同區段重複上面說明的程序。但是，若未成功地從該韌體碼之二副本(或者，若提供更多的話，則更多)讀取該區段，則該處理繼續進行到步驟109，如下面之說明。

但是首先返回該步驟89，若未致動校正(此係一般的初始條件)，則下一步驟103促使設定一旗標以指示存在一ECC錯誤。然後，在剛說明的迴路中，藉由步驟105、107、81及後面的步驟來讀取下一副本之相同區段。藉由該步驟103而設定的旗標係與一韌體副本中包含一或多個位元錯誤之區段相關，且較佳的係儲存為該區段或其他地方的管理資料之部分以供隨後參考，以便就該資料區段採取某一補救動作。該韌體可能包括用於搜尋在該上傳程序期間設定的所有此類旗標之一常式，從而，一旦成功地將該韌體載入該控制器，便可採取某一動作來直接校正該快閃記憶體內儲存的錯誤韌體資料區段或解決該等錯誤資料之一可能成因。例如，此時，可藉由校正該資料且然後在相同的快閃記憶體頁面中重新寫入經校正的資料，從而擦除或刷新旗標所指示的韌體資料區段。例如，美國專利案第5,532,962、6,151,246及6,222,762號及2003年10月3日申請的序列號為10/678,345之美國專利申請案中說明若干特定的擦除程序。可藉由使用一區段資料ECC或藉由讀取參考位準與正

常所使用者不同之資料(「容限讀取」)來校正該區段之資料，以便對已經移動(或似乎已由於與其他電荷儲存元件的場耦合而移動)超出原始嚴格範圍(針對所儲存的電荷位準已經程式化所至的狀態)以外的該些所儲存之電荷位準作出補償。替代性的係，可從該韌體之另一副本讀取具有未校正錯誤之資料區段，並將該等資料區段插入所校正的副本。然後，將所校正的副本重新寫入該快閃記憶體，較佳的係重新寫入於一新的位置內，但亦可能重新寫入至相同的位置(在抹除後)。

再次返回該步驟89，在此範例中，最初停用對任何錯誤讀取資料之校正。並不校正來自一副本之錯誤資料，而係首先從依次輪到的下一韌體副本讀取相同的區段直至決定出不能無錯誤地從快閃記憶體內儲存的任一副本讀取一特定的資料區段。此係在無任何錯誤地從所有韌體副本讀取給定區段之嘗試已失敗後藉由步驟107來決定。然後，該處理促使，經由包括步驟109、111、112及113(返回該步驟81)之一迴路，以指定的次數從該等韌體副本重新讀取該區段，按順序每次讀取一副本，直至無錯誤地讀取該區段資料，從而促使該處理從該步驟83繼續到該步驟85。可能在不同的容限條件下進行該等再試中的某些嘗試，如該步驟112所示。

但是，如該步驟113之決定，若此讀取在所允許數目的再試之最後嘗試後仍未成功，則藉由致動步驟115中的ECC校正而允許一旦接下來讀取相同的區段資料便發生對該等錯

誤之校正。此舉促使，當由步驟83決定存在一能校正的ECC錯誤時，便由該步驟89指示經由步驟91及93之路徑來進行該處理，如上面之說明。若存在一不能校正的ECC錯誤，則經由步驟105及107再次對該資料區段之下一副本作相同嘗試。但是，若對該韌體資料區段的所有副本進行ECC校正之該等讀取失敗，則在步驟111中，將該處理置入該步驟101所示之閒置迴路狀態。

總之，對於此範例實施方案，當二韌體副本係儲存於該快閃記憶體內時，可對二副本內皆有錯誤之一給定資料區段進行多達一定次數之讀取而不嘗試藉由該ECC來校正該資料，該讀取次數係由該步驟109中建立的再試之設定次數所決定。然後，藉由以該ECC來校正該資料之能力來執行從每一副本讀取該給定區段之最後一次再試。僅在二資料區段皆不可校正之情況下，該程序才失敗。

替代性的係，但是一般並非較佳的係，可將該步驟89設定為始終致動校正，但同時在該步驟103中為隨後處理該區段內的資料錯誤而設定旗標。在此一情況下，圖4之處理將僅一次從每一韌體副本讀取該給定資料區段。讀取該第一副本，而嘗試由該ECC來校正其錯誤。若成功，則到達步驟85。若不成功，則讀取該第二韌體副本之給定區段，而且，若存在錯誤，則嘗試作校正。若該些作法皆不成功，由該處理繼續到該步驟109。

儘管圖4中未明確說明，但較佳的係採取與針對該等韌體副本而說明的方式類似之方式來執行讀取該位址映射頁面

及一保留區塊的任何部分之步驟75。即，一或多個ECC係連同此類資料一起儲存並係用於在讀取期間決定所讀取的資料是否包含任何位元錯誤。若包含且若能校正，則可藉由使用該ECC來校正該資料。若不能校正，則可能在不同的讀取條件下重新讀取該資料。若錯誤仍然存在，則對重新讀取的資料使用該ECC。一旦得到校正，便重新寫入錯誤的映射頁面及/或保留區塊部分，一般寫入於該快閃記憶體內之一不同位置。若不能從該一副本獲得良好的資料，則可能保留該映射頁面之一複製副本。

參考圖5，概念上顯示依據結合圖4而說明的處理之部分而從快閃記憶體內所儲存的二副本成功地讀取韌體之一範例。為解說簡單起見而假定該韌體長為8個區段，讀入該控制器RAM 21之一韌體檔121之該等8個區段係顯示為取自二韌體副本123與125。區段0、1、2、4、5及7來自該第一韌體檔123與區段3及6，由於不能從該第一副本成功地讀取該等區段，因此，其係取自該~~該~~第二韌體檔125。

返回圖4之處理流程圖，特別係該步驟87，一旦已讀取一韌體檔(例如圖5之檔121)，該處理便繼續到該步驟95。作為該步驟95之部分，檢查所讀取的韌體檔之管理欄127及129(圖5)。該些欄中的每一欄皆包含該韌體檔之長度與對該ROM 23內所儲存的啟動碼之版本之一指定，因為在不同的記憶體系統中該啟動碼可能隨時間而變化。將所讀取檔121之實際長度與從該等欄127與129讀取的值相比。還將從欄127及129讀取的對該ROM啟動碼版本之指定與該啟動碼本

身中所包括之一版本指定相比。若在該步驟97中，決定該些長度及啟動碼指定之比較皆為「是」的話，則將該韌體檔121(圖5)上傳到該控制器RAM 21(圖1)，而該程序結束。但是，若該等韌體檔長度或該等啟動碼版本指定之比較皆為「否」的話，則該處理停止，如該步驟101所示，直至從該主機接收某些進一步的指令。

## **將該韌體下載至該快閃記憶體**

圖6說明用以將韌體程式化進圖1及2中記憶體系統11的快閃記憶體13之保留區段之一程序。此程序一般係在生產的最後階段或在更新較早製造的卡之韌體時由該記憶體系統之製造商經由該主機系統29(一般係電腦形式)來完成。該記憶體系統之採購者及使用者一般將不會將韌體碼載入該快閃記憶體。

參考圖6，步驟131指示該下載程序之起點。在步驟133期間，替代性地將不同的資料圖案寫入各種快閃記憶體區塊，並從不同的快閃記憶體區塊讀取不同的資料圖案，該等快閃記憶體區塊係用於儲存該韌體資料的保留區塊之候選物。經此測試，結果選定一或多個區塊之二韌體碼儲存區域中的每一區域(例如，圖2中的幾對區塊41、43及47、49)。僅選定允許無任何錯誤地讀取程式化測試資料之區塊。進一步，可能額外地對所儲存的測試資料執行一測試以決定所儲存的電荷位準是否在最佳範圍內。同樣，可在程式化該測試資料後令該記憶體系統經歷各種環境常式以決定所儲存的資料是否因此而改變。

在下一步驟135中，該主機電腦將下載韌體載入該控制器RAM 21以提供指令將該記憶體控制韌體寫入該快閃記憶體13之選定的保留區塊。(圖1及2)接下來，在步驟137中，藉由該主機來讀取作為欲程式化進該快閃記憶體的韌體之部分而儲存的ROM啟動碼相容性指示以及儲存於該ROM 23內的啟動碼版本指示，並將此二指示相比。該記憶體系統控制韌體之下載僅在可與永久且不可重寫地儲存於該ROM 23內的啟動碼相容之情況下才會繼續。若指明不相容性，則一般會進行將欲載入該快閃記憶體的系統韌體碼之版本改變成與已經存在的ROM啟動碼相容之一版本的補救。

然後，在步驟139中，該主機向該控制器15傳送一韌體寫入命令，而在步驟141中，該控制器15最初藉由清除該FW\_Present旗標來作出回應。上面已說明此旗標。接下來，在步驟143中，藉由該主機將該韌體資料之一組區段傳輸給該記憶體系統。如步驟145所示，指定由該步驟133選定的二保留區塊區域中用以儲存該韌體碼之一區域，來接收該第一韌體碼副本。然後該控制器15將先前從該主機接收的韌體資料區段程式化進該(等)第一選定保留區塊，如步驟147所示。若此程式化步驟成功，則如同步驟149作出的決定，該控制器促使將該等相同的韌體資料區段程式化進該(等)第二選定保留區塊。包括步驟151、153及145在內的一部分迴路促使定址該第二位置，且其中藉由該步驟147將相同的資料區塊程式化。

一旦已將此組資料區塊程式化於該快閃記憶體之二位置內，則該處理繼續到一步驟155以決定是否有更多的韌體資料區段需要程式化。若有，則在步驟143中藉由該主機來傳送另一組資料區段，並經由包括該等步驟145至153在內的迴路而以相同的方式將該些資料區段程式化於二快閃記憶體位置內。如該步驟155所決定，在以此方式將所有該等韌體碼區段程式化後，設定該FW\_Present旗標(如步驟157所示)，並在步驟159中完成該下載作業。

若在該步驟149中偵測到一組區段程式化失敗，則步驟147中對該些區段之程式化重複預定次數，如步驟161及163所示。若在該等次數之嘗試中有任何一組區段未成功地完成程式化，則在步驟165中指明該程式化作業之失敗，並終止該程序。

儘管該快閃記憶體係以多狀態來操作以於每一電荷儲存元件儲存多個資料位元(如上面在先前技術中所述)，但可操作一多狀態系統之保留區塊以於每一電荷儲存元件儲存為數更少的一或多個位元。例如，若該等電荷儲存元件係針對該使用者資料而以八個狀態來操作，則可於每一電荷儲存元件將資料以四個狀態儲存於該等保留區塊內。同樣，若該使用者資料係儲存為四個狀態，則可以二進制來儲存所保留的區塊資料。此舉對於儲存該記憶體映射及韌體之保留區塊尤其有價值。由於當採用為數較少的狀態時定義每一狀態之範圍較大，因此，以為數較少的狀態來儲存的資料不太會受到錯誤的讀取。當每一電荷儲存元件中儲存

的狀態較少時，在記憶體電晶體臨界電壓範圍與電荷儲存位準範圍之間的容限較大，且該等範圍較大。當然，在以為數較少的狀態來操作之該些區塊中儲存的資料較少，但如上面所論述的儲存該記憶體映射、該等操作參數、該等旗標及該韌體的保留區塊之此類作業不會明顯地影響該記憶體之儲存容量，因為此舉僅需在數目較少的狀態中操作小部分記憶體。

圖7顯示用以由記憶卡形式的此類系統之製造商將韌體資料程式化進快閃記憶體系統之一整個程序，此程序既用於新的空白卡亦用於其中正在更新該韌體之該些卡。此程序包括使用圖4之韌體上傳(在步驟165中)以及圖6之韌體下載(步驟167中)。開始，將該卡與一主機連接，該主機在步驟169與171中決定該記憶卡是否係一空白卡。若係空白卡，則在步驟173及175中將該記憶體陣列格式化。接下來，如先前結合圖6之說明，將該等韌體副本程式化進該卡記憶體陣列。一旦在步驟177中決定已成功地將該韌體程式化進該卡，該程序便結束。然後該卡準備好供使用。

若在步驟171中決定該卡並非空白，則將假定駐留於該快閃記憶體內的韌體載入該控制器RAM，如上面結合圖4之說明。若在步驟179中決定該韌體上傳失敗，則執行一失敗分析功能181以瞭解該失敗之原因。在圖4中，當該程序處於該閒置迴路101中時，認為存在失敗。然後，作為回應而捨棄該卡。

但是，若在步驟179中決定已正確地上傳該韌體，則若決

定需要重新格式化該卡(步驟183)或應將該韌體升級至一更新的版本(步驟185),便可藉由步驟167之程序而重新寫入該韌體。但是,若既不需要重新格式化亦不需要韌體升級,則對該韌體正確地從該快閃記憶體載入該控制器RAM之確認致使該程序結束。然後,則已確認該卡準備好供使用。

### **將該韌體上傳到該控制器之第二項具體實施例**

圖8顯示受該ROM啟動碼控制以將該韌體從快閃記憶體13上傳進入該控制器15的RAM 21(圖1)之一程序之一第二項具體實施例。此程序類似於上面結合圖4而說明的第一項具體實施例。圖8中與圖4之步驟相同或基本上相同的步驟具有相同的參考數字,在此不作進一步解說。該等二項具體實施例之間的差異在於對所讀取資料中存在錯誤之決定作出回應。

參考圖8,對應於步驟83中關於已藉由使用該ECC而偵測到一資料錯誤之決定,此項具體實施例之處理直接繼續進行到步驟103中該旗標之設定以如上所述供隨後使用。在下一步驟191中,決定是否能藉由所使用的ECC來校正該錯誤以及該錯誤是否包括比指定數目更少之位元(少於N個位元)。若是,則在步驟193中藉由該ECC來校正該資料,而該處理繼續讀取下一區段的韌體資料。在此項具體實施例中,僅在欲校正的位元數目較少且少於該ECC能夠校正的該讀取區段之位元數目時,才會在該處理之此較早階段校正該等錯誤資料。此係因為對該資料之校正所花的處理時間數量與所校正的位元數目相關。

因此，若步驟191中的決定係不能校正或能校正該資料但該資料有N或多個的位元要校正，則下一步驟195決定哪一情況才係實際情況。若能校正該等N或多個的錯誤位元，則步驟197決定是否已從該快閃記憶體內儲存的一或多個其他韌體副本讀取該給定區段。若是，則在步驟193中使用該EEC來校正該資料，而該處理經由該步驟85而繼續到欲讀取的下一資料區段。若保留尚未讀取該給定區段之一韌體副本，則步驟199切換成促使該步驟81讀取另一副本。

但是，若在步驟197中決定不能校正該等N或多個錯誤位元，則可使用步驟201來決定是否已採取一規則方式而從所有該等韌體副本對該給定區段進行指定次數之讀取。若否，則步驟199將定址另一韌體副本內的給定區段，並將由步驟81來讀取該區段。若所有韌體副本皆已經讀取指定的次數，則採用異常的努力來讀取資料。規則讀取之指定次數可能係2、3或更多次，但重新讀取資料花費時間，而且在初次讀取已產生不能校正的錯誤資料後，在相同的條件下重新讀取相同的資料區段不太可能提供正確的資料。因此，可藉由對每一韌體副本進行指定次數之讀取來實施該程序，在該指定次數完成後若無一次讀取成功則採取異常的讀取步驟。

該異常讀取程序中之一第一步驟203係，決定是否已經執行從該給定韌體副本讀取該給定區段資料之一或多次指定嘗試。若未執行，則藉由步驟211來設定異常的讀取參數，並藉由該些不同的參數而在步驟81中再次讀取該區段。但

是，若藉由該等異常的讀取參數對該給定資料區段進行指定的一次或多次讀取而未成功，則步驟205決定此情形對於該快閃記憶體內儲存的其他韌體副本是否係實際情況。若係實際情況，則將該韌體上傳視為已失敗，如207中所示，不提供任何其他技術來讀取或校正該等錯誤資料。但是，若尚未以該異常方式來讀取所有韌體副本，則藉由步驟209來設定該等異常的讀取參數，而下一步驟199促使由該步驟81來讀取一不同韌體副本之給定區段。

該異常讀取程序可能包括步驟209及211中對更可能讀取錯誤資料的不同讀取條件之設定。稱為「容限」之一技術，使得一記憶體單元電荷儲存元件的每一狀態之讀取範圍比對該資料區段進行首次、普通讀取期間使用的讀取範圍更寬。此舉產生之影響係減小該等範圍之間的容限，從而可能在該讀取程序中引入其他錯誤。但是，當不能正常讀取該資料時，容限亦可能使得已漂移出其個別範圍之單元狀態得到正確讀取。容限讀取之正確與否係藉由使用該ECC並經由步驟83及其後步驟而採取與正常的資料讀取相同之方式來決定。

#### 結論

雖然已經針對本發明之範例性具體實施例來說明本發明之各方面，但是應瞭解，本發明有權在隨附申請專利範圍的完整範疇內受到保護。

#### 【圖式簡單說明】

圖1係一可實施本發明各方面之非揮發性記憶體系統之

方塊圖；

圖2示意性地說明圖1中的系統之非揮發性記憶體之位址空間，顯示保留檔(包括其一映射)及韌體檔之儲存；

圖3說明圖1及2中的非揮發性記憶體內儲存的該映射檔之資料內容；

圖4係顯示圖1中的記憶體系統一旦初始化便將韌體從該非揮發性記憶體上傳入該控制器之一作業之一第一項具體實施例之流程圖；

圖5說明圖4之流程圖所說明的作業之一方面；

圖6係顯示將韌體從一主機下載入圖1中的非揮發性記憶體系統之流程圖；

圖7係顯示在卡製造期間發生的裝載或升級韌體之一作業之流程圖；以及

圖8係顯示圖1中的記憶體系統一旦初始化便將韌體從該非揮發性記憶體上傳進該控制器之一作業之一第二項具體實施例之流程圖。

## 【主要元件符號說明】

- |    |              |
|----|--------------|
| 11 | 非揮發性記憶體系統    |
| 13 | 非揮發性記憶體單元陣列  |
| 15 | 控制器          |
| 17 | 電路           |
| 19 | 微處理器         |
| 21 | 隨機存取記憶體(RAM) |
| 23 | 唯讀記憶體(ROM)   |

25	錯誤校正碼(ECC)計算電路
27	主機介面電路
29	主機
31	區塊/頁面
33	頁面
35	頁面
37	頁面
39	頁面
41	區塊
43	區塊
45	區塊
47	區塊
49	區塊
51	頁面
53	頁面
55	頁面
57	頁面
61	欄
63	欄
65	欄
67	欄
69	欄
71	步驟
73	步驟

75	步驟
77	步驟
79	步驟
80	步驟
81	步驟
83	步驟
85	步驟
87	步驟
89	步驟
91	步驟
93	步驟
95	步驟
97	步驟
99	步驟
101	步驟 / 閒置迴路
103	步驟
105	步驟
107	步驟
109	步驟
111	步驟
112	步驟
113	步驟
115	步驟
121	韌體檔

123	韌體副本
125	韌體副本
127	管理欄
129	管理欄
131	步驟
133	步驟
135	步驟
137	步驟
139	步驟
141	步驟
143	步驟
145	步驟
147	步驟
149	步驟
151	步驟
153	步驟
155	步驟
157	步驟
159	步驟
161	步驟
163	步驟
165	步驟
167	步驟
169	步驟

171	步 驟
173	步 驟
175	步 驟
177	步 驟
179	步 驟
181	步 驟
183	步 驟
185	步 驟
191	步 驟
193	步 驟
195	步 驟
197	步 驟
199	步 驟
201	步 驟
203	步 驟
205	步 驟
207	步 驟
209	步 驟
211	步 驟

## 五、中文發明摘要：

本發明揭示將用以控制非揮發性快閃記憶體系統作業的韌體碼之多個副本儲存於記憶體系統的快閃記憶體之不同的合適位置。還將該些位置之一位址映射儲存於該快閃記憶體內。一旦該記憶體系統初始化，儲存於該記憶體控制器內的啟動碼便藉由其微處理器來執行，以參考該位址映射並將該韌體之一副本從該快閃記憶體載入一控制器記憶體，然後可藉由該微處理器從該控制器記憶體執行該韌體副本以操作該記憶體系統來儲存及擷取使用者資料。一錯誤校正碼(ECC)係用於檢查該資料，但該快閃記憶體內所儲存的該等二或更多韌體副本之最佳部分係用於減少對使用ECC之需要。若使用者資料係以二個以上的狀態儲存於該快閃記憶體內，則可將該韌體碼以二狀態儲存於同一快閃記憶體內。

## 六、英文發明摘要：

## 十、申請專利範圍：

1. 一種初始化一記憶體儲存系統之方法，該記憶體儲存系統具有：快閃記憶體，其包含儲存於該快閃記憶體中不同位置的至少第一及第二韌體碼副本；一微處理器；一唯讀記憶體(ROM)，其包含微處理器可存取的啟動碼；以及一隨機存取記憶體(RAM)，其係用以儲存微處理器可存取的韌體碼，該方法包含：

執行該啟動碼以將該韌體之一第一副本從該快閃記憶體傳輸至該RAM，

識別該韌體碼之該所傳輸的第一副本中的任何位元錯誤，

若位元錯誤識別為能校正的，則校正該等錯誤位元，

若位元錯誤識別為不能校正的，則將該韌體碼的該第二副本之至少一部分讀入該RAM，以替代該第一副本中包含該等不能校正的位元錯誤之至少一部分，以及

執行來自該RAM的該韌體碼之一無錯誤副本。

2. 如請求項1之方法，其中對該所傳輸之第一副本中的任何位元錯誤進行識別包括：藉由如同將該等韌體部分從該快閃記憶體傳輸至該RAM一樣經由錯誤扶正碼(ECC)電路連續傳遞該等韌體部分，而依據該韌體的該第一副本之個別部分來計算ECC，並將該等計算出的ECC與先前依據該韌體資料的該第一副本之該等部分而計算出的ECC相比。
3. 如請求項2之方法，其中對該等錯誤位元之校正包括該微

處理器執行該啟動碼之一錯誤校正演算法以校正錯誤位元。

4. 如請求項2之方法，其中該韌體碼的該第一副本之該等個別部分包括：一或多個區段資料，以及先前依據該等個別部分而計算出並與該等個別部分一起儲存於該快閃記憶體內之一ECC。
5. 如請求項1之方法，其進一步包含：在執行該啟動碼以將該韌體之一第一副本從該快閃記憶體傳輸至該RAM之前進行以下操作：

最初存取該快閃記憶體內的複數個固定位置，一次存取一位置，直至發現一初始化記憶體映射係儲存於該等複數個固定位置中的至少一位置且包含該快閃記憶體中儲存該等至少第一及第二韌體碼副本的該等不同位置之位址，

讀取該初始化記憶體映射之資料以獲得該等位址，且然後存取該韌體碼之該第一副本。

6. 如請求項5之方法，其進一步包含：

識別從該初始化記憶體映射讀取的該資料內之任何位元錯誤，

若該所讀取資料內的位元錯誤識別為能校正的，則校正該等錯誤位元，以及

若該所讀取資料內的位元錯誤識別為不能校正的，則在不同條件下重新讀取該初始化記憶體映射之該資料。

7. 如請求項1之方法，其中將該等至少第一及第二韌體碼副本儲存於該快閃記憶體之該等不同位置中，且該記憶體之每一快閃記憶體儲存元件僅儲存給定數目之一或多個韌體碼位元，而該記憶體儲存系統之進一步特徵在於將使用者資料儲存於該快閃記憶體之其他位置中且該記憶體之每一儲存元件儲存多於該給定數目的使用者資料位元。
8. 如請求項7之方法，其中該給定數目之一或多個位元確切的係每一快閃記憶體儲存元件儲存一位元。
9. 如請求項1之方法，其進一步包含：

識別該韌體碼之該第二副本中該所傳輸的至少一部分內之任何位元錯誤，以及

若識別該韌體碼的該第二副本中該所傳輸的至少一部分內的位元錯誤係不能校正，則在趨向於減少該第二副本中該所傳輸的至少一部分內的位元錯誤數目之條件下，對該韌體碼的該第二副本之該至少一部分進行重複讀取。
10. 如請求項1之方法，其進一步包含：在執行該啟動碼以將該韌體之一第一副本從該快閃記憶體傳輸至該RAM之前，對一在將韌體儲存於該快閃記憶體內時設定的韌體存在旗標之狀態進行檢查，以及，僅當設定該韌體存在旗標時，才繼續執行該啟動碼以將該韌體之該第一副本從該快閃記憶體傳輸至該RAM。
11. 如請求項1之方法，其進一步包含，回應於識別預定數目

為一或多個之若干位元錯誤，設定與該韌體的該第一副本之該等錯誤資料在該快閃記憶體中的儲存位置相關之一內部管理旗標。

12. 如請求項11之方法，其進一步包含，回應於設定該內部管理旗標，在已將該韌體碼之一無錯誤副本傳輸進該RAM後，校正該韌體的該第一副本之該等錯誤資料。
13. 如請求項12之方法，其中對該韌體的該第一副本之該等錯誤資料進行校正包括將該韌體之該經校正的第一副本重新寫入該快閃記憶體中。
14. 如請求項13之方法，其中重新寫入該韌體之該經校正的第一副本包括將該經校正的第一副本重新寫入與其原先的儲存位置不同之一位置。
15. 如請求項12之方法，其中對韌體的該第一副本之該等錯誤資料進行校正包括使用一錯誤校正碼。
16. 如請求項12之方法，其中對該韌體的該第一副本之該等錯誤資料進行校正包括傳輸來自該韌體碼之該第二副本之良好資料。
17. 一種操作一記憶體儲存系統之方法，該記憶體儲存系統具有：快閃記憶體；一微處理器；一唯讀記憶體(ROM)，其包含可由該微處理器存取之啟動碼；一隨機存取記憶體(RAM)；以及計算電路，其依據通過其中之資料來計算一錯誤校正碼(ECC)，該方法包含：

藉由經由該ECC電路以一次傳遞一個的方式來傳遞該等韌體副本而將韌體碼之至少第一及第二副本儲存於該

快閃記憶體之不同的可定址位置，以及將由此而計算出的該等ECC儲存於該快閃記憶體內，

然後，藉由促使該微處理器執行該啟動碼以經由該ECC電路將該韌體之該第一副本從該快閃記憶體傳輸至該RAM，來初始化該記憶體系統之作業，其中該ECC電路依據所傳輸的該韌體之該第一副本而計算一ECC，

使用該等計算出並儲存的ECC來識別該韌體碼之該所傳輸的第一副本內之任何位元錯誤，以及

若位元錯誤係識別為能校正的，則促使該微處理器執行該啟動碼內之一錯誤校正演算法以校正該等錯誤位元，以便使得無任何錯誤地將該韌體碼載入該RAM，或者

若位元錯誤係識別為不能校正的，則將該韌體碼的該第二副本之至少一部分傳輸進該RAM以替代該第一副本中包含該等不能校正的位元錯誤之至少一部分，以便使得無任何錯誤地將該韌體碼載入該RAM。

18. 如請求項17之方法，其中該韌體碼之儲存包括對依據該韌體碼之一或多個區段而個別計算出的ECC進行儲存。
19. 如請求項17之方法，其額外包含將一映射儲存於該快閃記憶體之預定的複數個位置中的一位置內，該映射包含韌體碼的該等至少第一及第二副本之該等可定址位置；而且，其中藉由該微處理器來執行該啟動碼包括：最初藉由以一次存取一個的方式存取該等預定的複數個位置直至找到該映射而定位該映射，以及在儲存該映射之該位置讀取該映射之該等內容。

20. 如請求項17之方法，其中該韌體碼之儲存額外地包括設定一旗標以指示至少一韌體副本存在於該快閃記憶體內，而且其中執行該啟動碼以傳輸該韌體碼之該等第一或第二副本中的任一副本包括：首先讀取與該等副本相關的該旗標並僅在該相關旗標係設定之情況下繼續讀取該韌體碼之該副本。

21. 一種快閃記憶體儲存系統，其包含：

一快閃記憶體單元陣列，其將資料儲存於電荷儲存元件中並在該陣列之複數個預定位址中的至少一位址包含一記憶體映射，該映射包括指定將韌體碼之一或多個副本儲存於其中的位址之資料，

一控制器處理器，

一唯讀記憶體，其包含該處理器回應該儲存系統的初始化而存取並執行的啟動碼，

一隨機存取記憶體，其可由該處理器存取以獲得欲執行的指令，以及

其中該啟動碼促使該處理器存取該快閃記憶體內的該等複數個預定位址以定位並讀取該記憶體映射之資料，該資料指定將該韌體之一或多個副本儲存於其中之位址，然後，讀取位於該等指定的一或多個位址中的至少一位址之該韌體碼，以及，然後將該所讀取的韌體碼寫入該隨機存取記憶體。

22. 如請求項21之系統，其中將該映射及該韌體碼儲存於該快閃記憶體內且每一記憶體單元儲存元件儲存該映射及

該韌體碼之一位元，而且其中進一步將資料儲存於該記憶體陣列中除包含該映射及韌體的該些位址以外的至少一些位址且每一記憶體單元儲存元件儲存該資料之一個以上位元。

23. 一種快閃記憶體儲存系統，其包含：

一快閃記憶體單元陣列，其將資料儲存於電荷儲存元件中並包含與個別的第一及第二組錯誤校正碼(ECC)一起儲存於其中的韌體碼之至少第一及第二副本，該等個別第一及第二組ECC係依據該韌體碼之該等第一及第二副本而計算出，

一控制器處理器，

計算電路，其依據經由該電路而傳遞的資料而計算ECC，

一唯讀記憶體，其包含該處理器回應該儲存系統的初始化而存取並執行的啟動碼，

一隨機存取記憶體，其可由該處理器存取以獲得欲執行的指令，以及

其中該啟動碼促使該處理器讀取該第一韌體碼副本，包括：經由該ECC計算電路傳遞該所讀取的第一韌體碼副本，該ECC電路計算ECC並針對與該第一韌體碼副本一起儲存的該第一組ECC而就該第一韌體碼副本中與該等ECC有關的部分內存在的任何資料錯誤提供一狀態，以及

(A)若該狀態指示在該第一韌體碼副本的該等部分中之一給定部分內無資料錯誤，則將該韌體碼的該第一副本之該給定部分寫入該隨機存取記憶體，但是

(B)若該狀態指示在該第一韌體碼副本的該給定部分內有資料錯誤，則該啟動碼促使該處理器決定該韌體碼內的位元錯誤之該數目是否超過一給定數目，以及

(i)若該位元錯誤之該數目不超過該給定數目，則進一步促使該處理器校正該等錯誤位元並將該所校正的第一韌體碼副本寫入該隨機存取記憶體，但是

(ii)若位元錯誤之該數目等於或超過該給定數目，則進一步促使該處理器讀取該第二韌體副本之至少一部分，經由該ECC計算電路傳遞該所讀取的第二韌體碼，該ECC計算電路依據所傳遞的該第二韌體碼而計算至少一ECC，並針對該第二韌體碼副本中與該至少一ECC有關的該至少一部分內存在的任何資料錯誤提供一狀態，而且若該狀態指示該第二韌體碼副本之該至少一部分內無任何資料錯誤，則將該韌體碼之該所讀取的第二副本之該至少一部分寫入該隨機存取記憶體。

24. 如請求項23之系統，其中將該韌體碼儲存於該快閃記憶體內且每一記憶體單元儲存元件儲存該韌體碼之一位元，而且其中進一步將資料儲存於該記憶體陣列之位址中除包含該韌體碼的該些位址以外的至少一些位址且每一記憶體單元儲存元件儲存該資料之一個以上位元。

25. 一種快閃記憶體儲存系統，其包含：

一快閃記憶體單元陣列，其將資料儲存於電荷儲存元件中並包含與一第一旗標及一第二旗標一起儲存於其中

的韌體碼之至少一副本，該第一旗標指示存在該韌體碼而該第二旗標指示在存在該韌體碼之情況下應載入該韌體碼，

一控制器處理器，

一唯讀記憶體，其包含該處理器回應該儲存系統的初始化而存取並執行的啟動碼，

一隨機存取記憶體，其可由該處理器存取以獲得欲執行的指令，以及

其中該啟動碼促使該處理器尋找該等第一及第二旗標，以及

(A)若存在該第一旗標而不存在該第二旗標，則繼續將該韌體碼載入該隨機存取記憶體，或者

(B)若該等第一及第二旗標皆存在，則提供對該韌體碼之存取以作測試而不將該韌體碼載入該隨機存取記憶體，或者

(C)若該第一旗標不存在，則不會嘗試將該韌體碼載入該隨機存取記憶體也不會嘗試提供對該韌體碼的存取以作測試。

26. 如請求項25之系統，其中將該韌體碼與第一及第二旗標儲存於該快閃記憶體內且每一記憶體單元儲存元件儲存該韌體碼與第一及第二旗標之一位元，而且其中進一步將資料儲存於該記憶體陣列中除包含該韌體碼與第一及第二旗標的該些位址以外的至少一些位址，且每一記憶體單元儲存元件儲存該資料之一個以上位元。

27. 一種初始化一記憶體儲存系統之方法，該記憶體儲存系統具有：快閃記憶體，其包含儲存於該快閃記憶體中不同位置的韌體碼之至少第一及第二副本；一微處理器；一唯讀記憶體 (ROM)，其包含微處理器可存取的啟動碼；以及一隨機存取記憶體 (RAM)，其係用以儲存微處理器可存取的韌體碼，該方法包含：

將該韌體碼的該等至少第一及第二副本之一位元儲存於該快閃記憶體的該等不同位置內記憶體單元之個別儲存元件中，而將該使用者資料之一個以上位元儲存於該快閃記憶體的該等其他位置內記憶體單元之個別儲存元件中，

執行該啟動碼以將該韌體之該第一副本從該快閃記憶體傳輸至該 RAM，

在傳輸該韌體碼之該第一副本時，識別該韌體碼之該第一副本中的任何位元錯誤，

校正該所傳輸的第一韌體碼副本內該等識別出的位元錯誤中的特定錯誤，或讀取該韌體碼的該第二副本之至少一部分，以替換該第一韌體碼副本中包含該等識別出的位元錯誤之至少一部分，以及

執行來自該 RAM 的該韌體碼之一無錯誤副本。

十一、圖式：




圖 1




圖 2




圖 3




圖 5




圖 4




圖 6




圖 7




圖 8

**七、指定代表圖：**

(一)本案指定代表圖為：第 ( 5 ) 圖。

(二)本代表圖之元件符號簡單說明：

121	韌體檔
123	韌體副本
125	韌體副本
127	管理欄
129	管理欄

**八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：**

(無)