

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2004-129251
(P2004-129251A)

(43) 公開日 平成16年4月22日(2004.4.22)

(51) Int. Cl.⁷
H03K 17/687

F I
H03K 17/687

G テーマコード(参考)
5 J O 5 5

審査請求 未請求 請求項の数 1 O L (全 13 頁)

(21) 出願番号 特願2003-324983(P2003-324983)
(22) 出願日 平成15年9月17日(2003.9.17)
(31) 優先権主張番号 10/261711
(32) 優先日 平成14年9月30日(2002.9.30)
(33) 優先権主張国 米国(US)

(71) 出願人 399117121
アジレント・テクノロジーズ・インク
AGILENT TECHNOLOGIES, INC.
アメリカ合衆国カリフォルニア州パロアルト
ページ・ミル・ロード 395
395 Page Mill Road
Palo Alto, California
U. S. A.
(74) 代理人 100075513
弁理士 後藤 政喜
(74) 代理人 100084537
弁理士 松田 嘉夫

最終頁に続く


(54) 【発明の名称】 スイッチ装置

(57) 【要約】

【課題】 信号歪みが小さく動作のための電力や電流が少ないスイッチ装置を提供する。

【解決手段】 スイッチ装置60は、第1のゲート(80)を有し、第1の端子(64)と第2の端子(66)との間に結合された第1のトランジスタ(62)と、第2のゲート(82)を有し、第2の端子と第3の端子(70)との間に結合された第2のトランジスタ(68)と、インピーダンス部品(78)とを備える。第1、第2のトランジスタが、第1、第3の端子間において信号電流を導通するように構成され、インピーダンス部品は、信号電流の歪みを減少するために第1、第2のゲートに結合されている。

【選択図】 図3



【特許請求の範囲】

【請求項 1】

第 1 のゲートを有し、第 1 の端子と第 2 の端子との間に結合された第 1 のトランジスタと、

第 2 のゲートを有し、前記第 2 の端子と第 3 の端子との間に結合された第 2 のトランジスタと、

インピーダンス部品とを備え、

前記第 1 のトランジスタ及び前記第 2 のトランジスタが、前記第 1 の端子と前記第 3 の端子との間において信号電流を導通するように構成され、前記インピーダンス部品は、前記信号電流の歪みを減少するために、前記第 1 のゲートにおける第 1 のゲート信号電圧を絶縁し又は前記第 2 のゲートにおける第 2 のゲート信号電圧を絶縁するように構成された前記第 1 のゲート及び前記第 2 のゲートに結合されているスイッチ装置。

10

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、スイッチ装置に関し、さらに特定すれば、電界効果トランジスタによって形成される無線周波数スイッチ装置に関する。

【背景技術】

【0002】

無線周波数用途でのスイッチ動作は、種々の構造を有するスイッチ装置によって達成することができる。もっとも一般的なタイプのスイッチ装置の 1 つは、単極単投 (S P S T) スイッチである。S P S T スイッチ装置は、複雑なスイッチ動作を実行するように組合せることができ、かつ大量の電力を切り換えることを可能にする。

20

【0003】

スイッチ用途に一般的に利用される 1 つのタイプのスイッチ装置は、一般的に図 1 において参照数字 6 で示されている。スイッチ装置 6 は、P I N ダイオード 8 及び D C (直流) 阻止コンデンサ 10 及び 12 を含む。スイッチ装置 6 は、リアクタンス絶縁を提供するためにインダクタンスコイル 14 及び 16 を含む。インダクタンスコイル 14 は、バイアス入力端子 20 と P I N ダイオード 8 の入力端子 18 との間に結合されている。インダクタンスコイル 16 は、バイアス入力端子 24 と P I N ダイオード 8 の出力端子 20 との間に結合されている。バイアス入力端子 20 及び 24 は、バイアス入力端子 20 と 24 との間の電圧差が P I N ダイオード 8 を順方向バイアスするために十分であるとき、P I N ダイオード 8 を不導通状態から導通状態に切り換える。P I N ダイオード 8 が導通状態にあるとき、スイッチ回路 6 は、入力端子 26 において受信された入力信号を出力端子 28 に通過させる。

30

【0004】

この手法の欠点は、P I N ダイオード 8 を順方向バイアスするために一定の D C 電流を供給する必要があることである。P I N ダイオードスイッチの一定電流要求は、10 ミリアンペア又はそれ以上になることがある。この大電流の要求は、可用電力に制限がある携帯用装置にとって大きな欠点となる。

40

【0005】

スイッチ用途に一般的に利用されるスイッチ装置の別のタイプは、図 2 において参照数字 30 で図示されている。スイッチ装置 30 は、電界効果トランジスタ (F E T) 32、D C 阻止コンデンサ 34 及び 36、及び抵抗 38 及び 40 を含んでいる。F E T 32 へのバイアス入力は、バイアス入力端子 42 及び 44 に供給される。バイアス入力端子 42 及び 44 の間の電圧差が F E T 32 に対するゲート対ソース閾値電圧を上回ったとき、F E T 32 に対するバイアス入力端子 42 及び 44 は、F E T 32 を不導通状態から導通状態に切り換える。F E T 32 が導通状態にバイアスされているとき、スイッチ回路 30 は、入力端子 50 から出力端子 52 に信号を通過させる。特許文献 1 には従来技術による回路例が開示されている。

50

【特許文献1】特開10-242826

【0006】

この手法の欠点は、FET32が不導通状態又は導通状態いずれかにあるとき、FET32の直線性が低いことにある。低直線性は、FET32の感度から線46と48との間に観察されるドレイン対ソース電圧の変化として現われる。バイアス入力44が一定電圧レベルに設定されており、かつFET32が導通状態にあれば、50における入力信号の変化は、FET32のチャネル抵抗を変調することがあり、その結果、信号歪み及び直線性の低下を生じる。FET32が不導通状態にバイアスされており、かつ50における入力信号によりFET32を導通状態に引き戻すに十分な大きなドレイン対ソース電圧を与えるときにも、歪みが生じることがある。

10

【発明の開示】

【発明が解決しようとする課題】

【0007】

前記のことを考慮すれば、信号歪みが小さく、一方動作のための電力や電流が少ないスイッチ装置を提供することが課題である。

【課題を解決するための手段】

【0008】

本発明の1つの態様では、第1のゲートを有しかつ第1の端子と第2の端子との間に結合された第1のトランジスタを備え、第2のゲートを有しかつ前記第2の端子と第3の端子との間に結合された第2のトランジスタを備えた、スイッチ装置を提供する。前記第1のトランジスタ及び前記第2のトランジスタは、前記第1の端子と前記第3の端子との間において信号電流を導通するように構成されている。前記第1のゲート及び前記第2のゲートに結合されたインピーダンス部品は、前記信号電流の歪みを減少するために、前記第1のゲートにおける第1のゲート信号電圧を絶縁し又は前記第2のゲートにおける第2のゲート信号電圧を絶縁するように構成されている。

20

【発明の効果】

【0009】

従来に比し、信号歪が少なく、また動作電力も少ないスイッチ素子が得られた。

【発明を実施するための最良の形態】

【0010】

次の詳細な説明において、添付の図面を引用し、例示のために本発明を実施することができる特定の実施例が示されている。しかし、本発明の権利範囲から外れることなく、その他の実施例を利用することもでき、かつ構造的又は論理的な変更を行なうことができることは明らかであろう。それ故に次の詳細な説明は、制限の意味に解するものではなく、本発明の権利範囲は、添付特許請求の範囲によって定義されている。

30

【0011】

図3は、本発明によるスイッチ装置60の第1の実施例を示す略図である。スイッチ装置60は、入力端子64すなわち入力ポート64とバイアス端子66すなわちバイアスポート66との間に結合されたトランジスタ62を含む。トランジスタ68は、バイアス端子66と出力端子70即ち出力ポート70との間に結合されている。トランジスタ62及び68は、入力端子64と出力端子70との間において信号電流を導通するように構成されている。図示した実施例において、抵抗74及び抵抗76は、ともにインピーダンス部品78を含む。インピーダンス部品78は、入力端子64と出力端子70との間を通る信号の歪みを減少するために、ゲート80における第1のゲート信号電圧を絶縁しかつゲート82における第2のゲート信号電圧を絶縁するように動作する。

40

【0012】

図示した実施例において、抵抗74は、トランジスタ62のゲート80とバイアス端子86即ちバイアスポート86との間に結合されている。バイアス端子86は、ゲート80にバイアス電圧を供給するように構成されている。抵抗76は、ゲート82とバイアス端子86との間に結合されている。バイアス端子86は、ゲート82にバイアス電圧を供給

50

するように構成されている。バイアス端子 86 において供給されるバイアス電圧は、トランジスタ 62 及びトランジスタ 68 を不導通状態又は導通状態のいずれかに切り換えるために、バイアス端子 66 に対して相対的に適当な電圧レベルで供給される。

【0013】

1つの実施例において、トランジスタ 62 及びトランジスタ 68 は、電界効果トランジスタ (FET) である。1つの実施例において、FET 62 及び FET 68 は、金属酸化物半導体 (MOS) トランジスタである。別の実施例において、FET 62 及び FET 68 は、ガリウムヒ素金属半導体電界効果トランジスタ (GaAsMESFET) である。別の実施例において、FET 62 及び FET 68 は、エンハンスメントモードのシュードモビック高電子移動度 (E-pHEMT) トランジスタである。種々の別の実施例においては、トランジスタ 62 及びトランジスタ 68 は、別の適当なタイプのトランジスタである。

10

【0014】

図示した実施例において、抵抗 74 は、ゲート 80 と入力端子 64 との間の、又はゲート 80 とバイアス端子 66 との間のインピーダンスより高いインピーダンスを有する。1つの実施例において、ゲート 80 と入力端子 64 との間の、又はゲート 80 とバイアス端子 66 との間のインピーダンスに対する抵抗 74 のインピーダンスの比は、第 1 のゲート信号電圧の値が入力端子 64 における電圧の値とバイアス端子 66 における電圧の値との中間点に向かう傾向を有するようにする値 1 より大きい。

【0015】

図示した実施例において、抵抗 76 は、ゲート 82 と出力端子 70 との間の、又はゲート 82 とバイアス端子 66 との間のインピーダンスより高いインピーダンスを有する。1つの実施例において、ゲート 82 と出力端子 70 との間の、又はゲート 82 とバイアス端子 66 との間のインピーダンスに対する抵抗 76 のインピーダンスの比は、第 2 のゲート信号電圧の値が出力端子 70 における電圧の値とバイアス端子 66 における電圧の値との中間点に向かう傾向を有する値 1 より大きい。

20

【0016】

1つの実施例において、入力端子 64 における信号入力は、無線周波数信号であり、かつ入力端子 64 と出力端子 70 との間に通される信号電流は、無線周波数信号電流である。1つの実施例において、第 1 のゲート信号電圧及び第 2 のゲート信号電圧は、無線周波数信号電圧である。

30

【0017】

図示した実施例において、抵抗 74 は、バイアス端子 86 に供給されたバイアス電圧をゲート 80 に結合し、かつゲート 80 における第 1 のゲート信号電圧を絶縁する。入力端子 64 に結合されたトランジスタ 62 のゲート 80 とドレイン/ソースとの間のインピーダンス、又はバイアス端子 66 に結合されたトランジスタ 62 のゲート 80 とドレイン/ソースとの間のインピーダンスが、少なくともゲート 80 に結合される第 1 のゲート信号電圧が抵抗 74 の導通状態によって感知できるほど変化しないような値より大きい場合、絶縁が起こる。トランジスタ 62 のゲート 80 とドレイン又はソースいずれかとの間のインピーダンスは、ゲート 80 とドレイン/ソース又はソース/ドレイン領域との間に存在する寄生容量の結果として生じる。寄生容量は、寄生電流へ変位電流経路を提供し、これらの寄生電流により、ゲート 80 における電圧は、入力端子 64 における電圧とバイアス端子 66 における電圧との間にある値に浮動することがある。1つの実施例において、抵抗 74 のインピーダンスと、ゲート 80 と入力端子 64 又はバイアス端子 66 との間のインピーダンスに対する比は、第 1 のゲート信号電圧が入力端子 64 における入力端子電圧とバイアス端子 66 におけるバイアス端子電圧との間のほぼ中間にある値を有することを可能にする値 1 より大きな適当な値である。

40

【0018】

図示した実施例において、抵抗 76 は、バイアス端子 86 に供給されるバイアス電圧をゲート 82 に結合し、かつゲート 82 における第 2 のゲート信号電圧を絶縁する。出力端

50

子70に結合されたトランジスタ68のゲート82とそのドレイン/ソースとの間のインピーダンスが、又はバイアス端子66に結合されたトランジスタ68のゲート82とそのソース/ドレインとの間のインピーダンスが、少なくともゲート82に結合される第2のゲート信号電圧が抵抗76の導通状態によって認められるほど変化することがないような値より大きい場合、絶縁が起こる。トランジスタ68のゲート82とドレイン/ソース又はソース/ドレインいずれかとの間のインピーダンスは、ゲート82とドレイン/ソース又はソース/ドレイン領域との間に存在する寄生容量の結果として生じる。寄生容量は、寄生電流のために導通経路を提供し、これらの寄生電流により、ゲート82における電圧は、出力端子70における電圧とバイアス端子66における電圧との間にある値に充電し又は浮動することがある。1つの実施例において、抵抗76のインピーダンスとゲート82及び出力端子70又はバイアス端子66の間のインピーダンスとの間の比は、第2のゲート信号電圧が出力端子70における出力端子電圧とバイアス端子66におけるバイアス端子電圧との間のほぼ中間にある値を有することを可能にする値より大きな適当な値である。

10

【0019】

図示した実施例において、トランジスタ62及びトランジスタ68は、実質的に整合した電気的特性を有し、かつ抵抗74及び抵抗76は、実質的に同じ値を有する。図示した実施例において、入力端子64における入力端子電圧とバイアス端子66におけるバイアス端子電圧との間の差は、出力端子70における出力端子電圧とバイアス端子66におけるバイアス端子電圧との間の差に、実質的に等しく、かつ極性において逆になっている。トランジスタ62及びトランジスタ68が、実質的に整合した電気的特性を有し、かつ抵抗74及び抵抗76が、実質的に整合した抵抗値を有するので、抵抗76及びトランジスタ68の電気的動作は、前に説明した抵抗74及びトランジスタ62の電気的動作と実質的に同じである。その他の実施例において、トランジスタ62及びトランジスタ68は、別の適当な電気的特性を有し、かつ抵抗74及び抵抗76は、別の適当な抵抗値を有する。

20

【0020】

図示した実施例において、バイアス端子86とバイアス端子66との間の電圧差が、導通状態にトランジスタ62又はトランジスタ68を切り換えるために十分でないとき、直線性における改善が結果として生じる。なぜならトランジスタ62及びトランジスタ68は、入力端子64における入力信号がバイアス端子66におけるバイアス電圧に関して正又は負の値のいずれかを有する場合に、導通状態に同時に切り換えることはできないからである。図示した実施例において、第1のゲート信号電圧が、入力端子64における入力端子電圧とバイアス端子66におけるバイアス端子電圧との間のほぼ中間の値を有する場合、ゲート80における第1のゲート信号電圧と入力端子64における入力端子電圧又はバイアス端子66におけるバイアス端子電圧のいずれかとの間の差は、最大になり、それにより入力端子64における信号入力電圧の大きさを最大にし、これは、トランジスタ62を導通状態に切り換えるために十分である。図示した実施例において、第2のゲート信号電圧が、出力端子70における出力端子電圧とバイアス端子66におけるバイアス端子電圧との間のほぼ中間の値を有する場合、ゲート82における第2のゲート信号電圧と出力端子70における出力端子電圧又はバイアス端子66におけるバイアス端子電圧のいずれかとの間の差は、最大になり、それにより出力端子70における信号出力電圧の大きさを最大にし、これは、トランジスタ68を導通状態に切り換えるために十分である。

30

40

【0021】

図4A及び図4Bは、トランジスタ62及び68の動作特性を図示するためのトランジスタ62又はトランジスタ68の表現線図である。図4Aにおいて、トランジスタ62/68は、ゲートG、ドレインD及びソースSを有するように示されている。図4Bは、トランジスタ62/68の等価インピーダンス成分を示している。チャンネル抵抗 R_{CH} は、ドレインDとソースSとの間に結合された抵抗として図示されている。寄生容量 C_{GD} は、ゲートGとドレインDとの間に結合されたコンデンサとして図示されている。寄生容量C

50

C_{GS} は、ゲート G とソース S との間に結合されたコンデンサとして図示されている。図 4 B に図示したように、トランジスタ 62 / 68 が導通状態にあるとき、ドレイン D とソース S の間に通される信号の一部は、コンデンサ C_{GD} 及び C_{GS} を介してゲート G に結合される。トランジスタ 62 / 68 が不導通状態にあるとき、ドレイン D における信号の一部は、コンデンサ C_{GD} を介してゲート G に結合される。

【0022】

図 3 によれば、抵抗 74 が、十分に大きな抵抗値を有するとき、抵抗 74 とトランジスタ 62 のコンデンサ C_{GD} 又はコンデンサ C_{GS} との放電時定数は、コンデンサ C_{GD} 又はコンデンサ C_{GS} を介してゲート G に結合される信号の時間周期に対して十分に大きく、第 1 のゲート信号電圧は、この時間周期内に抵抗 74 を介してそれほど放電しない。抵抗 76 が十分に大きな抵抗値を有する場合、抵抗 76 とトランジスタ 68 のコンデンサ C_{GD} 又はコンデンサ C_{GS} との放電時定数は、コンデンサ C_{GD} 又はコンデンサ C_{GS} を介してゲート G に結合される信号の時間周期に対して十分に大きく、第 2 のゲート信号電圧は、この時間周期内に抵抗 76 を介してそれほど放電しない。

10

【0023】

図 5 は、スイッチ入力端子 64 からスイッチ出力端子 70 へ通過する信号を図示する図 3 のスイッチ 60 の一部の説明図である。トランジスタ 62 は、ドレイン D1、ゲート G1 及びソース S1 を有するものとして示されている。ドレイン D1 は、入力端子 64 における信号入力 V_{IN} に結合されている。ソース S1 は、バイアス端子 66 における V_{REF} に結合されている。トランジスタ 68 は、ドレイン D2、ゲート G2 及びソース S2 を有する。ドレイン D2 は、出力端子 70 における信号出力 V_{OUT} に結合されている。ソース S2 は、バイアス端子 66 における V_{REF} に結合されている。トランジスタ 62 のゲート G1 は、電圧入力 V_{G1} に結合されている。トランジスタ 68 のゲート G2 は、電圧入力 V_{G2} に結合されている。

20

【0024】

図示した実施例において、トランジスタ 62 及びトランジスタ 68 が導通状態にあるとき、入力端子 64 における V_{IN} 入力と出力端子 70 における V_{OUT} 出力との間を通る信号の歪みは、トランジスタ 62 及びトランジスタ 68 におけるチャネル抵抗の変化を補償することによって減少される。チャネル抵抗の変化を補償する効果を例示するために、トランジスタ 62 及びトランジスタ 68 の所定のパラメータは、図 5 に示した回路に対して次のような式によって表わすことができる。 V_{IN} 入力に供給される信号は、DC 成分を持たないものと仮定し、したがってスイッチ 60 の回路に対する式は、次のように表現できる。

30

【0025】

$$\begin{aligned} (V_{IN} - V_{OUT})_{DC} &= 0 \\ V_{D1S1-DC} &= 0 \\ V_{D2S2-DC} &= 0 \end{aligned}$$

【0026】

1 次近似に対して、スイッチ 60 の回路は、 V_{IN} 及び V_{OUT} に関して対称であり、それ故に

40

【0027】

$$V_{D1S1} = -V_{D2S2}$$

【0028】

トランジスタ 62 及びトランジスタ 68 の端子電圧は、次のように加算することができる。

【0029】

$$\begin{aligned} V_{D1G1} + V_{G1S1} &= V_{D1S1} \\ V_{D2G2} + V_{G2S2} &= V_{D2S2} \end{aligned}$$

【0030】

トランジスタ 62 のゲート 80 及びトランジスタ 68 のゲート 82 における電圧は、D

50

C電圧成分を有するので、トランジスタ62及びトランジスタ68は、導通状態にターンオンすることがある。トランジスタ62及びトランジスタ68に対する式は、次のように書くことができる。

【0031】

$$V_{G1S1} = V_{G1S1 - DC} + V_{D1S1}, \text{ その際、 } V_{D1S1} \text{ は定数}$$

$$V_{G1D1} = V_{G1D1 - DC} + V_{D1S1}, \text{ その際、 } V_{D1S1} \text{ は定数}$$

$$V_{G2S2} = V_{G2S2 - DC} + V_{D2S2}$$

$$V_{G2D2} = V_{G2D2 - DC} + V_{D2S2}$$

【0032】

回路60は、1次近似について対称なので、トランジスタ68及びトランジスタ62の端子電圧に対する式は、次の同値を有する。 10

【0033】

$$V_{G1S1 - DC} = V_{G1D1 - DC} = V_{G2S2 - DC} = V_{G2D2 - DC} = V_{DC}$$

$$V_{D1S1} = -V_{D2S2}$$

【0034】

V_{DC} の置き換えは次のように行なうことができる。

【0035】

$$V_{G1S1} = V_{DC} + V_{D1S1}$$

$$V_{G1D1} = V_{DC} + V_{D1S1}$$

$$V_{G2S2} = V_{DC} - V_{D1S1}$$

$$V_{G2D2} = V_{DC} - V_{D1S1}$$

20

【0036】

トランジスタ62及びトランジスタ68の総合チャネル抵抗は、次のように表わすことができる。

【0037】

$$R_{TOTAL} = R_{D1S1} + R_{D2S2}$$

【0038】

その際、 R_{D1S1} は、トランジスタ62のドレインソース間抵抗を表わし、かつ R_{D2S2} は、トランジスタ68のドレインソース間抵抗を表わしている。 R_{D1S1} 及び R_{D2S2} に対して式は定数A, Bを用いて次のように書くことができる。 30

【0039】

$$R_{D1S1} = A V_{G1S1} + B V_{G1D1},$$

$$R_{D2S2} = A V_{G2S2} + B V_{G2D2}$$

【0040】

前記の式の置き換えによって、総合抵抗は次のように表わすことができる。

【0041】

$$\begin{aligned} R_{TOTAL} &= A (V_{DC} + V_{D1S1}) + B (V_{DC} + V_{D1S1}) + A (V_{DC} - V_{D1S1}) + \\ &B (V_{DC} - V_{D1S1}) \\ &= (A + B) V_{DC} \end{aligned}$$

【0042】

式 $R_{TOTAL} = (A + B) V_{DC}$ は、トランジスタ62のゲート80及びトランジスタ68のゲート82におけるAC信号成分の存在による補償効果を表わしている。 40

【0043】

図示した実施例において、トランジスタ62及びトランジスタ68が不導通状態にあるとき、入力端子64における V_{IN} 入力と出力端子70における V_{OUT} 出力との間において、直線性が改善される。なぜならトランジスタ62及びトランジスタ68は、入力端子64における V_{IN} 入力において信号入力によって同時に導通状態に切り換えられることはないからである。1つの実施例において、 V_{IN} は0より小さく、かつトランジスタ62及び68は、 V_{IN} 及び V_{OUT} 端子が両方ともドレインであるように構成されている。この実施例において、 V_{G1D1} は、一層わずかに負になり、かつトランジスタ62は導通状態にター 50

ンオンする傾向を有するが、一方 V_{G2D2} は、一層大きく負になり、かつトランジスタ 68 は、不導通状態において引続きターンオフする傾向を有する。図示した実施例において、抵抗 74 及び抵抗 76 に対する十分な値によって、 V_{G1} は、 V_{D1} と V_{S1} との間の値に充電し、かつ V_{G2} は、 V_{S2} と V_{D2} との間の値に充電し、それにより入力信号電圧を増加しトランジスタ 62 又は第 2 のトランジスタ 68 を導通状態に戻すに十分となる。

【0044】

1つの実施例において、 V_{G1} は、 V_{D1} と V_{S1} との間の中間点にある値を有し、かつ V_{G2} は、 V_{D2} と V_{S2} との間の中間点にある値を有する。この実施例において、入力端子 64 における最大入力信号電圧は、トランジスタ 62 又は第 2 のトランジスタ 68 を導通状態に切り換えるために必要であり、それにより不導通状態におけるトランジスタ 62 及びトランジスタ 68 の直線性を改善する。

10

【0045】

図 6 は、本発明によるスイッチ装置 160 の第 2 の実施例を示す略図である。スイッチ装置 160 の第 2 の実施例は、抵抗 74 がトランジスタ 110 に置き換えられ、かつ抵抗 76 がトランジスタ 112 に置き換えられることを除いて、図 3 に示したスイッチ装置 60 の第 1 の実施例と同様である。第 2 の実施例において、トランジスタ 110 及びトランジスタ 112 は、一緒になってインピーダンス部品 178 を含んでいる。インピーダンス部品 178 は、入力端子 64 と出力端子 70 との間に通される信号の歪みを減少するために、ゲート 80 における第 1 のゲート信号電圧を絶縁し又はゲート 82 における第 2 のゲート信号電圧を絶縁するように動作する。第 2 の実施例において、トランジスタ 110 は、ゲート 114 に供給される電圧バイアスを受け、かつトランジスタ 112 は、ゲート 116 に供給される電圧バイアスを受ける。第 2 の実施例において、ゲート 114 及びゲート 116 におけるバイアスは、トランジスタ 110 及びトランジスタ 112 を導通状態にバイアスするために十分である。

20

【0046】

第 2 の実施例において、ゲート 114 における電圧バイアスレベル及びトランジスタ 110 の物理的又は電氣的な寸法は、ゲート 80 と入力端子 64 との間又はゲート 80 とバイアス端子 66 との間のインピーダンスより大きなゲート 80 とバイアス端子 118 との間のインピーダンスを提供するように適当に定義されている。ゲート 116 における電圧バイアスレベル及びトランジスタ 112 の物理的又は電氣的な寸法は、ゲート 82 と出力端子 70 との間又はゲート 82 とバイアス端子 66 との間のインピーダンスより大きなゲート 82 とバイアス端子 118 との間のインピーダンスを提供するように適当に定義されている。

30

【0047】

別の実施例において、ゲート 80 における第 1 のゲート信号電圧を絶縁又は浮動するための、又はゲート 82 における第 2 のゲート信号電圧を絶縁又は浮動するためのインピーダンスを提供するために、別の適当な手法を利用することができる。これらの別の手法は、適当なインピーダンス値を提供するために構成することができる別のトランジスタタイプを含む。これらの別の実施例は、抵抗、コンデンサ、インダクタンスコイル又はトランジスタ、又は抵抗、コンデンサ、インダクタンスコイル又はトランジスタの適当な組合せを含む。

40

【0048】

ここにおいて有利な実施例の説明のために、特定の実施例を図示しかつ説明したとはいえ、本発明の権利範囲から外れることなく、同じ目的を達成するために考慮される多くの種類の変更及び / 又は均等な実現が、図示しかつ説明した特定の実施例に置き換えることができることは、当業者にとって明らかであろう。化学、機械、電気機械、電気及びコンピュータの技術における専門家は、本発明がきわめて広い種類の実施例において実現できることを容易に認識するであろう。本出願は、ここにおいて議論した有利な実施例のあらゆる適用又は変形をカバーするものである。それ故に本発明が、特許請求の範囲及びその均等物だけによって制限されることを明確に意図する。しかしながら、本発明の広汎な応

50

用の可能性に鑑み、以下に本発明の実施態様のいくつかを例示して参考に供する。

【0049】

(実施態様1)

第1のゲート(80)を有し、第1の端子(64)と第2の端子(66)との間に結合された第1のトランジスタ(62)と、第2のゲート(82)を有し、前記第2の端子と第3の端子(70)との間に結合された第2のトランジスタ(68)と、インピーダンス部品(78/178)とを備え、

前記第1のトランジスタ及び前記第2のトランジスタが、前記第1の端子と前記第3の端子との間において信号電流を導通するように構成され、前記インピーダンス部品(78/178)は、前記信号電流の歪みを減少するために、前記第1のゲートにおける第1のゲート信号電圧を絶縁し又は前記第2のゲートにおける第2のゲート信号電圧を絶縁するように構成された前記第1のゲート及び前記第2のゲートに結合されているスイッチ装置(60/160)。

10

【0050】

(実施態様2)

前記インピーダンス部品は、前記第1のゲートと第4の端子(86)との間に結合され前記第1のゲートにバイアス電圧を供給するための第1の抵抗(74)と、前記第2のゲートと前記第4の端子との間に結合され前記第2のゲートに前記バイアス電圧を供給する第2の抵抗とを備え、前記バイアス電圧が、前記第1のトランジスタ及び前記第2のトランジスタを不導通状態から導通状態に切り換えるために、前記第2の端子に対して相対的に十分であることを特徴とする、実施態様1に記載のスイッチ装置。

20

【0051】

(実施態様3)

前記第1のゲートと前記第1の端子又は第2の端子との間のインピーダンスに対する第1の抵抗の抵抗値の比が、1より大きいことを特徴とする、実施態様2に記載のスイッチ装置。

【0052】

(実施態様4)

前記第1のゲート信号電圧が第1の端子電圧と第2の端子電圧との間のほぼ中間にある値を有することを可能にするために、前記比が十分であることを特徴とする実施態様3に記載のスイッチ装置。

30

【0053】

(実施態様5)

前記第1のトランジスタ及び前記第2のトランジスタが、実質的に整合した電気的特性を有し、前記第1の端子電圧と前記第2の端子電圧との間の差が、実質的に第3の端子電圧と前記第2の端子電圧との間の差に対して同じであり、及び極性について逆であるように、前記第1の抵抗及び前記第2の抵抗が、実質的に同じ値を有する、ことを特徴とする、実施態様4に記載のスイッチ装置。

【0054】

(実施態様6)

前記第1のゲート信号電圧及び前記第2のゲート信号電圧が、等しくないことを特徴とする、実施態様2に記載のスイッチ装置。

40

【0055】

(実施態様7)

前記第1、第2のトランジスタが、電界効果トランジスタであることを特徴とする、実施態様1に記載のスイッチ装置。

【0056】

(実施態様8)

第1のゲート(80)を有し、第1の端子(64)と第2の端子(66)との間に結合された第1のトランジスタ(62)を備え、第2のゲート(82)を有し、前記第2の端

50

子と第3の端子(70)との間に結合された第2のトランジスタ(68)を備え、前記第1の端子と前記第3の端子との間において信号電流を導通し、及び、前記信号電流の歪みを減少するために、前記第1のゲートにおける第1のゲート信号電圧、又は前記第2のゲートにおける第2のゲート信号電圧を絶縁することを有する、スイッチ装置(60/160)における信号電流を制御するための電流制御方法。

【0057】

(実施態様9)

前記第1のゲート信号電圧が第1の端子電圧と第2の端子電圧との間のほぼ中間にある値を有することを可能にするために十分なインピーダンスを、第4の端子(86/118)と前記第1のゲートとの間に供給することを有する、実施態様8に記載の方法。

10

【0058】

(実施態様10)

前記第2のゲート信号電圧が第2の端子電圧と第3の端子電圧との間のほぼ中間にある値を有することを可能にするために十分なインピーダンスを、第4の端子(86/118)と前記第2のゲートとの間に供給することを有する、実施態様8に記載の方法。

【産業上の利用可能性】

【0059】

本発明は、限定するものではないが、無線周波数領域でのスイッチ装置に用いて至便である。

【図面の簡単な説明】

20

【0060】

【図1】PINダイオードを利用する従来のスイッチ装置を示す図である。

【図2】電界効果トランジスタを利用する従来のスイッチ装置を示す図である。

【図3】本発明によるスイッチ装置の第1の実施例を示す略図である。

【図4A】図3に示したスイッチ装置に利用するトランジスタの図である。

【図4B】図3に示したスイッチ装置に利用するトランジスタの図である。

【図5】スイッチ入力端子からスイッチ出力端子に通過する信号を図示した図3のスイッチの一部の表現的な略図である。

【図6】本発明によるスイッチ装置の第2の実施例を図示する略図である。

30


【符号の説明】

【0061】


- 60 スイッチ装置
- 62 第1のトランジスタ
- 64 第1の端子
- 66 第2の端子
- 68 第2のトランジスタ
- 70 第3の端子
- 74 第1の抵抗
- 76 第2の抵抗
- 78 インピーダンス部品
- 80 第1のゲート
- 82 第2のゲート
- 86 第4の端子
- 118 第4の端子
- 160 スイッチ装置
- 178 インピーダンス部品

40


【 図 1 】




【 図 2 】




【 図 3 】




【 図 4 A 】




【 図 4 B 】



【 図 5 】



【 図 6 】



フロントページの続き

(72)発明者 マイケル ウェンデル バイス

アメリカ合衆国 カリフォルニア 94018 エル・グラナダ パルマ・ストリート 532

Fターム(参考) 5J055 AX11 AX12 BX05 CX24 DX22 DX23 DX25 DX61 DX72 EY01

EY10 EY29 GX01