

【公報種別】特許法第17条の2の規定による補正の掲載
 【部門区分】第7部門第4区分
 【発行日】令和7年2月6日(2025.2.6)

【国際公開番号】WO2023/228496
 【出願番号】特願2024-522915(P2024-522915)

【国際特許分類】

H 0 2 M 3 / 1 5 5 (2 0 0 6 . 0 1)

【 F I 】

H 0 2 M 3 / 1 5 5 H

10

H 0 2 M 3 / 1 5 5 C

【手続補正書】

【提出日】令和6年10月18日(2024.10.18)

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

20

【請求項1】

入力電圧を昇圧する昇圧コンバータにて用いられる電源用半導体装置において、
 出力端子と、

スイッチングトランジスタを有し、前記入力電圧を受けるインダクタを用いて、前記入力電圧が昇圧された出力端子電圧を前記出力端子に発生させるよう構成されたスイッチング回路と、

前記電源用半導体装置の外部配線を通じて前記出力端子電圧に応じた監視対象電圧を受け取るべき帰還端子と、

前記帰還端子に加わる帰還電圧及び前記出力端子電圧に基づく比較用電圧と、所定の基準電圧と、の誤差に基づき、前記スイッチング回路を制御するよう構成された制御駆動回路と、を備える

30

、電源用半導体装置。

【請求項2】

前記制御駆動回路は、

前記出力端子電圧より所定電圧だけ低い電圧と前記帰還電圧との高低関係に応じ前記帰還電圧及び前記出力端子電圧の何れかを切り替えて用いて前記比較用電圧を生成するよう構成された比較用電圧生成回路と、

前記比較用電圧と前記基準電圧との誤差信号を生成するよう構成されたエラーアンプと、を有し、前記誤差信号に基づき前記スイッチング回路を制御する

、請求項1に記載の電源用半導体装置。

40

【請求項3】

前記比較用電圧生成回路は、

前記出力端子電圧より前記所定電圧だけ低い前記電圧と比べて前記帰還電圧の方が高いとき、前記帰還電圧に基づいて前記比較用電圧を生成し、

前記出力端子電圧より前記所定電圧だけ低い前記電圧と比べて前記帰還電圧の方が低いとき、前記出力端子電圧に基づいて前記比較用電圧を生成する

、請求項2に記載の電源用半導体装置。

【請求項4】

前記制御駆動回路は、前記出力端子電圧より前記所定電圧だけ低い前記電圧と前記帰還電圧とを比較するよう構成されたコンパレータを更に有し、

50

前記エラーアンプは、前記比較用電圧を受けるよう構成された第 1 入力端子及び前記基準電圧を受けるよう構成された第 2 入力端子を有し、

前記比較用電圧生成回路は、前記帰還端子及び前記第 1 入力端子間に設けられた第 1 抵抗と、前記第 1 入力端子及びグランド間に設けられた第 2 抵抗と、前記出力端子及び前記第 1 入力端子間に設けられた、スイッチ素子及び第 3 抵抗の直列回路と、を有し、

前記出力端子電圧より前記所定電圧だけ低い前記電圧と比べて前記帰還電圧の方が高いとき、前記コンパレータの出力信号に基づき前記スイッチ素子がオフとされることで、前記第 1 抵抗及び前記第 2 抵抗による前記帰還電圧の分圧が前記比較用電圧として前記第 1 入力端子に加わり、

前記出力端子電圧より前記所定電圧だけ低い前記電圧と比べて前記帰還電圧の方が低いとき、前記コンパレータの出力信号に基づき前記スイッチ素子がオンとされることで、前記出力端子電圧に基づく電圧が前記比較用電圧として前記第 1 入力端子に加わり、
、請求項 3 に記載の電源用半導体装置。

【請求項 5】

前記エラーアンプは、前記比較用電圧を受けるよう構成された第 1 入力端子及び前記基準電圧を受けるよう構成された第 2 入力端子を有し、

前記比較用電圧生成回路は、前記帰還端子及び前記第 1 入力端子間に設けられた第 1 抵抗と、前記第 1 入力端子及びグランド間に設けられた第 2 抵抗と、前記出力端子及び前記第 1 入力端子間に設けられた、スイッチ素子及び第 3 抵抗の直列回路と、を有し、

前記スイッチ素子は、前記出力端子に接続された第 1 電極、前記第 3 抵抗に接続された第 2 電極及び前記帰還端子に接続された制御電極を有するトランジスタであり、

前記出力端子電圧より前記所定電圧だけ低い前記電圧と比べて前記帰還電圧の方が高いとき、前記スイッチ素子がオフとなることで、前記第 1 抵抗及び前記第 2 抵抗による前記帰還電圧の分圧が前記比較用電圧として前記第 1 入力端子に加わり、

前記出力端子電圧より前記所定電圧だけ低い前記電圧と比べて前記帰還電圧の方が低いとき、前記スイッチ素子がオンとなることで、前記出力端子電圧に基づく電圧が前記比較用電圧として前記第 1 入力端子に加わり、
、請求項 3 に記載の電源用半導体装置。

【請求項 6】

前記制御駆動回路は、前記誤差信号に基づき前記比較用電圧と前記基準電圧との前記誤差が低減するように前記スイッチング回路を制御し、

前記帰還電圧に基づき前記比較用電圧が生成される第 1 状態と比べて前記出力端子電圧に基づき前記比較用電圧が生成される第 2 状態の方が、前記出力端子電圧が高い
、請求項 2 に記載の電源用半導体装置。

【請求項 7】

前記制御駆動回路は、

前記外部配線を通じて前記監視対象電圧が前記帰還電圧として前記帰還端子に加わり、前記帰還電圧に基づく電圧を前記比較用電圧として用いて前記スイッチング回路を制御し、

前記監視対象電圧の前記帰還端子への伝達が遮断されるとき、前記出力端子電圧に基づく電圧を前記比較用電圧として用いて前記スイッチング回路を制御する

、請求項 1 ~ 6 の何れかに記載の電源用半導体装置。

【請求項 8】

スイッチ端子及びグランド端子を更に備え、

前記スイッチングトランジスタは前記スイッチ端子及び前記グランド端子間に設けられ、

前記インダクタは前記入力電圧が加わる端子と前記スイッチ端子との間に設けられ、

前記スイッチング回路は、前記スイッチ端子及び前記出力端子間に設けられた整流素子を有する

、請求項 1 ~ 6 の何れかに記載の電源用半導体装置。

10

20

30

40

50

【請求項 9】

請求項 1 ~ 6 の何れかに記載の電源用半導体装置と、
前記インダクタと、
前記出力端子に接続された出力コンデンサと、を備えた
、昇圧コンバータ。

10

20

30

40

50