

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号
特許第5201641号
(P5201641)

(45) 発行日 平成25年6月5日(2013.6.5)

(24) 登録日 平成25年2月22日(2013.2.22)

(51) Int.Cl.
G06F 17/16 (2006.01)

F I
G O 6 F 17/16 M

請求項の数 5 (全 15 頁)

(21) 出願番号	特願2010-524899 (P2010-524899)	(73) 特許権者	504199127
(86) (22) 出願日	平成20年7月28日 (2008.7.28)		フリースケール セミコンダクター イン
(65) 公表番号	特表2010-539593 (P2010-539593A)		コーポレイテッド
(43) 公表日	平成22年12月16日 (2010.12.16)		アメリカ合衆国 テキサス州 78735
(86) 国際出願番号	PCT/US2008/071327		オースティン ウィリアム キャノン
(87) 国際公開番号	W02009/035774		ドライブ ウェスト 6501
(87) 国際公開日	平成21年3月19日 (2009.3.19)	(74) 代理人	100142907
審査請求日	平成23年7月27日 (2011.7.27)		弁理士 本田 淳
(31) 優先権主張番号	11/854,630	(72) 発明者	モイヤー、ウィリアム シー、
(32) 優先日	平成19年9月13日 (2007.9.13)		アメリカ合衆国 78620 テキサス州
(33) 優先権主張国	米国 (US)		ドリッピング スプリングス メドウ
			リッジ ドライブ 1111
		審査官	中野 裕二
			最終頁に続く

(54) 【発明の名称】 重複オペランドを使用したS I MDの内積演算

(57) 【特許請求の範囲】

【請求項 1】

データ処理システムであって、
複数の汎用レジスタと、

1つ以上の命令を実行するためのプロセッサ回路と
を備え、前記1つ以上の命令は、少なくとも2つの内積を同時に実行するためのベクトル
内積命令を含み、前記ベクトル内積命令は、前記複数の汎用レジスタから第1のソースレ
ジスタと第2のソースレジスタとを特定し、前記第1のソースレジスタと前記第2のソー
スレジスタとの各々は、複数のベクトル要素を格納するためのものであり、

前記少なくとも2つの内積のうちの第1の内積は、前記第1のソースレジスタのベクトル
要素の第1のサブセットと、前記第2のソースレジスタのベクトル要素の第1のサブセ
ットとの間で実行され、

前記少なくとも2つの内積のうちの第2の内積は、前記第1のソースレジスタのベクトル
要素の第2のサブセットと、前記第2のソースレジスタのベクトル要素の第2のサブセ
ットとの間で実行され、

前記第2のソースレジスタの前記第1および第2のサブセットは異なっており、

前記第2のソースレジスタの前記第1および第2のサブセットの少なくとも2つのベク
トル要素が重複している、データ処理システム。

【請求項 2】

前記第1のソースレジスタの前記第1および第2のサブセットが同じサブセットである

10

20

、請求項 1 に記載のデータ処理システム。

【請求項 3】

前記ベクトル内積命令は、前記第 1 のソースレジスタのどのベクトル要素を前記第 1 のソースレジスタのベクトル要素の第 1 のサブセットに含ませるべきかを少なくとも示すために使用するオフセットをさらに示す、請求項 1 に記載のデータ処理システム。

【請求項 4】

複数の汎用レジスタと、

1 つ以上の命令を実行するためのプロセッサ回路と

を備え、前記 1 つ以上の命令は、少なくとも 2 つの内積を同時に実行するためのベクトル内積命令を含み、前記ベクトル内積命令は、前記複数の汎用レジスタから第 1 のソースレジスタと第 2 のソースレジスタとを特定し、前記第 1 のソースレジスタと前記第 2 のソースレジスタとの各々は、複数のベクトル要素を格納するためのものであり、

前記少なくとも 2 つの内積のうちの第 1 の内積は、前記第 1 のソースレジスタの 5 つのベクトル要素の第 1 のサブセットと、前記第 2 のソースレジスタの 5 つのベクトル要素の第 1 のサブセットとの間で実行され、

前記少なくとも 2 つの内積のうちの第 2 の内積は、前記第 1 のソースレジスタの 5 つのベクトル要素の第 2 のサブセットと、前記第 2 のソースレジスタの 5 つのベクトル要素の第 2 のサブセットとの間で実行され、

前記第 2 のソースレジスタの前記第 1 および第 2 のサブセットの 4 つのベクトル要素が重複している、データ処理システム。

【請求項 5】

同時内積演算を実行するための方法であって、

複数の汎用レジスタを提供すること、

1 つ以上の命令を実行するためのプロセッサ回路を提供すること

を備え、前記 1 つ以上の命令は、少なくとも 2 つの内積を同時に実行するためのベクトル内積命令を含み、前記ベクトル内積命令は、前記複数の汎用レジスタから第 1 のソースレジスタと第 2 のソースレジスタとを特定し、前記第 1 のソースレジスタと前記第 2 のソースレジスタとの各々は、複数のベクトル要素を格納するためのものであり、

前記少なくとも 2 つの内積のうちの第 1 の内積は、前記第 1 のソースレジスタのベクトル要素の第 1 のサブセットと、前記第 2 のソースレジスタのベクトル要素の第 1 のサブセットとの間で実行され、

前記少なくとも 2 つの内積のうちの第 2 の内積は、前記第 1 のソースレジスタのベクトル要素の第 2 のサブセットと、前記第 2 のソースレジスタのベクトル要素の第 2 のサブセットとの間で実行され、

前記第 2 のソースレジスタの前記第 1 および第 2 のサブセットは異なっており、

前記第 2 のソースレジスタの前記第 1 および第 2 のサブセットの少なくとも 2 つのベクトル要素が重複している、方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、一般にデータ処理システムに関し、より具体的には、データ処理システム内で重複オペランドを用いた SIMD の内積演算に関する。

【背景技術】

【0002】

ベクトルの複数要素に対する演算の並行実行を可能にすることにより、データ処理システムの性能向上を実現することができる。例えば、単一命令複数データ (SIMD) スカラプロセッサ (「ショートベクトル・マシン」とも称される) は、任意の既存スカラ汎用レジスタ (GPR) を使用しつつ、限られたベクトル処理を許容する。例えば、32 個のスカラ 64 ビット GPR を有するデータ処理システムにおいて、各スカラレジスタは、2 つの 32 ビットベクトル要素、4 つの 16 ビットベクトル要素、または 8 つの 8 ビットベ

10

20

30

40

50

クトル要素を保持することが可能であり、それによって2つの32ビットベクトル演算、4つの16ビットベクトル演算、または8つの8ビットベクトル演算を実行可能である。

【発明の概要】

【発明が解決しようとする課題】

【0003】

SIMDアーキテクチャは、線形フィルタを広範囲に使用する画像処理や他のアルゴリズムなど、様々なアルゴリズムの性能を強化するのに適している。ただし、基底のハードウェアベクトルの次元で、これらのアルゴリズム内で処理される配列次元の効率的なマッピングが許容されないと、非効率が生まれる。

【図面の簡単な説明】

10

【0004】

【図1】本発明の実施形態に係るデータ処理システムをブロック図形式で表す図である。

【図2】本発明の実施形態に係る図1のデータ処理システムによって実行可能なSIMD内積命令を表す図である。

【図3】本発明の実施形態に係るSIMD内積演算時における図1の実行ユニットとスカラー・レジスタ・ファイルとの一部をブロック図形式で表した図である。

【図4】本発明の実施形態に係るオフセットを使用したSIMD内積演算時における図1の実行ユニットとスカラー・レジスタ・ファイルとの一部をブロック図形式で表した図である。

【発明を実施するための形態】

20

【0005】

本発明を添付の図に一例として示すが、これらは本発明を制限するものでない。添付の図において、同様の参照符号は同様の要素を表す。図内の要素は、簡潔化と明瞭化のために示されるものであり、必ずしも正しいスケールで描かれてはいない。

【0006】

利用可能なデータ並列が多いので、SIMD演算は、ベクトル×行列演算や行列×行列演算の性能向上を見込むことができる。これらの演算は、画像処理アルゴリズムなど、様々なアルゴリズムで広く使用されている。例えば、現在の画像処理アルゴリズムおよび他のアルゴリズムは、特徴認識プロセスの一部として線形フィルタを広く使用する。ただし、基底のハードウェアベクトルの次元で、これらのアルゴリズム内で処理される配列または行列次元の効率的なマッピングが許容されないと、非効率が生まることがある。例えば、現在利用可能なあるSIMDアーキテクチャは、8バイトのベクトル（各々が8バイトのベクトル要素）をサポートする。このアーキテクチャでは、上位4つのベクトル要素と下位4つのベクトル要素とで独立した内積演算の実行を処理する命令が提供される。これは、4×4の行列と4要素ベクトルでの演算では非常に効率的だが、画像処理アルゴリズムで一般に使用される3×3および5×5の行列での演算では効率が低下する。

30

【0007】

例えば、多くの画像処理アルゴリズムで、演算は、あるピクセルとその直近の8個（つまり3×3行列を伴う）または近隣の24個（つまり5×5の行列を伴う）のピクセルで実行される。5×5の線形フィルタを使用した場合には、3×3の線形フィルタと比較して、人為的な影響の少ない良好な結果が生成されるのが一般的だが、効率が悪く、必要な計算が多い。そのため、本発明の一実施形態では、現在利用可能なSIMDアーキテクチャを使用して、5×5の行列演算の効率が3×3の行列演算の効率と同等またはそれを上回るような改良型SIMD内積命令が提供される。一実施形態において、この効率改善は、SIMDアーキテクチャ内で2つの追加8ビット×8ビット乗算器だけを犠牲にして実現することができる。

40

【0008】

本明細書で使用されているとおり、「バス」という用語は、データ、アドレス、コントロール、またはステータスなど1つ以上の各種情報を転送する目的で使用され得る複数の信号または導体を意味する目的で使用される。本明細書で述べられている導体は、単一の

50

導体、複数の導体、一方向性導体、または双方向性導体であることに関連して例示または記載されている場合がある。ただし、実施形態が異なれば、導体の実装形態も異なる場合がある。例えば、双方向性導体ではなく、個別の一方向性の導体を使用することがあり、その逆もあり得る。また、複数の導体に代えて、連続方式または時間多重化方式で多重信号を転送する単一の導体を使用してもよい。同様に、多重信号を伝達する単一の導体を、これらの信号のサブセットを伝達する各種導体に分離してもよい。そのため、信号を送送するための数々のオプションが存在する。

【 0 0 0 9 】

図 1 は、本発明の一実施形態によるデータ処理システム 10 をブロック図形式で表している。データ処理システム 10 は、プロセッサ 14 と、メモリ 12 と、入出力装置 (I / O) 16 と、他の周辺機器 18 と、システムバス 20 とを含む。メモリ 12 は導体 22 を介してシステムバス 20 に双方向に連結され、 I / O 16 は導体 24 を介してシステムバス 20 に双方向に連結され、他の周辺機器 18 は導体 26 を介してシステムバス 20 に双方向に連結され、プロセッサ 14 は導体 58 を介してシステムバス 20 に双方向に連結されている。一実施形態において、他の周辺機器 18 は 1 つ以上の周辺機器を含んでもよく、各々は、汎用非同期送受信回路 (U A R T)、リアル・タイム・クロック (R T C)、キーボードコントローラ、他のメモリなど、任意の種類の周辺機器であってよい。他の周辺機器 18 の一部または全部は、導体 62 を介してデータ処理システム 10 に外部情報を通信してもよい。 I / O 回路 16 は、例えば導体 60 を介してデータ処理システム 10 に外部情報を送受信する任意の種類の I / O 回路を含んでもよい。メモリ 12 は、読み取り専用メモリ (R O M)、ランダム・アクセス・メモリ (R A M)、不揮発性メモリ (フラッシュなど) 等、任意の種類のメモリであってよい。データ処理システム 10 は、図示されている以外の要素を含んでもよく、含む要素が図示されている要素より多くても少なくてもよい。例えば、データ処理システム 10 は、任意の数のメモリまたはプロセッサを含んでもよい。

【 0 0 1 0 】

プロセッサ 14 は、例えば、マイクロプロセッサ、マイクロコントローラ、デジタル信号プロセッサなど、任意の種類であってよい。一実施形態において、プロセッサ 14 は、プロセッサコアまたはプロセッサ回路と呼ばれることもある。別の実施形態において、プロセッサ 14 は、マルチプロセッサデータ処理システムにおける多数のプロセッサの 1 つであってもよい。さらに、図示されてはいないものの、プロセッサ 14 はパイプライン型プロセッサであってもよい。図 1 に示す一実施形態において、プロセッサ 14 は、制御ユニット 28 と、命令ユニット 30 と、実行ユニット 32 と、スカラ・レジスタ・ファイル 34 と、バス・インタフェース・ユニット (B I U) 36 と、ロード/ストアユニット 38 とを含む。制御ユニット 28 は、導体 40 を介して命令ユニット 30 に、導体 42 を介して実行ユニット 32 に、導体 46 を介してスカラ・レジスタ・ファイル 34 に、そして導体 48 を介してロード/ストアユニット 38 に双方向に連結される。実行ユニット 32 は、導体 44 を介してスカラ・レジスタ・ファイル 34 に双方向に連結され、スカラ・レジスタ・ファイル 34 は、導体 50 を介してロード/ストアユニット 38 に双方向に連結される。 B I U 36 は、導体 54 を介して命令ユニット 30 に、導体 52 を介してロード/ストアユニット 38 に双方向に連結される。プロセッサ 14 は、導体 58 に連結されている導体 56 を介して、システムバス 20 と双方向に通信することができる。なお、プロセッサ 14 は、例示されているよりも多くの回路を含んでもよく、追加回路は導体 58 に連結されてもよい。すなわち、導体 56 は、導体 58 の全体または一部を介してシステムバス 20 と通信してもよい。なお、プロセッサ 14 の全体または一部は、処理回路と呼ばれることもある。

【 0 0 1 1 】

演算時、命令ユニット 30 は、 B I U 36 とシステムバス 20 とを介して、メモリ 12 などのメモリから命令をフェッチし、制御ユニット 28 との間で制御情報を送受信する。命令ユニット 30 は、従来技術において公知の任意の種類の命令ユニットであってよく、

10

20

30

40

50

従来技術において公知のとおり動作するため、本明細書では詳しくは説明しない。命令ユニット30は制御ユニット28に命令を提供し、制御ユニット28は、受信したこれらの命令の実行を、例えば実行ユニット32やロード/ストアユニット38を通じて制御する。実行ユニット32およびロード/ストアユニット38はともに、必要に応じて、スカラ・レジスタ・ファイル34と直接的に、または制御ユニット28を介して通信することができる。例えば、制御ユニット28は、ロード/ストアユニット38とBIU36とを介して、命令を実行するとき必要に応じて(メモリ12などの)メモリからスカラ・レジスタ・ファイル34内のレジスタにデータをロードすることができるのと同時に、命令を実行するとき必要に応じて、スカラ・レジスタ・ファイル34内のレジスタから(メモリ12などの)メモリにデータをストアすることができる。例えば、一実施形態では、ロード/ストアユニット38は、制御ユニット28から導体48を介して提供された制御情報に基づき、導体50を介してスカラ・レジスタ・ファイル34と直接通信する(それによってデータを読み書きする)ことができる。実行ユニット32は、スカラ・レジスタ・ファイル34内に記憶(ストア)されたデータを使用して、算術、論理、シフト、または他の演算を実行することができ、制御ユニット28を経由して命令ユニット30から受信した命令を実行するために、必要に応じてスカラ・レジスタ・ファイル34内のレジスタに結果をストアすることができる。実行ユニット32は、例えば、算術論理ユニット(ALU)や浮動小数点ユニット等を含んでもよく、これらのユニットは、例えば、乗算器、加算器、アキュムレータ、中間結果用の記憶装置等を含んでもよい。

【0012】

スカラ・レジスタ・ファイル34は、N個(Nは1以上の任意の整数)の汎用レジスタ(GPR)を含む。一実施形態において、スカラ・レジスタ・ファイル34は、32個の64ビット・レジスタを含む。本明細書で使用するスカラレジスタは、1つの1次元マップを持ち、したがって1行のデータだけを保持するレジスタ(1×Mビットレジスタなど)を表す。Mは1以上の任意の整数を取り得る。一実施形態において、Mは64であり、したがって各レジスタは、64ビット量を格納することができる。スカラ・レジスタ・ファイル34は、導体46を介して、制御ユニット28との間で制御情報またはデータを送受信することができる。

【0013】

プロセッサ14の動作は一般に当業者であれば理解し得る。そのため、本明細書では、プロセッサ14について、図2から図4を参照して記載されている様々な実施形態を理解する上で必要な部分を除き、さらに詳しくは記載しない。また、スカラ汎用レジスタファイルに格納されているオペランドを有するデータ処理システムの既存設計は、本明細書に記載されている内積命令を実行するために、必要に応じて変更してもよいという点に注意されたい。さらに、スカラ・レジスタ・ファイルを使用してもよいことから、現在の既存デザインを、本明細書に記載される命令を許容するように改変してもよいという点にも注意されたい(ただし、本明細書に記載されている実施形態は、任意の種類のレジスタファイルで使用してもよく、スカラ・レジスタ・ファイルだけに限定されないという点に注意されたい)。

【0014】

図2は、図1のプロセッサ14などの処理回路によって実行され得る内積命令を表している。例えば、この命令は、この命令を制御ユニット28に適宜提供する命令ユニット30によってフェッチされる。そのため、制御ユニット28は、後でさらに詳述するように、受信した命令を実行するように必要に応じてロード/ストアユニット38と実行ユニット32とに対して指示し、データをストアするために必要に応じてスカラ・レジスタ・ファイル34を使用することができる。なお、本明細書で使用するベクトル要素(またはレジスタ要素)は、最大でもスカラGPRのサイズまでの要素を表すが、GPRのサイズより小さいこともある。例えば、スカラ・レジスタ・ファイル34が64ビット・レジスタ(M=64)を含む場合には、ベクトル要素が64ビット以下のサイズということもある。例えば、1つの64ビットGPRが8つのベクトル要素を保持できるように、ベクト

ル要素が1バイト(8ビット)ということもある。また、1つの64ビットGPRが4つのベクトル要素を保持できるように、ベクトル要素がハーフワード(16ビット)ということもある。同様に、1つの64ビットGPRが2つの要素を保持できるように、ベクトル要素がワード(32ビット)ということもある。また、本明細書で使用されているとおり、バイトは「b」、ハーフワードは「h」、ワードは「w」で表されるという点に注意されたい(なお、代替実施形態において、ワードまたはハーフワードの定義が異なる場合もあり、例えば、ワードが32ビットではなく16ビットを表すことがあるが、本明細書では、説明を容易にするために、ワードは32ビットを表す)。

【0015】

図2は、内積命令 `evdotp5b[a]` を示す。この命令は、2つの同時5バイトベクトル内積を実行する。一実施形態において、`evdotp5b[a]` は、宛先レジスタ(`rD`)と、2つのソースレジスタ(`rA`および`rB`)と、オフセットとを指定することができる32ビット命令である。命令の末尾に「a」がある場合(`evdot5ba`など)には蓄積を表し、命令の末尾に「a」がない場合(`evdot5b`など)には蓄積を表さない。図2の実施形態に示すとおり、`evdotp5b[a]` 命令は、演算コード、宛先レジスタ(`rD`)、2つのソースレジスタ(`rA`および`rB`)、オフセット、Aビット、サブ演算コードなど、様々なフィールドを含む。なお、代替実施形態において、フィールドの配置が異なってもよく、異なる数のビットを使用して、命令と、図2に示される配置以外の様々なフィールドの各々とを定義してもよい。

【0016】

図2の命令は、2つの5バイト同時内積演算を実行する。宛先`rD`のワードごとに、`rA`における5バイトペアの符号付き整数ベクトル要素と、`rB`における符号無し整数ベクトル要素とが乗算され、5つの16ビットの中間積を生成する。これらの中間積は、32ビットまで符号拡張が可能で、合算されて2つの和を生成する。命令に「a」がない場合には、蓄積が実行されないため、中間積の2つの合計の各々は`rD`の対応ワードに配置される。すなわち、2つの合計のうちの一方は、ビット位置0~31など、`rD`の第1のワード要素に格納されるのに対し、2つの命令結果の他方は、ビット位置32~63など、`rD`の第2のワード要素に格納される。命令に「a」がある場合には、蓄積が実行される。この場合、2つの和の各々は、アキュムレータ(`ACC1`または`ACC2`)の対応ワードに追加されて、`rD`の対応ワードに格納される。`rD`での結果も、その後アキュムレータに配置される。

【0017】

一実施形態において、`rA`の5つのベクトル要素は、同じものが両方の同時内積演算で使われるのに対し、`rB`の5つのベクトル要素は、2つの異なるサブセットが2つの同時内積演算に使用される。すなわち、この実施形態においては、`rB`の5つのベクトル要素の第1のサブセットが2つの同時内積演算のうちの一方に使用され、`rB`の5つのベクトル要素の第2のサブセットが2つの同時内積演算の他方に使用される。一実施形態において、第1のサブセットおよび第2のサブセットは、重複しているベクトル要素を含む。例えば、図3を参照して後述するとおり、`rA`では最初の5つのベクトル要素が同時内積演算の両方に使用できるのに対し、`rB`の第1のサブセットは、`rB`の最初の5つのベクトル要素を含むことができ、`rB`の第2のサブセットは、`rB`の第2から第6のベクトル要素を`rB`に含むことができる。なお、この実施形態においては、同時内積演算に使用される`rB`のベクトル要素の2つのサブセットが、`rB`内で1要素ずつ相互にシフトされるだけである。そのため、`rB`の第1および第2のサブセットにおける5つのベクトル要素のうち、4つは重複する。一実施形態において、2つの同時内積演算に使用されるオペランドは、`rA`の係数セットと`rB`のデータサンプルとから2つの出力値を計算して、5×5のフィルタリング演算を支援するように選択されてもよい。一実施形態において、第1のピクセル値 X (`rB`の第3のベクトル要素に対応する第1のピクセル値 X)と同じ行にある直近の近隣値が、1つの計算内積に関与してもよく、その一方で、第2のピクセル値 Y (`rB`の第4の要素に対応する第2のピクセル値 Y)の直近の近隣値が、第2の同時内

10

20

30

40

50

積演算に關与して、2つの独立出力値を生成してもよい。この場合、XとYとの隣接値が重複するため、r Bの重複するベクトル要素は、同時内積計算に關与している。

【0018】

オフセットフィールドは、r Aのどの5つのベクトル要素が内積演算のために選択されるべきかを表す。すなわち、オフセットがゼロである場合やオフセットが存在しない場合には、(図3の実施例に示すとおり)第1の5つのベクトル要素が用いられる。ただし、オフセットが2である場合には、(図4の実施例に示すとおり)第3から第7のベクトル要素が使用される。2というオフセット(オフセット=2)を使用する図4を参照して記載されるとおり、r Aの第3から第7のベクトル要素が両方の同時内積演算に使用されるのに対し、r Bの第1のサブセットは、r Bの第3から第7のベクトル要素を含み、r Bの第2のサブセットは、r Bの第4から第8のベクトル要素を含む。なお、図3と図4との実施例において、r Aの5つのベクトル要素とr Bの第1のサブセットの5つのベクトル要素とは、同じベクトル要素位置(すなわち図3の第1の5つのベクトル要素および図4の第3から第7までのベクトル要素)に対応する。ただし、代替実施形態において、r B用の追加オフセットフィールドを使用するなど、このことが当てはまらない場合もある。代替実施形態においては、r Aのベクトル要素およびr Bのベクトル要素用の独立オフセットフィールドが指定されてもよい。加えて、代替実施形態が提供するr Bの要素の第1および第2のサブセットの重複の度合は異なってもよい。

【0019】

例示されている実施形態において、r A、r B、およびr Dの各々は、スカラ・レジスタ・ファイル34の内の64ビット・レジスタの1つである。また、図2の実施形態において、ソースレジスタr Aは5つの符号付き整数要素を提供し、ソースレジスタr Bは5つの符号無し整数要素を提供する。ただし、代替実施形態においては、r Aとr Bとの各々が符号付きまたは符号無しベクトル要素を格納することができ、r Aとr Bとの各々が分数または整数ベクトル要素を格納することができるという点に注意されたい。そのため、様々な演算コードまたはサブ演算コードエンコーディングを使用して、r Aとr Bとの各々が符号付きなのか符号無しなのか、あるいは分数なのか整数なのかを表してもよい。あるいは、evdotp5b[a]命令の追加フィールドを使用して、r Aとr Bとの各々が符号付きなのか符号無しなのか、あるいは分数なのか整数なのかを表してもよい。また、様々な演算コードまたはサブ演算コードエンコーディングあるいは追加フィールドを使用して、中間積が剰余積なのか飽和積なのか、あるいは中間積の和が実行されるのか差が実行されるのかを表してもよい。また、代替実施形態においては、オフセットフィールドが存在しなくてもよく、その場合には、r Aの第1の5つのベクトル要素が常に使用される。さらに別の実施形態では、第2のオフセットフィールドが提供されて、r Bのどの要素が選択されるべきかを表してもよい。また、命令のフィールドの明示に使用される命令フォーマットは様々であってよいという点に注意されたい。例えば、様々なオプションの組み合わせを提供する様々な命令を一斉に使用したり、命令内の追加フィールドを使用して、ユーザが様々なオプションを選択できるようにしたりしてもよい。evdotp5b[a]の様々な演算例について、図3および図4を参照して以下説明する。

【0020】

図3は、実行ユニット32およびスカラ・レジスタ・ファイル34の一部と、(蓄積が実行され、オフセットフィールドが存在しないか、ゼロとして提供される)evdotp5ba命令の演算を表すデータフロー例とを示す。図3は、ソースレジスタr Aを表すレジスタ66と、ソースレジスタr Bを表すレジスタ64と、第1のワードであるWORD1および第2のワードであるWORD2を有する宛先レジスタr Dを表すレジスタ94とを含む。図3はまた、中間積を格納するための記憶位置68および70と、内積を格納するための記憶位置86とを含む。図3はまた、第1のワードであるACC1と第2のワードであるACC2とを含むアキュムレータ88も含む。図3はまた、2つの同時内積演算の一方を実行するのに使用される乗算器71~75および加算器82と、2つの同時内積演算の他方の実行に使用される乗算器76~80および加算器84とを含む。図3はまた

、内積結果の各々にアキュムレータ 88 の値を加算して rD を更新する目的で使用される加算器 90, 92 を含む。なお、 rD が更新されると、アキュムレータ 88 も、更新された rD の値で更新される。

【0021】

演算時に、 rA (レジスタ 66) は 8 つのベクトル要素 $a_0 \sim a_7$ を格納し、 rB (レジスタ 64) は 8 つのベクトル要素 $b_0 \sim b_7$ を格納する。図 3 の実施例はオフセットを指定しないか、オフセットとしてゼロを使用するため、同時内積演算の両方が rA ($a_0 \sim a_4$) の第 1 の 5 つのベクトル要素を使用する。そのため、2 つの同時内積演算の一方は rB の第 1 の 5 つのベクトル要素 ($b_0 \sim b_4$) を使用するのに対し、2 つの同時内積演算の他方は、 rB の次の 5 つのベクトル要素 ($b_1 \sim b_5$) を使用する。 $b_1 \sim b_5$ は、 $b_0 \sim b_4$ に対して 1 要素シフトしたものである。なお、 $b_0 \sim b_4$ は、 rB の第 1 のサブセットと呼ばれることがあり、 $b_1 \sim b_5$ は rB の第 2 のサブセットと呼ばれることがある。記憶位置 70 は、 $a_0 \sim a_4$ および $b_0 \sim b_4$ という積の対に対応する 5 つの中間積を格納する。すなわち、乗算器 76 は a_0 を b_0 倍して、結果を記憶位置 70 の第 1 のフィールドに格納し、乗算器 77 は a_1 を b_1 倍して、結果を記憶位置 70 の第 2 のフィールドに格納し、乗算器 78 は a_2 を b_2 倍して、結果を記憶位置 70 の第 3 のフィールドに格納し、乗算器 79 は a_3 を b_3 倍して、結果を記憶位置 70 の第 4 のフィールドに格納し、乗算器 80 は a_4 を b_4 倍して、結果を記憶位置 70 の第 5 のフィールドに格納する。次に、これら 5 つの中間積は加算器 84 によって合計され、得られた和は記憶位置 86 の第 1 のワードに格納される。記憶位置 68 は、 $a_0 \sim a_4$ および $b_1 \sim b_5$ という積の対に対応する 5 つの中間積を格納する。すなわち、乗算器 71 は a_0 を b_1 倍して、結果を記憶位置 68 の第 1 のフィールドに格納し、乗算器 72 は a_1 を b_2 倍して、結果を記憶位置 68 の第 2 のフィールドに格納し、乗算器 73 は a_2 を b_3 倍して、結果を記憶位置 68 の第 3 のフィールドに格納し、乗算器 74 は a_3 を b_4 倍して、結果を記憶位置 68 の第 4 のフィールドに格納し、乗算器 75 は a_4 を b_5 倍して、結果を記憶位置 68 の第 5 のフィールドに格納する。次に、これらの 5 つの中間積は加算器 82 によって合計され、得られた和は記憶位置 86 の第 2 のワードに格納される。

【0022】

そのため、レジスタ 86 は、第 1 の結果用の乗算器 76 ~ 80 および加算器 84 と、第 2 の結果用の乗算器 71 ~ 75 および加算器 82 とを使用して同時に実行された 2 つの内積結果を格納するという点に注意されたい。その後加算器 90 を使用して、($a_0 \sim a_4$ と $b_0 \sim b_4$ との内積から得られた) 第 1 の内積結果を、アキュムレータ 88 の第 1 のワードに格納されている対応アキュムレータ値 $ACC1$ に加算する。得られた和は、 rD (レジスタ 94) の第 1 の対応ワード $WORD1$ に格納される。同様に、加算器 92 を (加算器 90 によって実行される加算と同時に) 使用して、($a_0 \sim a_4$ と $b_1 \sim b_5$ との内積から得られた) 第 2 の内積結果を、アキュムレータ 88 の第 2 のワードに格納されている対応アキュムレータ値 $ACC2$ に加算する。得られた和は、 rD の第 2 の対応ワードである $WORD2$ に格納される。その後、 rD に格納された値をアキュムレータ 88 に格納して、 $ACC1$ と $ACC2$ との値を新しい結果で更新することができる。

【0023】

なお、蓄積が実行されない実施形態においては、図 3 のレジスタ 86 が rD を表す。 rD は、2 つの同時内積演算の結果を直接格納する。

図 4 は、実行ユニット 32 およびスカラー・レジスタ・ファイル 34 の一部と、(蓄積が実行され、オフセットフィールドが 2 に設定される) `evdotp5ba` 命令の演算を表す別のデータフロー例とを示す。図 4 の演算は、図 3 の演算と類似しており、同様の数字は同様の要素を表す。図 4 のデータフローは、オフセットとして (rA におけるベクトル要素のオフセットに対応する) 2 が使用されることを除き、図 3 のデータフローと類似している。すなわち、 $a_0 \sim a_4$ および $b_0 \sim b_4$ と、 $a_0 \sim a_4$ および $b_1 \sim b_4$ との同時内積を実行する図 3 の実施例とは異なり、図 4 の実施例は、 $a_2 \sim a_6$ および $b_2 \sim b_6$ と、 $a_2 \sim a_6$ および $b_3 \sim b_7$ との同時内積を実行する。すなわち、使用されている

10

20

30

40

50

r Aの5つのベクトル要素がa 0から2要素分オフセットされることに注意されたい。そのため、図3の実施例の対応サブセットと比較して、r Bの第1のサブセットの5つのベクトル要素と、r Bの第2のサブセットの5つのベクトル要素とは、2要素分オフセットされている。なお、図3の実施例に示すとおり、r Bの第1のサブセット(b 2 - b 6)と比較して、r Bの第2のサブセット(b 3 - b 7)は、r Bの5つのベクトル要素のうちの4が2つの同時内積演算で重複するように1要素分シフトしている。

【0024】

図4の実施例を参照すると、記憶位置70は、a 2 ~ a 6およびb 2 ~ b 6という積の対に対応する5つの中間積を格納する。すなわち、乗算器76はa 2をb 2倍して、結果を記憶位置70の第1のフィールドに格納し、乗算器77はa 3をb 3倍して、結果を記憶位置70の第2のフィールドに格納し、乗算器78はa 4をb 4倍して、結果を記憶位置70の第3のフィールドに格納し、乗算器79はa 5をb 5倍して、結果を記憶位置70の第4のフィールドに格納し、乗算器80はa 6をb 6倍して、結果を記憶位置70の第5のフィールドに格納する。次に、これら5つの中間積は加算器84によって合計され、得られた和は記憶位置86の第1のワードに格納される。記憶位置68は、a 2 ~ a 6およびb 3 ~ b 7という積の対に対応する5つの中間積を格納する。すなわち、乗算器71はa 2をb 3倍して、結果を記憶位置68の第1のフィールドに格納し、乗算器72はa 3をb 4倍して、結果を記憶位置68の第2のフィールドに格納し、乗算器73はa 4をb 5倍して、結果を記憶位置68の第3のフィールドに格納し、乗算器74はa 5をb 6倍して、結果を記憶位置68の第4のフィールドに格納し、乗算器75はa 6をb 7倍して、結果を記憶位置68の第5のフィールドに格納する。次に、これらの5つの中間積は加算器82によって合計され、得られた和は記憶位置86の第2のワードに格納される。

【0025】

そのため、レジスタ86は、第1の結果用の乗算器76 ~ 80および加算器84と、第2の結果用の乗算器71 ~ 75および加算器82とを使用して同時に実行された2つの内積結果を格納するという点に注意されたい。その後加算器90を使用して、(a 2 ~ a 6とb 2 ~ b 6との内積から得られた)第1の内積結果を、アキュムレータ88の第1のワードに格納されている対応アキュムレータ値ACC 1に加算する。得られた和は、r D(レジスタ94)の第1の対応ワードWORD 1に格納される。同様に、加算器92を(加算器90によって実行される加算と同時に)使用して、(a 2 ~ a 6とb 3 ~ b 7との内積から得られた)第2の内積結果を、アキュムレータ88の第2のワードに格納されている対応アキュムレータ値ACC 2に加算する。得られた和は、r Dの第2の対応ワードであるWORD 2に格納される。その後、r Dに格納された値をアキュムレータ88に格納して、ACC 1とACC 2との値を新しい結果で更新することができる。

【0026】

なお、蓄積が実行されない実施形態においては、図4のレジスタ86がr Dを表す。r Dは、2つの同時内積演算の結果を直接格納する。

なお、ベクトル要素を8つずつ格納するレジスタを使用して効率的な3 × 3または4 × 4の行列演算を提供しているシステムでは、ソースレジスタの4要素の対応する互いに素な(すなわち重複しない)セットに対して1対の内積演算が実行される場合には、8つの加算器だけが提供されるのが一般的である。ただし、このようなシステムは、5 × 5の行列演算(あるいは8つのベクトル要素を格納するレジスタと適合しない他の次元)では非効率的である。そのため、本明細書に記載のとおり、2つの追加乗算器(例えば75および80)とソースレジスタr Bの重複サブセットを使用することにより、5 × 5の内積演算の効率が改善されることがある点に注意されたい。これらの種類の演算は、5 × 5の行列演算に大きく依存するアプリケーションで特に有用となり得る。他の次元の行列演算に大きく依存することのある他の種類の演算においては、少数の追加乗算器があり、a 0 ~ a Nおよびb 0 ~ b Nと、a 0 ~ a Nおよびb 1 ~ b (N + 1)との同時内積を実行できるevdotp5b[a]命令と同様の命令を使用することができる。また、代替実施形

10

20

30

40

50

態において、 r_A および r_B の様々なサブセットを使用することができる。例えば、図3で提供されているサブセット例 r_A と r_B とではなく、 r_A の第1のサブセットおよび r_B の第1のサブセットと、 r_A の第2のサブセットおよび r_B の第2のサブセットとの同時内積を実行してもよく、 r_A のサブセットの各々は、同じサブセットであっても、重複する要素を有する異なるサブセットであってもよく、 r_B のサブセットの各々も、同じサブセットであっても、重複する要素を有する異なるサブセットであってもよい。また、 r_B の要素にオフセットが追加されてもよい。例えば図3では、 r_B に対してオフセットとして2が指定された場合、 r_B の第1のサブセットが $b_0 \sim b_4$ で、第2のサブセットが $b_1 \sim b_5$ となるのではなく、2つの内積演算の一方の第1のサブセットが $b_2 \sim b_6$ で、他方の内積演算の第2のサブセットが $b_3 \sim b_7$ となる。また、重複指定子が、 r_B の要素に追加されて、 r_B の第2のサブセットが r_B の第1のサブセットに対してどれだけのベクトル要素分シフトするかを表してもよい。例えば図3では、 r_B に対して2という重複指定子が指定された場合、 r_B の第1のサブセットが $b_0 \sim b_4$ で、第2のサブセットが $b_1 \sim b_5$ となるのではなく、2つの内積演算の一方の第1のサブセットが $b_0 \sim b_4$ で、他方の内積演算の第2のサブセットが $b_2 \sim b_6$ となる。

【0027】

以上により、重複するオペランドを2つの同時内積演算で使用する場合に、5つのベクトル要素の同時内積演算が2つ実行される 5×5 の内積演算など、一部の行列演算の効率を改善する命令と回路とが提供されることが理解されるべきである。すなわち、8つのベクトル要素レジスタを使用した効率的な 3×3 や 4×4 の行列演算の場合には、8つの乗算器だけがシステムで提供されるのが一般的であるが、2つの追加乗算器の存在と、重複するオペランドの使用とにより、8つのベクトル要素レジスタを使用したさらに効率的な 5×5 の行列演算が実現される。

【0028】

記載されている`evdotp5b[a]`命令の変形に加え、本発明の実施形態は、1対の 4×4 内積計算を伴う従来の内積演算を実行するために、他の公知の命令をサポートしてもよい。 4×4 内積演算時には、追加乗算器が使用されないため、不要なエネルギー消費を防ぐために電源を落としたり、ゲート制御を行ったりしてもよい。追加乗算器と、関連する加算回路との有効化を、実行される演算の種類に基づいて条件化することによって、データ処理システムの電源消費を最適化してもよい。あるいは、追加乗算器の出力が実行中の命令の一部として必要でない場合には、この出力を、ゼロなど所定の出力値に強制的に制限してもよい。

【0029】

一実施形態において、データ処理システムは、複数の汎用レジスタと、1つ以上の命令を実行するためのプロセッサ回路とを備える。1つ以上の命令は、少なくとも2つの内積を同時に実行するためのベクトル内積命令を含む。ベクトル内積命令は、複数の汎用レジスタから第1のソースレジスタと第2のソースレジスタとを特定する。第1のソースレジスタと第2のソースレジスタとの各々は、複数のベクトル要素を格納するためのものである。少なくとも2つの内積のうちの第1の内積は、第1のソースレジスタのベクトル要素の第1のサブセットと、第2のソースレジスタのベクトル要素の第1のサブセットとの間で実行される。少なくとも2つの内積のうちの第2の内積は、第1のソースレジスタのベクトル要素の第2のサブセットと、第2のソースレジスタのベクトル要素の第2のサブセットとの間で実行される。第2のソースレジスタのベクトル要素の第1および第2のサブセットは異なっており、第2のソースレジスタの第1および第2のサブセットの少なくとも2つのベクトル要素は重複している。

【0030】

さらなる実施形態において、ベクトル内積命令は、第1の内積の結果と第2の内積の結果とを格納するための宛先レジスタをさらに特定する。

さらに別の実施形態において、プロセッサ回路はアキュムレータをさらに含み、ベクトル内積命令は、第1の内積の結果とアキュムレータの第1の値との和と、第2の内積の結

10

20

30

40

50

果とアキュムレータの第2の値との和とを格納するための宛先レジスタをさらに特定する。

【0031】

さらに別の実施形態において、第1のソースレジスタの第1および第2のサブセットは同じサブセットである。

さらに別の実施形態において、第1のソースレジスタのベクトル要素の第1のサブセットは、第2のソースレジスタのベクトル要素の第1のサブセットと同じベクトル要素位置に対応している。

【0032】

さらに別の実施形態において、ベクトル内積命令は、第1のソースレジスタのどのベクトル要素を第1のソースレジスタのベクトル要素の第1のサブセットに含ませるべきかを少なくとも示す際に使用するオフセットをさらに示す。さらにまた別の実施形態において、ベクトル内積命令は、第2のソースレジスタのどのベクトル要素を第2のソースレジスタのベクトル要素の第1のサブセットに含ませるべきかを少なくとも示す際に使用する第2のオフセットをさらに示す。

10

【0033】

さらに別の実施形態において、ベクトル内積命令は、第2のソースレジスタのどのベクトル要素を第2のソースレジスタのベクトル要素の第1のサブセットに含ませるべきかを少なくとも示す際に使用するオフセットをさらに示す。

【0034】

20

別の実施形態において、データ処理システムは、複数の汎用レジスタと、1つ以上の命令を実行するためのプロセッサ回路とを備える。1つ以上の命令は、少なくとも2つの内積を同時に実行するためのベクトル内積命令を含む。ベクトル内積命令は、複数の汎用レジスタから第1のソースレジスタと第2のソースレジスタとを特定する。第1のソースレジスタと第2のソースレジスタとの各々は、複数のベクトル要素を格納するためのものである。少なくとも2つの内積のうちの第1の内積は、第1のソースレジスタの5つのベクトル要素の第1のサブセットと、第2のソースレジスタの5つのベクトル要素の第1サブセットとの間で実行される。少なくとも2つの内積のうちの第2の内積は、第1のソースレジスタの5つのベクトル要素の第2のサブセットと、第2のソースレジスタの5つのベクトル要素の第2サブセットとの間で実行される。第2のソースレジスタの第1および第2のサブセットの4つのベクトル要素が重複している。

30

【0035】

別の実施形態のさらなる実施形態において、ベクトル内積命令は、第1の内積の結果と第2の内積の結果とを格納するための宛先レジスタをさらに特定する。

他の実施形態のさらに別の実施形態において、プロセッサ回路はアキュムレータをさらに含み、ベクトル内積命令は、第1の内積の結果とアキュムレータの第1の値との和と、第2の内積の結果とアキュムレータの第2の値との和とを格納するための宛先レジスタをさらに特定する。

【0036】

他の実施形態のさらに別の実施形態において、第1のソースレジスタの第1および第2のサブセットは同じサブセットである。

40

他の実施形態のさらに別の実施形態において、第1のソースレジスタのベクトル要素の第1のサブセットは、第2のソースレジスタのベクトル要素の第1のサブセットと同じベクトル要素位置に対応している。

【0037】

他の実施形態のさらに別の実施形態において、ベクトル内積命令によって特定される第1および第2のソースレジスタの各々は、8つのベクトル要素を格納するためのものであり、プロセッサ回路は10個の乗算器を備え、そのうちの5つは、第1の内積を実行するためのものであり、残りの5つは、第2の内積を実行するためのものである。

【0038】

50

別の実施形態のさらに別の実施形態において、ベクトル内積命令は、第1または第2のソースレジスタのどのベクトル要素が、第1または第2のソースレジスタのベクトル要素の第1のサブセットに含まれるべきかを少なくとも示す際に使用するオフセットをさらに示す。

【0039】

さらに別の実施形態において、同時内積演算を実行するための方法は、複数の汎用レジスタを提供すること、および1つ以上の命令を実行するためのプロセッサ回路を提供することを備える。1つ以上の命令は、少なくとも2つの内積を同時に実行するためのベクトル内積命令を含む。ベクトル内積命令は、複数の汎用レジスタから第1のソースレジスタと第2のソースレジスタとを特定する。第1のソースレジスタと第2のソースレジスタとの各々は、複数のベクトル要素を格納するためのものである。少なくとも2つの内積のうちの第1の内積は、第1のソースレジスタのベクトル要素の第1のサブセットと、第2のソースレジスタのベクトル要素の第1のサブセットとの間で実行される。少なくとも2つの内積のうちの第2の内積は、第1のソースレジスタのベクトル要素の第2のサブセットと、第2のソースレジスタのベクトル要素の第2のサブセットとの間で実行される。第2のソースレジスタの第1および第2のサブセットは異なっており、第2のソースレジスタの第1および第2のサブセットの少なくとも2つのベクトル要素は重複している。

10

【0040】

さらに別の実施形態のさらなる実施形態において、ベクトル内積命令は、第1の内積の結果と第2の内積の結果とを格納するための宛先レジスタをさらに特定する。

20

さらに別の実施形態のさらに別の実施形態において、プロセッサ回路はアキュムレータをさらに含み、ベクトル内積命令は、第1の内積の結果とアキュムレータの第1の値との和と、第2の内積の結果とアキュムレータの第2の値との和とを格納するための宛先レジスタをさらに特定する。

【0041】

さらに別の実施形態のさらに別の実施形態において、第1のソースレジスタの第1および第2のサブセットは同じサブセットである。

さらに別の実施形態のさらに別の実施形態において、ベクトル内積命令は、第1または第2のソースレジスタのどのベクトル要素が、第1または第2のソースレジスタのベクトル要素の第1のサブセットに含まれるべきかを少なくとも示す際に使用するオフセットをさらに示す。

30

【0042】

本発明を実装する装置は、ほとんどの場合、当業者に公知の電子部品と回路とから成るので、回路の詳細は、本発明の基底概念の理解と認識のため、および本発明の教示の混乱または逸脱を防ぐために上記のとおり必要とみなされる程度以上には説明しない。

【0043】

上記実施形態の一部は、適宜様々な情報処理システムを使用して実装してもよい。例えば、図1およびその説明は、例示的な情報処理SIMDアーキテクチャについて記載しているものの、この例示的なアーキテクチャは、本発明の各種態様について述べる際の有用な参考情報を提供する目的でのみ提示されている。当然のことながら、アーキテクチャに関する説明は、単純化されており、本発明に従って使用できる多くの様々な種類の適切なアーキテクチャの1つにすぎない。当業者であれば、論理ブロック間の境界が単なる例示であり、代替実施形態において、論理ブロックまたは回路要素を統合したり、各種論理ブロックまたは回路要素に割り当てる機能を変更したりしてもよいことを認識し得る。

40

【0044】

このように、本明細書に描写されているアーキテクチャは単なる例示であり、実際、同じ機能を実現するアーキテクチャが他にも数多く実装可能であることを理解すべきである。抽象的であるが確かな意味で、同じ機能を実現するための構成部品のいかなる配置も所望の機能が実現されるように効果的に「関連付け」られる。それ故、特定の機能を実現するために結合されている本明細書のいずれか2つの構成部品は、アーキテクチャまたは中

50

間構成部品に関係なく、所望の機能が実現されるように相互に「関連付け」られているものとみなすことができる。同様に、そのように関連付けられているいずれか2つのコンポーネントは、所望の機能を実現するために、相互に「動作可能に接続」または「動作可能に連結」されているとみなすことができる。

【0045】

また、例えば一実施形態において、システム10の図示要素は、単一の集積回路上または同一装置内に存在する回路である。あるいは、システム10が、任意の数の別個の集積回路や、相互に接続されている別個の装置を含んでもよい。例えば、メモリ12は、プロセッサ14と同じ集積回路上または別個の集積回路上に位置してもよく、システム10の他の要素とは別の周辺機器またはスレーブ内に位置してもよい。他の周辺機器18および入出力回路16も、別個の集積回路または装置に位置してもよい。また、例えばシステム10またはその一部が、物理回路の、あるいは物理回路に変換可能な論理表現のソフト表示またはコード表示であってもよい。そのため、システム10は、任意の適切な種類のハードウェア記述言語で具現化されてもよい。

【0046】

当業者は、上述の演算の機能間の境界が単なる例示にすぎないことを認識し得る。複数の演算の機能は単一の演算に統合されてもよく、単一の演算の機能が追加演算に分散されてもよい。さらに、代替実施形態は、特定の演算に関する複数の事例を含んでもよく、演算の順序は、他の各種実施形態で変更してもよい。

【0047】

一実施形態において、システム10は、パーソナル・コンピュータ・システムなどのコンピュータシステムである。他の実施形態が、異なる種類のコンピュータシステムを含んでもよい。コンピュータシステムは、1人以上のユーザに独立した計算能力を与えるように設計され得る情報処理システムである。コンピュータシステムは、メインフレーム、ミニコンピュータ、サーバ、ワークステーション、パーソナルコンピュータ、ノートパッド、パーソナル携帯情報端末、電子ゲーム機、自動車および他の組み込みシステム、携帯電話および他の各種無線機器を含むがこれらに限定されない数々の形態であってもよい。典型的なコンピュータシステムは、少なくとも1つの処理ユニットと、関連付けられているメモリと、いくつかの入出力(I/O)機器を含む。


【0048】

本発明は、本明細書において特定の実施形態を参照して記載されているものの、請求項に定める本発明の範囲を逸脱しなければ、各種変形および変更を行うことができる。例えば、他のSIMDアーキテクチャを使用したり、異なるベクトル要素のサブセットを定義したりしてもよい。したがって、仕様および図は、限定的な意味ではなく、例示的な意味で考慮されるべきであり、このような変形はすべて本発明の範囲内に含まれるものと意図される。本明細書において特定の実施形態に関して記載されているいかなる利点、効果、または課題への解決策も、任意またはすべての請求項の必須の、あるいは本質的な特徴または要素として解釈されることを意図するものではない。


【0049】

本明細書で使用されている「連結」という用語は、直接連結または機械式連結に限定されることを意図するものではない。本明細書で使用されている「1つの」という用語は、1つまたはそれ以上と定義される。特に明記しない限り、「第1」および「第2」などの用語は、それらの語句が修飾する要素を区別する目的で使用されている。そのため、これらの用語は、そのような要素の時間的またはその他の優先順位を表すことを必ずしも意図するものではない。


【図 1】




【図 2】



【図 3】



【図 4】



フロントページの続き

- (56)参考文献 特開2001-256199(JP,A)
特開平10-124484(JP,A)
特開平3-75868(JP,A)
特開2001-290633(JP,A)
特開2000-322235(JP,A)
特開2002-229970(JP,A)
特開平5-267992(JP,A)

- (58)調査した分野(Int.Cl., DB名)

G06F 17/16