

【公報種別】特許法第 17 条の 2 の規定による補正の掲載
【部門区分】第 6 部門第 4 区分
【発行日】平成 17 年 8 月 4 日 (2005.8.4)

【公開番号】特開 2003-217286 (P2003-217286A)
【公開日】平成 15 年 7 月 31 日 (2003.7.31)
【出願番号】特願 2002-8640 (P2002-8640)
【国際特許分類第 7 版】

G 1 1 C 16/02

【F I】

G 1 1 C 17/00 6 1 2 E

G 1 1 C 17/00 6 1 2 C

G 1 1 C 17/00 6 1 1 E

【手続補正書】

【提出日】平成 17 年 1 月 7 日 (2005.1.7)

【手続補正 1】

【補正対象書類名】明細書

【補正対象項目名】0 1 2 7

【補正方法】変更

【補正の内容】

【0 1 2 7】

次に、ステップ S P 2 6 0 において、ステップ S P 2 5 9 で設定された パルス幅 の消去パルスが、全てのメモリセルトランジスタに印加される。次に、ステップ S P 2 6 1 において消去ベリファイが行われる。ステップ S P 2 6 1 における判定の結果が「F A I L」である場合は、ステップ S P 2 6 2 に進み、消去パルスのパルス幅が、パルス強度が強くなるように図 3 5 に従って更新される。その後、パルス幅が更新された消去パルスが、ステップ S P 2 6 0 において再度印加される。ステップ S P 2 6 1 における判定の結果が「P A S S」となるまで、ステップ S P 2 6 0 ~ S P 2 6 2 の動作が繰り返される。