

正本

I255019

發明專利說明書

(本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※ 申請案號：93128159

※ 申請日期：93-9-21

※IPC 分類：

H01L 23/04

一、發明名稱：(中文/英文)

用以提升覆晶封裝製程的連接效能之覆晶接合方法及供柱狀凸塊用之具多層化金屬結構的基材

FLIP CHIP BONDING METHOD FOR ENHANCING THE PERFORMANCE OF CONNECTION IN FLIP CHIP PACKAGING PROCESS AND LAYERED METAL ARCHITECTURE OF SUBSTRATE FOR STUD BUMP

二、申請人：(共 2 人)

姓名或名稱：(中文/英文)

1. 具滋郁/KOO, JA-UK
2. 金亨燦/KIM, HYOUNG-CHAN

代表人：(中文/英文)

住居所或營業所地址：(中文/英文)

1. 大韓民國京畿道龍仁市蘇吉艾普豐德川里新正主公公寓 902-1902
449-846, 902/1902, Joogong APT., Sinjung, Poongduckchun-ri, Sooji-eup,
Yungin, Kyungki-do, Republic of Korea
2. 大韓民國京畿道城南市壽井區壽進2洞三扶公寓 103-307
461-707, 103/307, Samboo APT., Sooji2-dong, Soojung-gu, Sungnam,
Kyungki-do, Republic of Korea

國 籍：(中文/英文) 韓國/KOREA

三、發明人：(共 2 人)

姓 名：(中文/英文)

1. 具滋郁/KOO, JA-UK
2. 金亨燦/KIM, HYOUNG-CHAN

國 籍：(中文/英文) 韓國/KOREA

四、聲明事項：

☐ 主張專利法第二十二條第二項 ☐ 第一款或 ☐ 第二款規定之事實，其事實發生日期為： 年 月 日。

☒ 申請前已向下列國家（地區）申請專利：

【格式請依：受理國家（地區）、申請日、申請案號 順序註記】

☒ 有主張專利法第二十七條第一項國際優先權：

1. 韓國；2003, 11, 25；10-2003-0083891

☐ 無主張專利法第二十七條第一項國際優先權：

☐ 主張專利法第二十九條第一項國內優先權：

【格式請依：申請日、申請案號 順序註記】

☐ 主張專利法第三十條生物材料：

☐ 須寄存生物材料者：

國內生物材料 【格式請依：寄存機構、日期、號碼 順序註記】

國外生物材料 【格式請依：寄存國家、機構、日期、號碼 順序註記】

☐ 不須寄存生物材料者：

所屬技術領域中具有通常知識者易於獲得時，不須寄存。

九、發明說明：

【發明所屬之技術領域】

發明領域

本發明係有關於半導體封裝技術，尤係有關一種覆晶
5 接合方法，其可藉在一晶片及/或基材上形成凸體而來加強
該晶片與基材之間的接合效能，並可使用一熱聲波法來接
合該晶片和基材，及一用於該目的的基材料層疊建結構。

【先前技術】

發明背景

10 一般而言，導線連結法、TAP連結法、覆晶連結法等
等皆曾被揭述為用來將半導體晶片連結於一基材的方法。
同時，電子產品的尺寸逐漸縮小，且其性能愈漸增強。用
來輸入和輸出的連接墊數目的逐增，而用於電子產品中的
晶片尺寸逐漸地縮小。故，用來將半導體晶片連結於基材
15 上的傳統導線連結法已達到極限。取代該導線連結法的是
一種覆晶連結法，其不僅在整體性或效能上較為優異，且
毋須導線連接製程，並且有較輕的重量和較短的長度，而
已被廣泛使用。該覆晶連結法係為一種技術，其可在一晶
片的接墊上製成一凸體，並將該晶片的接墊直接連結於一
20 基材的引墊上，而不必使用一金屬導線來將該晶片的接墊
連接於該基材的引墊。

第1圖示出一傳統覆晶連結法的說明圖。

請參閱第1圖，一覆晶接合物具有一結構，其在由一晶
圓10切出的晶片11之接墊12上形成一凸體13並倒轉該晶片

受損；又若一晶片所連結的基材，或一晶圓的接墊等係為脆弱的材料，則電連接特性將會劣化。

又，依據一傳統的基材疊層結構亦曾有一些問題，由於其連結強度或生產良率係大大地取決於該基材的基礎物質種類，故將會產生劣質性。

【發明內容】

發明概要

因此，本發明係有見於上述之問題而來研發者，本發明之一目的係為提供一種覆晶連結法，其能得到高可靠度並藉加快製程速率而獲得高產能，並可加強接合效能。

又，本發明之另一目的係在提供一種用於覆晶連結之金屬疊層的基材結構，其可藉添加一緩衝層及一硬金屬於該基材，而無論何種基礎物質皆能保持連結強度並提高製造良率。

依據本發明，上述目的係能藉一覆晶連結法來達成，其包含以下步驟：進行一具有晶片之晶圓的預處理，將其切割，並獲得經預處理的個別晶片；進行一基材的預處理；對準該預處理晶片的接墊和預處理基材的接墊，且使用一吸頭來施以超音波和加熱並同時施壓來將該晶片和基材接合在一起；及在接合後進行後處理來充填或成型樹脂。其中，該基材的凸體可與該晶片的凸體具有相同的尺寸，或該基材與晶片之任一者的凸體可比另一者的凸體具有更大的尺寸。該基材的電路部份可被鍍以Sn。即使係使用具有脆弱接墊的晶圓，亦可進行該覆晶連結法而不會損及該晶

片的接墊。

又，上述目的亦可藉本發明的金屬疊層結構來達成，其包含：一基材在一基礎物質上設具一銅薄膜圖案；一硬金屬層係將一高硬度的金屬鍍著在該基材上所形成；及一
5 導電金屬層係將一高導電性的金屬鍍著在該硬金屬層上所形成。故，不論該基礎物質是何種類，其接合強度皆可保持，且生產良率亦可提高。

圖式簡單說明

本發明之上述及其它的目的、特徵和優點等，將可由
10 以下詳細說明參照所附圖式而更清楚地瞭解，其中：

第1至3圖為一習知的覆晶連結法之說明圖；

第4圖為一用於覆晶連結之傳統基材的疊層結構示意圖；

第5圖為本發明之一可加強接合性能的覆晶封裝法之
15 流程圖；

第6圖為本發明之用來形成一鍍著凸體的製法示意圖；

第7至9圖示出各種可賦予退火作用的方法，其可加強本發明之鍍著凸體的黏接特性；

第10圖示出依本發明在一基材上製成一摻雜凸體的方法；
20 法；

第11圖示出依本發明來製成一柱狀凸體的過程；

第12至16圖示出本發明之各種柱狀凸體的例子；

第17圖示出依本發明來製成楔狀凸體的過程；

第18至20圖示出本發明之各種楔狀凸體的例子；

第21圖示出第5圖所示之帶黏貼製程的一例；

第22圖示出第5圖所示之晶圓切割製程的一例；

第23圖示出依本發明所研發之覆晶連結裝置的一例；

第24至27圖示依本發明所研發之各種吸頭設計的例

5 子；

第28圖示出本發明之一種覆層方法，其可使一吸頭的超音波能量損耗減至最小；

第29至38圖示出依本發明來接合一基材與一晶片的各種結構例；

10 第39至42圖示出各種依據柱狀凸體或楔狀凸體之相對尺寸的接合結構，以及形成凸體之後施以ACF、ACP、NCF或NCP之例；

第43至46圖示出一使用覆晶連結製程的晶片堆疊法之例；

15 第47圖示出第5圖所示的接合後處理製程之例；

第48圖示出本發明第一實施例之用於覆晶連結的基材之金屬疊層結構；及

第49圖示出本發明第二實施例之用於覆晶連結的基材之金屬疊層結構。

20 【實施方式】

較佳實施例之詳細說明

本發明現將利用較佳實施例參照所附圖式來更詳細地說明。

第5圖為一流程圖示出本發明之一覆晶封裝製法。

本發明的覆晶封裝法，如第5圖所示，乃包含一接合預處理步驟來接收一晶圓，並在該晶圓的接墊上進行接合的預處理(S1及S2)；一黏貼一帶的步驟(S3)；一切割該晶圓的步驟(S4)；一在一基材的引墊上進行接合預處理的步驟(S5及S6)；一以熱聲波法來接合一覆晶的步驟(S7)；一接合後處理步驟(S8)；及檢查步驟(S9)。

請參閱第5圖，一晶圓10的接合預處理步驟S2可為選自下述之任何一種製程：在晶圓10之鋁接墊12上製成Au、Al或Cu的柱狀凸體；藉著楔式連結而以相同金屬來製成楔狀凸體；藉著蒸發而在一鋁接墊上製成Au、Al或Ag的鍍著凸體；及先製成第一鍍著凸體，嗣再於該第一鍍著凸體上製成一柱狀凸體或楔狀凸體，其係由Au、Ag、Al或Cu所製成。

又，該基材21的接合預處理步驟S9可為選自下述之任何一種製程：在該基材21之鋁接墊22上製成一Au、Cu或Al的柱狀凸體或楔狀凸體；在鋁接墊22上製成鍍著Au的凸體，並在該基材上塗佈非等向性導電膜(ACF)、非等向性導電膏(ACP)、非導電膜(NCF)、或非導電膏(NCP)。其中，該半導體晶片11所要接合的基材21可為選自包含陶瓷、PCB、及FPCB之組群中的任何一者。

(鍍著凸體的形成)

依據本發明之在該晶圓10或基材上來製成鍍著凸體32的方法係如第6圖所示，其包含以下步驟：將一保護膜31覆設在該晶圓10或基材21上除了接墊12或22以外的區域；使用傳統的鍍著方法例如電解鍍著或無電鍍著來蒸鍍Au或

Al，或先蒸鍍Ni再於其頂面上蒸鍍Au；再除掉該保護膜31來形成該鍍著凸體32。

又，形成於該晶圓10或基材21上的鍍著凸體32係由Au顆粒所製成。故，為了增加該鍍著凸體32的黏著力，如第7、8、9圖所示，乃可施加退火作用而使該等Au顆粒36的尺寸變大。具言之，第7圖為加熱於所製成的鍍著凸體上來賦予一退火作用的狀態示意圖；第8圖示出一例係照射雷射束37於該凸體32來造成退火作用；而第9圖示出一例係以一corning毛細管38來處理該凸體32以造成退火作用。

10 (摻雜凸體的形成)

第10圖示出依本發明來在一基材上製成摻雜凸體的方法。一摻雜凸體43可藉一摻雜法，即局部地投射Au、Ag或Cu的微粒46於該基材或晶圓上，並生長該等微粒而來形成。其中，該基材的接墊22可被鍍以Au、Cu、Al或Sn。

15 (柱狀凸體的形成和形狀)

依據一種可將柱狀凸體53製設在該晶圓10或基材21上的方法，如第11圖所示，該柱狀凸體53會被使用一其中插有金線51的毛細管52來製設在接墊12或22上。具言之，當對該金線51施以電弧使其熔化時，在毛細管52內之熔化的金將會觸接於該晶圓10或基材21的接墊上。嗣，該熔化的金會被施以超音波而黏接於該接墊上。然後，該毛細管52會沿橫向稍微地移動以刮平一凸出部份。嗣，該毛細管52會向上移離。因此，僅有該柱狀凸體53會被留在該接墊上。

由上述方法所製成的柱狀凸體53可具有各種不同的形

狀。即，若如第12圖所示，該柱狀凸體53可具有一本體部53-1及一較長的頸部53-2設在該本體部53-1的中央。又，如第13圖所示，該柱狀凸體53亦可具有一較短的頸部53-2設在一本體部53-1上。又，如第14圖所示，該柱狀凸體53亦可具有突出造型而沒有凸出部設在本體部53-1的中央。又如第15圖所示，該柱狀凸體53可具有一梯形的本體部53-1，但在本體部中央沒有該頸部53-2。又，如第16圖所示，該柱狀凸體53可具有一非常厚的本體部53-1而沒有該頸部53-2。由於有毒助焊劑並未使用於該柱狀凸體製程中，故
10 相較於一焊接法該柱狀凸體的製法會更為環保而且簡單。

(楔狀凸體的形成和形狀)

依據本發明之一種用來將楔狀凸體63製設在晶圓10或基材21上的方法，如第17圖所示，該楔狀凸體63係使用一楔接工具65來製設在接墊12或22上，該工具65中插有一金
15 線61或一由Al、Cu或Ag所製成的高導電性線材。具言之，當插入該金線61、鋁線61-2、或銅線61-3於該楔接工具65中之後，在該楔接工具65內的熔化之金將會觸接該晶圓10或基材21上的接墊。嗣，該熔化的金會被施以超音波來黏接於接墊。然後，該楔接工具65會沿橫向稍微移動來黏接
20 該導線。嗣，該導線會立即被切斷。如此，該楔狀凸體63即會形成於該晶圓10或基材21上。

由上述方法所製成的楔狀凸體63可具有不同的形狀。即，第18至20圖乃示出該等楔狀凸體63分別具有二凸部，一凸部，及沒有凸部。該楔狀凸體63的形狀係取決於各種

楔接工具的造型。

(帶黏貼製程)

又，在將一帶72黏貼於該預處理晶圓10的步驟S3中，當在切割其上設有柱狀凸體的晶圓10時，一晶粒，即一晶片將會被該帶所固定，因此該晶粒不會被個別地分開。依據一在黏貼該帶時的垂向截面結構，如第21圖所示，當該帶72被一設在其兩端的框環74所支撐時，該晶圓10會被置放於該帶之一黏貼表面上，而與之黏接。

(晶圓切割製程)

10 在該晶圓切割步驟S4中，呈晶圓狀態的晶片會被一切刀個別地分開。依據第22圖所示的側視截面圖，即使一切刀80的刀片81完全地切斷一晶圓10且部份地切入一帶72中，但該晶片11仍會因該帶72而未能個別地分開。

(接合製程)

15 第23圖示出依本發明來接合一倒裝晶片時的接合裝置之示意圖。該接合裝置包含一吸頭95可固持一晶片11，及一塊體100可支撐一基材21。

請參閱第23圖，為了將超音波傳送至該晶片，固持該晶片11的吸頭95可沿X軸的方向振動，而支撐該基材21的塊體100可沿Y軸的方向振動。或者，該吸頭95可沿Y軸方向振動，而塊體100可沿X軸的方向振動。又，該吸頭95和塊體100亦可傳送超音波而沿相同的軸向相交。上述之各種傳送方法乃可與僅由該吸頭95來傳送超音波的習知方法一起使用。據此，由於超音波能被傳送至該基材21及晶片11，

故一覆晶接合製程將可在短時間內完成，且該晶片11和基材21之間的黏接強度將會增加。因此，其製造良率會提高。

(吸頭的形成及表面處理方法)

於此，因該將超音波能量傳輸至該晶片的吸頭95在其中心會設有一真空孔96，如第24及25圖所示故其可用一真空壓力來固持該晶片11，並傳輸超音波能量。

上述之吸頭95可分類或一光面式其會拋光一接觸表面，如第26圖所示；及一粗面式其會粗糙處理該接觸表面，如第27圖所示。

又，該吸頭係使用一種能承受該超音波的材料來製成，例如Zr、Ti、陶瓷、不銹合金、鈦合金如TiW或TiC等。

又，該吸頭95如第28圖所示，亦可藉DLC塗層處理來防止超音波能量的損耗。其中，該DLC塗層係使用濺射法99或CVD法在該吸頭95表面上生長碳原子98形成一鑽石層而來製成。若該似鑽石的碳薄膜97被覆設在吸頭的外表面上，則由一轉換器所傳送之超音波能量的外部損耗將會最小化，故該超音波能量將會有效率地傳送至該晶片。

(接合結構)

依據在該基材之接墊22及晶片之接墊12上來製成凸體的方法，本發明之供覆晶連結的接合結構在當一晶片11被接合於一預處理基材21時，會有以下表1所述的各種結構。

表 1

範例(圖式)	基材狀態	晶片狀態
例1(第29圖)	設有柱狀凸體	設有鍍著凸體
例2(第30圖)	裸現	設有鍍著凸體
例3(第31圖)	設有柱狀凸體	設有鍍著凸體和柱狀凸體
例4(第32圖)	裸現	設有鍍著凸體和柱狀凸體
例5(第33圖)	設有柱狀凸體	設有柱狀凸體
例6(第34圖)	設有柱狀凸體	裸現
例7(第35圖)	裸現	設有柱狀凸體
例8(第36圖)	裸現+黏劑塗佈 (ACF,ACP,NCF或NCP)	設有柱狀凸體
例9(第37圖)	裸現+黏劑塗佈 (ACF,ACP,NCF或NCP)	設有鍍著凸體
例10(第38圖)	設有鍍著凸體	設有或沒有鍍著凸體

(例1)

第29圖係示出依本發明使用熱聲波法來在一設有柱狀
5 凸體的基材與一設有鍍著凸體的晶體之間進行覆晶接合的
製程。

請參閱第29圖，一晶片11的鋁接墊12會設有由Au、Al
或鍍Au之Ni等所製成的鍍著凸體32c。一基材21的引墊22
設有由Au或Cu製成的柱狀凸體53s。在該覆晶接合製程S5
10 中，當該晶片11和基材21密合接觸後，熱會施加於該基材
21，且一70KHz或更高的超音波會經由一吸頭95施於該晶
片11。同時，壓力會施加於該基材21。因此，該晶片的鍍
著凸體32c和基材的柱狀凸體53c將會被該熱、超音波和壓
力等所產生的能量接合。其中，該吸頭95係由Zr、Ti、陶
15 瓷、不銹合金、TiW合金、TiC等所製成，且被製成具有比
各晶片稍小的尺寸。

(例2)

第30圖示出依本發明使用熱聲波法來在一裸露基材與一設有鍍著凸體的晶片之間進行覆晶接合的製程。

請參閱第30圖，一晶片11的鋁接墊12設有由Au、Al或
5 鍍Au之Ni等所製成的鍍著凸體32c。一基材21的引墊22係裸
現而未設任何凸體。在該覆晶接合製程S5中，當該晶片11
和基材21緊密接觸後，熱會施加於該基材21，且一超音波
會經由吸頭95施加於該晶片11。同樣地，壓力會施加於該
基材21。因此，該晶片的鍍著凸體32c與該基材的引墊22會
10 被該熱、超音波、和壓力所產生的能量連結。

(例3)

第31圖示出依本發明使用熱聲波法來在一設有柱狀凸體的基材與一設有鍍著凸體且在鍍著凸體上設有柱狀凸體的晶片之間進行覆晶接合的製程。

15 請參閱第31圖，一晶片11的鋁接墊12設有由Au、Al、
Ag、Cu或鍍Au之Ni所製成的鍍著凸體32c。一柱狀凸體53c
又會設在該鍍著凸體32c上。一基材21的引墊22設有柱狀凸
體53s。在該覆晶接合製程S5中，當該晶片11和基材21緊密
接觸後，熱會施加於該基材21，且一70KHz或更高的超音
20 波會經由一吸頭95來施於該晶片11。同時，壓力會施加於
該基材21。因此，該晶片11的柱狀凸體53c與該基材的柱狀
凸體53s會被該熱、70KHz或更高的超聲波、和壓力等所產
生的能量接合。

(例4)

第32圖示出依本發明使用熱聲波法來在一基材及一設有鍍著凸體且該鍍著凸體上設有柱狀凸體的晶片之間進行覆晶接合的製程。

請參閱第32圖，一晶片11的鋁接墊12設有由Au、Al或鍍Au之Ni所製成的鍍著凸體32c。該鍍著凸體32c上又會設有一柱狀凸體53c。一基材21的引墊22係裸現而未設任何凸體。在該覆晶接合製程S5中，當該晶片11和基材21緊密接觸後，熱會施加於該基材21，且一超音波會經由一吸頭95施於該晶片11。同時，壓力會施於該基材21。因此，該晶片的柱狀凸體53c與該基材的引墊22會被該熱、70KHz或更高的超音波和壓力等所產生的能量接合。

(例5)

第33圖示出依本發明使用熱聲波法來在一設有柱狀凸體53s的基材和設有柱狀凸體53c的晶片之間進行覆晶接合的製程。

請參閱第33圖，一晶片11的鋁接墊12設有由Au或Cu所製成的柱狀凸體52c。一基材21的引墊22亦設有由Au或Cu所製成的柱狀凸體53s。在該覆晶接合製程S5中，當該晶片11和基材21緊密接觸後，熱會施加於該基材21，且一超音波會經由一吸頭95施於該晶片11。同時，壓力會施於該基材21。因此，該晶片的柱狀凸體53c與該基材的柱狀凸體53s會被該熱、超音波、及壓力所產生的能量接合。

(例6)

第34圖示出依本發明使用熱聲波法來在一設有柱狀凸

體53s的基材與一設有基礎鋁墊的晶片之間進行覆晶接合的製程。

請參閱第34圖，一晶片11的鋁接墊12係裸現而未設有任何凸體。一基材21的引墊22則設有由Au或Cu製成的柱狀凸體53s。在該覆晶接合製程S5中，當該晶片11與基材21緊密接觸之後，熱會施加於該基材21，且一超音波會經由一吸頭95施於該晶片11。同時，壓力會施加於該基材21。因此，該晶片的接墊12與該基材的柱狀凸體53s會被該熱、超音波和壓力等所產生的能量接合。

10 (例7)

第35圖示出依本發明使用熱聲波法來在一基材與一設有柱狀凸體53c的晶片之間進行覆晶接合的製程。

請參閱第35圖，一晶片11的鋁接墊12係設有Au或Cu製成的柱狀凸體53c。一基材21的引墊22則裸現而未設有任何凸體。在該覆晶接合製程S5中，當該晶片11和基材21緊密接觸後，熱會施加於該基材21，且一超音波會經由一吸頭95施於該晶片11。同時，壓力會施於該基材21。因此，該晶片的柱狀凸體53c和基材21的引墊22會被該熱、超音波及壓力所產生的能量接合。

20 (例8)

第36圖示出依本發明使用熱聲波法來在一其上塗佈黏劑(如ACF、ACP、NCF或NCP)之基材與一設有柱狀凸體53c的晶片之間進行覆晶接合的製程。

請參閱第36圖，一晶片11的鋁接墊12設有由Au或Cu所

製成的柱狀凸體53c。一基材21的引墊22係裸現而未設有任何凸體。一黏劑102係選自下列組群：非等向性導電膜(ACF)，非等向性導電膏(ACP)，非導電膜(NCF)及非導電膏(NCP)，而會被塗覆在該基材21的引墊22上。在該覆晶接
5 合製程S5中，當該晶片11和基材21緊密接觸之後，熱會施加於該基材21，且一超音波會經由一吸頭95來施於該晶片11。同時，壓力會施於該基材21。因此，該晶片的柱狀凸體53c與基材21的引墊22會被該熱、超音波和壓力所產生的能量接合。

10 (例9)

第37圖係示依本發明使用熱聲波法來在一其上塗佈一黏劑(如ACF、ACP、NCF或NCP)之基材與一設有鍍著凸體的晶片之間進行覆晶接合的製程。

請參閱第37圖，一晶片11的鋁接墊12係設有由Au、Al
15 或鍍Au之Ni所製成的鍍著凸體32c。一基材21的引墊22係裸現而未設有任何凸體。一黏劑102係選自包含ACF、ACP、NCF及NCP的組群，而被佈設在基材21的引墊22上。在該覆晶接合製程S5中，當該晶片11和基材21緊密接觸後，熱會施加於該基材21，且超音波會經由一吸頭95來施於該晶
20 片11。同時，壓力會施於該基材21。因此，該晶片的鍍著凸體32c與基材21的引墊22會被該熱、超音波、和壓力所產生的能量接合。

由上所述，依本發明來設在基材21或晶片11上的凸體乃包括：Au或Al製成的鍍著凸體，由鍍Au之Ni所製成的鍍

著凸體，Au製成的柱狀凸體，Cu製成的柱狀凸體等等。又該基材21可為一習知的PCB或FPCB。且，該基材21亦可為一鍍Sn的基材。為能進行一具有較佳黏著力的覆晶製程，則ACF、ACP、NCF或NCP亦可被塗佈在該基材上。

5 (例10)

請參閱第38圖，一晶片11可具有一鋁接墊12，其上設有由Au、Al或鍍Au之Ni所製成的鍍著凸體32c。又，該晶片11亦可僅具有鋁接墊12而未設有鍍著凸體32c。一基材21可設有摻雜凸體43。該晶片11與基材21會被使用超音波能量來接合。

由上所述，依據本發明在該覆晶接合製程S5中的接合手段，熱會被施加於該基材21，而超音波會經由一吸頭95施於該晶片11，且壓力會施於該基材21。因此，該晶片11和基材21會被該熱、超音波、和壓力等所產生的能量接合。故，本發明會具有如下優點：由於本發明係採用施加超音波法以及熱壓法，而非僅使用傳統的熱壓法，故相較於習知技術其製程時間可以縮減。又，若使用鍍Sn的基材，或其上塗佈ACF、ACP、NCF、NCP等之基材，則將能獲得更佳的黏著力。

20 (修正例)

第39至42圖示出依據柱狀凸體或楔狀凸體之相對尺寸的接合結構例，及在形成凸體之後來塗佈ACF、ACP、NCF、NCP等之例。

具言之，在第39圖中，一晶片11的凸體53c或63c係大

於一基材21的凸體53s或63s。又，在第40圖中，一凸體53c或63c會與基材21的凸體53s或63s具有相同尺寸。又，第41圖中，一基材的凸體53s或63s會大於晶片的凸體53c或63c。由上所述，該晶片的凸體53c或63c與基材的凸體53s或63s等可具有相同的尺寸和類別，或不同的尺寸和類別。

在第42圖中，當在一基材21製成凸體54s或63s之後，一非等向性導電黏劑102或非導電黏劑102例如ACF、ACP、NCF、NCP等嗣可被敷設，然後一晶片11與該基材21會被立即接合。故，用來充填樹脂的製程乃可被省略。塗敷該非等向性導電黏劑102或非導電黏劑102例如ACF、ACP、NCF、NCP等之製程，係可在該基材21上所設的凸體周圍來進行。又，該製程亦可包圍整個基材21來進行。

(晶片疊組)

請參閱第43圖，一柱狀凸體53或一楔狀凸體63係被設一上晶片11的接墊12上，或一下晶片11的接墊12上。其中，該下晶片的接墊12具有至少兩排。該二晶片11的接墊會被相對設置。熱會施加於下晶片11，而超音波和力會經由一吸頭95施於該上晶片11。因此，該上晶片11和下晶片11會接合而形成一疊合晶片。此疊合晶片會比單一晶片具有更佳的性能。

第44圖示出依本發明來製造一疊合晶片的示意圖，其係在一上晶片11上製成柱狀凸體53或楔狀凸體63，並在一下晶片11上製成柱狀凸體53或楔狀凸體63，並使它們相對，再使用一工具來施加超音波和壓力。

第45圖亦為依本發明來製造一疊合晶片的示意圖，其係在一上晶片11上製成一鍍著凸體32，並於一下晶片11上製成一柱狀凸體53或楔狀凸體63，再接合它們。

第46圖亦為依本發明來製成一疊合晶片的示意圖，其係在一上晶片11上製成一鍍著凸體32，並將該上晶片11接合於一下晶片11。如上所述之晶片接合晶片的方法所採用的凸體係以具有良好導電性如Au、Ag、Al、Cu之金屬形成一導線所製成者。

(後處理製程)

於該覆晶接合製程S5之後，在一後處理製程中，若有需要，則一樹脂會填滿該接合空間來保護晶片。第47圖示出一例即製成一保護壁132，並分別於一晶片11及一基材21上製成凸體53c、53s和63等，嗣在其上製成一成型物134。具言之，在該後處理程序中，若該保護壁132設在該晶片周圍，然後於後處理中進行覆晶接合來由底下充填及側邊密封，則環氧樹脂成分會被阻止摻入該凸體與基材之間的間隙中。於此，該保護壁132可由NCP、NCF、ACF、ACP、環氧樹脂或一可成型化合物所製成。在完成一覆晶接合製程之後，最好能增加一固化程序來硬化該由軟材料製成的保護壁132。

(基材的疊層結構)

依據本發明之可供接合的基材疊層結構乃包含一基材，其係在一基礎物質上設具一銅薄膜圖案，一硬金屬層係將一具有高硬度的金屬鍍著在該基材上而來形成，及一

導電金屬層係將一具有高導電性的金屬鍍著於該硬金屬層上而來製成。故，不論該基礎物質的種類為何，其接合強度皆可保持具製造良率將會增加。

第48圖示出本發明供用於柱狀凸體之基材的金屬疊層
5 結構之例。

請參閱第48圖，依本發明之一基材21係在其基礎物質上設有一銅薄膜圖案。其中，該基材的基礎物質是由FPCB、FR4、FR5、陶瓷或玻璃等所製成。

一第一金屬層141及一第二金屬層142會以鍍著法來製
10 設在該基材21上。該第一金屬層141形如一緩衝層可阻斷該
基材之基質類別的影響作用。其係藉鍍著Pd合金，Pd-Ni，
或Ni-Pd至3 μ m或更大厚度而來形成。該第二金屬層142在接
合製程中會形成可直接連結於柱狀凸體或類似物的部份。
其係藉鍍著具有良好導電性和純度之Au或Ag、Au/Ag、Al、
15 Au合金、Ag合金、或Al合金至0.1 μ m或更大厚度而來形成。

據此，由於添加該硬金屬緩衝層141可阻斷該基材之基質類別的影響作用，故不論該基質的種類為何，其皆能保持接合強度並增加生產良率。

第49圖示出本發明另一實施例之用於各種凸體的基材
20 金屬疊層結構之具有三層的疊層結構。

請參閱第49圖，依本發明之一基材21在其基質上設有一銅薄膜圖案。其中，該基材的基質係由FPCB、FR4、FR5、陶瓷或玻璃等所製成。

一第一金屬層141，一第二金屬層142，及一第三金屬

層143等會以鍍著法來設在該基材21上。

該第一金屬層151係鍍著Ni或Ni合金至3 μ m或更大厚度而來形成。該第二金屬層152會形成一緩衝層而可阻斷該基材之基質類別的影響作用。其係鍍著Au合金至0.1 μ m或
5 更大厚度而來製成。

該第三金屬層153在一接合製程中可作為直接連接於各凸體的部份。其係使用具有良好導電性和純度的Au或Ag、Al、Au合金、Ag合金或Al合金。

據此，由於添加該硬金屬緩衝層可阻斷基材種類的影響作用，故不論該基礎物質的種類為何，其皆能保持接合
10 強度並提高生產良率。

(產業上之可利用性)

如上所述，依據本發明，由於當在覆晶接合製程中超音波會與熱壓縮來被一起施加，故該製程可迅速地完成。
15 尤其是，藉著在一晶片上製成各柱狀凸體或鍍著凸體，並在一基材上製成凸體，再直接接合該等凸體，則該晶片的接合性質將會大為增強。即，本發明可使用一吸頭來直接連結該等鍍著凸體、柱狀凸體、楔狀凸體、或摻雜凸體，並在接合後形成一新的雙金屬區，而來加強其接合性質。
20 又，由於一鍍有Al、Cu或Sn的基材會比Au具有較低的熔點，故可容易確保電可靠性且黏著力會較佳。故，即使一晶圓具有脆弱的接墊，係如有使用影像感測器等，其亦可完成該覆晶接合而不會損及一晶片接墊。

又，本發明亦提供一種覆晶接合裝置，其可僅對該晶

片，或同時對該晶片和基材二者來施加超音波能量以進行覆晶接合。

又，依據本發明，由於一具有高硬度的金屬會被鍍著在一基材上作為一緩衝層，以阻斷該基材之基質類別的影響作用，故其接合強度可被保持且能提高製造良率。

雖本發明之一較佳實施例已揭述如上，惟應請瞭解各種修正變化仍可為專業人士所輕易得知而不超出本發明的精神。因此本發明的範圍應統由以下申請專利範圍來決定。

【圖式簡單說明】

- 10 第1至3圖為一習知的覆晶連結法之說明圖；
第4圖為一用於覆晶連結之傳統基材的疊層結構示意圖；
第5圖為本發明之一可加強接合性能的覆晶封裝法之流程圖；
- 15 第6圖為本發明之用來形成一鍍著凸體的製法示意圖；
第7至9圖示出各種可賦予退火作用的方法，其可加強本發明之鍍著凸體的黏接特性；
第10圖示出依本發明在一基材上製成一摻雜凸體的方法；
- 20 第11圖示出依本發明來製成一柱狀凸體的過程；
第12至16圖示出本發明之各種柱狀凸體的例子；
第17圖示出依本發明來製成楔狀凸體的過程；
第18至20圖示出本發明之各種楔狀凸體的例子；
第21圖示出第5圖所示之帶黏貼製程的一例；

第22圖示出第5圖所示之晶圓切割製程的一例；

第23圖示出依本發明所研發之覆晶連結裝置的一例；

第24至27圖示依本發明所研發之各種吸頭設計的例子；

5 第28圖示出本發明之一種覆層方法，其可使一吸頭的超音波能量損耗減至最小；

第29至38圖示出依本發明來接合一基材與一晶片的各種結構例；

第39至42圖示出各種依據柱狀凸體或楔狀凸體之相對
10 尺寸的接合結構，以及形成凸體之後施以ACV、ACP、NCF或NCP之例；

第43至46圖示出一使用覆晶連結製程的晶片堆疊法之例；

第47圖示出第5圖所示的接合後處理製程之例；

15 第48圖示出本發明第一實施例之用於覆晶連結的基材之金屬疊層結構；及

第49圖示出本發明第二實施例之用於覆晶連結的基材之金屬疊層結構。

【主要元件符號說明】

10…晶圓	22…引墊
11…晶片	25…主板
12…接墊	26…封裝蓋
13…凸體	31…保護膜
21…基材	32…鍍著凸體

36…Au顆粒	80…切刀
37…雷射束	81…刀片
43…摻雜凸體	95…吸頭
46…微粒	96…真空孔
51,61…金線	97…碳薄膜
52…毛細管	98…碳原子
53…柱狀凸體	100…塊體
53-1…本體部	102…黏劑
53-2…頸部	132…保護壁
63…楔狀凸體	134…成型物
65…楔接工具	141,142,151,152,153…金屬層
72…帶	S1~S9…各步驟
74…框環	

五、中文發明摘要：

所揭係為一種覆晶接合方法可藉在一晶片或基材上製成凸體來加強該晶片與基材之間的接合性能，及一相同目的的基材疊層結構。該覆晶接合方法包含以下步驟：對一具有多數晶片之晶圓進行預處理，將其切割，而獲得預處理的個別晶片；進行一基材的預處理；對準該預處理晶片的接墊與預處理基材的接墊，並使用一吸頭來施加一超音波和熱且同時施加壓力而將該晶片和基材接合在一起；及在接合後進行後處理來充填或成型樹脂。該晶片或基材係分別設有鍍著凸體、柱體凸體或楔狀凸體。其中，該柱狀凸體或楔狀凸體亦可再附加地設於鍍著凸體上。該等凸體可由Au、Ni、Ag或Cu所製成。該基材的凸體係與晶片的凸體具有相同的尺寸，或者該基材與該晶片中任一者的凸體會比另一者的凸體具有更大的尺寸。該基材可被鍍以Au、Ag、Cu或Sn。

六、英文發明摘要：

A flip chip bonding method for enhancing a bonding performance between a chip and a substrate by forming a bump on the chip or the substrate, and a layered architecture of the substrate for the same are disclosed. The flip chip bonding method comprises the steps of performing pretreatment of a wafer having chips, dicing it, and obtaining the pretreated individual chip; performing pretreatment of a substrate; aligning the pads of the pretreated chip with the pads of the pretreated substrate, and bonding the chip and the substrate together by applying an ultrasonic wave and heat using a collet and simultaneously applying pressure; and performing posttreatment for filling or molding resin after bonding. The chip or the substrate is formed with a plated bump, a stud bump or a wedge bump, respectively. Here, the stud bump or the wedge bump can be additionally formed on the plated bump. The bump can be made of Au, Ni, Ag or Cu. The bump of the substrate has the same size as the bump of the chip or any one of the bump of the substrate and the bump of the chip has a larger size than the other of them. The substrate is plated with Au, Ag, Cu, or Sn.

十、申請專利範圍：

1. 一種可在半導體封裝製程中將具有接墊的晶片接合於具有引墊之基材而來加強接合效能的覆晶接合方法，該方法包含以下步驟：

5 對一具有晶片之晶圓進行預處理，將其切割以獲得預處理的個別晶片；

 進行一基材的預處理；

 對準該預處理的晶片之接墊及預處理的基材之引墊，而使用一吸頭施加超音波和熱並同時施加壓力來使
10 該晶片和基材接合在一起；及

 在接合後進行後處理來充填或成型樹脂。

2. 如申請專利範圍第1項之方法，其中該基材的引墊係被鍍以Au、Sn或一高導電性金屬。
3. 如申請專利範圍第1項之方法，其中該基材的預處理步驟係選自下列之處理方式：保持裸現狀態，製成鍍著凸
15 體，製成柱狀凸體，製成摻雜凸體，及塗佈一黏劑。
4. 如申請專利範圍第3項之方法，其中該黏劑係選自下列組群：非等向性導電膜ACF，非等向性導電膏ACP，非導電膜NCF，及非導電膏NCP。
- 20 5. 如申請專利範圍第1項之方法，其中該基材的預處理步驟係選自下列之處理方式：保持裸現狀態，製成鍍著凸體，製成柱狀凸體或楔狀凸體，及製成鍍著凸體後再製成柱狀凸體。
6. 如申請專利範圍第3或5項之方法，其中該鍍著凸體係由

選自下列組群之任一者所製成：Au、Al及鍍Au之Ni；
且該柱狀凸體係由選自Au、Ag、Al、Cu等高導電性金屬之任一者所製成。

- 5 7. 如申請專利範圍第3或5項之方法，其中該鍍著凸體會被賦予退火作用來增大Au顆粒的尺寸以增加該鍍著凸體的黏著力。
8. 如申請專利範圍第3或5項之方法，該基材的凸體與晶片的凸體具有相同的尺寸，或該基材凸體與晶片凸體之任何一者具有比另一者更大的尺寸。
- 10 9. 如申請專利範圍第3或5項之方法，被設在該晶圓或基材上的凸體係使用任何一種選自下列組群的造型：長凸物狀、短凸物狀、及突拱狀而不具有一凸物。
10. 如申請專利範圍第1項之方法，用來固持該晶片及傳送超音波能量的吸頭係由選自下列組群之任一者所製成：Zr、Ti、陶瓷、不銹合金、TiW、TiC。
- 15 11. 如申請專利範圍第10項之方法，其中該吸頭會被以DLC塗層處理，而使用似鑽石的碳薄膜來儘量減少超音波能量的損耗。
12. 如申請專利範圍第10項之方法，其中該吸頭可採用一種拋光式來拋光該吸頭的底面，及一種粗面式係藉噴砂或放電加工來粗化處理其表面，以使超音波能量的傳輸最大化。
- 20 13. 如申請專利範圍第1項之方法，其中該超音波係在頻率的安全範圍內來施加，該安全範圍係由50KHz至

100KHz，或在可儘量減少超音波能量損耗的範圍內來施加，該範圍係由100KHz至250KHz。

14. 如申請專利範圍第1項之方法，其中使用超音波來接合該覆晶的步驟係以一具有該吸頭的覆晶接合器與一可
5 支撐該基材的塊體來進行；而施加超音波的步驟係選自下列任何一種方式：由該吸頭以X軸方向並由該塊體以Y軸方向來傳送超音波；由該吸頭以Y軸方向並由該塊體以X軸方向來傳送超音波；及由該吸頭和塊體來傳送超音波而會在同一軸向相交。

10 15. 如申請專利範圍第14項之方法，其中施加超音波的步驟係選自下列任何一種方式：由該吸頭施加50至100KHz的超音波並由該塊體施加100至250KHz的超音波；由該吸頭施加100至250KHz的超音波，並由該塊體施加70至100KHz的超音波；及由該吸頭和塊體以相同的頻率範圍來施加超音波。
15

16. 一種疊合覆晶的製造方法，其可將一上晶片接合於一下晶片而在單位面積中獲得高性能，該方法包含以下步驟：

20 在一晶圓之一晶片上製成選自下列組群之任何一者：鍍著凸體、柱狀凸體、楔狀凸體，再切割該晶圓，而備妥一個別的上晶片，其設有該等鍍著凸體、柱狀凸體或楔狀凸體；

備妥該下晶片其係呈裸現；及

將該上晶片的鍍著凸體、柱狀凸體、或楔狀凸體等

對準於下晶片的接墊，並施加一超音波和熱且同時施加壓力而將上晶片和下晶片接合在一起。

- 5 17. 一種疊合覆晶的製造方法，其可將一上晶片接合於一下晶片而在單位面積中獲得高性能，該方法包含以下步驟：

在一晶圓之一晶片上製成選自下列組群之任何一者：鍍著凸體、柱狀凸體、楔狀凸體，再切割該晶圓，而備妥一個別的上晶片，其設有該等鍍著凸體、柱狀凸體或楔狀凸體；

- 10 以黏性樹脂將一晶片接合於一基材上，並在該晶片的接墊上製成柱狀凸體或楔狀凸體，來備妥該下晶片；及

將該上晶片的鍍著凸體、柱狀凸體、或楔狀凸體等對準於該下晶片的柱狀凸體或楔狀凸體，並施加一超音波和熱且同時施加壓力而將上晶片和下晶片接合在一起。

15

18. 一種用來接合倒裝晶片的基材之金屬疊層結構，包含：

一基材係在一基礎物質上設有一銅薄膜圖案；

一硬金屬層係在該基材上鍍著一具有高硬度的金屬所製成；及


20

一導電金屬層係在該硬金屬層上鍍著一具有高導電性的金屬所製成；


俾無論該基礎物質的種類為何，其接合強度皆可保持，且製造良率得能增加。

19. 如申請專利範圍第18項之結構，其中該結構更包含一金屬層設在該基材與硬金屬層之間，該金屬層係由Ni或Ni合金所製成。
- 5 20. 如申請專利範圍第18或19項之結構，其中該導電金屬層係藉鍍著下列任一者：Au、Ag、Au/Ag、Al、Au合金或Al合金等至0.1 μ m或更大厚度來製成。
- 10 21. 如申請專利範圍第18或19項之結構，其中該硬金屬層係由下列任一種方法所製成：鍍著Ni或Ni合金至1 μ m或更大厚度，鍍著Pd合金、Pd-Ni或Ni-Pd至0.1 μ m或更大厚度，鍍著Au合金至0.1 μ m或更大厚度，及鍍著Au或Ag合金至0.1 μ m或更大厚度。
22. 如申請專利範圍第18或19項之結構，其中該基材的基礎物質係由FPCB、FR4、FR5、陶瓷或玻璃等所製成。


第 1 圖




第 2 圖




第 3 圖




第 4 圖




第 5 圖




第 6 圖




第 7 圖




第 8 圖




第 9 圖




第 10 圖




第 11 圖




第 12 圖




第 13 圖




第 14 圖




第 15 圖




第 16 圖




第 17 圖




第 18 圖




第 19 圖




第 20 圖




第 21 圖




第 22 圖




第 23 圖




第 24 圖




第 25 圖




第 26 圖




第 27 圖




第 28 圖




第 29 圖




第 30 圖




第 31 圖




第 32 圖




第 33 圖




第 34 圖




第 35 圖




第 36 圖




第 37 圖




第 38 圖




第 39 圖




第 40 圖




第 41 圖




第 42 圖




第 43 圖




第 44 圖




第 45 圖




第 46 圖




第 47 圖



第 48 圖



第 49 圖



七、指定代表圖：

(一)本案指定代表圖為：第 (6) 圖。

(二)本代表圖之元件符號簡單說明：

11…晶片

12…接墊

21…基材

22…引墊

31…保護膜

32…鍍著凸體

八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

11之後，該晶片11的接墊12會被直接連結於一基材21的引墊22。其中，該覆晶接合物會被分類成一種可將一倒裝晶片連結於一陶瓷封裝體內的封裝式覆晶接合物，及一種可將一倒裝晶片直接連接於一主板上的板上式覆晶接合物。

5 第2圖示出一封裝式覆晶接合物之例，而第3圖示出一板上式覆晶接合物之例。請參閱第2圖，一晶片11會被以覆晶連結法來接合於一陶瓷封裝物22。此時，該封裝物係固設在一主板25上。該陶瓷封裝物22會被一封裝蓋26所密封。請參閱第3圖，在一晶片11被以覆晶連結法來直接連結
10 於一主板25上之後，被凸體13等所連接的部份將會被樹脂及類似物所包封成型。

又，在如前所述地將一晶片連結於一基材的情況下，其連結強度或製造良率將會取決於該板21之基礎物質的種類。一基材之傳統的疊層結構，如第4圖所示，係包含一基
15 礎物質、Cu、Ni及Au等。具言之，當在該基材上形成一圖案之後，一表面處理會被進行來加強黏著特性。其中，該表面處理傳統上係藉鍍著Ni或Au而來完成。在此時，該基材之基礎物質21-1係為FPCB、FR4、FR5、陶瓷或玻璃。即是，當以一Cu層21-2來塗覆在基礎物質21-1上之後，一圖
20 案將會形成。嗣，一Ni層21-3及一Ar層21-4即會以電鍍法來形成，而完成該表面處理以加強黏著性質。

但是，依據一習知的覆晶連結法，其會有一些問題例如，由於當將一晶片連結於一基材上係使用熱壓法來加熱並壓縮，故其處理速率較慢，且晶片可能會因高熱和壓縮而