

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4479823号  
(P4479823)

(45) 発行日 平成22年6月9日(2010.6.9)

(24) 登録日 平成22年3月26日(2010.3.26)

(51) Int.Cl.	F I	
HO 1 L 27/08 (2006.01)	HO 1 L 27/08	3 3 1 A
HO 1 L 25/07 (2006.01)	HO 1 L 25/04	C
HO 1 L 25/18 (2006.01)	HO 1 L 21/76	D
HO 1 L 21/762 (2006.01)	HO 1 L 21/76	L
HO 1 L 21/76 (2006.01)	HO 1 L 21/76	M
請求項の数 10 (全 16 頁) 最終頁に続く		

(21) 出願番号 特願2008-112483 (P2008-112483)  
 (22) 出願日 平成20年4月23日(2008.4.23)  
 (65) 公開番号 特開2009-266933 (P2009-266933A)  
 (43) 公開日 平成21年11月12日(2009.11.12)  
 審査請求日 平成21年4月15日(2009.4.15)

(73) 特許権者 000004260  
 株式会社デンソー  
 愛知県刈谷市昭和町1丁目1番地  
 (74) 代理人 100100022  
 弁理士 伊藤 洋二  
 (74) 代理人 100108198  
 弁理士 三浦 高広  
 (74) 代理人 100111578  
 弁理士 水野 史博  
 (72) 発明者 山田 明  
 愛知県刈谷市昭和町1丁目1番地 株式会  
 社デンソー内  
 (72) 発明者 赤木 望  
 愛知県刈谷市昭和町1丁目1番地 株式会  
 社デンソー内

最終頁に続く

(54) 【発明の名称】 半導体装置

(57) 【特許請求の範囲】

【請求項1】

第1の電位を基準電位として動作する低電位基準回路部(LV)と、前記第1の電位よりも高電位な第2の電位を基準電位として動作する高電位基準回路部(HV)と、前記低電位基準回路部(LV)と前記高電位基準回路部(HV)との間での基準電位のレベルシフトを行うためのレベルシフト素子(20)が備えられたレベルシフト素子形成部(LS)とが形成された半導体層(1)と、

前記半導体層(1)の裏面において、前記低電位基準回路部(LV)と対応する部分および前記高電位基準回路部(HV)と対応する部分に形成された絶縁部材(2、50、60、70)と、

前記絶縁部材(2、50、60、70)を挟んで前記低電位基準回路部(LV)と対向するように配置されていると共に、前記低電位基準回路部(LV)における前記第1の電位が印加される部位と電氣的に接続された第1導体部材(3a、40a)と、

前記絶縁部材(2、50、60、70)を挟んで前記高電位基準回路部(HV)と対向するように配置されていると共に、前記高電位基準回路部(HV)における前記第2の電位が印加される部位と電氣的に接続された第2導体部材(3b、40b)と、を備えていることを特徴とする半導体装置。

【請求項2】

前記低電位基準回路部(LV)における前記第1の電位が印加される部位と前記第1導体部材(3a、40a)との電氣的接続、および、前記高電位基準回路部(HV)にお

る前記第2の電位が印加される部位と前記第2導体部材(3b、40b)との電氣的接続がボンディングワイヤ(4)にて行われていることを特徴とする請求項1に記載の半導体装置。

【請求項3】

前記絶縁部材(2、50、60、70)のうち、前記低電位基準回路部(LV)と対応する部分および前記高電位基準回路部(HV)と対応する部分にはトレンチ(31)を埋め込むように貫通電極(30)が備えられており、該貫通電極(30)にて、前記低電位基準回路部(LV)における前記第1の電位が印加される部位と前記第1導体部材(3a、40a)との電氣的接続、および、前記高電位基準回路部(HV)における前記第2の電位が印加される部位と前記第2導体部材(3b、40b)との電氣的接続が行われていることを特徴とする請求項1に記載の半導体装置。

10

【請求項4】

前記第1、第2導体部材は、前記低電位基準回路部(LV)および前記高電位基準回路部(HV)を外部と電氣的に接続するためのリードフレーム(3)にて構成された第1、第2リードフレーム(3a、3b)であることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置。

【請求項5】

前記第1、第2導体部材は、基板(41)上にパターン形成された第1、第2導体パターン(40a、40b)であることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置。

20

【請求項6】

前記絶縁部材は、前記半導体層(1)を封止する封止樹脂(60)であることを特徴とする請求項5に記載の半導体装置。

【請求項7】

前記封止樹脂(60)内に一端が配置され、他端が前記封止樹脂(60)から外に露出させられた複数のリードフレーム(61)を有し、該複数のリードフレーム(61)の前記一端が前記低電位基準回路部(LV)における前記第1の電位が印加される部位および前記高電位基準回路部(HV)における前記第2の電位が印加される部位と電氣的に接続され、

前記リードフレーム(61)の前記他端が前記第1、第2導体パターン(40a、40b)に接続されていることを特徴とする請求項6に記載の半導体装置。

30

【請求項8】

前記絶縁部材は、前記半導体層(1)がマウントされるセラミックパッケージ(70)であることを特徴とする請求項5に記載の半導体装置。

【請求項9】

前記セラミックパッケージ(70)のうち前記半導体層(1)がマウントされる部分に形成された凹部(70a)から一端が露出させられると共に、他端も前記セラミックパッケージ(70)から外に露出させられた複数のリードフレーム(61)を有し、該複数のリードフレーム(61)の前記一端が前記低電位基準回路部(LV)における前記第1の電位が印加される部位および前記高電位基準回路部(HV)における前記第2の電位が印加される部位と電氣的に接続され、

40

前記リードフレーム(61)の前記他端が前記第1、第2導体パターン(40a、40b)に接続されていることを特徴とする請求項8に記載の半導体装置。

【請求項10】

前記絶縁部材は、絶縁基板(2)または絶縁膜(50)であることを特徴とする請求項1ないし5のいずれか1つに記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、モータ等の機器を駆動させるためのインバータ制御用の素子等に用いられる

50

半導体装置に関するものである。

【背景技術】

【0002】

モータ等の負荷を駆動させるためのインバータ制御用の素子等に用いられる半導体装置として、HVIC (High Voltage Integrated Circuit) がある。このHVICにより、負荷を駆動するためのインバータ内に備えられるパワーデバイスを制御する。

【0003】

従来、インバータの駆動には、図10に示すように、モータ100の駆動を行うインバータ回路101のハイサイド側のIGBT102aを駆動する高電圧基準回路に相当する高電圧基準ゲート駆動回路103とローサイド側のIGBT102bを駆動する低電圧基準回路に相当する低電位基準ゲート駆動回路104を備えると共に、これらの間にレベルシフト素子105a、105bおよび制御回路106が備えられたHVIC107が用いられている。このHVIC107では、レベルシフト素子105a、105bを通じて信号伝達を行うことにより高電位基準回路と低電圧基準回路における基準電圧のレベルシフトを行っている。このようなHVIC107では、インバータの小型化の為に、1チップ化(HVIC化)が進められており、図10に示したHVIC107も1チップにて構成されている。

10

【0004】

しかしながら、このように1チップ化したHVIC107では、高電位基準回路と低電位基準回路との間で電位の干渉が発生し、回路を誤動作させるという問題があった。このため、従来では、J分離構造、誘電体分離構造、SOI (Silicon on insulator) 基板を用いたトレンチ分離構造(例えば、特許文献1参照)などにより素子分離を行っている。ところが、高電位基準回路のIGBT102aを駆動するための出力部の電位を高電圧側の基準とするための仮想GND電位にする必要があるため、上記したいずれの素子分離構造においてもレベルシフトにおける低電位(例えば0V)から高電位(例えば750V)に切り替えるときに高電圧(例えば1200Vを超える電圧)が数十kV/ $\mu$ secという早い立ち上がり速度で生じ、大きな電位振幅が生じる。この立ち上がりの早い高電圧サージ(以下、立ち上がり時間に対する電圧上昇が高いことからdv/dtサージという)を回路の誤動作無く扱うことは難しい。

20

【特許文献1】特開2006-93229号公報

30

【発明の開示】

【発明が解決しようとする課題】

【0005】

上記した素子分離構造の中では、SOI基板を用いたトレンチ分離構造が最もノイズに強く、素子分離としては最もポテンシャルが高いと考えられる。しかしながら、この構造を用いて高耐圧のレベルシフト素子を開発してきたところ、SOI基板を用いたトレンチ分離構造のHVICにおいても、dv/dtサージが印加された際に支持基板を介して電位が干渉し、支持基板と活性層(SOI層)との間に配置された埋込酸化膜(BOX: Buried Oxide)にて形成される寄生容量を充放電する変位電流が発生し、回路を誤動作させてしまうという問題が生じた。図11は、変位電流が発生する様子を示したHVICの断面図である。この図に示すように、例えば、SOI層111に形成された高電位基準回路部HVの仮想GND電位とされる部位からBOXにて構成される埋込層113を介して支持基板112に流れたのち、再び埋込層113を介して低電位基準回路部LVのGND電位とされる部位に流れ込むという経路で変位電流が発生する。

40

【0006】

このような問題は、BOX膜厚を厚くして寄生容量を低減したり、支持基板112側の不純物濃度を下げて高抵抗にして変位電流の伝搬を低減することで抑制可能であるが、高増幅率のアンプ回路等を集積する場合には僅かな変位電流でも誤動作の要因となり、完全な対策は難しい。

【0007】

50

本発明は上記点に鑑みて、トレンチ分離構造により低電位基準回路と高電位基準回路およびレベルシフト素子を備えた半導体装置を構成する場合において、 $dv/dt$ サージにより、寄生容量を充放電する変位電流が発生することを抑制し、回路の誤動作を防止することを目的とする。

【課題を解決するための手段】

【0008】

上記目的を達成するため、請求項1に記載の発明では、半導体層(1)の裏面のうち少なくとも低電位基準回路部(LV)と対応する部分および高電位基準回路部(HV)と対応する部分に絶縁部材(2、50、60、70)を配置し、絶縁部材(2、50、60、70)を挟んで低電位基準回路部(LV)と対向するように、低電位基準回路部(LV)における第1の電位が印加される部位と電氣的に接続された第1導体部材(3a、40a)を配置すると共に、絶縁部材(2、50、60、70)を挟んで高電位基準回路部(HV)と対向するように、高電位基準回路部(HV)における第2の電位が印加される部位と電氣的に接続される第2導体部材(3b、40b)を配置することを特徴としている。

10

【0009】

このように構成された半導体装置では、低電位基準回路部(LV)と対応するように第1導体部材(3a、40a)が配置されていると共に、高電位基準回路部(HV)と対応するように第2導体部材(3b、40b)が配置された構造とされている。このため、絶縁部材(2、50、60、70)のうち低電位基準回路部(LV)の下方に位置する部分は、低電位基準回路部(LV)と第1導体部材(3a、40a)とがほぼ同電位となることで、同電位に挟まれた状態となる。同様に、絶縁基板2のうち高電位基準回路部(HV)の下方に位置する部分は、高電位基準回路部(HV)と第2導体部材(3b、40b)とがほぼ同電位となることで、同電位に挟まれた状態となる。

20

【0010】

したがって、半導体装置内に形成される寄生容量両端の電位差を無くすることが可能となり、容量値をキャンセルできる。これにより、 $dv/dt$ サージによって寄生容量を充放電する変位電流が発生することを防止することができ、回路の誤動作を防止することが可能となる。

【0011】

例えば、請求項2に記載したように、低電位基準回路部(LV)における第1の電位が印加される部位と第1導体部材(3a、40a)との電氣的接続、および、高電位基準回路部(HV)における第2の電位が印加される部位と第2導体部材(3b、40b)との電氣的接続をボンディングワイヤ(4)にて行うことができる。

30

【0012】

また、請求項3に記載したように、絶縁部材(2、50、60、70)のうち、低電位基準回路部(LV)と対応する部分および高電位基準回路部(HV)と対応する部分にトレンチ(31)を埋め込むように貫通電極(30)を備えておき、該貫通電極(30)にて、低電位基準回路部(LV)における第1の電位が印加される部位と第1導体部材(3a、40a)との電氣的接続、および、高電位基準回路部(HV)における第2の電位が印加される部位と第2導体部材(3b、40b)との電氣的接続を行うこともできる。

40

【0013】

また、請求項4に記載したように、第1、第2導体部材に関しては、低電位基準回路部(LV)および高電位基準回路部(HV)を外側と電氣的に接続するためのリードフレーム(3)となる第1、第2リードフレーム(3a、3b)により構成することができる。

【0014】

同様に、請求項5に記載したように、第1、第2導体部材を基板(41)上にパターン形成された第1、第2導体パターン(40a、40b)にて構成することもできる。

【0015】

この場合、請求項6に記載したように、半導体層(1)を封止する封止樹脂(60)にて絶縁部材を構成することもできる。さらに、この場合、請求項7に記載したように、封

50

止樹脂(60)内に一端が配置され、他端が封止樹脂(60)から外に露出させられた複数のリードフレーム(61)を備え、該複数のリードフレーム(61)の一端が低電位基準回路部(LV)における第1の電位が印加される部位および高電位基準回路部(HV)における第2の電位が印加される部位と電氣的に接続され、リードフレーム(61)の他端が第1、第2導体パターン(40a、40b)に接続されるような構造とすることができる。

【0016】

また、請求項8に記載したように、半導体層(1)がマウントされるセラミックパッケージ(70)にて絶縁部材を構成することもできる。この場合、請求項9に記載したように、セラミックパッケージ(70)のうち半導体層(1)がマウントされる部分に形成された凹部(70a)から一端が露出させられると共に、他端もセラミックパッケージ(70)から外に露出させられた複数のリードフレーム(61)を備え、該複数のリードフレーム(61)の一端が低電位基準回路部(LV)における第1の電位が印加される部位および高電位基準回路部(HV)における第2の電位が印加される部位と電氣的に接続され、リードフレーム(61)の他端が第1、第2導体パターン(40a、40b)に接続されるような構造とすることができる。

【0017】

勿論、請求項10に記載したように、絶縁部材を絶縁基板(2)または絶縁膜(50)にて構成することもできる。

【0018】

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

【発明を実施するための最良の形態】

【0019】

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。

【0020】

(第1実施形態)

本発明の第1実施形態について説明する。図1は、本実施形態にかかる半導体装置(HVIC)の断面図である。また、図2は、図1に示す半導体装置を上面側から見た時のレイアウト図である。なお、図1は、本図のA-A断面図に相当する図である。

【0021】

以下、これらの図を参照して、本実施形態の半導体装置の構成について説明する。なお、以下の説明では、図1の紙面上方を半導体装置の表面側、紙面下方を半導体装置の裏面側として説明する。

【0022】

図1に示すように、本実施形態の半導体装置は、例えばn型シリコンにて構成された半導体層1が絶縁基板2を介してリードフレーム3に接合され、半導体層1内の所望位置がボンディングワイヤ4を通じてリードフレーム3に電氣的に接続されることで構成されている。

【0023】

半導体層1は、半導体装置の表面側に配置され、シリコン基板を所定膜厚に研削することにより構成されている。この半導体層1は、複数のトレンチ分離部5により素子分離されている。各トレンチ分離部5は、半導体層1の表面から絶縁基板2に達するトレンチ6とトレンチ6内に配置された絶縁膜7によって構成されており、例えば同等幅にて構成されている。

【0024】

複数のトレンチ分離部5は多重リング構造とされており、最も外側とそれよりも1つ内側のトレンチ分離部5の間に形成される領域(つまり図1、図2の紙面左側の領域)が低電位基準回路部LV、最も内側のトレンチ分離部5内の領域(つまり紙面右側の領域)が

10

20

30

40

50

高電位基準回路部HV、これら低電位基準回路部LVと高電位基準回路部HVの間に形成される領域がレベルシフト素子形成部LSとされている。

【0025】

半導体層1における低電位基準回路部LVには、小電位にて駆動されるロジック回路などの信号処理回路が構成されており、これらは0V(第1の電位)を基準電位として動作する。低電位基準回路部LVは、トレンチ分離部5にて半導体装置の他の部分から素子分離されている。この低電位基準回路部LVには、CMOS10などのように信号処理回路を構成する各種素子が備えられている。具体的には、半導体層1内がSTI(Shallow Trench Isolation)やLOCOS酸化膜等の素子分離用の絶縁膜11にて素子分離されており、素子分離された各領域はnウェル層12aもしくはpウェル層12bとされている。nウェル層12a内にはp<sup>+</sup>型ソース領域13aおよびp<sup>+</sup>型ドレイン領域14aが構成され、pウェル層12b内にはn<sup>+</sup>型ソース領域13bおよびn<sup>+</sup>型ドレイン領域14bが構成されている。そして、p<sup>+</sup>型ソース領域13aとp<sup>+</sup>型ドレイン領域14aの間に位置するnウェル層12aの表面、および、n<sup>+</sup>型ソース領域13bおよびn<sup>+</sup>型ドレイン領域14bの間に位置するpウェル層12bの表面に、ゲート絶縁膜15a、15bを介してゲート電極16a、16bが形成されている。これにより、nチャネルMOSFETとpチャネルMOSFETにて構成されたCMOS10が構成されている。

10

【0026】

なお、半導体層1の表面側には、CMOS10を構成するゲート電極16a、16bや各ソース領域13a、13bもしくは各ドレイン領域14a、14bと電気的に接続される配線部や層間絶縁膜などが形成されているが、ここでは図示を省略してある。また、CMOS10の他にも、バイポーラトランジスタや拡散抵抗、さらにはメモリなども備えられるが、これらの構造は周知であるため、ここでは代表してCMOS10のみを示してある。

20

【0027】

半導体層1における高電位基準回路部HVには、高電位にて駆動されるロジック回路などの信号処理回路が構成されている。これらは低電位基準回路部LVの基準電位よりも高い電位(第2の電位)、例えば1200Vを基準電位として動作する。高電位基準回路部HVは、トレンチ分離部5にて半導体装置の他の部分から素子分離されている。この高電位基準回路部HVにも、低電位基準回路部LVと同様の構造のCMOS10が備えられており、図示しないがバイポーラトランジスタや拡散抵抗、さらにはメモリなども備えられている。

30

【0028】

また、半導体層1におけるレベルシフト素子形成部LSには、レベルシフト素子として高耐圧LDMOS20が形成されている。高耐圧LDMOS20は、半導体層1の表層にそれぞれ位置するn型ドレイン領域21、p型チャネル領域22、n<sup>+</sup>型ソース領域23を有している。n型ドレイン領域21の表層にはn<sup>+</sup>型コンタクト層24が形成されており、p型チャネル領域22の表層にはp<sup>+</sup>型コンタクト層25が形成されている。また、n型ドレイン領域21とp型チャネル領域22は、いわゆるLOCOS酸化膜26により、分離されている。そして、p型チャネル領域22上には、ゲート絶縁膜27を介して、ゲート電極28が配置されている。これにより、高耐圧LDMOS20が構成されている。

40

【0029】

なお、半導体層1の表面側には、ゲート電極28、n<sup>+</sup>型ソース領域23およびp<sup>+</sup>型コンタクト層25、もしくは、n<sup>+</sup>型コンタクト層24と電気的に接続される配線部や層間絶縁膜が形成されているが、ここでは図示を省略してある。

【0030】

このような構造の高耐圧LDMOS20は複数セル形成されており、低電位基準回路部LVと高電位基準回路部HVとの間において複数セルが配置されると共に、各セルがトレンチ分離部5によって素子分離されている。

50

## 【 0 0 3 1 】

一方、絶縁基板 2 は、ガラス基板や樹脂等の絶縁材料で構成されており、本発明でいう絶縁部材を構成している。絶縁基板 2 の厚みは任意であるが、後述するように、半導体装置の作動時に絶縁基板 2 内での電位の偏りが発生するため、半導体層 1 とリードフレームとの絶縁を確保できる程度の厚みを確保しつつ、より薄くするのが好ましい。すなわち、絶縁基板 2 の構成材料、具体的には絶縁基板 2 の誘電率によって電位の偏りが変わるため、絶縁基板 2 の構成材料により絶縁基板 2 の好ましい厚みが適宜決まることになる。

## 【 0 0 3 2 】

また、リードフレーム 3 は、本発明における導体部材を構成するものであり、本実施形態では、低電位基準回路部 L V の基準電位の印加や高電位基準回路部 H V の基準電位の印加のために用いられている。

10

## 【 0 0 3 3 】

リードフレーム 3 は、図 1 および図 2 に示されるように、低電位基準回路部 L V 側と対応する部分の下方と高電位基準回路部 H V 側と対応する部分の下方それぞれに対向するように配置されている。そして、図 1 に示すように、低電位基準回路部 L V 側と対応する第 1 リードフレーム 3 a は、低電位基準回路部 L V とレベルシフト素子形成部 L S とを分離するトレンチ分離部 5 よりもレベルシフト素子形成部 L S 側まで距離 L 1 入り込むように設計されている。また、高電位基準回路部 H V 側と対応する第 2 リードフレーム 3 b も、高電位基準回路部 H V とレベルシフト素子形成部 L S とを分離するトレンチ分離部 5 よりもレベルシフト素子形成部 L S 側まで距離 L 2 入り込むように設計されている。

20

## 【 0 0 3 4 】

距離 L 1、L 2 は、半導体装置製造時の位置ズレを考慮したものであり、基本的には距離 L 1 = 距離 L 2 として設計されている。すなわち、半導体層 1 に各素子を作り込んだ後、絶縁基板 2 およびリードフレーム 3 を位置合わせ貼り合わせることになるが、そのときに位置ズレが生じ得る。この位置ズレの最大値を見込んで、位置ズレの最大値分を距離 L 1 = 距離 L 2 としている。このため、半導体装置を製造した時に上記位置ズレが生じると、第 1、第 2 リードフレーム 3 a、3 b は同方向にずれるため距離 L 1、距離 L 2 となるが、位置ズレの最大値で距離 L 1、L 2 を設計しているため、少なくとも第 1、第 2 リードフレーム 3 a、3 b のレベルシフト素子形成部 L S 側の端部が低電位基準回路部 L V もしくは高電位基準回路部 H V とレベルシフト素子形成部 L S とを分離するトレンチ分離部 5

30

## 【 0 0 3 5 】

そして、第 1 リードフレーム 3 a は、ボンディングワイヤ 4 を通じて低電位基準回路部 L V 内の基準電位を印加するライン（図示せず）に電氣的に接続され、第 2 リードフレーム 3 b は、ボンディングワイヤ 4 を通じて高電位基準回路部 H V 内の基準電位を印加するライン（図示せず）に電氣的に接続されている。

## 【 0 0 3 6 】

このように構成された半導体装置では、低電位基準回路部 L V と対応するように第 1 リードフレーム 3 a が配置されていると共に、高電位基準回路部 H V と対応するように第 2 リードフレーム 3 b が配置された構造とされている。このため、絶縁基板 2 のうち低電位基準回路部 L V の下方に位置する部分は、低電位基準回路部 L V と第 1 リードフレーム 3 a とがほぼ同電位となることで、同電位に挟まれた状態となる。同様に、絶縁基板 2 のうち高電位基準回路部 H V の下方に位置する部分は、高電位基準回路部 H V と第 2 リードフレーム 3 b とがほぼ同電位となることで、同電位に挟まれた状態となる。

40

## 【 0 0 3 7 】

したがって、半導体装置内に形成される寄生容量両端の電位差を無くすことが可能となり、容量値をキャンセルできる。これにより、 $dv/dt$  サージによって寄生容量を充放電する変位電流が発生することを防止することができ、回路の誤動作を防止することが可能となる。

## 【 0 0 3 8 】

50

なお、このような構造とする場合、絶縁基板 2 内に高電位基準回路部 H V 側と低電位基準回路部 L V 側との間の電位差に基づき、これらの間に電界が発生することになる。図 3 は、図 1 に示す半導体装置における絶縁基板 2 内の等電位分布を示したの模式図である。この図に示されるように、絶縁基板 2 内の等電位分布は、高電位基準回路部 H V 側から低電位基準回路部 L V 側に至る間において、すべてが並行な分布になるのではなく、高電位基準回路部 H V 側に近づくほど、もしくは低電位基準回路部 L V 側に近づくほど、電位に偏りが発生する。この電位の偏りにより、あたかも高電位基準回路部 H V と電位の偏り部分、および、低電位基準回路部 L V と電位の偏り部分との間に寄生容量が形成されたような状態となり、変位電流の要因になる可能性がある。

【 0 0 3 9 】

10

このような電位の偏りは、絶縁基板 2 の誘電率および厚みに依存している。具体的には、電位の偏りは、絶縁基板 2 の誘電率が高い程または厚みが厚いほど大きくなる。絶縁基板 2 の誘電率は絶縁基板 2 の構成材料によって一義的に決まるため、絶縁基板 2 の構成材料の選択によって決まってしまうが、厚みに関しては適宜設計変更可能なパラメータである。したがって、より変位電流を防止するためには、絶縁基板 2 の厚みを薄くする方が好ましいと言える。

【 0 0 4 0 】

( 第 2 実施形態 )

本発明の第 2 実施形態について説明する。本実施形態の半導体装置は、第 1 実施形態に対して低電位基準回路部 L V 側と第 1 リードフレーム 3 a との電気的接続形態や高電位基準回路部 H V 側と第 2 リードフレーム 3 b の電気的接続形態を変更したものであり、その他に関しては第 1 実施形態と同様であるため、第 1 実施形態と異なる部分についてのみ説明する。

20

【 0 0 4 1 】

図 4 は、本実施形態にかかる半導体装置の断面図である。この図に示されるように、絶縁基板 2 のうち低電位基準回路部 L V の下方および高電位基準回路部 H V の下方に貫通電極 3 0 が備えられている。具体的には、絶縁基板 2 に対して半導体層 1 からリードフレーム 3 に達するようにトレンチ 3 1 が形成されており、そのトレンチ 3 1 内にアルミニウム等の導体にて構成された貫通電極 3 0 が埋め込まれている。

【 0 0 4 2 】

30

このように、貫通電極 3 0 を通じて、第 1 リードフレーム 3 a と低電位基準回路部 L V 内の基準電位を印加する領域とを電気的に接続し、第 2 リードフレーム 3 b と高電位基準回路部 H V 内の基準電位を印加する領域とを電気的に接続することもできる。このような構成としても、第 1 実施形態と同様の効果を得ることができる。

【 0 0 4 3 】

( 第 3 実施形態 )

本発明の第 3 実施形態について説明する。本実施形態の半導体装置は、第 2 実施形態に対してリードフレーム 3 の代わりに導体パターンを備えた基板を用いたものであり、その他に関しては第 1 実施形態と同様であるため、第 1 実施形態と異なる部分についてのみ説明する。

40

【 0 0 4 4 】

図 5 は、本実施形態にかかる半導体装置の断面図である。この図に示されるように、絶縁基板 2 の裏面側に、第 1、第 2 実施形態で示したようなリードフレーム 3 ではなく、導体パターン 4 0 を備えた基板 4 1 を配置している。本実施形態では、導体パターン 4 0 が本発明における導体部材を構成するものであり、低電位基準回路部 L V の基準電位の印加や高電位基準回路部 H V の基準電位の印加のために用いられている。

【 0 0 4 5 】

導体パターン 4 0 は、図 1 および図 2 に示されるように、低電位基準回路部 L V 側と対応する部分の下方と高電位基準回路部 H V 側と対応する部分の下方それぞれに配置されている。低電位基準回路部 L V 側と対応する第 1 導体パターン 4 0 a は、低電位基準回路部

50

L Vとレベルシフト素子形成部 L Sとを分離するトレンチ分離部 5 よりもレベルシフト素子形成部 L S側まで距離 L 1 入り込むように設計されている。また、高電位基準回路部 H V側と対応する第 2 導体パターン 4 0 bも、高電位基準回路部 H Vとレベルシフト素子形成部 L Sとを分離するトレンチ分離部 5 よりもレベルシフト素子形成部 L S側まで距離 L 2 入り込むように設計されている。

【 0 0 4 6 】

これら距離 L 1、L 2の意味に関しては、第 1 実施形態のように第 1、第 2 リードフレーム 3 a、3 bを用いる場合と同様であり、導体パターン 4 0 および基板 4 1 を接合する際に位置ズレが生じて、少なくとも第 1、第 2 導体パターン 4 0 a、4 0 b のレベルシフト素子形成部 L S 側の端部が低電位基準回路部 L V もしくは高電位基準回路部 H V とレベルシフト素子形成部 L S とを分離するトレンチ分離部 5 よりも外側に位置しないようにできる。

10

【 0 0 4 7 】

そして、第 1 導体パターン 4 0 a は、絶縁基板 2 の裏面側において貫通電極 3 0 に接続されるように配置されたはんだバンプ 4 2 を通じて低電位基準回路部 L V 内の基準電位を印加する領域に電氣的に接続され、第 2 導体パターン 4 0 b も、はんだバンプ 4 2 を通じて高電位基準回路部 H V 内の基準電位を印加する領域に電氣的に接続されている。

【 0 0 4 8 】

このように、リードフレーム 3 に代えて導体パターン 4 0 を用いるような場合であっても、第 1 実施形態と同様の効果を得ることができる。

20

【 0 0 4 9 】

なお、ここでは第 2 実施形態のように貫通電極 3 0 による電氣的接続を行うような構造に対して本実施形態を適用する場合について説明したが、第 1 実施形態のようにボンディングワイヤ 4 による電氣的接続を行うような構造に対して本実施形態を適用することもできる。すなわち、ボンディングワイヤ 4 を通じて、第 1 導体パターン 4 0 a と低電位基準回路部 L V 内の基準電位を印加するラインとを電氣的に接続したり、第 2 導体パターン 4 0 b と高電位基準回路部 H V 内の基準電位を印加するラインとを電氣的に接続することもできる。

【 0 0 5 0 】

( 第 4 実施形態 )

本発明の第 4 実施形態について説明する。本実施形態の半導体装置は、第 1 実施形態に対し、絶縁部材として絶縁基板 2 の代わりに絶縁膜を用いたものであり、その他に関しては第 1 実施形態と同様であるため、第 1 実施形態と異なる部分についてのみ説明する。

30

【 0 0 5 1 】

図 6 は、本実施形態にかかる半導体装置の断面図である。この図に示されるように、第 1 実施形態で用いていた絶縁基板 2 に代えて、絶縁膜 5 0 を用いている。この絶縁膜 5 0 は、例えば S O I 基板に含まれる埋込酸化膜にて構成されている。すなわち、S O I 層と支持基板とが埋込酸化膜を介して貼り合わされた S O I 基板のうち、S O I 層にて半導体層 1 を構成すると共に埋込酸化膜にて絶縁膜 5 0 を構成し、支持基板に関してはリードフレーム 3 を貼り合わせる前に研削などにより除去した構造とすることで、本実施形態にかかる半導体装置を構成することができる。

40

【 0 0 5 2 】

このように、絶縁基板 2 ではなく、絶縁膜 5 0 を用いても、第 1 実施形態と同様の効果を得ることができる。また、上述したように、絶縁基板 2 の厚みが薄いほど電位の偏りに起因する変位電流も抑制できることから、絶縁膜 5 0 を用いることにより変位電流の抑制が更に可能となり、回路の誤動作を防止することが可能となる。

【 0 0 5 3 】

( 第 5 実施形態 )

本発明の第 5 実施形態について説明する。本実施形態の半導体装置は、第 3 実施形態のように導体パターン 4 0 を備えた基板 4 1 を用いる場合において、絶縁基板 2 の代わりに

50

封止樹脂を絶縁部材として用いたものであり、その他に関しては第3実施形態と同様であるため、第3実施形態と異なる部分についてのみ説明する。

【0054】

図7は、本実施形態にかかる半導体装置の断面図である。この図には示していないが、半導体層1には第3実施形態と同様に低電位基準回路部LVや高電位基準回路部HVおよびレベルシフト素子形成部LSを構成する各種素子が作り込まれており、この半導体層1が封止樹脂60にて封止されている。封止樹脂60内において、低電位基準回路部LV内の基準電位を印加するラインとリードフレーム61の一端とがボンディングワイヤ62を通じて電氣的に接続されていると共に、高電位基準回路部HV内基準電位を印加するラインとリードフレーム61の一端とがボンディングワイヤ62を通じて電氣的に接続されている。

10

【0055】

また、封止樹脂60を挟んで半導体層1の反対側に導体パターン40が形成された基板41が備えられている。そして、封止樹脂60の外部に延設されたリードフレーム61の他端が導体パターン40側に折り曲げられていると共に、導体パターン40に接合されている。これにより、リードフレーム61を介して、第1導体パターン40aと低電位基準回路部LV内の基準電位を印加するラインとが電氣的に接続され、第2導体パターン40bと高電位基準回路部HV内の基準電位を印加するラインとが電氣的に接続された構造とされている。

【0056】

20

このように、封止樹脂60を絶縁部材とする場合においても、封止樹脂60を挟んで半導体層1の反対側に導体パターン40を配置するような構造にすれば、第1実施形態と同様の効果を得ることができる。

【0057】

なお、このような構造は、基板41をプリント基板などの実装基板とし、その表面に第1、第2導体パターン40a、40bとしてパターン配線を備えるような構造としても実現することが可能である。

【0058】

(第6実施形態)

本発明の第6実施形態について説明する。本実施形態の半導体装置は、第5実施形態の封止樹脂60に代えて、セラミックパッケージを絶縁部材として用いたものであり、その他に関しては第3実施形態と同様であるため、第5実施形態と異なる部分についてのみ説明する。

30

【0059】

図8は、本実施形態にかかる半導体装置の断面図である。この図に示すように、第5実施形態で用いていた封止樹脂60の代わりにセラミックパッケージ70を用いている。セラミックパッケージ70には、表面に凹部70aが形成されており、その凹部70a内に半導体層1がマウントされている。そして、凹部70a内にリードフレーム61の一端が露出させられることで、半導体層1の所望位置とリードフレーム61の一端とがボンディングワイヤ62を介して電氣的に接続される構造となっている。

40

【0060】

このように、セラミックパッケージ70を絶縁部材とする場合にも、セラミックパッケージ70を挟んで半導体層1の反対側に導体パターン40を配置するような構造にすることができ、第1実施形態と同様の効果を得ることができる。

【0061】

(他の実施形態)

上記第1～第4実施形態では、低電位基準回路部LVや高電位基準回路部HVおよびレベルシフト素子形成部LSを構成する素子の一例を記載しているが、これらを構成する素子の種類に関しては適宜変更可能である。また、低電位基準回路部LVや高電位基準回路部HVおよびレベルシフト素子形成部LSのレイアウト等に関しても、適宜変更可能であ

50

る。

【0062】

また、上記第1～第3、第5、第6実施形態では、SOI基板を用いない場合、つまりバルク基板やバルク基板にシリコン層をエピタキシャル成長させたエピ基板を用いて半導体層1を構成した場合を例に挙げてについて説明したが、これら各実施形態に関してもSOI基板を用いて構成することもできる。逆に、第4実施形態では、SOI基板を用いる場合について説明したが、バルク基板やエピ基板を用いて半導体層1を形成したのち、半導体層1の裏面に絶縁膜50を形成するような形態としても構わない。

【0063】

また、上記各実施形態では、半導体層1の裏面全面に絶縁基板2や絶縁膜50からなる絶縁部材を配置した構造としているが、少なくとも低電位基準回路部LVと対応する部分および高電位基準回路部HVと対応する部分に形成されていれば良い。

10

【0064】

さらに、上記第5実施形態では、封止樹脂60を絶縁部材とする場合について説明したが、封止樹脂60を用いる場合、半導体層1の上方にも封止樹脂60が配置されるような構造となる。このため、封止樹脂60が寄生容量として働くことも有り得る。したがって、図9に記載した半導体装置の断面図に示したように、封止樹脂60の上方にも導体部材80を配置すると好ましい。

【図面の簡単な説明】

【0065】

20

【図1】本発明の第1実施形態にかかる半導体装置(HVIC)の断面図である。

【図2】図1に示す半導体装置を上面側から見た時のレイアウト図である。

【図3】図1に示す半導体装置における絶縁基板2内の等電位分布を示したの模式図である。

【図4】本発明の第2実施形態にかかる半導体装置(HVIC)の断面図である。

【図5】本発明の第3実施形態にかかる半導体装置(HVIC)の断面図である。

【図6】本発明の第4実施形態にかかる半導体装置(HVIC)の断面図である。

【図7】本発明の第5実施形態にかかる半導体装置(HVIC)の断面図である。

【図8】本発明の第6実施形態にかかる半導体装置(HVIC)の断面図である。

【図9】他の実施形態にかかる半導体装置(HVIC)の断面図である。

30

【図10】モータを駆動するインバータ回路を駆動するための回路構成を示した図である。

。

【図11】変位電流が発生する様子を示したHVICの断面図である。

【符号の説明】

【0066】


- 1 半導体層
- 2 絶縁基板
- 3 リードフレーム
- 4 ボンディングワイヤ
- 5 トレンチ分離部
- 10 CMOS
- 20 LDMOS
- 30 貫通電極
- 31 トレンチ
- 40 導体パターン
- 41 基板
- 42 はんだバンプ
- 50 絶縁膜
- 60 封止樹脂
- 61 リードフレーム

40


50

- 6 2    ボンディングワイヤ
- 7 0    セラミックパッケージ
- 7 0 a   凹部
- L S    レベルシフト素子形成部
- L V    低電位基準回路部
- H V    高電位基準回路部


【図 1】




【図 2】




【 図 3 】




【 図 4 】




【 図 5 】




【 図 6 】




【図7】




【図8】




【図9】



【図10】



【 1 1 】



## フロントページの続き

(51)Int.Cl.		F I	
H 0 1 L 21/761 (2006.01)		H 0 1 L 21/76	J
H 0 1 L 21/74 (2006.01)		H 0 1 L 21/74	
H 0 1 L 21/8238 (2006.01)		H 0 1 L 27/08	3 2 1 F
H 0 1 L 27/092 (2006.01)		H 0 1 L 27/08	3 3 1 E
H 0 1 L 21/822 (2006.01)		H 0 1 L 27/04	H
H 0 1 L 27/04 (2006.01)		H 0 1 L 21/88	J
H 0 1 L 21/3205 (2006.01)		H 0 1 L 29/78	6 1 3 Z
H 0 1 L 23/52 (2006.01)			
H 0 1 L 29/786 (2006.01)			

(72)発明者 白木 聡  
愛知県刈谷市昭和町1丁目1番地 株式会社デンソー内

審査官 宇多川 勉

(56)参考文献 特開2009-176814(JP,A)  
特開2009-147119(JP,A)  
特開2007-281035(JP,A)  
特開2007-266561(JP,A)  
特開2007-103672(JP,A)  
特開2006-287009(JP,A)  
特開2006-148058(JP,A)  
特開2006-093229(JP,A)  
特開2006-049628(JP,A)  
特開2006-019612(JP,A)  
特開2004-134762(JP,A)  
特開2002-134691(JP,A)

(58)調査した分野(Int.Cl., DB名)

H 0 1 L 2 7 / 0 8  
H 0 1 L 2 1 / 3 2 0 5  
H 0 1 L 2 1 / 7 4  
H 0 1 L 2 1 / 7 6  
H 0 1 L 2 1 / 7 6 1  
H 0 1 L 2 1 / 7 6 2  
H 0 1 L 2 1 / 8 2 2  
H 0 1 L 2 1 / 8 2 3 8  
H 0 1 L 2 3 / 5 2  
H 0 1 L 2 5 / 0 7  
H 0 1 L 2 5 / 1 8  
H 0 1 L 2 7 / 0 4  
H 0 1 L 2 7 / 0 9 2  
H 0 1 L 2 9 / 7 8 6