

發明專利說明書

(本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※申請案號：95103696

※申請日期：95.2.3

※IPC 分類：H-1L²¹/₂₀₅

一、發明名稱：(中文/英文)

含矽薄膜的選擇性沉積

SELECTIVE DEPOSITION OF SILICON-CONTAINING
FILMS

二、申請人：(共 1 人)

姓名或名稱：(中文/英文)

ASM 美國股份有限公司

ASM AMERICA, INC.

☐ 指定 為應受送達人

代表人：(中文/英文) 衛斯特桑德 圖德 / WESTERSUND, TODD

住居所或營業所地址：(中文/英文)

美國亞利桑那州鳳凰城東大學大道 3440 號

3440 EAST UNIVERSITY DRIVE PHOENIX, ARIZONA

85034-7200, UNITED STATES OF AMERICA

國籍：(中文/英文) 美國/US

三、發明人：(共 9 人)

姓 名：(中文/英文)

1. 波爾 麥特喜愛斯/BAUER, MATTHIAS
2. 艾倫奈 權特爾/ARENA, CHANTAL
3. 培特朗 羅奈爾德/BERTRAM, RONALD
4. 托馬西尼 皮爾瑞/TOMASINI, PIERRE
5. 寇帝 奈爾/CODY, NYLES
6. 布蘭特 保羅/BRABANT, PAUL
7. 義特理諾 喬瑟分/ITALIANO, JOSEPH
8. 雅各布森 保羅/JACOBSON, PAUL
9. 威克斯 基斯 多倫/WEEKS, KEITH DORAN

國 籍：(中文/英文) 1 德國/DE；2-3、5-9 美國/US；4 法國/FR

四、聲明事項：

☐ 主張專利法第二十二條第二項 ☐ 第一款或 ☐ 第二款規定之事實，其事實發生日期為： 年 月 日。

☒ 申請前已向下列國家（地區）申請專利：

【格式請依：受理國家（地區）、申請日、申請案號 順序註記】

☒ 有主張專利法第二十七條第一項國際優先權：

1.美國；2005/02/04；60/649,990

2.美國；2005/03/18；60/663,434

3.美國；2005/04/04；60/668,420

☐ 無主張專利法第二十七條第一項國際優先權：

☐ 主張專利法第二十九條第一項國內優先權：

【格式請依：申請日、申請案號 順序註記】

☐ 主張專利法第三十條生物材料：

☐ 須寄存生物材料者：

國內生物材料 【格式請依：寄存機構、日期、號碼 順序註記】

國外生物材料 【格式請依：寄存國家、機構、日期、號碼 順序註記】

☐ 不須寄存生物材料者：

所屬技術領域中具有通常知識者易於獲得時，不須寄存。

五、中文發明摘要：

本發明中透過化學氣相沉積，利用丙矽烷和一含鹵素蝕刻劑源(例如氯)來在選定的混合基板區域上選擇性地沉積含 Si 薄膜。摻雜物源可與所述丙矽烷及所述蝕刻劑源混合，以選擇性地沉積摻雜的含 Si 薄膜。所述選擇性沉積方法可應用於各種用途，例如應用在半導體製造中。

六、英文發明摘要：

Chemical vapor deposition methods use trisilane and a halogen-containing etchant source (such as chlorine) to selectively deposit Si-containing films over selected regions of mixed substrates. Dopant sources may be intermixed with the trisilane and the etchant source to selectively deposit doped Si-containing films. The selective deposition methods are useful in a variety of applications, such as semiconductor manufacturing.

七、指定代表圖：

(一)本案指定代表圖為：圖 5。

(二)本代表圖之元件符號簡單說明：

- 10 混合基板
- 12 場隔離區域
- 16 閘電極
- 18 介電質層
- 20 源極和汲極區域
- 22 溝道區域
- 32 異質磊晶薄膜

八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

無

九、發明說明：

【發明所屬之技術領域】

本申請案總體上涉及半導體製程中含矽材料的沉積。具體而言，本申請案涉及使用丙矽烷（trisilane）進行的含矽薄膜的選擇性沉積。

【先前技術】

在半導體製造行業中使用了多種多樣的方法來將材料沉積到表面上。例如，使用最為廣泛的方法之一是化學氣相沉積（“CVD”），按照此方法，包含在蒸汽中的原子或分子沉積到表面上並且積累形成薄膜。使用傳統矽原料和沉積方法進行的含矽（“含 Si”）材料的沉積被認為要分幾個截然不同的階段進行，見 Peter Van Zant 所著的《微晶片製造 (Microchip Fabrication)》第四版 (McGraw Hill, New York (2000)，第 364 — 365 頁)。第一階段——成核 (Nucleation)，是非常重要的，並且受基板表面的屬性和品質的影響很大。成核是在前一些原子或分子沉積到表面上並且形成晶核時發生的。在第二階段期間，孤立的晶核形成小島，此等島又會生長成更大的島。在第三階段中，不斷生長的島開始聚結成連續的薄膜。就該點而言，該薄膜典型地具有幾百埃的厚度，並且稱為“過渡”薄膜。它一般具有不同於在過渡薄膜形成之後開始生長的較厚整塊薄膜的化學和物理屬性。

雖然長期以來一直認為丙矽烷是矽的理論上的前體 (precursor)，但是對其少有研究，並且已經認識到的優點

不多。因此，歷史上沒有開發丙矽烷的重要商業資源。不過，近來，已經發現了丙矽烷的各種各樣的優點。2004 年 11 月 23 日公佈的美國專利第 6821825 號公開了透過丙矽烷沉積出來的優良薄膜均勻度。2005 年 5 月 31 日公佈的美國專利第 6900115 號類似地公開了受益於在同時在諸如混合半導體和絕緣表面之類的混合基板上進行沉積時利用丙矽烷實現的高均勻性和生產能力。

如上面引用的專利文獻二者所公開的，通常希望在絕緣（例如，氧化矽）和半導體（例如，矽）表面二者上都能實現均勻沉積。另一方面，在其他情況下，希望在不同材料（比如場隔離氧化物（field isolation oxide））的範圍內暴露出來的半導體窗口內進行選擇性沉積。例如，異質接面雙載子電晶體（heterojunction bipolar transistors）通常是使用僅僅在活性區域上沉積磊晶（單晶）半導體薄膜的選擇性沉積技術製造的。其他電晶體設計得益於高架源極/汲極結構，此結構提供了額外的矽，此等矽可由源極/汲極接觸製程消耗掉，而不會改變淺接面元件（shallow junction device）的性能。在源極/汲極區域上的選擇性磊晶有利的免除了對後續圖案化和蝕刻步驟的需求。

一般來講，選擇性利用了異類材料上進行沉積期間成核過程的不同。選擇性沉積一般可以解釋為：對正在被沉積的材料同時進行蝕刻和沉積。選擇的前體一般具有在一種表面上成核和生長較為快速而在另一種表面上速度較慢的趨勢。例如，矽烷通常會在氧化矽和矽二者上成核，

但是在氧化矽上的成核階段較長。在成核階段的初期，氧化物上的不連續薄膜相對於矽上的合併起來的連續薄膜，具有較高的暴露表面面積。因此，加入到製程中的蝕刻劑對氧化物上成核較差的薄膜的影響比矽上的快速成核的薄膜要大。因此可以透過調節影響沉積速度（例如，前體流量、溫度、壓力）和蝕刻速度（例如，蝕刻劑流量、溫度、壓力）的因素來調整製程的相對選擇性。各種變量的改變通常對蝕刻速度和沉積速度有不同的影響。在典型情形下，將選擇性沉積製程調整成在關注的窗口上產生可行的最高沉積速度，而在場效應區域內不實現沉積。習知的選擇性矽沉積製程包括反應劑矽烷和具有氫載體氣體的鹽酸。

雖然選擇性沉積在本領域中是習知的，但是為了追求更快、功耗更低的電路而連續不斷地進行攀登已經提高了對積體電路製造的要求。因此，需要均勻度、純度、沉積速度和可重複性都得到改良的選擇性沉積製程。

【發明內容】

已經發現了更快且得到更高品質的沉積層的沉積製程。某些介紹過的製程採用丙矽烷（ $\text{H}_3\text{SiSiH}_2\text{SiH}_3$ ）作為矽源和含鹵素的蝕刻劑氣體（比如氯氣（ Cl_2 ））作為氯源，用於對含 Si 薄膜的沉積製程提供選擇性。有益地，該製程與附加的加工氣體很好地共同起作用，包括碳（carbon）或鍺（germanium）源（用於將應變加入到沉積層或相鄰結構中）和/或摻雜物源。例如，已經發現，藉由使用氯、

丙矽烷（作為矽源）和附加的加工氣體（比如碳源、鍍源和/或電活性摻雜物前體）進行晶體矽的沉積，可以對選擇性沉積的晶體矽進行摻雜，以包含相對較高程度的其他元素（比如碳、鍍和各種不同的電活性摻雜物，比如砷（arsenic）和磷（phosphorous））。已經發現電活性摻雜物前體不僅在原處提供期望的電導率，消除了後續的摻雜步驟，而且還發現其獨立地提高了沉積層的表面品質。對於與丙矽烷/氣沉積製法相結合地使用非氫運載氣體，已經發現了某些優點。

一實施例提供了一種在基板上選擇性沉積含矽層的方法，包括：

提供一基板，該基板包括具有第一表面形態的第一表面和具有不同於第一表面形態的第二表面形態的第二表面；

將丙矽烷與氯氣相互混合，從而形成原料氣；

在化學氣相沉積條件下將原料氣引入到基板上；和

藉由所述引入，將含 Si 層選擇性沉積到第一表面上，而不在第二表面上沉積。

另一實施例提供了一種形成積體電路的方法，該方法包括：

對基板進行圖案化，以限定出暴露的半導體表面和絕緣區域；和

提供丙矽烷和氯氣，從而在暴露的半導體表面上選擇性沉積出含 Si 磊晶薄膜。

另一實施例提供了一種在基板上沉積含矽層的方法，包括：

提供設置在一腔室內的基板；

將丙矽烷、含鹵素蝕刻劑氣體和非氫運載氣體相互混合，以形成原料氣，和

將原料氣引入到基板上，從而在基板上沉積出含矽層。

另一實施例提供了一種用於沉積半導體薄膜的設備，包括：

丙矽烷蒸汽源；

氯氣源；

運載氣體源；

將丙矽烷、氯和運載氣體源與化學氣相沉積腔室連接起來的氣體分發網路；和

控制系統，配置該系統以在適於在腔室內的基板部分上選擇性沉積出含矽層而不在該基板的其他部分上沉積的條件下，將丙矽烷和氯輸送到氣體分發網路。

下文中將更加詳細地介紹此等和其他實施例。

【實施方式】

本文中使用術語“含矽材料”和類似的術語來表示各種各樣的含矽材料，不加限定地包括 Si（包括晶體矽）、SiC（例如，碳摻雜晶體 Si）、SiGe 和 SiGeC（例如碳摻雜晶體 SiGe）。如本文中所使用的，“碳摻雜 Si”、“SiC”、“Si：C”、“SiGe”、“碳摻雜 SiGe”、“SiGeC”和類似術語指的是含有不同比例的指定化學元素和（視需要）微量其他元素

的材料。例如，“SiGe”是包括矽、鍺和（視需要）其他元素（例如，諸如碳之類的摻雜物和電活性摻雜物）的材料。因此，本文中碳摻雜 Si 可以稱為 SiC，反之亦然。諸如“SiC”、“SiGe”和“SiGeC”之類的術語本身並不是按照化學配比的化學式，因此並非限定為含有特定比例的指定元素的材料。除非另有規定，本文中含 Si 薄膜中摻雜物（例如碳、鍺或電活性摻雜物）的百分比都是以基於整個薄膜的原子百分比表示的。

本文中使用術語“磊晶（epitaxial）的”、“磊晶地”、“異質磊晶的”、“異質磊晶地”和類似術語來表示晶體含 Si 材料以沉積層採用或符合基板的晶格常數的方式沉積到晶體基板上。當沉積層的成分不同於基板的成分時，磊晶沉積可以是異質磊晶。

“基板”作為本文中使用的術語，或者指希望在其上進行沉積的工件，或者指暴露於（多種）沉積氣體的表面。例如，該基板可以是單晶矽晶圓，或者可以是絕緣體上半導體（SOI）基板，或者可以是沉積在該等晶圓上的磊晶 Si、SiGe 或 III-V 材料。工件並不侷限於晶圓，而是也可以包括玻璃、塑料或半導體製程中採用的任何其他基板。正如所習知的，半導體製程最常用於積體電路的製造，積體電路製造帶來了非常嚴格的品質要求，但是此製程方法也用於各種各樣的其他領域中。例如，半導體製程技術經常在使用各種各樣技術的平板顯示器的製造中和微機電系統（MEMS）的製造中得到採用。

術語“混合基板”是本領域技術人員所習知的，見名稱為《在混合基板上進行沉積（Deposition Over Mixed Substrates）》美國專利第 6900115 號（2005 年 5 月 31 日公佈），該美國專利以引用的方式整體併入本文並且具體是為了介紹混合基板的目的而併入本文。如美國專利第 6900115 號中所討論的，混合基板是具有兩種或多種不同表面類型的基板。按照某些實施例，將含矽層選擇性地形成在單晶半導體材料上，同時最小化並且較佳地避免在相鄰介電質上進行沉積。介電質材料的例子包括二氧化矽（包括低介電常數形式，比如碳摻雜的或氟摻雜的）、氮化矽、金屬氧化物和金屬矽酸鹽。混合基板的表面相互之間可以多種方式區別。例如，該等表面可由不同的元素（比如銅或矽）製成，或者由不同的金屬（比如銅或鋁）製成，或者由不同的含矽材料（比如矽或二氧化矽）製成。表面的電屬性也可以使他們彼此不同。

即使該等材料是由相同的元素製成的，如果表面的形態（結晶度）不同，表面也可以是不同的。本文介紹的處理可用於在各種各樣的基板上沉積含 Si 薄膜，但是尤其可用於具有混合表面形態的混合基板。這樣的混合基板包括具有第一表面形態的第一表面和具有第二表面形態的第二表面。在本文中，“表面形態”指的是基板表面的晶體結構。非晶和晶體是不同形態的實例。多晶形態是由有序晶體的無序排列構成並且因此具有中等有序度的晶體結構。多晶材料中的原子在各個晶體內是按照順序排列的，但是晶體

本身相互之間缺乏長距離有序。單晶體形態是具有高度的長距離有序的晶體結構。磊晶薄膜的特徵在於，薄膜的晶體結構和取向與他們生長於其上的基板相同，典型地是單晶。此等材料中的原子是以在相對較長的距離（在原子量級上）內持續不變的點陣狀結構排列的。非晶形態是有序程度較低的非晶體結構，因為原子缺乏確定的周期性排列方式。其他形態包括微晶體和非晶與晶體材料的混合物。如本文所使用的，“單晶”或“磊晶”是用來描述相當大的晶體結構，其中可以具有允許數量的疵點，電晶體製造通常採用此晶體結構。本領域技術人員將會意識到，層的結晶度一般會按照從非晶到多晶體再到單晶體的順序下降；本領域技術人員能夠很容易地確定何時將晶體結構看作單晶的或磊晶的，儘管其中含有低密度疵點。混合基板的具體實例包括（並不侷限於）單晶/多晶、單晶/非晶、磊晶/多晶、磊晶/非晶、單晶/介電質、磊晶/介電質、導體/介電質和半導體/介電質。術語“混合基板”包括具有超過兩種不同類型的表面的基板，因此本領域技術人員將會理解，本文介紹的在具有兩種類型的表面的混合基板上沉積含 Si 薄膜的方法也可以應用於具有三種或更多種不同類型表面的混合基板。

示範性製程整合

圖 1 表示按照所示實施例的包括矽晶圓的混合基板 10。如上面所提到的，混合基板 10 可以包括形成在晶圓或 SOI 基板上的磊晶層。已經藉由傳統的淺槽隔離（STI）技

術形成了場隔離區域 12，在 STI 單元當中的窗口內定義了單晶矽活性區 14。另外，任何適當的方法都可以用來定義場隔離材料，包括矽的局部氧化（LOCOS）和 LOCOS 或 STI 的多種變化形式。應當理解，在典型情況下，數個活性區是由跨越基板 10 的 STI 同時定義的，並且 STI 通常會形成一將電晶體活性區 14 相互分離開的網。基板較佳地是以適於溝槽形成的程度摻雜的本底。

圖 2 表示在有效區 14 上形成閘電極 16 之後的混合基板 10。雖然表示為由絕緣隔離物和覆蓋層圍繞並且藉由閘電極介電質層 18 與底層基板分離的傳統矽電極，但是應當理解，電晶體閘極堆疊可以具有各種各樣結構中的任何一種。在某些製程流程中，例如，可以省略隔離物。按照所示出的實施例，閘電極 16 的放置方式將源極和汲極區域 20 定義在有效區 14 內的電晶體閘電極 16 兩側。閘電極 16 還將溝道區域 22 定義在閘電極 16 之下和源極與汲極區域 20 之間。

圖 3 表示從源極和汲極區域 20 中選擇性去除暴露的矽的蝕刻步驟的結果。較佳地，採用反應離子蝕刻（RIE）來確保垂直側壁的界定和對暴露氧化物及氮化物材料的破壞最小。較佳地，凹陷的深度小於要沉積在凹陷中的層的臨界厚度，不過透過大於臨界厚度的沉積，還可以獲得溝道上的應力。由於暴露的矽主要是活性區 14 的源極和汲極（S/D）區域 20，因此蝕刻稱為源極/汲極凹陷。將會理解，按照某些排列方式，可以採用清除源極/汲極區域上的薄介

電質作為第一個步驟。

圖 4 表示使用本文介紹的丙矽烷/氯選擇性沉積製程將晶體含矽材料 30 選擇性地沉積到凹陷 S/D 區域 20 中的結果。在進行沉積之前，較佳地要對暴露的半導體表面加以清洗，比如使用 HF 蒸汽或 HF 持續浸泡，給出用來在上面進行磊晶的純淨表面。按照所示的實施例，丙矽烷/氯選擇性沉積製程包括在化學氣相沉積條件下將原料氣引到混合基板 10 的表面上。將丙矽烷和氯混合在一起，形成原料氣。較佳地，對於圖 1—5 的實施例，在原料氣中還包含鍍或碳源，以便沉積出 Ge 摻雜或碳摻雜含 Si 薄膜，以造成對溝道區域 20 的應力，下面將就此詳細介紹。較佳地，原料氣中包含摻雜物前體，比如摻雜物氫化物。含 Si 磊晶 30 在 S/D 區域 20 中選擇性地生長。有益地，層 30 是填充 S/D 區域 20 並且對溝道區域 22 施加應力的摻雜異質磊晶薄膜（例如，SiC 或 SiGe）。按照所示的實施例，異質磊晶薄膜 30 近似與溝道區域 22 的表面平齊。如圖所示，選擇性沉積最小化或避免了在非晶區域上的沉積，例如，在包括場隔離區域 12（一般具有氧化矽的形式）和蓋在閘電極 16 上的間隔物（典型地是氮化矽）的絕緣體上。

圖 5 表示用伸出的異質磊晶薄膜 32 形成升高的 S/D 區域 20 的選擇性沉積的可選擴展。由於伸出薄膜 32 在溝道區域 22 的表面下面的部分對溝道區域 22 施加了橫向應力，因此基板表面上方的部分不需要包括與前述相同的或任何的與自然矽晶格常數偏離的晶格。因此，根據情況而

定，對溝道區域 22 表面上方的選擇性沉積部分，可以逐漸減少或停用任何鍍或碳源氣體，而丙矽烷和氯繼續流動。電摻雜物源氣體，尤其是諸如砷、磷或乙硼烷（diborane）之類的摻雜氫化物，較佳地得以繼續。

圖 5 的升高的 S/D 結構 32 有益地提供了處於基板 10 表面之上的額外的矽材料。如本領域所習知的，透過後續的加工，沉積了絕緣層並且透過絕緣薄膜與源極和汲極區域 20 進行接觸。額外的矽材料有利於可降低接觸電阻的矽化物觸點的形成（形成歐姆觸點）。據此，將鎳、鈷或其他金屬沉積到接觸孔中，並且使其能夠消耗掉過多的矽，而不會擾亂用於下層源極/閘極區域的淺接面的電特性。

圖 6 表示另一實施例，按照此實施例，使用丙矽烷和氯對圖 2 的結構進行了選擇性沉積，而沒有插入 S/D 凹陷的步驟。在此情況下，選擇性沉積僅僅用來升高源極和汲極區域，提供額外的矽 34，以允許在不破壞淺接面的前提下由觸點矽化將其消耗。該沉積根據需要可以包括摻雜物前體，以沉積出摻雜矽，例如，用電活性摻雜物摻雜的矽。不過，如果整個額外的矽結構 34 都要由觸點矽化消耗掉，則不需要摻雜物。

在另一種排列方式（未示出）中，利用了使用丙矽烷和氯的選擇性沉積來選擇性地形成矽接觸插頭。例如，圖案化出相對較厚的絕緣層，比如 BPGS 或 TEOS，並且開出接觸通孔，以暴露出單晶半導體表面。採用選擇性沉積來生長出從該表面向上穿過接觸孔的磊晶插頭。

有益地，丙矽烷/氯製程的選擇性性質消除了用來從場區域上除掉過多的沉積物的相繼的圖案化和蝕刻步驟。甚至不完整的選擇能力也能夠提供利用定時濕法蝕刻來去除絕緣表面上不想要的沉積物的可能性，而不需要昂貴的掩模（mask）步驟。而且，在沉積速度相對較高、產量提高的情況下，也能夠獲得優異的薄膜品質。例如，某些製程實施例可以用來使用丙矽烷、鍺烷、甲基矽甲烷、B₂H₆和氯來選擇性地沉積硼摻雜的 SiGeC，以形成例如異質接面雙載子電晶體（HBT）的基礎結構。按照一實施例，可以使用本文介紹的使用丙矽烷、n 摻雜物前體（比如砷或磷）和氯來選擇性沉積 n 摻雜矽層，以形成例如 HBT 的磊晶射極。其他一些選擇性沉積處理實施例可以用來在 550°C 的沉積溫度下使用例如丙矽烷和氯來形成升高的源極/汲極（ESD）結構、用於 DRAM 和/或 SRAM 的接觸插頭。按照某些實施例，在實質上沒有摻雜物前體的時候，例如，在實質上沒有碳源、鍺源或電活性摻雜物的時候，使用丙矽烷和氯選擇性地沉積本征矽。下面將更加詳細地介紹丙矽烷/氯選擇性沉積製程的各種不同的沉積參數和操作細節。

丙矽烷/氯選擇性沉積

一實施例提供了一種在基板上進行含矽層的選擇性沉積的方法。該方法較佳地包括：提供設置在腔室內的基板，其中，該基板包括具有第一表面形態的第一表面和具有不同於第一表面形態的第二表面形態的第二表面。該方法較

佳地包括對丙矽烷、氯氣以及（視需要）運載氣體和摻雜物氣體中的一種或多種進行混合，以從而形成原料氣；在化學氣相沉積條件下將原料氣引入到基板上；和藉由引入丙矽烷和氯或者在引入丙矽烷和氯期間，將含 Si 薄膜選擇性地沉積到第一表面上，同時使第二表面上的沉積最小。

除了透過使用丙矽烷獲得均勻和高品質的薄膜（例如在 2004 年 11 月 23 日授權的美國專利第 6821825 中所公開的）之外，已經發現，透過利用丙矽烷與氯氣相結合，可以獲得良好的選擇度。實務上，試驗表明，選擇度在典型情況下是 99% 或者更好，並且可以是 100%（即，在周圍的絕緣體（比如氧化矽和氮化矽）上，沉積為零）。如此，按照較佳實施例，藉由引入丙矽烷和氯或者在引入丙矽烷和氯期間，在第二表面上基本上沒有沉積。

而且，不用增加額外的蝕刻劑物質，就可以獲得該選擇度。典型地，為選擇性矽基沉積製程提供 HCl，在此情況下，在非晶（典型地是絕緣的）表面上進行慢成核沉積時的蝕刻效果要好於在暴露半導體表面上的效果。不過，眾所周知 HCl 難於淨化，並且一般的 HCl 商業原料會在沉積製程中引入過多的水汽。此等水汽會降低沉積薄膜的電導率，並且造成磊晶沉積物中的缺陷的程度不可接受。因此，丙矽烷和氯反應在不用添加蝕刻劑的情況下就會有益地實現很高程度的選擇性，並且尤其是不用 HCl。

從已知的用於在混合基板上沉積含矽層的丙矽烷不具有選擇性的角度看來，本文所介紹的選擇性沉積製程使用

丙矽烷是很令人驚奇的。例如，名稱為《在混合基板上進行沉積 (Deposition Over Mixed Substrates)》的美國專利第 6900115 號公開了，本文所介紹的在 CVD 條件下實施的丙矽烷沉積有助於產生具有相對獨立於下層表面形態的厚度的含 Si 薄膜。這樣，例如，美國專利第 6900115 號的圖 2 示出使用丙矽烷沉積製程在混合基板上沉積的含 Si 薄膜 210 的厚度相對均勻，不管遍佈下層基板表面的結晶性如何改變。US6900115 中倡導的丙矽烷沉積條件包括處於大約 400°C 到大約 750°C 的範圍之內的較佳沉積溫度。因此，美國專利第 6900115 號表示，丙矽烷被本領域技術人員看作在混合基板上進行沉積用的非選擇性矽原料。

使用乙矽烷 (disilane) / 氯的選擇性沉積的某些條件是習知的。就此點，圖 7—10 表示使用乙矽烷 / 氯進行選擇性沉積的各種背景原理，如 Violette 等人所著的《J. Electrochem. Soc.》第 143 卷 (1996) 第 3290—3296 頁 (“Violette”) 和 O'Neill 等人所著的《J. Electrochem. Soc.》第 144 卷 (1997) 第 3309—3315 頁 (“O'Neill”) 所公開的原理，此兩篇文獻以引用的方式整體併入本文。

圖 7 是，針對各種不同的沉積溫度，作為 Cl_2 流速的函數的 Si 生長速度的圖表，其中，在 H_2 運載氣體中有 10 % 的乙矽烷，處於 100 sccm 下，並且總壓力處於 22—23 mTorr 下，在各個溫度下調節 Cl_2 流 (見 Violette 圖 6)。在此等條件下，溫度大於大約 700°C，並且 Cl_2 流速小於 2 sccm，會保持高的生長速度。在 2 sccm 或更高的 Cl_2 流速

下，觀察到對生長速度有明顯的負面影響。按照 Violette，在較低溫度下，矽生長速度受到 Cl 鈍化和非 Si 蝕刻的限制。

圖 8 是沉積速度對丙矽烷流速的圖線，表示在各種條件下乙矽烷/氯沉積的選擇閾值（見 O'Neill 的圖 1）。圖 9 是表示作為溫度的函數的絕緣表面上的晶核表面覆蓋範圍的圖線（見 O'Neill 的圖 3）。在對於圖 8 和 9 經過測試的條件下，溫度小於 750°C 保持選擇性。因此，針對壓力處於大約 25–40 mTorr 的範圍內、使用 50–200 sccm 的 H₂ 中 10% 的 Si₂H₆ 和 1–2 sccm 的 Cl₂ 的情況，對於為試驗採用的單晶圓工具，最佳選擇性預計出現在 700°C 到 750°C 下。圖 10 表示，對於使用乙矽烷/氯沉積的 Si，一般會發現缺陷密度隨著 Cl₂ 流減小而減小（見 O'Neill 的圖 6）。因此，較佳地要將丙矽烷程度保持在仍然能夠獲得期望的選擇性的最低程度。

從圖 7–10 可以明顯看出，在 Violette/O'Neill 乙矽烷/氯系統中，較高沉積溫度和較低 Cl₂ 流速的組合促成了較高的生長速度，但是相反的組合（較低的沉積溫度和較高的 Cl₂ 流速）會有利於選擇度，並且較低的 Cl₂ 流速還有利於產生較低的缺陷密度。本領域技術人員知道，此等結果（與本領域技術人員習知的其他知識一起）可以用於改良乙矽烷/氯的製程窗口。因此，參照圖 7 中所示的結果，僅僅在高於 750°C 的溫度下和低於 5 sccm 的 Cl₂ 流速下，Violette 認為使用乙矽烷/氯適於在單晶圓製造中實現高選

擇性沉積（見 Violette 的第 3294 頁）。同樣，雖然 O'Neill 承認降低沉積溫度可以增大選擇性，但是 O'Neill 也認識到由於存在 Cl 表面鈍化，在此較低溫度下 Si 生長可能變為不充分，並且倡導“800°C 左右”的最佳沉積溫度（見 O'Neill 的第 3312 頁）。

在本文介紹本發明之前，本領域的技術人員應該不會認為丙矽烷會是引人注意的用在選擇性沉積中的候選對象，因為由於跨越混合基板具有良好的成核均勻度，公認丙矽烷沉積有益於非選擇性沉積。此外，認為透過用丙矽烷取代乙矽烷來對 Violette/O'Neill 的乙矽烷/氯製程進行的改造是有問題的，因為丙矽烷沉積通常是在低於 Violette 和 O'Neill 認為最佳的溫度下實施的（見美國專利第 6900115 號）。例如，如上面所提到的，Violette 教導我們，在較低溫度下，矽生長速度會受到 Cl 鈍化的限制，而此較低溫度通常是丙矽烷沉積使用的溫度。

令人驚訝地，已經發現，本文介紹的丙矽烷/氯製程的實施例也可以用於選擇性沉積含矽材料，同時能夠實現以前認為不切實際、很難或不可能由其他選擇性沉積製程實現的兩種或多種性能目標。例如，按照各種不同的實施例，可以使用丙矽烷/氯製程來選擇性沉積含 Si 材料，同時實現下列兩種或多種性能目標：相對較高的沉積速度（例如，大於大約 5 nm/min，較佳地大於大約 10 nm/min）；高選擇性（例如，大於大約 99%）；和相對較低的沉積溫度（例如，低於大約 750°C，較佳地低於大約 725°C）。按照實施

例，可以在大約 700°C 或更低的沉積溫度下實現選擇性沉積，較佳地是大約 650°C 或更低，更佳地是大約 600°C 或更低，再更佳地是 550°C 或更低。

在本文教導的化學氣相沉積 (CVD) 條件下，將丙矽烷和氯氣輸送到容納著基板表面的反應器，較佳地會造成磊晶含 Si 薄膜在單晶基板上選擇性地形成。較佳地，將丙矽烷和氯氣輸送到容納著基板表面的反應器中是透過將丙矽烷和氯氣（或單獨地，或在混合形成原料氣之後）引入到使基板設置於其中的適當沉積腔室中來實現的。沉積可以按照本領域技術人員習知的各種不同 CVD 方法適當地實施，但是最大的益處是在按照本文教導的 CVD 方法實施沉積時得到的。所公開的方法可以透過採用 CVD（包括等離子增強化學氣相沉積 (PEVCD) 或熱 CVD）、利用丙矽烷蒸汽和氯氣在 CVD 腔室內將磊晶含 Si 薄膜沉積到基板暴露的窗口上而得以適當地實踐。按照某些實施例，選擇性沉積含 Si 薄膜是碳摻雜磊晶 Si 薄膜。按照其他一些實施例，將鍺源與丙矽烷和氯一起引入到反應器中，從而選擇性沉積出單晶 SiGe 薄膜作為含 Si 薄膜。按照某些實施例，將摻雜物源與丙矽烷和氯一起引入到 CVD 反應器中，從而選擇性沉積出摻雜單晶含 Si 薄膜。本文可能提到使用丙矽烷和氯選擇性沉積某些類型的含矽薄膜（例如，磊晶 Si 薄膜）。可以認識到，此等說明也可一般性地應用於其他含 Si 薄膜，例如，可應用於 SiGe 薄膜的沉積（例如，牽涉到使用鍺源）、可應用於 SiC 和 SiGeC 薄膜的沉

積並且可應用於電摻雜 SiGe、SiC 和 SiGeC 薄膜的沉積(例如，牽涉到使用電活性摻雜物的摻雜物前體)，除非另有規定。熱 CVD 是較佳的，因為可以有效地實現選擇性沉積，而沒有破壞基板和參與等離子製程的設備的風險。

較佳地，以氣體形式或透過混合而形成原料氣，將丙矽烷和氯引入到腔室內。混合形成原料氣可以在腔室內進行，或者在將原料氣引入腔室之前進行。CVD 腔室內的總壓力較佳地處於大約 0.001 Torr 到大約 1000 Torr 的範圍內，更佳地處於大約 0.1 Torr 到大約 350 Torr 的範圍內，最佳地處於從 0.25 Torr 到 100 Torr 的範圍內。試驗是在壓力從 0.25 Torr 變化到 100 Torr 的情況下進行的。實施試驗的單晶圓、一次通過、薄層水平流反應器中，適當的腔室壓力是大約至少約 500 mTorr，將在下面介紹。在本文中可能將腔室壓力稱為沉積壓力。丙矽烷的分壓力較佳地處於總壓力的大約 0.0001% 到大約 100% 的範圍內，更佳地處於總壓力的大約 0.001% 到大約 50% 的範圍內。原料氣除了丙矽烷之外還可以包含一種或多種氣體，比如其他的矽源、(多種)碳源、(多種)摻雜物前體和/或惰性運載氣體，但是較佳地丙矽烷是矽的唯一源。本文使用術語“(多種)摻雜物前體”以總體方式表示各種不同的材料，此等材料是可以按相對較少(與矽相比)的量結合到結果得到的沉積薄膜中的各種不同元素(例如，碳、鍺、硼(boron)、鎵(gallium)、銦(indium)、砷、磷和/或銻(antimony))的前體。將會認識到，也可以將矽源看作用於沉積含有相對

較少量的矽的 SiGe 薄膜的摻雜物前體。He、Ar、H₂、N₂ 可以作為本文介紹的方法的運載氣體。按照某些實施例，運載氣體是非氫運載體，比如 He、Ar 和/或 N₂，此將在下文中更加詳細介紹。較佳地，丙矽烷是藉由蒸發器引入到腔室內的，比如用運載氣體使用的氣泡器輸送丙矽烷蒸汽，更佳地，是藉由包括氣泡器和氣體濃度傳感器的輸送系統引入的，氣體濃度傳感器測量從氣泡器中流出的運載氣體中的丙矽烷量。此傳感器可以透過商業手段得到，例如，Lorex Industries(美國，紐約，波基普西(Poughkeepsie)) 出品的 Piezocon® 氣體濃度傳感器。

可以包含在原料氣中的適當碳源的實例包括但不侷限於甲矽烷基烷(silylalanes)(比如單甲矽烷基甲烷(monosilylmethane)、雙甲矽烷基甲烷(disilylmethane)、三甲矽烷基甲烷(trisilylmethane)和四甲矽烷基甲烷(tetrasilylmethane))和/或乙醇基矽烷(alkylsilanes)(比如一甲基矽烷(MMS)和二甲基矽烷)。按照某些實施例，碳源包括 H₃Si-CH₂-SiH₂-CH₃ (1,3-乙矽丁烷(disilabutane))。

原料氣還可以視需要包含其他本領域技術人員習知的可用於摻雜或合金化含 Si 薄膜的材料，比如輔助矽源、鋳源、輔助氯源、硼源、鎳源、銦源、砷源、磷源和/或銻源。此等源的具體實例包括：矽烷、乙矽烷和四矽烷作為輔助矽源；鋳烷、乙鋳烷和三鋳烷作為鋳源；單甲矽烷甲烷、二甲矽烷甲烷、三甲矽烷甲烷、四甲矽烷甲烷、一甲基矽

烷 (MMS) 和二甲基矽烷，作為碳和矽二者的源；和各種不同的作為電活性摻雜物 (n 型和 p 型) 的源的摻雜物前體，比如銻、砷、硼、鎵、銮和磷。已經發現通式為 $(\text{SiH}_{3-z}\text{Cl}_z)_x\text{CH}_{4-x-y}\text{Cl}_y$ 的氯甲矽烷基甲烷 (Chlorosilylmethanes) 尤其適於作為碳、矽和氯的源，其中 x 是 1 到 4 範圍內的整數，並且其中 y 和 z 是彼此無關的零或 1 到 3 範圍內的整數，前提是 $x+y \leq 4$ 並且至少 y 和 z 之一不為零。通式為 $\text{X}_a\text{SiH}_b(\text{C}_n\text{H}_{2n+1})_{4-a-b}$ 的烷基鹵素矽烷 (Alkylhalosilanes) 也尤其適於作為碳、矽和氯的源，其中 X 是鹵素 (例如 F、Cl、Br)； n 是 1 或 2； a 是 1 或 2； b 是 0、1 或 2；並且 a 和 b 的和小於 4。甲基二氯矽烷 ($\text{Cl}_2\text{SiH}(\text{CH}_3)$) 是通式為 $\text{X}_a\text{SiH}_b(\text{C}_n\text{H}_{2n+1})_{4-a-b}$ 的烷基鹵素矽烷的實例。

使用丙矽烷藉由 CVD 將電活性摻雜物結合到含矽薄膜內，較佳地是藉由使用原料氣中的摻雜物源或摻雜物前體進行就地摻雜來實現的。較佳的用於電活性摻雜物的前體是摻雜氫化物，包括 p 型摻雜物前體 (比如乙硼烷、氘代乙硼烷) 和 n 型摻雜物前體 (磷、砷蒸汽和砷)。甲矽烷基磷化氫 (Silylphosphines)，例如 $(\text{H}_3\text{Si})_{3-x}\text{PR}_x$ 和甲矽烷基砷 (silylarsines)，例如 $(\text{H}_3\text{Si})_{3-x}\text{AsR}_x$ (其中 $x=0-2$ 且 $\text{R}_x=\text{H}$ 和/或氘 (D)) 是磷和砷摻雜物的可選前體。 SbH_3 和三甲基銮分別是銻和銮的可選前體。此等摻雜物前體可用於下面介紹的較佳薄膜的製備，較佳地是硼、磷、銻、銮和砷摻雜矽、Si:C、SiGe 和 SiGe:C 薄膜和合金。

可以調節摻雜物前體在原料氣中的量，以提供期望的含 Si 薄膜中的摻雜程度和/或選擇性沉積層中的期望表面品質。基於在活性氣體（排除惰性氣體和稀釋氣體）的總重量，原料氣中的較佳濃度處於的按重量的大約 1 十億分之一（ppb）到大約 20% 的範圍內，較佳地處於純磷（或等價的稀釋磷）或砷或乙硼烷的大約 0.1 sccm 到 5 sccm 之間，不過，為了在結果得到的薄膜中實現期望的性質，更高或更低的量有時是較佳的。在較佳地單晶圓反應器的 Epsilon™ 系列中，可以經由質量流控制器將摻雜前體在運載氣體中的稀釋混合物輸送給反應器，取決於期望的摻雜物濃度和摻雜物氣體濃度，設定點從 10 標準立方釐米每分鐘（sccm）變化到 1000 標準立方釐米每分鐘。摻雜物氣體的稀釋可以達到 10^{-7} 到 10^{-2} 的倍數，以實現等效的純摻雜物流速。典型的商業上可以得到的摻雜物源是稀釋在 H_2 中的摻雜氫化物。不過，如下文中參照圖 26—27 介紹的，按照某些實施例，摻雜物前體是稀釋在非氫氣體內的。稀釋混合物較佳地透過與丙矽烷、氯、任何適當的運載氣體以及用於替代摻雜的任何期望的摻雜物前體，比如影響應力的前體（例如諸如鍍烷之類的鍍源或諸如一甲基矽烷之類的碳源），進行混合得以進一步稀釋。由於在較佳的 Epsilon™ 系列反應器中進行沉積用的典型總流速通常從大約 20 標準升每分鐘（slm）的範圍變化到大約 180 slm，因此該方法中使用的摻雜物前體的濃度相對於總流速一般較小。

可以使用適當的歧管來向 CVD 腔室供應（多種）原料氣。CVD 腔室較佳地是單晶圓反應器，例如，圖示的實施例中所描述的單晶圓、水平氣流 CVD 腔室。最佳地，CVD 腔室是單晶圓、一次通過、層流水平氣流反應器，較佳地是輻照加熱的。此類型的適當反應器可透過商業手段得到，並且較佳的型號包括可從位於 Arizonad 的 Phoenix 的 ASM America, Inc.買到的 EpsilonTM 系列的單晶圓反應器。雖然本發明介紹的方法也可以在另外的反應器中使用，比如蓮蓬頭結構，但是已經發現，在採用旋轉基板的 EpsilonTM 腔室的水平、一次透過層流氣流結構中，增大均勻度和沉積速度的有益效果尤其顯著，特別是在加工氣體滯留時間較低的情況下。CVD 可以透過將等離子製品（在原處或遠距離等離子發生器的下游）引入到腔室內來實施，但是如上面提到的，熱 CVD 是較佳的。

較佳地，使用與作為唯一矽前體的矽烷的標準應用相比，相對較高的丙矽烷流速和相對較低的氫流速，將氯和丙矽烷與氫運載氣體一起引入到沉積反應器中。例如，按照較佳實施例，使用大約 5 mg/min 到大約 2000 mg/min 的丙矽烷流速，更佳地是介於大約 10 mg/min 和大約 200 mg/min 之間，在 Epsilon E2500TM、E3000TM 或 E3200TM 反應器系統（可從位於 Arizonad 的 Phoenix 的 ASM America, Inc.買到）中進行熱 CVD。氫流速可以是大約 40 標準升每分鐘（slm）或更低，較佳地是大約 10 slm 或更低，更佳地是大約 5 slm 或更低，並且沉積溫度可以處於大約 450°C

到大約 700°C 的範圍內，更佳地是大約 500°C 到大約 650°C。下文中將參照圖 26—27 更佳詳細地介紹，按照一實施例，在使用丙矽烷/氯氣進行選擇性沉積期間，較佳地將氯氣減到最少。氯流速較佳地為大約 20 到大約 200 sccm。在丙矽烷流速為 25—400 mg/min、 H_2 流速為 0—4 slm 並且氯流速為 25—200 sccm 的情況下進行了試驗。摻雜物前體（例如，碳源、鍍源和/或電活性摻雜物前體）流速典型地處於從大約 5 sccm 到大約 500 sccm 的範圍內，取決於摻雜物源的性質和其他成分的相對流速。例如，對於磷摻雜，摻雜氫化物（前體）流速較佳地處於從磷（ H_2 中有 1% 的 PH_3 ）的 10 到 200 sccm 的範圍內。

熱 CVD 較佳地在基板溫度下實施，如此對在基板上選擇性沉積晶體含 Si 薄膜很有效。較佳地，熱 CVD 是在處於大約 350°C 到大約 900°C 的範圍內的溫度下實施的，更佳地是大約 500°C 到大約 800°C，再更佳地是處於大約 500°C 到大約 700°C 的範圍內。在較佳的低溫丙矽烷/氯沉積實施例中，熱 CVD 是在處於大約 500°C 到大約 600°C 的範圍內的溫度下實施的，更佳地是大約 525°C 到大約 575°C。在較佳的中等溫度丙矽烷/氯沉積實施例中，熱 CVD 是在處於大約 700°C 到大約 800°C 的範圍內的溫度下實施的。按照一實施例，化學氣相沉積條件包括溫度，該溫度大約處於介於針對丙矽烷的實質上由質量輸送控制的沉積條件和實質上動態控制的沉積條件之間的轉變溫度。在美國專利第 6821825 中介紹了該等丙矽烷沉積條件，該專利

文獻以引用的方式併入本文，尤其為了介紹丙矽烷沉積條件之用。PECVD 較佳地是在處於大約 300°C 到大約 700°C 範圍內的溫度下實施的。本領域的技術人員可以調整此等溫度範圍，以考慮實際製造製程中的實際情況，例如，保持熱平衡、沉積速度、不同的腔室大小，包括單晶圓和間歇式反應器，較佳地還有總壓力和分壓力等。一般來說，對於給定的期望結果，不管是沉積速度、層品質還是此兩者的組合，分壓力越高，溫度越低。基板可以藉由各種各樣的本領域習知的方法加熱，例如，電阻加熱和燈照加熱。

取決於結果得到的含 Si 薄膜所希望的組成和所採用的沉積條件（例如，溫度、壓力、沉積速度等），可以在很大的範圍內改變各種不同的原料氣成分的相對量，並且可以以本文給出的指導為鑒藉由例行試驗來確定此等相對量。可以將原料氣的成分相互混合並且然後輸送給腔室或基板，或者可以藉由在基板處或基板附近混合此等成分來形成原料氣，例如，藉由分開地將原料氣成分供應到 CVD 腔室來形成原料氣。

圖 11—16 總結了用丙矽烷進行的沉積試驗的結果。本領域技術人員會發現圖 11—16 中所示的資料可用於，為特定的丙矽烷/氣選擇性沉積應用指導選擇各種不同的沉積參數。

圖 11 是表示在大約 650°C 和更低溫度下沉積（生長）速度隨 H_2 運載氣體流量增大而降低的圖表。相反，在高於大約 750°C 的溫度下，沉積速度傾向於隨 H_2 運載氣體流量

增大而增大，並且 H_2 運載氣體流量增大和/或壓力降低有助於降低耗盡效應。下文中將參照圖 26—27 更加詳細地介紹，按照某些實施例，希望將系統中的氫氣減少到最少，並且較佳地用非氫惰性氣體代替氫氣作為運載氣體和/或摻雜氣體稀釋劑。

圖 12 是表示丙矽烷流量增大會增大沉積速度（在 1 Torr、 650°C 、0.33 到 3.3 slm H_2 運載氣體、沒有氯的條件下獲得的資料）的圖表。在丙矽烷流速為大約 100 mg/min 或更高的情況下，獲得了大約 150 nm/min 或更高的沉積速度。

圖 13 是表示在沒有氯的情況下 SiO_2 （非單晶）上的丙矽烷沉積速度相當大並且隨溫度升高而增大（在 1 Torr 沉積壓力、50 mg/min 丙矽烷流量、0.33 slm H_2 運載氣體、沒有氯的條件下獲得的資料；生長速度以 nm/min 為單位）的圖表。

圖 14A-D 是表示對於給定溫度，丙矽烷沉積速度總體上隨著腔室壓力增大而增大並且在特定溫度範圍上壓力變化對沉積影響不大的圖表。

圖 15 是表示摻雜物流量越大電阻率越低的圖表。該資料是在 550°C 和 16 Torr 下使用丙矽烷和磷化氫(phosphine)產生的。對於 H_2 中 1% 磷化氫，x 軸上的磷化氫流速以標準立方釐米每分鐘(sccm)為單位（本文稱為“摻雜物數量”或“DN”）。所獲得的極低電阻率表明，可以藉由採用丙矽烷和氯在原處進行選擇性沉積來獲得高摻雜物結合程度。

在大約 50 DN 或更大的流速下，沒有觀察到煙霧。

圖 16A 是表示增大沉積溫度有助於減小氧化物上的沉積速度（在 8 Torr 沉積壓力、50 mg/min 丙矽烷流量、沒有 H_2 運載氣體、200 sccm 氯的條件下獲得的資料；氧化物基板上的生長速度是以 nm/min 為單位的）的圖表。由於丙矽烷沉積速度總體上傾向於隨溫度增高而增大（見圖 14A），所以圖 16A 中所示的資料表明，丙矽烷/氯沉積選擇性隨著沉積溫度增大而增大。圖 16B 是表示在此組試驗所使用的沉積條件下（550°C、16 Torr、沒有主運載氣體流），相對於氧化矽（ SiO_2 ）和氮化矽（ Si_3N_4 ）基本上 100% 選擇在單晶矽上沉積的 Cl_2 /丙矽烷流速比的圖表。使用氯作為運載氣體來蒸發在氣泡中供應的丙矽烷（在 25 mg/min 的丙矽烷的情況下，He 為 60 sccm，在 100 mg/min 的丙矽烷情況下，He 為 240 sccm）。在圖 16B 中標繪出的線上面表示的較高的 Cl_2 /丙矽烷流速比的條件下，沉積基本上 100% 選擇在單晶矽上而非在氧化矽和氮化矽上，並且在圖 16B 中標繪出的線下面表示的較低的 Cl_2 /丙矽烷流速比的條件下，選擇性小於 100%。圖 16B 表示較高的相對氯流速是較佳的，因為為了實現給定程度的選擇性，要增大丙矽烷流速。

摻雜含 Si 薄膜

有益地，由丙矽烷進行沉積，不管是否是選擇性的，也可以實現極端高程度的碳。將高程度的替代碳摻入到矽中還可以藉由使用丙矽烷和碳源（和，按照某些實施例，

電活性摻雜物的選用摻雜物前體) 在相對較高的生長速度下實施沉積來獲得，不管是否是選擇性的。圖 17A-D 表示溫度和生長速度對使用丙矽烷、碳源（在所示出的實施例中是 MMS）和 Group III/V 摻雜物源（在所示出的實施例中是砷）沉積的電摻雜 SiC 薄膜性質的影響。圖 17A-D 表示非選擇性製程中的碳摻入；不過，使用在添加氯的時候的選擇性製程，尤其是與摻雜物氫化物相結合，可以獲得同樣的效果。圖 17A 是表示溫度對薄膜生長速度的影響的 Arrhenius 圖表。圖 17B 是表示沉積溫度對替代碳含量的另一個 Arrhenius 圖表，表明總體上沉積溫度越高，所獲得的替代碳的程度越高。在較佳沉積條件下，替代碳摻入程度可以處於大約 1.0 原子%到大約 3.5 原子%的範圍內。圖 17C 是表示生長速度（沉積溫度的函數，見圖 17A）對替代碳含量和電阻率的影響，表明總體上生長速度越高，所獲得的替代碳的程度越高並且電阻率越高。圖 17D 是表示溫度對電阻率的影響的另一個 Arrhenius 圖表，表明總體上沉積溫度越高，所獲得的電阻率的程度越高。

如本領域所習知的，單晶矽的晶格常數為大約 $5.431\text{\AA}$ ，而由於碳原子的尺寸較小，具有金剛石形式的單晶碳的晶格常數為 3.567 。因此，可以藉由用碳進行替代摻雜在單晶矽中引入拉伸應力，因為碳原子小於他們所取代的矽原子。替代摻雜到矽中的碳的量可以藉由用 x 射線衍射來測量摻雜矽的垂直晶格間距、然後應用 Vegard's 法則（單晶矽與單晶碳之間的線性內插）來確定。本領域技

術人員知道 Vegard's 法則和替代碳程度、晶格間距與應力之間的關係。見，例如，Judy L. Hoyt 的《Substitutional Carbon Incorporation and Electronic Characterization of $\text{Si}_{1-y}\text{C}_y/\text{Si}$ and $\text{Si}_{1-x-y}\text{Ge}_x\text{C}_y/\text{Si}$ Heterojunctions》（《Silicon-Germanium Carbon Alloy》（Taylor and Francis, NY, 第 58—89 頁，2002）中第三章），該文獻的全部內容以引用方式併入本文。如前面提到的由 Hoyt 所著的文章的第 73 頁上的附圖 3.10 中所示，先前的沉積方法已經給出了具有高達 2.3% 的替代碳含量的矽，此相當於超過 5.4 Å 的晶格間距和小於 1.0 GPa 的拉伸應力。圖 3.10 還表明，摻雜矽中的總碳含量可以藉由 SIMS 來確定，並且因此非替代碳含量可以藉由從總碳含量減去替代碳含量來確定。

碳摻雜單晶含矽薄膜此外還可以包括電活性摻雜物，例如，從磷和砷組成的組中選取的摻雜物。一般來說，與其他不含替代碳的類似電摻雜單晶含 Si 薄膜相比，存在替代碳會造成有助於增大電阻率的雜散。不過，當如上所述那樣使用丙矽烷進行沉積時，發現此等電摻雜單晶矽含 Si 薄膜仍然可以具有令人驚奇的低電阻率，儘管存在碳。例如，當用電摻雜物進行了摻雜（較佳地是替代摻雜）時，包括替代碳的單晶含 Si 薄膜可以具有大約 $1.0 \text{ m}\Omega\cdot\text{cm}$ 或更低的電阻率，較佳地是大約 $0.7 \text{ m}\Omega\cdot\text{cm}$ 或更低。在試驗中，對於由丙矽烷、砷和一甲基矽烷沉積的 SiC（用碳替代摻雜的矽），現在已經實現了大約 5.323 Å（藉由 X 射線衍射測得）的晶格間距。此 5.323 Å 的晶格間距相當於大約 3.25

%的替代碳程度。當約束到底層矽模板（例如，晶格間距大約為 $5.43 \text{ \AA}$ ）時，在此等 SiC 層中的拉伸應力總計為 2.06 GPa。更為一般地，所產生的應力較佳地介於 1 GPa 與 3 GPa 之間。矽的自然晶格常數的偏移引入應力和相應的應變，該應變有益地改善了半導體中電載流子的遷移率，提高了元件效率。當將 SiC 沉積到小於材料的臨界厚度時，沉積層保持具有拉伸應力。按照一實施例，配置電摻雜 Si:C 或 SiGe 薄膜以對相鄰層施加應變。例如，可以對沉積在電摻雜鬆弛 Si:C 層上的矽薄膜施加壓縮應變。按照一實施例，選擇性形成在凹陷的源極/汲極區域中的電摻雜 Si:C 薄膜對形成在源極和汲極之間的矽溝道施加拉伸應力，下面將更加詳細地介紹。該等結構可以用在各種不同的應用中，例如，用於改良 NMOS 元件的電子遷移率。

在圖 1—5 所示的實施例中，將 SiC 層選擇性形成在凹陷的源極/汲極區域 20 內，並且較佳地是在保持應力的條件（厚度、溫度）下沉積的。填充 S/D 凹陷的 SiC 材料的較小晶格常數對他們之間的溝道區域 22 施加拉伸應變。較佳地，除了丙矽烷、氯和碳源之外，還在原料氣中加入摻雜物氫化物。較佳地採用砷或磷化氫。一實施例提供了形成積體電路的方法，該方法包括：對基板進行圖案化，以限定暴露半導體表面和絕緣區域；並且提供丙矽烷和氯氣，從而在暴露的半導體表面上選擇性沉積出磊晶薄膜。可以將丙矽烷和氯氣相互混合起來形成例如在化學氣相沉積條件下與基板接觸來沉積薄膜的原料氣。原料氣的各種

不同成分中的兩種或多種可以以任何順序、同時地或分階段地混合在一起，並且該混合可以在將原料氣引入腔室之前或之後進行。因此，例如，氯氣和丙矽烷的提供可以包括在基板處相互混合或者在相互混合之前形成原料氣，然後例如使用運載氣體將其運送到基板。其他諸如摻雜物源（例如，碳源、鍺源和/或電活性摻雜物前體）之類的添加氣體也可以相互混合形成原料氣。摻雜物源可以與丙矽烷和氯一起提供，以在暴露的半導體表面上選擇性沉積出摻雜磊晶薄膜。例如，在圖 1—5 的實施例中，與丙矽烷和氯一起提供了碳或鍺源。

按照一實施例，將碳源與丙矽烷和氯一起提供到基板，以選擇性沉積出包括替代碳的含 Si 薄膜。替代碳的量較佳地為大約 1.0 原子%或更大，更佳地是大約 1.5 原子%或更大。選擇性沉積的含碳和 Si 薄膜可以是晶格間距為 5.38 Å 或更小的單晶矽薄膜，較佳地是晶格間距為 5.36 Å 或更小，更佳地是晶格間距為 5.34 Å 或更小。該等單晶矽薄膜此外還可以包括電活性摻雜物（比如磷或砷）。當用電活性摻雜物進行了摻雜（較佳地是替代摻雜）時，包括替代碳的選擇性沉積的單晶矽薄膜可以具有大約 $1.0\text{m}\Omega\cdot\text{cm}$ 或更低的電阻率，較佳地是大約 $0.7\text{m}\Omega\cdot\text{cm}$ 或更低。該等包括替代碳的單晶矽薄膜可以藉由相對較高速度的沉積製程使用氯、丙矽烷、碳前體和（視需要）電活性摻雜物的摻雜物前體加以選擇性沉積。圖 18A 是表示對於用碳和砷二者加以替代摻雜的矽薄膜、作為生長速度（奈米每分鐘，

nm/min) 的函數的百分比替代碳的圖表。該圖表還表示出了該等薄膜的電阻率(以 $\text{m}\Omega\cdot\text{cm}$ 為單位,左邊的軸也是)。圖 18B 表示作為丙矽烷流量(以毫克每分鐘為單位, mg/min) 的函數的該等薄膜的生長速度。

圖 18A 和 18B 中所示的圖表表明,藉由在相對較高的沉積或生長速度下,例如至少在大約 5 nm/min 的速度下,進行選擇性沉積,使用丙矽烷和氯可以實現替代碳較高的程度。碳含量和電阻率都會隨著沉積速度增大而升高,沉積速度反過來是利用丙矽烷提高的。如圖 18A 和 18B 所示,生長速度可以例如藉由下述方式加以控制:控制丙矽烷流速和溫度,以產生包括各種不同程度的碳的單晶矽薄膜,例如包括 2.5% 或更多的替代碳,較佳地是 2.6% 或更多的替代碳,更佳地是 2.7% 或更多的替代碳。按照某些實施例,如圖 18A 和 18B 所示,單晶矽薄膜可以包括甚至更高程度的碳,例如,2.8% 或更多的替代碳,較佳地是 2.9% 或更多的替代碳,更佳地是 3.0% 或更多的替代碳。

圖 19 表示對於用 1.8% 碳替代摻雜的晶體矽薄膜(200 nm 厚)的 FTIR 頻譜的一部分。在大約 605 波數處有強吸收證明在矽薄膜中存在替代碳。在大約 450 到 500 波數上缺乏寬的吸收帶證明了矽薄膜含有很少(如果有)的非替代碳。因此,一實施例提供了包括 2.4% 或更多的替代碳的選擇性沉積的單晶矽薄膜,該薄膜包括少於大約 0.3% 的非替代碳,較佳地少於大約 0.25% 的非替代碳,更佳地少於大約 0.20% 的非替代碳,再更佳地少於大約 0.15% 的

非替代碳。如上所述，單晶矽薄膜中摻雜物（比如碳、鋅或電活性摻雜物）所佔百分比在本文中是以在整個薄膜的基礎上的原子百分比表示的，除非另有說明。

本文中介紹的包括替代碳的選擇性沉積單晶矽薄膜的厚度較佳地小於臨界薄膜厚度。本領域的技術人員理解，臨界薄膜厚度是發生應變的薄膜在一組特定條件下鬆弛時所處的厚度。隨著替代摻雜物的濃度增大，臨界厚度一般會減小。厚度小於臨界厚度的薄膜典型地在該等條件下會保持應變狀態。例如，包括大約 1.8% 替代碳的單晶矽薄膜在大約 500°C 下可以具有大約 200 nm 的臨界厚度，而不同的包括 3.5% 替代碳的類似薄膜在此溫度下可以具有大約 25-30 nm 的臨界厚度。厚度小於該薄膜的臨界厚度的薄膜傾向於保持應變狀態，除非或直到受到充足的攝動（例如，暴露於充足的熱量，以致造成鬆弛）。

如上面所討論的和圖 18A 和 18B 中所示的，我們發現，藉由在至少為大約 5 奈米每分鐘的沉積速度下，較佳地是在至少大約 10 奈米每分鐘的沉積速度下，使用丙矽烷和氣與碳源一起沉積薄膜，可以將相對較高程度的替代碳摻入到選擇性沉積矽薄膜中。可以使用各種不同的沉積參數來控制選擇性、沉積速度和替代碳摻入到結果得到的矽薄膜中的程度，如本文中所討論的和圖 17 和 20—24 中所示的。

圖 20A 表示對於三種不同的運載氣體（H₂）流速、作為腔室壓力的函數的矽薄膜內的替代碳含量的圖線。圖

20A 和 20B 中所示資料是在 550°C 的沉積溫度、200 mg/min 的丙矽烷流速和 180 sccm 的 MMS (碳源) 流速的條件下得到的。圖 20A 表示，在此等條件下，可以在相對較高的腔室壓力和相對較低的 H₂ 運載氣體流量下實現較高的替代碳程度。圖 20B 表示對於三種不同的運載氣體 (H₂) 流速、作為腔室壓力的函數的生長速度的圖線，表明在此等條件下，最高的生長速度是在處於大約 40 Torr 到大約 70 Torr 的範圍內的腔室壓力下達到的，而較高生長速度是使用較低的 H₂ 運載氣體流速獲得的。

圖 21A 表示作為丙矽烷流速的函數的矽薄膜中替代碳含量的圖線。圖 21A 和 21B 中所示資料是在 550°C 的沉積溫度、15 Torr 的腔室壓力、20 slm 的運載氣體 (H₂) 流速和 180 sccm 的 MMS 流速的條件下得到的。因為 MMS 流速是恆定的並且丙矽烷流速是變化的，因此圖 21A 表示變化的丙矽烷與 MMS 的流速比對替代碳含量的影響。隨著丙矽烷與碳源的流速比增大，結果得到的薄膜內替代碳的量降低。

圖 21B 表示作為沉積速度 (生長速度) 的函數的矽薄膜內的替代碳含量。圖 21B 表明，在此等條件下，可以在 5 奈米每分鐘的生長速度下實現相對較高的替代碳程度。在此等條件下，更高的生長速度 (由較高的丙矽烷流速造成) 不會造成替代碳更高 (與圖 18A 對照)，因為丙矽烷與碳源的流速比增大了 (從而減小了可用來摻入到薄膜內的碳的相對量)。

圖 22 表示在恆定丙矽烷流速（與上面討論的圖 21 對照）下、作為 MMS 流速的函數的矽薄膜內替代碳含量的圖線。圖 22 中標繪出的資料表明，在此等條件下，在較高的 MMS 流速下得到了較高的替代碳程度。因為丙矽烷流速是恆定的並且 MMS 流速是變化的，因此圖 22 表示變化的碳源（MMS）與丙矽烷的流速比對替代碳含量的影響。隨著 MMS 與丙矽烷的流速比增大，結果得到的薄膜內替代碳的量按照圖 21 所示的結果相對線性地增大。

圖 23A 表示保持恆定的丙矽烷與碳源比、同時藉由同時增大這兩種氣體的流速增大生長速度的效果。圖 23A 中所示資料是在 550°C 的沉積溫度和 20 slm 的運載氣體(H_2)流速的條件下獲得的。圖 23A 證明，生長速度越高，所實現的替代碳程度越高，並且證明，腔室壓力越高和總流速越高，所得到的生長速度越高，並且還證明，在給定的丙矽烷：碳前體的比值下，採用較高的生長速度會得到較高的替代碳。圖 23B 表明生長速度是丙矽烷流速的強正函數，並且腔室壓力具有相對適中的效果。因此，總結起來，圖 20—23 表示可以使用高沉積速度來實現單晶矽中高的替代碳程度的各種不同的條件。

用來選擇性沉積包括至少 2.4% 替代碳的單晶矽薄膜的化學氣相沉積條件，較佳地包括沉積溫度，該沉積溫度處於大約介於實質上由質量輸送控制的沉積條件與實質上動態控制的沉積條件之間的轉變溫度。此沉積溫度由圖 17A 中的垂直虛線表示。圖 17A 中所示的圖線是作為倒沉

積溫度的函數的生長速度的圖表。在用於產生該圖線中所示資料的沉積條件下，由虛線表示的轉變溫度為大約 550°C 。在高於虛線所示的轉變溫度的溫度（即，虛線的左邊）下，沉積條件實質上是由質量輸送控制的。在某些情況下，在高於大約 550°C 的沉積溫度下，薄膜品質的某些方面可能會降低。在低於由虛線表示的轉變溫度的溫度（即，虛線的右邊）下，沉積條件實質上是動態控制的，並且可以使用相對較高的碳源流速。藉由操縱該等沉積條件，即，藉由改變腔室壓力和運載氣體流速，可改變轉變溫度的位置。按照某些實施例，化學氣相沉積條件包括處於大約 500°C 到大約 600°C 的範圍內的溫度。按照某些實施例，化學氣相沉積條件包括至少大約 500 mTorr 的腔室壓力，較佳地是至少大約 30 Torr，例如，處於 30 Torr 到大約 200 Torr 的範圍內。

上面介紹的將替代碳摻入到選擇性沉積的含 Si 薄膜中的方法也可以用於使用其他摻雜物（比如電活性摻雜物）的替代摻雜。高程度的替代摻雜可以用於選擇性沉積低電阻率的矽薄膜，尤其是當矽薄膜還用碳進行替代摻雜時。

有益地，由丙矽烷和氯進行的選擇性沉積對替代地將鍺摻入到磊晶薄膜中也是有效的，用於造成與 SiGe 層的應變。在較佳沉積條件下，鍺摻入程度可以介於大約 1% 和 99% 之間，典型地介於 17% 和 50% 之間，通常介於大約 20% 和 50% 之間，更佳特別地介於大約 20% 和 40% 之間，例如，用來對溝道施加應力。

如本領域所習知的，單晶矽的晶格常數為大約 5.431 Å，而由於鍺原子的尺寸較大，單晶鍺具有 5.657 的晶格常數。與矽的自然晶格常數的差異引入了有益改良半導體中電載流子遷移率的應變，提高了元件效率。當將 SiGe 沉積到小於該材料的臨界厚度時，沉積層保持受到壓縮應變，並且對於 PMOS 元件，空穴遷移率得到了改良。在此情況下，沉積出來的 SiGe 層可以是在整個活性區域上選擇性形成的，並且可以限定溝道，或者可以用作在其上形成拉伸應變的 Si 層的鬆弛模板，然後它本身可以用作溝道區域。

上面介紹的用於將替代碳摻入到 SiGe 中的方法也可以用於降低 SiGe 中的壓縮應變，或者用於產生未應變的三元 SiGeC 合金，例如，主要由大約 3.5 原子%的替代碳、大約 35 原子%的 Ge 和大約 61.5 原子%的矽組成的合金。

在圖 1-5 的實施例中，在凹陷源極/汲極區域 20 中選擇性形成 SiC 層，並且較佳地是在保持應力的條件（厚度、溫度）下沉積的。填充 S/D 凹陷的較小晶格常數的 SiC 材料對他們之間的溝道區域 22 施加拉伸應變。不過，按照一實施例，在凹陷源極/汲極區域 20 中選擇性沉積了 SiGe 層，而不是 SiC。填充 S/D 凹陷的較大晶格常數的 SiGe 材料對他們之間的溝道區域 22 施加壓縮應變。較佳地，還採用了砷和磷。如上面所討論的，一實施例提供了形成積體電路的方法，該方法包括：對基板進行圖案化，以定義暴露的半導體表面和絕緣區域；並且將原料氣提供至基板，從而在暴露半導體表面上選擇性沉積出磊晶薄膜，其中原

料氣是藉由將丙矽烷、氯和摻雜物源（視需要還有其他氣體，比如運載氣體）進行相互混合而形成的。按照較佳實施例，摻雜物源是鍍源並且視需要是電活性摻雜物前體，將該摻雜物源與丙矽烷和氯氣一起供應至基板，以在暴露的半導體表面上選擇性沉積出摻雜磊晶薄膜。

按照另一實施例，將丙矽烷和氯與電摻雜物一起供應至基板，從而在基板上沉積出電摻雜的矽薄膜。因此，一實施例提供了選擇性沉積單晶矽薄膜的方法，包括提供設置在腔室內的基板；在化學氣相沉積條件下將氯、丙矽烷和摻雜物前體引入到腔室內，摻雜物前體包括電活性摻雜物；並且以至少為約 5 奈米每分鐘的沉積速度在基板上沉積單晶矽薄膜。選擇性沉積的單晶矽薄膜較佳地具有大約 $1.0\text{m}\Omega\cdot\text{cm}$ 或更低的電阻率，並且包括至少大約 $3\times 10^{20}\text{cm}^{-3}$ 的替代摻雜物，較佳地至少大約 $4\times 10^{20}\text{cm}^{-3}$ 的替代摻雜物，更佳地是大約 $5\times 10^{20}\text{cm}^{-3}$ 的替代摻雜物。可以按照特定的應用的要求，改變電活性摻雜物的程度和類型，以在結果得到的摻雜矽中產生電阻率值： $1.0\text{m}\Omega\cdot\text{cm}$ 或更小，例如 $0.9\text{m}\Omega\cdot\text{cm}$ 或更小，較佳地是 $0.8\text{ m}\Omega\cdot\text{cm}$ 或更小，更佳地是 $0.7\text{ m}\Omega\cdot\text{cm}$ 或更小。藉由使用適當的摻雜物前體，該方法可以用於產生含有 n 型摻雜物或 p 型摻雜物的矽薄膜。較佳地，在碳摻雜矽薄膜的情況下採用 n 型摻雜物。上面討論了適當的摻雜物前體和摻雜物的例子。如圖 25 所示，還可以將沉積速度增大到例如至少大約 10 奈米每分鐘、至少大約 20 奈米每分鐘，等等（下面將討論）。

適用於選擇性沉積用鍺或電活性摻雜物替代摻雜的矽薄膜的化學氣相沉積條件，總體上與上面介紹的用於沉積用碳替代摻雜的矽薄膜的 CDV 條件並不矛盾。因此，一實施例提供了一種用碳和用電活性摻雜物摻雜的選擇性沉積單晶矽薄膜。另一實施例提供了一種用鍺和用電活性摻雜物摻雜的選擇性沉積單晶矽薄膜。

圖 24 是對於一系列使用丙矽烷沉積的薄膜、作為摻雜物前體（砷）流量的函數的摻雜矽薄膜的電阻率的圖表。圖 24 表示如下的一般命題：作為砷流量的函數的薄膜電阻率經歷最小化，並且因此電阻率降低沒有必要僅僅藉由增大摻雜物前體的流速來實現。本發明並不受理論約束，但是吾人相信，增大電阻率可能是由於摻入了增大百分數的電活性的摻雜物。

圖 25A 是對於一系列在恆定的丙矽烷與砷的流速比下沉積的薄膜（仍見圖 15）、作為生長速度的函數的摻雜矽薄膜電阻率的圖表。圖 25B 是作為丙矽烷和砷流速的函數的薄膜沉積速度的圖表。從在特定的資料組內使用了恆定的丙矽烷與替代摻雜物前體的流速比（圖 23 中的 MMS，圖 25 中的 AsH_3 ）的層面來說，圖 25 類似於圖 23。圖 25A 證明，可以藉由在相對較高的速度下實施沉積，例如，至少大約 5 奈米每分鐘的速度，較佳地是至少大約 10 奈米每分鐘的速度，可以實現大約 $1.0 \text{ m}\Omega\cdot\text{cm}$ 或更小的矽薄膜電阻率值。如圖 25B 中所示，摻雜矽薄膜的生長速度實質上是丙矽烷流速的線性函數。

圖 15、23 和 25 證明，使用丙矽烷能夠實現相對較高速度的沉積，此反過來能夠實現令人驚奇的高程度的替代摻雜。圖 15、23 和 25 之間的相似之處（儘管磷、碳和砷之間存在已知差別）證明，本文所教導的使用丙矽烷的沉積方法相對不易受摻雜物或摻雜物前體的性質影響。因此，本文介紹的使用丙矽烷的選擇性沉積方法可應用於各種各樣的摻雜物（比如替代碳和電活性摻雜物），並且可應用於將該等摻雜物摻入到各種各樣的含 Si 材料（比如 Si、SiC、SiGe、SiGeC 等等）中。可以對應用於特定含 Si 材料的沉積條件使用例行試驗。

氯的摻雜氫化物吸除

在原處摻雜通常是要避免的，尤其是在單晶圓加工中，因為會造成不希望的 CVD 腔室污染。藉由沉積純半導體可以實現經濟上的節約，此對 p 型（例如，硼摻雜的）或 n 型（例如，磷摻雜的或砷摻雜的）應用都是有用的。此等層是在單獨的加工工具中藉由注入或擴散得以簡單摻雜的。而且，對於摻雜物擴散，可以採用成批加工，從而產量不會很大程度上受附加的摻雜步驟的影響。

不過，對於較佳的採用氯氣的選擇性製程，藉由將摻雜物氫化物加入到加工流程中，發現可以改良層表面品質。吾人認為，摻雜物氫化物用作表面處氯的良好吸收劑，形成了（純）HCl 和摻雜物氯化物，實現了前體氣體接近表面，以便實現高品質的磊晶沉積。

當按照本文介紹的那樣進行實施時，使用丙矽烷和氯

進行的含 Si 薄膜沉積可以提供顯著優於使用傳統矽源進行的沉積的優點。例如，在給定的沉積溫度下，使用丙矽烷的含 Si 薄膜的沉積較佳地以明顯快於使用矽烷替代丙矽烷時的速度進行。較佳的實施例提供了高速沉積方法，按照此方法，以大約 50—200 mg/min 的輸送速度將丙矽烷輸送到基板表面。在熱 CVD 條件下，較佳地在處於大約 500°C 大約 800°C 的範圍內的沉積溫度下，該實施例的實踐得到了相對較快的含 Si 材料的沉積（與其他矽源相比），較佳地是以大約 50 Å 每分鐘或更高的速度，更佳地是以大約 100 Å 每分鐘或更高的速度，最佳地是以大約 200 Å 每分鐘或更高的速度。較佳地，與丙矽烷和氯一起，將摻雜物氫化物源也輸送到表面，以改良表面品質和提供原處摻雜。

較佳含 Si 薄膜具有在薄膜的整個表面上高度均勻的厚度。當如本文所述（例如，在存在摻雜物氫化物吸收劑的情況下）使用丙矽烷和氯在圖案化或混合基板上（尤其是在半導體和氧化矽或氮化矽上）實施沉積時，結果得到的含 Si 薄膜的百分比厚度非均勻度較佳地為大約 2% 或更低。取決於薄膜的平均厚度，百分比厚度非均勻度的額外的值可能是較佳的，如下面的表 1 所示。應將表 1 中所示的 % 厚度非均勻度的各個值理解為該等值前面有詞“大約”。

表 1

平均薄膜厚度	% 厚度非均勻度的較佳範圍	% 厚度非均勻度的更佳範圍	% 厚度非均勻度的最佳範圍
> 150 Å	< 10	< 6	< 2
100 - 150 Å	< 10	< 7	< 3
50 - 99 Å	< 15	< 8	< 4
< 50 Å	< 20	< 10	< 5

總的來說，在一組特定加工條件下沉積的薄膜的薄膜厚度均勻度的測量，可以藉由將該薄膜沉積在直徑處於大約 200 nm 到 300 nm 範圍之內的單一或混合基板上來進行。薄膜厚度均勻度是藉由沿著隨機選取的直徑進行多點厚度測量（不在晶圓外周的 3 mm 排除區內進行測量）、藉由對各個厚度測量結果求平均來確定平均厚度並且確定均方根（rms）變化率來確定的。測量薄膜厚度的較佳器具是利用來自 Thermawave 的 OptiprobeTM，並且較佳地測量方法包括使用此器具沿著隨機選擇的晶圓直徑測量 49 個點上的薄膜厚度。在實踐中，厚度變化率典型地是在此測量之後直接由該器具獲得的，因此不需要人工計算。為了實現比較，可以將結果表示為百分比非均勻度，此百分比非均勻度是如此計算的：用 rms 厚度變化率除以平均厚度並且乘以 100 以將結果表示為百分比。當測量具有不能進行此種測量的表面的薄膜（例如，施加了一個或多個附加層的薄膜，或者包含在積體電路中的薄膜）的厚度均勻度時，對該薄膜進行橫斷，並且藉由電子顯微鏡對其進行檢查。

在橫斷薄膜的最薄部分處和最厚部分處測量薄膜厚度，並且然後將此等兩個點之間的厚度測量結果的範圍（例如， $\pm 6 \text{ \AA}$ ）除此等兩個測量結果的和。本文中將此非均勻度表示為百分比。

此外，與不是使用丙矽烷製作的相應薄膜相比，按照本文介紹的方法（例如，在存在摻雜物氫化物吸收劑的情況下）製作的含有其他元素（例如，摻雜矽、含 Si SiC 和 SiGe 合金和摻雜含 Si 合金）的較佳晶體含 Si 薄膜的組分均勻度得到了本質上的改良。本發明並不侷限於任何操作原理，但是吾人相信，該等含 Si 薄膜具有好於使用傳統前體（比如矽烷、DCS 或 TCS）沉積的相應含 Si 薄膜的組分均勻度。而且，可以藉由本文介紹的方法製備包含相對較高程度的（多種）非矽元素的晶體含 Si 合金。例如，晶體 SiGe 較佳地包含大約 10 原子%地 Ge 或更多，更佳地是大約 20 原子%Ge 或更多，再更佳地是大約 30 原子% Ge 或更多。Si:C 較佳地包含介於大約 1%和 3.5%之間的碳。

非氫運載氣體

按照本發明的另一方面，較佳地採用非氫運載氣體與含鹵素的蝕刻劑氣體和丙矽烷氣體相組合。含鹵素蝕刻劑氣體可以是含氯蝕刻劑氣體，比如氯化氫（HCl）、六氯乙矽烷（ Si_2Cl_6 ）和/或氯氣。氫氣（ H_2 ）是用於半導體加工的氣相沉積中採用的最普遍的運載氣體，尤其是在磊晶沉積中。 H_2 之所以流行，有數種原因。能夠以很高的純度提

供 H_2 。而且，氫的熱特性如下：它不像其他惰性氣體那樣對晶圓有很大的熱效應。此外，氫具有用作還原劑的可能，以致它能夠抵禦由不太完善的反應腔室的密封造成的天然氧的形成。

不過，本發明人藉由在丙矽烷/含鹵素蝕刻劑氣體沉積系統（比如上面介紹的丙矽烷/氯沉積系統）中採用非氫運載氣體發現了某些優點。較佳地，採用氦（He）、氬（Ar）、氖（Ne）、氙（Xe）或氮氣（ N_2 ）或者該等惰性氣體的組合物來取代氫。在某些選擇性沉積實施例中，使用氯化氫作為運載氣體，例如在使用包括大約 5 mg/min 的丙矽烷流速、處於大約 675°C 到大約 700°C 的範圍內的沉積溫度、大約 2.2 slm 的氯化氫流速、大約 4 Torr 的沉積壓力、大約 200 sccm 的稀釋磷化氫流速和大約 6 sccm 的 MMS（未稀釋）流速的沉積條件的實施例中。按照所示出的實施例，採用了 He，因為它具有接近於 H_2 的熱特性，並且因此為了從使用 H_2 運載氣體調整過來，不需要對反應器做過多調整。

在上面介紹的丙矽烷/氯/氫系統中，有數種可能的反應機制，包括：

- (1) $\text{Si (s)} + \text{Cl}_2 \text{ (g)} \rightarrow \text{SiCl}_2 \text{ (g)}$ 蝕刻
- (2) $\text{Si}_3\text{H}_8 \text{ (g)} \rightarrow \text{H}_3\text{SiSiH: (g)} + \text{SiH}_4 \text{ (g)}$ 丙矽烷裂解
- (3) $\text{H}_3\text{SiSiH: (g)} \rightarrow \text{H}_2\text{Si=SiH}_2 \text{ (g)}$
- (4) $\text{SiH}_2 \text{ (g)} + \text{SiCl}_2 \text{ (s)} \rightarrow 2 \text{ Si (s)} + 2 \text{ HCl (g)}$ 沉積

(5) $\text{Si (s)} + 2 \text{HCl} \leftrightarrow \text{SiCl}_2 \text{(g)} + \text{H}_2 \text{(g)}$ 沉積和蝕刻的平衡

(6) $2 \text{PH}_3 \text{(g)} \rightarrow 2 \text{P (s)} + 3 \text{H}_2 \text{(g)}$ 摻雜

(7) $\text{PH}_3 \text{(g)} + 6\text{Cl(s)} \rightarrow \text{PCl}_3 \text{(g)} + 3\text{HCl(g)}$ +自由表面位置

(8) $\text{Cl}_2 \text{(g)} + \text{H}_2 \text{(g)} \rightarrow 2 \text{HCl (g)}$

比較： $\text{SiH}_2\text{Cl}_2 \text{(g)} \rightarrow \text{SiCl}_2 \text{(g)} + \text{H}_2 \text{(g)}$ DCS 分解

等式 (1) 代表系統中的蝕刻反應。除了提供蝕刻（此是保持選擇性所需要的）之外，等式 (1) 還產生了用於等式 (5) 的反應物，該反應物有助於產生矽沉積物。等式 (5) 代表向右的反應（蝕刻）與向左的反應（沉積）之間的平衡。較佳地，條件如下：蝕刻在絕緣表面上佔優，而沉積在半導體窗口上佔優。不希望受到理論的限制，希望提供充足的氯氣濃度，以產生選擇性的蝕刻，同時產生供應沉積的 SiCl_2 。

不過，當作為運載氣體提供自由 H_2 （即，大量的 H_2 ）時，將會發生反應 (8)，產生 HCl 。在系統中增大 HCl 的濃度將會把沉積/蝕刻等式 (4) 和 (5) 推向蝕刻的方向，因此，對於給定的“調整好”的製程，會降低沉積速度。調整好的製程代表已經將反應物濃度調整為實現選擇性沉積的製程。

等式 (7) 表示再另一種期望的反應，由於存在 H_2 運載氣體，因此 HCl 的產生將抑制該反應。等式 (7) 表示吸收在晶圓表面上的氯的吸除。摻雜物氫化物，比如砷、

磷化氫和乙硼烷（所示的磷化氫）易於與表面氯原子進行反應並且形成不穩定的副產品，從而為沉積開闢了表面反應位置。不過，和等式（4）和（5）的情況一樣，增大 HCl 濃度易於藉由向左移動等式（7）的平衡而抑制期望的吸除反應。

因此，使用非氫運載氣體（一般是系統中最主要的氣體）將會：避免依據等式（8）消耗 Cl_2 並且從而避免了抑制沉積反應（4）、（5）和吸除反應（7）。從 Violette 的文章（上面以引用方式併入本文）中複製過來的圖 26，表示添加 H_2 運載氣體如何降低他們研究的 Si/Cl 中的沉積反應物 SiCl_2 的濃度。注意，雖然該製程較佳地不採用 H_2 ，但是在不全部排除的情況下，可以獲得最小化 H_2 的益處。較佳地，代表系統中最大的氣體源的主要運載氣體是非氫的。較佳地，沉積物前體（比如碳源、鍍源和/或電摻雜物前體）是在非氫運載氣體中稀釋的（例如，He 中 1% 的砷，He 中 1% 的磷化氫）。較佳地，與最小化或消除 H_2 相結合地，採用相對較高的沉積溫度（例如，高於大約 550°C ，更佳地是處於大約 550°C 到大約 650°C 的範圍內），因為沉積選擇性傾向於隨著沉積溫度增大而增大（見圖 16A）。

圖 27 表示採用氦、丙矽烷和氯氣的較佳反應器系統 100。如圖所示，淨化器 102 位於氦源 104 的下游。一部分惰性氣體流分流到具有氣泡器 106 形式的蒸發器，運載氣體攜帶著蒸發的丙矽烷 108 從該蒸發器流出。另外，可以簡單地對丙矽烷加熱，以增大丙矽烷在液體上方的空間內

的蒸汽壓力，並且運載氣體在經過該空間的時候帶走丙矽烷。在任何情況下，液體反應物源容器 106 的下游是分析器 110，該分析器 110 藉由測量透過蒸汽的聲音的速度確定流動氣體的反應物濃度。基於這一測量結果，由分析器 110 改變軟體控制的下流質量流控制器（MFC）112 的設定點。此分析器是可以用商業手段買到的。

經過此 MFC 112 的流體在用於沉積腔室 122 的注入歧管 120 的上游的充氣板處與經過主運載氣體 MFC 114 的主運載氣體和其他反應物相混合。另外，流體可以在反應器系統 100 中的任意點處混合，以將結果得到的原料氣供應到基板。還設置了蝕刻劑類的源，較佳地是氯氣 130。在所示出的實施例中，還設置了用於碳的源 132（表示為一甲基矽烷或 MMS）和用於摻雜物氫化物的源 134（所示的磷化氫）。

如圖所示，反應器系統 100 還包括中央控制器 150，該中央控制器與系統 100 的各種可控制的組分電連接。將該控制器程控為提供氣體流量、溫度、壓力等，以在容納於反應腔室 122 內的基板上實現本文介紹的沉積製程。本領域技術人員將會意識到，控制器 150 典型地包括記憶體和微處理器，並且可由軟體、固定佈線或二者的組合來進行程控，並且該控制器的功能可以分佈在位於不同物理位置上的處理器當中。因此，控制器 150 還可以代表多個遍佈系統 100 的控制器。

因此，丙矽烷/氯/非氫運載氣體的組合造成了含矽材料的沉積速度得到提高，尤其是磊晶層。按照一實施例，與壓力和溫度相結合地選擇氣體流速，以實現絕緣材料當中的半導體窗口上/內的選擇性沉積。應當理解，氮源 104 可以用其他非氫氣體來代替，比如氖、氬、氦、氫和/或氮 (N_2)。氮源 104 還可以用氫源代替，以供應採用氫運載氣體的反應器系統。例如，採用氫作為運載氣體的所介紹的沉積製程可以在此反應器系統中實施。

在所示的實施例中，還設置了碳源 132，並且與丙矽烷和氯相結合，可以實現高替代碳含量，如上文所述。按照另一實施例，較佳地還設置了摻雜物氫化物源 134，以得到具有得到提高的電導率的原處摻雜的半導體層。較佳地，對於矽或 SiC 磊晶，摻雜物氫化物是砷或磷化氫，並且該層是 n 型摻雜的。最佳地，用於摻雜物氫化物的稀釋惰性氣體也是非氫惰性氣體。因此，磷化氫和 MMS 得以較佳地例如在氬中儲存在他們的源容器 132、134 中。典型的摻雜物氫化物的濃度，對於砷和磷化氫，是氬中的 0.1% 到 5%，更佳地是在氬中的 0.5% 到 1.0%。典型的碳源濃度是在氬中的 5% 到 50%，較佳地是在氬中的 10% 到 30%。例如，用氬中 20% 的 MMS 進行了試驗。另外，碳源（例如 MMS）可以以未稀釋的形式供應。

前述關於非氫惰性運載氣體與丙矽烷和氯氣相結合的益處的討論內容也可應用於其他半導體化合物。例如，對於 SiGe，丙矽烷、鍍烷、氯和非氫運載氣體可以獲得相同

的提高了和選擇性沉積的益處。例如，在加入氬中 1% 的乙硼烷的情況下，可以獲得 p 型摻雜層。

實例 1

此實例表示磊晶矽薄膜在混合形態基板上的選擇性沉積。

將八英吋未圖案化 Si<100>晶圓基板和具有完全氧化 (1000 Å) 表面的獨立晶圓裝入到 Epsilon E2500™ 反應器系統中。然後在 900°C 下，在 20 slm 的氬流速下，將該基板送入到反應器系統中，然後使得該基板穩定 1 分鐘。然後隨著基板溫度降低到 550°C，切斷氬流。然後使得該基板穩定 10 秒鐘，在經過此時間之後，引入 50 mg/min 的丙矽烷流 10 分鐘。同時供應 200 sccm 氯氣和 100 sccm 的 1% 磷化氬的流體，並且在大約 6 Torr 的沉積壓力下實施沉積。在單晶基板上選擇性沉積（沉積速度為 5 nm/min）出厚度為大約 500 Å 的連續、均勻磷摻雜 Si 薄膜。然後將基板從反應器中取出並且送回到裝載鎖定裝置中。沉積在矽晶圓上的磷摻雜 Si 薄膜具有良好的磊晶品質和大約 0.35 mΩ·cm 的電阻率，同時基本上沒有在氧化物基板上觀察到沉積。

實例 2

實施實例 1 中介紹的沉積製程，只是將具有氮化矽表面的獨立晶圓裝載到反應器系統中，而不是裝載具有氧化矽表面的獨立晶圓。在矽晶圓上選擇性沉積出了磊晶磷摻雜 Si 薄膜，而在氮化矽表面上基本上沒有沉積。和實例 1

中一樣，所沉積的磷摻雜 Si 薄膜具有良好的磊晶品質和大約 $0.35 \text{ m}\Omega\cdot\text{cm}$ 的電阻率。

本文提到的所有專利、專利申請案和文章都以引用的方式整體併入本文。本領域技術人員將會意識到，在不超出本發明的範圍的情況下，可以對上面介紹的製程進行各種不同的忽略、添加和修改，並且意欲使所有此等修改和改變都落在所附權利要求限定的本發明的範圍內。

【圖式簡單說明】

從下文的介紹中和從所附圖式（未按比例）中，本發明的此等和其他方面將會顯而易見，下文的說明和附圖的用意是解釋說明，而非限制本發明，並且其中：

圖 1 是場氧化限定之後、剩下絕緣體和暴露的半導體表面的半導體基板的示意性橫截面圖。

圖 2 表示在活性區窗口內形成電晶體閘電極之後的圖 1 的結構。

圖 3 表示在閘電極兩側凹陷出源極和汲極區域之後的圖 2 的結構。

圖 4 表示在按照本發明的較佳實施例在凹陷區域內選擇性沉積了半導體薄膜之後的圖 3 的結構。

圖 5 表示在視需要繼續選擇性沉積、形成擡高的源極/汲極結構之後的圖 4 的結構。

圖 6 表示在按照本發明的另一較佳實施例、暴露出半導體窗口並且進行了選擇性沉積以形成擡高的源極/汲極結構之後的圖 2 的結構。

圖 7 是表示對於固定的丙矽烷流速、在多種溫度下、作為氯流速的函數的矽上的沉積速度圖線。

圖 8 是表示作為氯流速的函數的沉積速度圖線，說明在各種條件下丙矽烷/氯沉積的選擇性閾值。

圖 9 是表示對於採用乙矽烷和氯加工氣體的沉積、作為溫度的函數的絕緣表面上的晶核表面覆蓋程度圖線。

圖 10 是表示對於採用乙矽烷和氯加工氣體的沉積、作為氯流量的函數的缺陷密度圖線。

圖 11 是表示對於按照本發明的較佳實施例、對於採用丙矽烷、氯和氬運載氣體的沉積、作為氬流量的函數的矽上的沉積速度的圖線。

圖 12 是表示作為丙矽烷流量的函數的矽上的沉積速度圖線。

圖 13 是表示作為倒溫度（沉積壓力 = 1T = 1 Torr）的函數的氧化矽上的沉積速度圖線。

圖 14A-D 是表示對於採用丙矽烷、氯和氬運載氣體進行的沉積、作為倒溫度和壓力（T=Torr）的函數的矽上的沉積速度的一系列圖線。

圖 15 是表示對於採用丙矽烷、氯和氬運載氣體的沉積、作為摻雜物流速的函數的表面電阻圖線。

圖 16A 是表示使用丙矽烷和氯氣而沒有使用氬運載氣體的、作為倒溫度的函數的在氧化矽上矽的沉積速度圖線。圖 16B 是表示在此組試驗中使用的沉積條件（550°C、16 Torr、沒有主運載氣體流）下、與氧化矽（SiO₂）和氮

化矽 (Si_3N_4) 相對、基本上 100% 選擇在單晶矽上沉積時的 Cl_2 /丙矽烷流速比的圖表。

圖 17A-D 是表示按照較佳實施例的生長速度、碳摻入到沉積薄膜內和所沉積薄膜的電阻率的一系列圖線。

圖 18A 是表示對於用碳和砷二者替代摻雜的矽薄膜、作為生長速度 (奈米每分鐘, nm/min) 的函數的百分比替代碳的圖線。圖 18A 中的圖線還表示該等薄膜的電阻率 (以 $\text{m}\Omega\cdot\text{cm}$ 為單位, 左邊的軸也一樣)。圖 18B 是表示作為丙矽烷流量 (以毫克每分鐘為單位) 的函數的該等薄膜的生長速度圖線。

圖 19 表示對於按照較佳實施例用碳進行了替代摻雜的矽薄膜、傅立葉變換紅外 (FTIR) 頻譜的一部分。

圖 20A 表示對於三種不同的運載氣體 (H_2) 流速、作為腔室壓力的函數的矽薄膜內的替代碳含量圖線。圖 20B 表示對於三種不同的運載氣體 (H_2) 流速、作為腔室壓力的函數的生長速度的圖線。

圖 21A 表示在恆定的 MMS (一甲基矽烷 (monomethylsilane) 或甲基矽烷 (methylsilane)) 流速下、作為丙矽烷流速的函數的矽薄膜內的替代碳含量圖線。圖 21B 表示作為沉積速度 (生長速度) 的函數的矽薄膜內的替代碳含量。

圖 22 表示在恆定的丙矽烷流速下、作為 MMS 流速的函數的矽薄膜內的替代碳含量的圖線。

圖 23A 表示在恆定在丙矽烷與 MMS 流速比下、作為

薄膜生長速度的函數的矽薄膜內的替代碳含量的圖線。圖 23B 表示作為丙矽烷流速的函數的生長速度圖線。

圖 24 是對於使用丙矽烷沉積的一系列薄膜、作為摻雜物前體（砷）流量的函數的摻雜矽薄膜電阻率的圖線。

圖 25A 是對於在恆定的丙矽烷與砷流速比下沉積的一系列薄膜、作為生長速度的函數的摻雜矽薄膜電阻率的圖線。圖 25B 是作為丙矽烷和砷流速的函數的薄膜沉積速度的圖表。

圖 26 表示對於包括各種不同的氯化矽種類、加入了和沒加入氫運載氣體的系統、作為溫度的函數的各種不同反應物的熱力學平衡的兩個圖線。

圖 27 是反應器的示意圖，設置該反應器用於按照本發明的較佳實施例採用丙矽烷、氯氣和惰性的非氫運載氣體來沉積含矽薄膜的系統。

【主要元件符號說明】

- 10 混合基板
- 12 場隔離區域
- 14 活性區
- 16 閘電極
- 18 介電質層
- 20 源極和汲極區域
- 22 溝道區域
- 30 晶體含矽材料
- 32 異質磊晶薄膜

34	額外的矽結構
100	反應器系統
102	淨化器
104	氮源
106	氣泡器
108	丙矽烷
110	分析器
112	控制器
114	主運載氣體
120	歧管
122	反應腔室
130	氯氣
132	碳源
134	摻雜物氫化物源
150	中央控制器

十、申請專利範圍：

1.一種在基板上選擇性沉積含矽層的方法，包括：

提供一基板，所述基板包括一具有第一表面形態的第一表面和一具有第二表面形態的第二表面，所述第二表面形態不同於所述第一表面形態，

將丙矽烷與氯氣相互混合，從而形成原料氣；

在化學氣相沉積條件下將原料氣引入到基板上；以及

藉由引入所述原料氣，將一含矽層選擇性地沉積到所述第一表面上，而不沉積到所述第二表面上。

2.如申請專利範圍第 1 項所述之在基板上選擇性沉積含矽層的方法，其中所述化學氣相沉積條件包括約 450°C 到約 700°C 範圍之間的溫度。

3.如申請專利範圍第 1 或第 2 項所述之在基板上選擇性沉積含矽層的方法，其中所述化學氣相沉積條件包括約 500°C 到約 650°C 範圍之間的溫度。

4.如申請專利範圍第 1 項所述之在基板上選擇性沉積含矽層的方法，其中所述化學氣相沉積條件包括約 0.25 Torr 到約 100Torr 範圍之間的壓力。

5.如申請專利範圍第 1 項所述之在基板上選擇性沉積含矽層的方法，其中將所述丙矽烷和氯氣混合包括流速為約 10 mg/min 到約 200 mg/min 的丙矽烷。

6.如申請專利範圍第 1 項所述之在基板上選擇性沉積含矽層的方法，其中將所述丙矽烷和氯氣混合包括流速為約 20 sccm 到約 200 sccm 的氯。

7.如申請專利範圍第 1 項所述之在基板上選擇性沉積含矽層的方法，其中形成所述原料氣的至少一部分的混合是在腔室中進行。

8.如申請專利範圍第 1 項所述之在基板上選擇性沉積含矽層的方法，進一步包括混合一摻雜物氣體以形成所述原料氣。

9.如申請專利範圍第 8 項所述之在基板上選擇性沉積含矽層的方法，其中所述摻雜物氣體包括碳源、鍺源、n 型摻雜物及 p 型摻雜物中至少之一。

10.如申請專利範圍第 9 項所述之在基板上選擇性沉積含矽層的方法，其中所述摻雜物氣體包括所述碳源、所述鍺源、所述 n 型摻雜物及所述 p 型摻雜物中至少之二。

11.如申請專利範圍第 9 或第 10 項所述之在基板上選擇性沉積含矽層的方法，其中所述摻雜物氣體包括選自由單甲矽烷基甲烷、雙甲矽烷基甲烷、三甲矽烷基甲烷、四甲矽烷基甲烷、一甲基矽烷、二甲基矽烷及 1,3-乙矽丁烷組成的群組中的碳源。

12.如申請專利範圍第 11 項所述之在基板上選擇性沉積含矽層的方法，其中所述碳源包括一甲基矽烷。

13.如申請專利範圍第 9 項所述之在基板上選擇性沉積含矽層的方法，其中所述摻雜物氣體包括一碳源，所述碳源包括分子式為 $(\text{SiH}_{3-z}\text{Cl}_z)_x\text{CH}_{4-x-y}\text{Cl}_y$ 的氯甲矽烷基甲烷，其中 x 是 1 到 4 範圍內的整數，並且其中 y 和 z 是彼此無關的零或 1 到 3 範圍內的整數，前提是 $x+y \leq 4$ 並且至

少 y 和 z 之一不為零。

14.如申請專利範圍第 9 項所述之在基板上選擇性沉積含矽層的方法，其中所述摻雜物氣體包括一碳源，所述碳源包括分子式為 $XaSiHb(C_nH_{2n+1})_{4-a-b}$ 的烷基鹵素矽烷，其中 X 是鹵素； n 是 1 或 2； a 是 1 或 2； b 是 0、1 或 2；並且 a 和 b 的和小於 4。

15.如申請專利範圍第 9 項所述之在基板上選擇性沉積含矽層的方法，其中所述摻雜物氣體包括一選自由砷和磷化氫組成的群組中的 n 型摻雜物。

16.如申請專利範圍第 9 項所述之在基板上選擇性沉積含矽層的方法，其中所述摻雜物氣體包括一選自由鍺烷和乙鍺烷組成的群組中的鍺源。

17.如申請專利範圍第 9 項所述之在基板上選擇性沉積含矽層的方法，其中所述摻雜物氣體包括一 p 型摻雜物。

18.如申請專利範圍第 17 項所述之在基板上選擇性沉積含矽層的方法，其中所述摻雜物氣體包括乙硼烷。

19.如申請專利範圍第 9 項所述之在基板上選擇性沉積含矽層的方法，其中所述含矽層包括一在原處摻雜的矽薄膜。

20.如申請專利範圍第 19 項所述之在基板上選擇性沉積含矽層的方法，其中所述摻雜物氣體包括乙硼烷、磷化氫或砷。

21.如申請專利範圍第 8 項所述之在基板上選擇性沉積含矽層的方法，其中所述摻雜物氣體包括一電摻雜物氫

化物，其在沉積期間從一沉積表面吸收氯。

22.如申請專利範圍第 1 項所述之在基板上選擇性沉積含矽層的方法，其中所述第一表面形態為單晶。

23.如申請專利範圍第 22 項所述之在基板上選擇性沉積含矽層的方法，其中所述第二表面形態為非晶、多晶或非晶及晶體的混合物。

24.如申請專利範圍第 23 項所述之在基板上選擇性沉積含矽層的方法，其中所述第一表面包括一半導體材料，且所述第二表面包括一介電質材料。

25.如申請專利範圍第 24 項所述之在基板上選擇性沉積含矽層的方法，其中所述第一表面包括一局部製造電晶體的源極和汲極區域。

26.如申請專利範圍第 25 項所述之在基板上選擇性沉積含矽層的方法，其中所述第一表面相對所述局部製造電晶體的溝道表面凹陷。

27.如申請專利範圍第 25 或第 26 項所述之在基板上選擇性沉積含矽層的方法，其中所述含矽層包括一合金，配置用來將應力引入到所述局部製造電晶體的溝道區域，以改良電載體流動性。

28.如申請專利範圍第 27 項所述之在基板上選擇性沉積含矽層的方法，其中所述含矽層向所述溝道區域引入拉伸應變。

29.如申請專利範圍第 27 項所述之在基板上選擇性沉積含矽層的方法，其中所述含矽層向所述溝道區域引入壓

縮應變。

30.如申請專利範圍第 25 項所述之在基板上選擇性沉積含矽層的方法，其中所述含矽層定義一擡高的源極/汲極結構。

31.如申請專利範圍第 1 項所述之在基板上選擇性沉積含矽層的方法，其中所述含矽層包括一異質磊晶薄膜。

32.如申請專利範圍第 1 項所述之在基板上選擇性沉積含矽層的方法，其中所述含矽層具有一約 50 埃到約 1000 埃之間的平均厚度。

33.如申請專利範圍第 1 項所述之在基板上選擇性沉積含矽層的方法，進一步包括將一運載氣體混合以形成所述原料氣。

34.如申請專利範圍第 33 項所述之在基板上選擇性沉積含矽層的方法，其中所述運載氣體為一非氫惰性氣體。

35.如申請專利範圍第 34 項所述之在基板上選擇性沉積含矽層的方法，其中當選擇性沉積時對所述腔室不提供氯化氫。

36.一種製造積體電路的方法，所述方法包括：

對基板進行圖案化，以限定出暴露的半導體表面和絕緣區域；以及

提供丙矽烷和氯氣，從而在暴露的半導體表面上選擇性沉積出一含矽磊晶薄膜。

37.如申請專利範圍第 36 項所述之製造積體電路的方法，其中圖案化所述基板包括暴露活性區域以在場隔離區

域之間形成電晶體。

38.如申請專利範圍第 36 或第 37 項所述之製造積體電路的方法，其中圖案化進一步包括在一溝道區域定義一閘電極，且利用絕緣間隔物保護所述閘電極，所述暴露半導體表面包括源極和汲極區域。

39.如申請專利範圍第 36 項所述之製造積體電路的方法，其中圖案化包括使所述源極和汲極區域凹陷。

40.如申請專利範圍第 36 項所述之製造積體電路的方法，進一步包括提供一非氫惰性氣體的主運載氣體流。

41.一種在基板上沉積含矽層之方法，包括：

提供一設置在一腔室內的基板；

將丙矽烷、一含鹵素蝕刻劑氣體和一非氫運載氣體混合，以形成一原料氣，以及

將所述原料氣引入到所述基板，藉此在所述基板上沉積一含矽層。

42.如申請專利範圍第 41 項所述之在基板上沉積含矽層之方法，其中含鹵素蝕刻劑氣體為一含氯蝕刻劑氣體。

43.如申請專利範圍第 42 項所述之在基板上沉積含矽層之方法，其中所述含氯蝕刻劑氣體包括氯、六氯乙矽烷和氯化氫至少之一。

44.如申請專利範圍第 41 項所述之在基板上沉積含矽層之方法，其中所述含鹵素蝕刻劑氣體為氯。

45.如申請專利範圍第 41 項所述之在基板上沉積含矽層之方法，其中所述基板包括由場隔離區域包圍的半導體

窗口，並且引入包括在所述半導體窗口中選擇性沉積。

46.如申請專利範圍第 41 項所述之在基板上沉積含矽層之方法，進一步包括利用所述非氫運載氣體引入一碳源，所述含矽層包括至少 2.4 原子%替代碳，其由 X 射線衍射及 Vegard's 法則決定。

47.如申請專利範圍第 46 項所述之在基板上沉積含矽層之方法，進一步包括將所述碳源儲存在一非氫惰性氣體中。

48.如申請專利範圍第 41 項所述之在基板上沉積含矽層之方法，進一步包括利用所述非氫載體氣體引入一電摻雜物物氫化物。

49.如申請專利範圍第 48 項所述之在基板上沉積含矽層之方法，進一步包括將所述電摻雜物氫化物儲存在一非氫惰性氣體中。

50.如申請專利範圍第 41 項所述之在基板上沉積含矽層之方法，進一步包括利用所述非氫運載氣體引入一鍺源，所述含矽層包括一矽鍺合金。

51.如申請專利範圍第 41 項所述之在基板上沉積含矽層之方法，其中所述非氫運載氣體包括選自氫、氫、氬、氫、氯化氫及氮之至少一者。

52.如申請專利範圍第 41 項所述之在基板上沉積含矽層之方法，其中所述非氫運載氣體包括氬。

53.如申請專利範圍第 41 項所述之在基板上沉積含矽層之方法，其中至少一部分所述混合在所述腔室中進行。

54.一種用於沉積半導體薄膜的裝置，包括：

一丙矽烷蒸汽源；

一氯氣源；

一運載氣體源；

一將所述丙矽烷、氯和運載氣體源連接到一化學氣相沉積腔室的氣體分發網路；以及

一控制系統，配置用來在合適條件下將所述丙矽烷和氯傳輸到所述氣體分發網路，所述合適條件指適合於在所述腔室中基板的部分上沉積一含矽層，而不沉積到所述基板的其他部分。

55.如申請專利範圍第 54 項所述之用於沉積半導體薄膜的裝置，其中所述運載氣體源包括一非氬惰性氣體。

56.如申請專利範圍第 54 或第 55 項所述之用於沉積半導體薄膜的裝置，其中所述運載氣體源包括氦。

57.如申請專利範圍第 54 項所述之用於沉積半導體薄膜的裝置，其中所述丙矽烷蒸汽源包括一氣泡器。

58.如申請專利範圍第 54 項所述之用於沉積半導體薄膜的裝置，進一步包括一連接至所述氣體分發網路的電摻雜物氫化物源。

59.如申請專利範圍第 58 項所述之用於沉積半導體薄膜的裝置，其中所述電摻雜物氫化物源包括一在一非氬惰性氣體中稀釋的摻雜物氫化物。

60.如申請專利範圍第 59 項所述之用於沉積半導體薄膜的裝置，項中所述電摻雜物氫化物在所述非氬惰性氣體

中的濃度在約 0.1% 到 5% 之間。

61. 如申請專利範圍第 54 項所述之用於沉積半導體薄膜的裝置，進一步包括一連接至所述氣體分發網路的碳源。

62. 如申請專利範圍第 61 項所述之用於沉積半導體薄膜的裝置，其中所述碳源包括一在一非氫惰性氣體中稀釋的碳蒸汽反應物。




圖 1




圖 2




圖 3




圖 4




圖 5




圖 6




圖 7




圖 8




圖 9




圖 10




圖 11




圖 12




圖 13




圖 14A




圖 14B




圖 14C




圖 14D




圖 15




圖 16A




圖 16B




圖 17A




圖 17B




圖 17C




圖 17D




圖 18A




圖 18B




圖 19




圖 20A




圖 20B




圖 21A




圖 21B




圖 22




圖 23A




圖 23B




圖 24




圖 25A




圖 25B




圖 26




圖 27