



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2008년11월17일
(11) 등록번호 10-0868803
(24) 등록일자 2008년11월07일

(51) Int. Cl.

H05B 41/30 (2006.01) H05B 41/32 (2006.01)

G03B 15/03 (2006.01)

(21) 출원번호 10-2007-0047836

(22) 출원일자 2007년05월16일

심사청구일자 2007년05월16일

(56) 선행기술조사문헌

JP20060014596 A

US20070114950 A1

US5068575 A

US5912552 A

(73) 특허권자

고려대학교 산학협력단

서울 성북구 안암동5가1 고려대학교 내

(72) 발명자

최원호

서울 양천구 신정6동 목동아파트 1421동 1506호

이우관

서울 동대문구 제기1동 120-44

김수원

서울 광진구 자양2동 690-58 파라다이스리버빌 4층

(74) 대리인

현종철

전체 청구항 수 : 총 12 항


심사관 : 신영교

(54) 고속 충전 모드 동작을 위한 제어 회로, 이를 이용한 포토플래시 커패시터 충전기 및 카메라용 플래시 장치

(57) 요약

고속 충전 모드 동작을 위한 제어 회로, 이를 이용한 포토플래시 커패시터 충전기 및 카메라용 플래시 장치가 개시된다. 본 발명은 변압기의 1차측 코일에 소스 단자가 연결된 DMOS; 비반전 출력단이 상기 DMOS의 게이트 단자와 연결되어 상기 DMOS를 스위칭하는 래치; 기준 전압보다 상기 DMOS의 드레인 단자 전압이 낮은 경우에 하이 로직 레벨의 신호를 출력하는 비교기; 소정의 딜레이 셀을 구비하고, 상기 비교기의 출력단과 상기 래치의 셋 입력단 사이에 연결되어 상기 비교기의 출력의 상승 에지에서 펄스를 출력하는 업 펄스 트리거드 타이머; 및 상기 비교기의 출력단과 상기 래치의 리셋 입력단 사이에 연결되어 상기 비교기의 출력의 하강 에지에서 펄스를 출력하는 다운 펄스 트리거드 타이머를 포함한다. 본 발명에 의하면, DMOS를 빠르게 스위칭함으로써 포토플래시 커패시터의 충전 속도를 고속으로 할 수 있고, 비교기의 갯수를 줄여 충전기의 구조를 단순화시킬 수 있다.

대표도 - 도3



특허청구의 범위

청구항 1

변압기의 1차측 코일에 소스 단자가 연결된 DMOS(Double Diffusion-Metal Oxide Semiconductor);
비반전 출력단이 상기 DMOS의 게이트 단자와 연결되어 상기 DMOS를 스위칭하는 래치;
기준 전압보다 상기 DMOS의 드레인 단자 전압이 낮은 경우에 하이 로직 레벨의 신호를 출력하는 비교기;
소정의 딜레이 셀을 구비하고, 상기 비교기의 출력단과 상기 래치의 셋 입력단 사이에 연결되어 상기 비교기의 출력의 상승 에지에서 펄스를 출력하는 업 펄스 트리거드 타이머; 및
상기 비교기의 출력단과 상기 래치의 리셋 입력단 사이에 연결되어 상기 비교기의 출력의 하강 에지에서 펄스를 출력하는 다운 펄스 트리거드 타이머를 포함하는 고속 충전 모드 동작을 위한 제어 회로.

청구항 2

제 1 항에 있어서,
상기 래치는
SR 래치인 것을 특징으로 하는 고속 충전 모드 동작을 위한 제어 회로.

청구항 3

제 1 항에 있어서,
입력 전류에 대응하는 기준 전압을 생성하여 상기 비교기에 인가하는 레퍼런스 변경부를 더 포함하는 것을 특징으로 하는 고속 충전 모드 동작을 위한 제어 회로.

청구항 4

제 1 항에 있어서,
상기 업 펄스 트리거드 타이머는
400ns 내지 1000ns 사이의 딜레이 셀을 구비하는 것을 특징으로 하는 고속 충전 모드 동작을 위한 제어 회로.

청구항 5

제 1 항에 있어서,
상기 래치의 비반전 출력단과 상기 DMOS의 게이트 단자 사이에 연결되는 DMOS 버퍼를 더 포함하는 것을 특징으로 하는 고속 충전 모드 동작을 위한 제어 회로.

청구항 6

온 주기 동안 변압기의 1차 측에 충전된 전압을 오프 주기 동안 변압기의 2차측으로 전달하기 위한 제어 회로에 있어서,
상기 변압기의 1차측 코일에 소스 단자가 연결된 DMOS(Double Diffusion-Metal Oxide Semiconductor);
상기 DMOS의 드레인 단자와 그라운드 사이에 연결된 저항 소자;
출력단이 상기 DMOS의 게이트 단자에 연결된 DMOS 버퍼;
비반전 출력단이 상기 DMOS 버퍼의 입력단과 연결된 래치;
기준 전압보다 상기 DMOS의 드레인 단자 전압이 낮은 경우에 하이 로직 레벨의 신호를 출력하는 비교기;
소정의 딜레이 셀을 구비하고, 상기 비교기의 출력단과 상기 래치의 셋 입력단 사이에 연결되어 상기 비교기의 출력의 상승 에지에서 펄스를 출력하는 업 펄스 트리거드 타이머; 및
상기 비교기의 출력단과 상기 래치의 리셋 입력단 사이에 연결되어 상기 비교기의 출력의 하강 에지에서 펄스를

출력하는 다운 펄스 트리거드 타이머를 포함하는 고속 충전 모드 동작을 위한 제어 회로.

청구항 7

제 6 항에 있어서,

상기 래치는

SR 래치인 것을 특징으로 하는 고속 충전 모드 동작을 위한 제어 회로.

청구항 8

제 6 항에 있어서,

상기 업 펄스 트리거드 타이머는

400ns 내지 1000ns 사이의 딜레이 셀을 구비하는 것을 특징으로 하는 고속 충전 모드 동작을 위한 제어 회로.

청구항 9

포토플래시 커패시터 충전기에 있어서:

1차측 코일 및 2차측 코일로 구성된 변압기;

상기 2차측 코일과 상기 충전기의 최종 출력단 사이에 연결된 다이오드;

상기 최종 출력단과 그라운드 사이에 연결되어 전하를 충전하는 포토플래시 커패시터;

상기 변압기의 1차측 코일에 소스 단자가 연결된 DMOS(Double Diffusion-Metal Oxide Semiconductor);

출력단이 상기 DMOS의 게이트 단자에 연결된 DMOS 버퍼;

비반전 출력단이 상기 DMOS 버퍼의 입력단과 연결된 래치;

기준 전압보다 상기 DMOS의 드레인 단자 전압이 낮은 경우에 하이 로직 레벨의 신호를 출력하는 비교기;

소정의 딜레이 셀을 구비하고, 상기 비교기의 출력단과 상기 래치의 셋 입력단 사이에 연결되어 상기 비교기의 출력의 상승 에지에서 펄스를 출력하는 업 펄스 트리거드 타이머; 및

상기 비교기의 출력단과 상기 래치의 리셋 입력단 사이에 연결되어 상기 비교기의 출력의 하강 에지에서 펄스를 출력하는 다운 펄스 트리거드 타이머를 포함하는 포토플래시 커패시터 충전기.

청구항 10

제 9 항에 있어서,

상기 DMOS의 드레인 단자와 그라운드 사이에 연결된 저항 소자를 더 포함하는 것을 특징으로 하는 포토플래시 커패시터 충전기.

청구항 11

제 9 항에 있어서,

미리 충전된 전하를 저장하고, 상기 변압기의 1차측 코일에 연결되어 전압을 공급하는 배터리를 더 포함하는 것을 특징으로 하는 포토플래시 커패시터 충전기.

청구항 12

배터리 전압으로부터 승압된 전압을 전구에 인가하는 포토플래시 커패시터 충전기를 포함하는 카메라용 플래시 장치에 있어서,

상기 포토플래시 커패시터 충전기는

1차측 코일 및 2차측 코일로 구성된 변압기;

상기 2차측 코일과 상기 충전기의 최종 출력단 사이에 연결된 다이오드;

상기 최종 출력단과 그라운드 사이에 연결되어 전하를 충전하는 포토플래시 커패시터;
 상기 변압기의 1차측 코일에 소스 단자가 연결된 DMOS(Double Diffusion-Metal Oxide Semiconductor);
 출력단이 상기 DMOS의 게이트 단자에 연결된 DMOS 버퍼;
 비반전 출력단이 상기 DMOS 버퍼의 입력단과 연결된 래치;
 기준 전압보다 상기 DMOS의 드레인 단자 전압이 낮은 경우에 하이 로직 레벨의 신호를 출력하는 비교기;
 소정의 딜레이 셀을 구비하고, 상기 비교기의 출력단과 상기 래치의 셋 입력단 사이에 연결되어 상기 비교기의 출력의 상승 에지에서 펄스를 출력하는 업 펄스 트리거드 타이머; 및
 상기 비교기의 출력단과 상기 래치의 리셋 입력단 사이에 연결되어 상기 비교기의 출력의 하강 에지에서 펄스를 출력하는 다운 펄스 트리거드 타이머를 포함하는 카메라용 플래시 장치.

명세서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

- <8> 본 발명은 광원을 위한 전력 제어에 관한 것으로, 특히, 고속 충전 모드 동작을 위한 제어 회로, 이를 이용한 포토플래시 커패시터 충전기 및 카메라용 플래시 장치에 관한 것이다.
- <9> 카메라 사용 초창기에는 화학적 반응에 의해 40ms Pulse의 강렬한 흰색을 띄는 플래시 벌브(Flash bulbs)나 플래시 바(Flash bars)를 사용하였다. 지금으로부터 약 40년 전 쯤부터 1ms Pulse의 흰색을 띄는 제논 벌브(Xenon bulb)가 개발되었고, 현재까지 디지털 카메라나 휴대 전화에 널리 사용되고 있다. 플래시를 터뜨리기 위해 제논 벌브는 300V 이상의 높은 전압을 필요로 하게 된다. 이를 위해 큰 충전용량의 포토플래시 커패시터(Photoflash capacitor)가 필요하며, 충전을 위한 충전 회로(Charging circuit)가 필요하게 된다. 현재 포토플래시 커패시터를 충전하기 위해서는 일반적으로 Self-oscillating forward converter 방식과 Micro-controlled fly-back converter 방식이 있다. Self-oscillating forward converter 방식은 가격이 싼 장점이 있으나 저전압에서 동작하기 어렵고 부피가 큰 단점이 있어 갈수록 소형화되고 있는 현재 카메라에 사용하기 어렵다. 반면에 Micro-controlled fly-back converter 방식은 전력과 부피 측면에서 유리하여 널리 사용되고 있다. Micro-controlled fly-back converter는 제어 회로 블록(Control Logic Block)에 의해 파워 스위치의 온, 오프를 제어하고, 온 주기(On duration) 동안 변압기(Transformer)의 1차 측에 충전된 전압을 오프 주기(Off duration) 동안 2차 측으로 넘겨주어 포토플래시 커패시터에 충전시키는 동작을 한다. 이러한 온-오프 주기의 반복을 거친 후에 Xenon bulb가 터지기 위한 전압(300V이상)에 이르게 되면 충전 회로에서 충전을 멈추게 하고 트리거 신호(Trigger signal)를 통해 포토플래시 커패시터에 충전된 전압을 Xenon bulb로 방전시켜 플래시를 터뜨리게 된다. 포토플래시 커패시터 충전기(Photoflash Capacitor Charger)의 성능에는 충전시간, 효율의 중요한 두 가지 요소가 있다.
- <10> 도 1은 포토플래시 커패시터 충전기의 블록도이다.
- <11> 포토플래시 커패시터 충전기는 변압기와 포토플래시 커패시터, 외부 다이오드, 파워 스위치(Power Switch), 파워 스위치를 On-Off 시키는 제어 회로 블록으로 구성된다. CHARGE 신호는 제어 회로 블록을 Enable 시켜주는 역할을 하고, DONEb 신호는 포토플래시 커패시터가 충전이 완료되었음을 알려주는 역할을 한다.
- <12> 도 2는 종래의 제어 회로의 블록도이다.
- <13> 종래의 제어 회로 블록은 타이머 모드(Timer Mode)와 고속 충전 모드(Fast Charging Mode)를 구분지는 DCM 비교기(Comparator)와 변압기의 1차 측 전류 최대값을 제어하는 I_{LIM} 비교기, 타이머 모드시 18us의 오프 주기를 보장해주는 18us 트리거드 타이머(Triggered timer), DMOS, DMOS 버퍼(buffer)로 구성되어 있다.
- <14> 종래 사용된 포토플래시 커패시터 충전기의 제어 회로 블록은 타이머 모드와 고속 충전 모드 두 가지 모드로 동작하게 된다. 타이머 모드는 초기 포토플래시 커패시터가 완전히 방전되어 충전을 시작할 때의 동작을 의미한다. 일반적으로 타이머 모드는 포토플래시 커패시터의 전압이 20~30V보다 작은 경우, 오프 주기는 18us로

고정시켜 동작한다. 이는 소프트 스타트(Soft start)와 같은 역할을 하게 되어 초기 충전에서 듀티 사이클(duty cycle)을 낮춤으로서 초기 충전 전류를 낮추는 역할을 하게 된다. 그 후 출력 전압이 20~30V보다 높아지면, 고속 충전 모드로 동작하게 된다. 고속 충전 모드에서는 DCM과 CCM의 경계에서 동작한다. 포토플래시 커패시터의 충전 시 다이오드의 애노드(anode) 전압은 포토플래시 커패시터의 전압만큼 상승하게 되고 충전 완료 후 다이오드의 애노드의 전압은 방전을 시작한다. 이 방전되는 전압이 변압기의 1차 측과 2차 측 사이에 존재하는 기생 커패시턴스에 의하여 1차 측으로 플라이백(flyback)이 되며 제어 회로 블록의 DCM Comparator에 의해 SW 노드의 감지 전압이 일정 전압 이하로 내려가면, DMOS는 다시 켜지고 새로운 충전 사이클로 들어간다. 이와 같은 충전 사이클이 반복되며 목표했던 전압까지 승압을 반복하게 된다.

<15> 그러나, 종래의 포토플래시 커패시터를 충전하기 위한 제어 회로 블록은 타이머 모드 시 긴 오프 주기를 가짐으로써 충전시간이 느려지는 문제점이 있다.

발명이 이루고자 하는 기술적 과제

<16> 따라서, 본 발명이 이루고자 하는 첫번째 기술적 과제는 DMOS를 빠르게 스위칭함으로써 포토플래시 커패시터의 충전 속도를 고속으로 할 수 있는 고속 충전 모드 동작을 위한 제어 회로를 제공하는 데 있다.

<17> 본 발명이 이루고자 하는 두번째 기술적 과제는 상기의 고속 충전 모드 동작을 위한 제어 회로를 이용한 포토플래시 커패시터 충전기를 제공하는 데 있다.

<18> 본 발명이 이루고자 하는 세번째 기술적 과제는 상기의 포토플래시 커패시터 충전기를 이용한 카메라용 플래시 장치를 제공하는 데 있다.

발명의 구성 및 작용

<19> 상기의 첫번째 기술적 과제를 이루기 위하여, 본 발명은 변압기의 1차측 코일에 소스 단자가 연결된 DMOS; 비반전 출력단이 상기 DMOS의 게이트 단자와 연결되어 상기 DMOS를 스위칭하는 래치; 기준 전압보다 상기 DMOS의 드레인 단자 전압이 낮은 경우에 하이 로직 레벨의 신호를 출력하는 비교기; 소정의 딜레이 셀을 구비하고, 상기 비교기의 출력단과 상기 래치의 셋 입력단 사이에 연결되어 상기 비교기의 출력의 상승 에지에서 펄스를 출력하는 업 펄스 트리거드 타이머; 및 상기 비교기의 출력단과 상기 래치의 리셋 입력단 사이에 연결되어 상기 비교기의 출력의 하강 에지에서 펄스를 출력하는 다운 펄스 트리거드 타이머를 포함하는 고속 충전 모드 동작을 위한 제어 회로를 제공한다.

<20> 상기의 두번째 기술적 과제를 이루기 위하여, 본 발명이 제공하는 포토플래시 커패시터 충전기는 1차측 코일 및 2차측 코일로 구성된 변압기; 상기 2차측 코일과 상기 충전기의 최종 출력단 사이에 연결된 다이오드; 상기 최종 출력단과 그라운드 사이에 연결되어 전하를 충전하는 포토플래시 커패시터; 상기 변압기의 1차측 코일에 소스 단자가 연결된 DMOS; 출력단이 상기 DMOS의 게이트 단자에 연결된 DMOS 버퍼; 비반전 출력단이 상기 DMOS 버퍼의 입력단과 연결된 래치; 기준 전압보다 상기 DMOS의 드레인 단자 전압이 낮은 경우에 하이 로직 레벨의 신호를 출력하는 비교기; 소정의 딜레이 셀을 구비하고, 상기 비교기의 출력단과 상기 래치의 셋 입력단 사이에 연결되어 상기 비교기의 출력의 상승 에지에서 펄스를 출력하는 업 펄스 트리거드 타이머; 및 상기 비교기의 출력단과 상기 래치의 리셋 입력단 사이에 연결되어 상기 비교기의 출력의 하강 에지에서 펄스를 출력하는 다운 펄스 트리거드 타이머를 포함한다.

<21> 상기의 세번째 기술적 과제를 이루기 위하여, 본 발명은 배터리 전압으로부터 승압된 전압을 전구에 인가하는 포토플래시 커패시터 충전기를 포함하는 카메라용 플래시 장치에 있어서, 상기 포토플래시 커패시터 충전기는 1차측 코일 및 2차측 코일로 구성된 변압기; 상기 2차측 코일과 상기 충전기의 최종 출력단 사이에 연결된 다이오드; 상기 최종 출력단과 그라운드 사이에 연결되어 전하를 충전하는 포토플래시 커패시터; 상기 변압기의 1차측 코일에 소스 단자가 연결된 DMOS; 출력단이 상기 DMOS의 게이트 단자에 연결된 DMOS 버퍼; 비반전 출력단이 상기 DMOS 버퍼의 입력단과 연결된 래치; 기준 전압보다 상기 DMOS의 드레인 단자 전압이 낮은 경우에 하이 로직 레벨의 신호를 출력하는 비교기; 소정의 딜레이 셀을 구비하고, 상기 비교기의 출력단과 상기 래치의 셋 입력단 사이에 연결되어 상기 비교기의 출력의 상승 에지에서 펄스를 출력하는 업 펄스 트리거드 타이머; 및 상기 비교기의 출력단과 상기 래치의 리셋 입력단 사이에 연결되어 상기 비교기의 출력의 하강 에지에서 펄스를 출력하는 다운 펄스 트리거드 타이머를 포함하는 카메라용 플래시 장치를 제공한다.

<22> 본 특허에서는 더 빠른 충전시간을 가지게 하는 제어 회로 블록의 회로도들을 제공한다. 본 발명에서는 포토플래시 커패시터 충전기의 충전시간에 큰 영향을 미치는 DMOS의 스위칭 주기를 빠르게 하는 제어 회로 블록을 제공

한다.

- <23> 이하에서, DMOS(Double Diffusion-Metal Oxide Semiconductor)는 연속적으로 확산 공정을 두번 진행함으로써 채널 길이를 짧게 하고, 이에 의해 고전압 고전류를 인가하는데 장점을 갖는 MOS를 말한다.
- <24> 이하에서는 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나, 다음에 예시하는 본 발명의 실시 예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시 예에 한정되는 것은 아니다.
- <25> 도 3은 본 발명에 따른 빠른 충전시간을 위한 제어 회로 블록의 블록다이어그램을 나타낸 것이다.
- <26> 본 발명에 따른 제어 회로는 종래와 달리 타이머 모드, 고속 충전 모드를 구분지는 DCM 비교기가 생략되어 한 가지 모드(고속 충전 모드)로만 동작하게 된다. 또한 비교기(즉, I_{LIM} 비교기)를 통해 변압기의 1차 측 전류 최대값을 제어하게 되고, 업 펄스 트리거드 타이머 경로(Up-Pulse triggered timer path)와 다운 펄스 트리거드 타이머 경로(Down-Pulse triggered timer path)의 두 가지 경로를 가지게 된다.
- <27> 도 3은 본 발명에 따른 고속 충전 모드 동작을 위한 제어 회로의 블록도이다.
- <28> DMOS(310)는 변압기의 1차측 코일에 소스 단자가 연결된다.
- <29> 래치(320)는 비반전 출력단(Q)이 DMOS(310)의 게이트 단자와 연결되어 DMOS(310)를 스위칭한다. 바람직하게는, 래치(320)는 SR 래치를 적용할 수 있다. 바람직하게는, 본 발명에 따른 제어 회로는 래치(320)의 비반전 출력단과 DMOS(310)의 게이트 단자 사이에 연결되는 DMOS 버퍼(315)를 더 포함할 수 있다.
- <30> 비교기(330)는 기준 전압(V_{REF})보다 DMOS(310)의 드레인 단자 전압이 낮은 경우에 하이 로직 레벨의 신호를 출력한다. 바람직하게는, 본 발명에 따른 제어 회로는 입력 전류(I_{LIM})에 대응하는 기준 전압(V_{REF})을 생성하여 비교기(330)에 인가하는 레퍼런스 변경부(335)를 더 포함할 수 있다.
- <31> 업 펄스 트리거드 타이머(340)는 소정의 딜레이 셀을 구비한다. 업 펄스 트리거드 타이머(340)는 비교기(330)의 출력단과 래치(320)의 셋 입력단 사이에 연결되어 비교기(330)의 출력의 상승 에지에서 펄스를 출력한다. 바람직하게는, 업 펄스 트리거드 타이머(340)는 400ns 내지 1000ns 사이의 딜레이 셀을 구비할 수 있다.
- <32> 다운 펄스 트리거드 타이머(350)는 비교기(330)의 출력단과 래치(320)의 리셋 입력단 사이에 연결되어 비교기(330)의 출력의 하강 에지에서 펄스를 출력한다.
- <33> 바람직하게는, 본 발명에 따른 제어 회로는 DMOS(310)의 드레인 단자와 그라운드 사이에 연결된 저항 소자(360)를 더 포함할 수 있다.
- <34> 이를 통해 DMOS(310) 스위칭의 온 주기는 입력전압, 변압기의 1차 측 인덕턴스, 전류제한(I_{LIM})에 의해 결정되고, 오프 주기는 업 펄스 트리거드 타이머(340)의 딜레이 셀(delay cell)에 의해 결정된다. 수학식 1은 변압기의 완전 방전(Full-discharge)을 위해 필요한 최소한의 오프 주기 t_{OFF} 를 나타낸다.

수학식 1

$$I_{LIM} = \frac{V_{OUT}}{n \times L_{primary}} \cdot t_{OFF}$$

$$1.2 = \frac{300}{10 \times 10^{-6} H} \cdot t_{OFF}$$

$$\therefore t_{OFF} = 400 ns$$

- <35>
- <36> 여기서, I_{LIM} 은 1.2A로 가정하고, n은 변압기의 권선수비, V_{OUT} 은 포토플래시 커패시터의 최종 전압을 의미하며, $L_{primary}$ 는 변압기의 1차측 인덕턴스를 의미한다. 예를 들어, 위와 같은 계산 결과를 바탕으로 변압기의 2차 측으로 전달되는 전압이 모두 포토플래시 커패시터에 저장될 수 있는 충분한 시간을 주기 위해 400ns보다 큰 1us 딜레이 셀을 사용하여 설계할 수 있다.
- <37> 도 4는 본 발명에 따른 포토플래시 커패시터 충전기와 이 충전기를 이용한 카메라용 플래시 장치의 블록도를 도시한 것이다.
- <38> 본 발명에 따른 포토플래시 커패시터 충전기(40)는 도 3에서 설명된 고속 충전 모드 동작을 위한 제어회로(41

0)와 변압기(470), 다이오드(471) 및 포토플래시 커패시터(472)를 포함하고, 충전기(40)의 최종 출력단(A)에 전구(490)가 부하(load)로 연결되어 본 발명에 따른 카메라용 플래시 장치를 형성한다.

- <39> 도 4와 같이, 고속 충전 모드 동작을 위한 제어회로(410)에는 기준 전압 생성을 위해서 입력 전류(I_{LIM})를 인가할 수 있다.
- <40> 변압기(470)는 1차측 코일(도 4의 좌측) 및 2차측 코일(도 4의 우측)로 구성된다. 다이오드(471)는 그 입력단이 2차측 코일에, 그 출력단이 포토플래시 커패시터 충전기(40)의 최종 출력단(A)에 연결된다. 포토플래시 커패시터(472)는 다이오드(471)의 출력단(충전기의 최종 출력단(A))과 그라운드 사이에 연결되어 내부에 전하를 충전한다.
- <41> 본 발명에 따른 카메라용 플래시 장치는 위에서 설명한 포토플래시 커패시터 충전기(410-472)와 배터리(480) 및 전구(490)를 포함한다.
- <42> 이때, 배터리(480)는 미리 충전된 전하를 저장하고, 변압기(470)의 1차측 코일에 연결되어 전압을 공급한다.
- <43> 전구(490)는 위와 같이 포토플래시 커패시터에 충전된 고전압 고전류에 적합하게 제작된다. 바람직하게는, 전구(490)는 제논 벌브를 포함한다.
- <44> 본 발명에 따른 카메라용 플래시 장치는 배터리 전압으로부터 승압된 전압을 전구(490)에 인가하여 순간적으로 강한 빛을 방출한다.
- <45> 이하에서는, 종래의 제어 회로와 본 발명에 따른 제어 회로의 성능을 비교한다. 이때, 본 발명에 따른 제어 회로는 1us의 딜레이 셀을 구비하는 엡 펄스 트리거드 타이머를 적용한 것을 예로 들어 설명한다.
- <46> 도 5a는 종래의 제어 회로 블록의 타이머 모드 출력 파형을 나타낸 것이다. 출력에서 알 수 있듯이 온 주기는 입력전압, 변압기의 1차 측 인덕턴스, 전류제한(I_{LIM})에 의해 결정되어 4us, 오프 주기는 제어 회로 블록의 18us 트리거드 타이머에 의해 18us로 결정된다. 이 결과, 소프트 스타트의 역할을 하지만 초기 충전 속도의 감소를 가져온다.
- <47> 도 5b는 종래의 제어 회로 블록의 고속 충전 모드 출력 파형을 나타낸 것이다. 출력에서 알 수 있듯이 온 주기는 타이머 모드와 마찬가지로 입력전압, 변압기의 1차 측 인덕턴스, 전류제한(I_{LIM})에 의해 결정되어 4us를 가짐을 알 수 있다. 그러나 오프 주기의 경우 충전 사이클이 반복 될수록 주기가 달라진다.
- <48> 도 6은 본 발명에 따른 제어 회로 블록의 출력 파형을 나타낸 것이다. 출력에서 알 수 있듯이 온 주기는 입력전압, 변압기의 1차 측 인덕턴스, 전류제한(I_{LIM})에 의해 결정되어 4us, 오프 주기는 엡 펄스 트리거드 타이머의 1us 딜레이 셀에 의해 결정되어 1us를 가진다. 그 결과 DMOS의 스위칭 속도를 종래의 제어 회로 블록에 비해 빠르게 함으로써 포토플래시 커패시터의 빠른 충전효과를 기대할 수 있다.
- <49> 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 그러나, 이와 같은 변형은 본 발명의 기술적 보호범위내에 있다고 보아야 한다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해서 정해져야 할 것이다.

발명의 효과

- <50> 상술한 바와 같이, 본 발명에 의하면, DMOS를 빠르게 스위칭함으로써 포토플래시 커패시터의 충전 속도를 고속으로 할 수 있고, 비교기의 갯수를 줄여 충전기의 구조를 단순화시킬 수 있는 효과가 있다.


도면의 간단한 설명

- <1> 도 1은 종래의 포토플래시 커패시터 충전기의 블록도이다.
- <2> 도 2는 도 1에 적용되는 종래의 제어 회로의 블록도이다.
- <3> 도 3은 본 발명에 따른 고속 충전 모드 동작을 위한 제어 회로의 블록도이다.
- <4> 도 4는 본 발명에 따른 카메라용 플래시 장치의 블록도를 도시한 것이다.
- <5> 도 5a는 종래의 제어 회로에서 Q 노드의 타이머 모드 출력 파형을 도시한 것이다.


- <6> 도 5b는 종래의 제어 회로에서 Q 노드의 고속 충전 모드 출력 파형을 도시한 것이다.
- <7> 도 6은 본 발명에 따른 제어 회로의 Q 노드의 출력 파형을 도시한 것이다.

도면


도면1




도면2




도면3




도면4



도면5a



도면5b



도면6

