

(19) 日本国特許庁(JP)

## (12) 特許公報(B2)

(11) 特許番号

特許第5067670号  
(P5067670)

(45) 発行日 平成24年11月7日(2012.11.7)

(24) 登録日 平成24年8月24日(2012.8.24)

(51) Int.Cl.

G05B 19/05 (2006.01)

F 1

G05B 19/05  
G05B 19/05L  
S

請求項の数 6 (全 16 頁)

(21) 出願番号 特願2008-227280 (P2008-227280)  
 (22) 出願日 平成20年9月4日 (2008.9.4)  
 (65) 公開番号 特開2010-61458 (P2010-61458A)  
 (43) 公開日 平成22年3月18日 (2010.3.18)  
 審査請求日 平成22年7月1日 (2010.7.1)

(73) 特許権者 000006622  
 株式会社安川電機  
 福岡県北九州市八幡西区黒崎城石2番1号  
 (72) 発明者 秋吉 克紀  
 福岡県北九州市八幡西区黒崎城石2番1号  
 株式会社 安川電機内  
 (72) 発明者 大澤 和正  
 福岡県北九州市八幡西区黒崎城石2番1号  
 株式会社 安川電機内  
 審査官 稲垣 浩司

最終頁に続く

(54) 【発明の名称】マシンコントローラシステム

## (57) 【特許請求の範囲】

## 【請求項 1】

1台のマスタコントローラと1台または複数台のスレーブコントローラが通信ネットワークで接続され、前記マスタコントローラが通信周期毎に、前記スレーブコントローラに對して同期フレームを同報送信するマシンコントローラシステムにおいて、

前記スレーブコントローラは、

CPUと、

スレーブ基準周期信号を発生するスレーブ基準周期発生回路と、

前記スレーブ基準周期信号を計数してスレーブスキャン周期信号を発生するスレーブスキャン周期発生回路と、

スレーブスキャン周期を前記マスタコントローラのマスタスキャン周期に同期させる同期許可部と、

を備え、

前記同期許可部は、

前記CPUによって同期許可信号が前記同期許可部に書き込まれた後に、初回の同期フレーム信号を受信した際に初回フラグおよびエッジ信号を出力し、2回目以降の前記同期フレーム信号を受信した際には前記エッジ信号のみを出力し、

前記スレーブスキャン周期発生回路は、

前記初回フラグと前記エッジ信号がともに入力された場合に限りリセットされ、前記初回フラグが入力されている場合は前記スレーブスキャン周期信号を出力しないことを特徴と

するマシンコントローラシステム。

【請求項 2】

前記スレーブ基準周期発生回路は、前記エッジ信号の入力によりリセットされ、前記初回フラグが入力されている場合はスレーブ基準周期信号を出力しないことを特徴とする請求項 1 に記載のマシンコントローラシステム。

【請求項 3】

前記スレーブコントローラは、同期可否判断として前記スレーブスキャン周期が前記マス タスキャン周期の整数倍または整数分の 1 倍であるときに限り同期可能と判断し、前記スレーブスキャン周期を前記マスタスキャン周期に同期させることを特徴とする請求項 1 又は請求項 2 のいずれか 1 項に記載のマシンコントローラシステム。

10

【請求項 4】

前記マスタコントローラは前記マスタスキャン周期のデータを格納した送信データを前記スレーブコントローラに送信し、

前記スレーブコントローラは前記同期可否判断の結果を前記マスタコントローラに返信し、

前記マスタコントローラは、前記スレーブコントローラが同期可能であることを返信した場合に、同期開始要求、および前記マスタスキャン周期を前記通信周期で計数したスキャンカウンタ値を前記スレーブコントローラに送信し、

前記スレーブコントローラは、前記同期開始要求および前記スキャンカウンタ値を受信したときに、同期化処理を行い、該同期化処理が完了したら前記マスタコントローラへ同期完了を示すステータスがセットされた応答データを送信することを特徴とする請求項 3 に記載のマシンコントローラシステム。

20

【請求項 5】

前記同期化処理において、前記 C P U が、前記マスタコントローラから送信される前記スキャンカウンタ値を監視してマスタスキャン開始タイミングの検出を行ない、該マスタスキャン開始タイミングを検出すると、前記同期許可信号を前記同期許可部に書き込んで行うことを特徴とする請求項 4 に記載のマシンコントローラシステム。

【請求項 6】

前記マスタスキャン開始タイミングの検出は、前記スキャンカウンタ値があらかじめ設定された値と等しいか否かを判断することによって行われるものであることを特徴とする請求項 5 に記載のマシンコントローラシステム。

30

【発明の詳細な説明】

【技術分野】

【0 0 0 1】

本発明は、複数台のコントローラの組み合わせによる分散制御をおこなうマシンコントローラ装置に関する。

【背景技術】

【0 0 0 2】

P L C 機能を持つマシンコントローラを使用する機械装置においては、シーケンス制御やモーション制御の高度化・複雑化が進み、一つの装置を機能毎にセクション化し、それにマシンコントローラを配置して、各セクションが協調した動作を行なうという用途が増えている。

40

このような機械装置のセクション化には、セクション毎に追加・入れ替えをおこない、容易に用途に応じた機械構成に変更するため、という目的もある。

このように、機械装置をセクション化、すなわち分散制御にて構成する場合、装置が十分な性能を発揮するためには、個々のセクション間の同期性が保証されている事が求められる。

従来、このような装置は、分散化されたコントローラが、ネットワーク等の通信手段によりデータや信号の受け渡しを行なうことで実現していた。

50

あるいは、同じ入力信号を分散化された全てのコントローラ入力し、その信号をトリガとして動作をおこなうことで同期を実現していた。

たとえば、特許文献1(図1、図4、図7)では、1のコントローラと他のコントローラがデータリンクで接続された分散システムが開示されている。

### 【0003】

複数のマシンコントローラを通信手段にて接続し、分散制御を行なう場合の構成を図11に示す。図11において、1はプログラム入力装置であり、アプリケーションプログラムS1を作成して出力する。2はマスタコントローラであり、CPUモジュール3と通信モジュール4から構成されている。CPUモジュール3はアプリケーションプログラムS1の処理手順に従い、通信モジュール4との間でバスを通して入出力データS2を授受する。入出力データS2の授受を行うタイミング、及び、アプリケーションプログラムを実行するタイミング、すなわちスキャン周期は、一般にCPUモジュール3に搭載された水晶発振子が発生するクロックを基にして作成される。

通信モジュール4は、スレーブコントローラ51～5Nとの間で通信データS3を定期周期の通信周期で送受信する。

スレーブコントローラ51～5Nもマスタコントローラ2と同様、プログラム入力装置1にて作成したアプリケーションプログラムが格納されている。スレーブコントローラ51～5Nに接続されるプログラム入力装置1を破線で示しているのは、必要に応じて接続されることを意味する。

### 【0004】

図11において、マスタコントローラ2からの指令データは、スレーブコントローラ51～5Nに送信される。スレーブコントローラ51～5Nは、受信した指令データを、アプリケーションプログラムの処理手順に従い、処理を実行し、実行した結果を応答データとしてマスタコントローラ2に返信する。

マスタコントローラ2は、スレーブコントローラ51～5Nの応答データより、アプリケーションプログラムの歩進を管理する。

なお、図12にスレーブコントローラ51～5Nのブロック図を示すが、独自のスレーブ基準周期発生回路16sとその出力であるスレーブ基準周期信号S14sを基にスレーブスキャン周期信号S15sを発生するスレーブスキャン周期発生回路17sを有している。スレーブコントローラ51～5Nは、スレーブスキャン周期発生回路17sが発生させるスレーブスキャン周期信号S15sに基づいてスキャン動作を実行する。

### 【0005】

このような構成の制御システムでは、マスタスキャン周期(マスタコントローラ2のスキャン周期)と各スレーブスキャン周期(スレーブコントローラ51～5Nのスキャン周期)は、特許文献1の場合と同様、同期していない。

また、マスタコントローラ2と各スレーブコントローラが備える水晶発振子には、固体差があるため、例え同じスキャン周期を設定しても、そのスキャン周期に微少なずれが生じる。このスキャン周期のずれが蓄積すると、各コントローラの動作タイミングのずれが生じる。

そのため、マスタコントローラ2からの指令データがスレーブコントローラ51～5Nに伝わるタイミングがずれたり、アプリケーションによる動作開始タイミングがずれるなど、セクション間の同期性能が求められる用途においては問題があった。

また、各スレーブコントローラに接続されている機器によって、スキャン周期を変えたいという要求もあった。たとえば、高速性が要求されるサーボ機器を制御する場合はスキャン周期を短くし汎用のI/O機器との入出力はスキャン周期を長くするなどである。

### 【0006】

I/Oの入力信号で同期をおこなう構成をとった場合も、各コントローラのスキャン周期の微小なずれの蓄積により、入力信号を取り込むタイミングにずれが生じるため、セクション間の同期性能が求められる用途においては問題があった。

10

20

30

40

50

【特許文献 1】特開 2000-4243 (図 1、図 4、図 7)

【発明の開示】

【発明が解決しようとする課題】

【0007】

本発明は、このような問題や要求に対応するために、スレーブコントローラのスキャン周期をマスタコントローラのスキャン周期に同期させることができ、さらには、スレーブコントローラのスキャン周期をマスタコントローラのスキャン周期の整数倍または1／整数倍に設定することができるマシンコントローラシステムを提供することを目的としている。

【課題を解決するための手段】

10

【0008】

請求項 1 に記載の発明は、1台のマスタコントローラと1台または複数台のスレーブコントローラが通信ネットワークで接続され、前記マスタコントローラが通信周期毎に、前記スレーブコントローラに対して同期フレームを同報送信するマシンコントローラシステムにおいて、

前記スレーブコントローラは、

CPU と、

スレーブ基準周期信号を発生するスレーブ基準周期発生回路と、

前記スレーブ基準周期信号を計数してスレーブスキャン周期信号を発生するスレーブスキャン周期発生回路と、

20

スレーブスキャン周期を前記マスタコントローラのマスタスキャン周期に同期させる同期許可部と、

を備え、

前記同期許可部は、

前記 CPU によって同期許可信号が前記同期許可部に書き込まれた後に、初回の同期フレーム信号を受信した際に初回フラグおよびエッジ信号を出力し、2回目以降の前記同期フレーム信号を受信した際には前記エッジ信号のみを出力し、

前記スレーブスキャン周期発生回路は、

前記初回フラグと前記エッジ信号がともに入力された場合に限りリセットされ、前記初回フラグが入力されている場合は前記スレーブスキャン周期信号を出力しないことを特徴とするものである。

30

【0009】

請求項 2 に記載の発明は、請求項 1 に記載の発明において、前記スレーブ基準周期発生回路は、前記エッジ信号の入力によりリセットされ、前記初回フラグが入力されている場合はスレーブ基準周期信号を出力しないことを特徴とするものである。

【0010】

請求項 3 に記載の発明は、請求項 1 又は請求項 2 のいずれか1項に記載の発明において、前記スレーブコントローラは、同期可否判断として前記スレーブスキャン周期が前記マスタスキャン周期の整数倍または整数分の1倍であるときに限り同期可能と判断し、前記スレーブスキャン周期を前記マスタスキャン周期に同期させることを特徴とするものである。

40

【0011】

請求項 4 に記載の発明は、請求項 3 に記載の発明において、前記マスタコントローラは前記マスタスキャン周期のデータを格納した送信データを前記スレーブコントローラに送信し、

前記スレーブコントローラは前記同期可否判断の結果を前記マスタコントローラに返信し、

50

前記マスタコントローラは、前記スレーブコントローラが同期可能であることを返信した場合に、同期開始要求、および前記マスタスキャン周期を前記通信周期で計数したスキャンカウンタ値を前記スレーブコントローラに送信し、

前記スレーブコントローラは、前記同期開始要求および前記スキャンカウンタ値を受信したときに、同期化処理を行い、該同期化処理が完了したら前記マスタコントローラへ同期完了を示すステータスがセットされた応答データを送信することを特徴とするものである。

#### 【0012】

請求項5に記載の発明は、請求項4に記載の発明において、前記同期化処理において、前記CPUが、前記マスタコントローラから送信される前記スキャンカウンタ値を監視してマスタスキャン開始タイミングの検出を行ない、該マスタスキャン開始タイミングを検出すると、前記同期許可信号を前記同期許可部に書き込んで行うことを特徴とするものである。

10

#### 【0013】

請求項6に記載の発明は、請求項5に記載の発明において、前記マスタスキャン開始タイミングの検出は、前記スキャンカウンタ値があらかじめ設定された値と等しいか否かを判断することによって行われるものであることを特徴とするものである。

20

#### 【発明の効果】

#### 【0017】

本発明によれば、スレーブコントローラのスキャン周期がマスタコントローラのスキャン周期の整数倍または整数分の1倍であれば、スレーブコントローラのスキャン周期をマスタコントローラのスキャン周期に同期させることができることである。

また、スレーブコントローラ毎に異なったスキャン周期を設定することができるので、各スレーブコントローラでは実際に求められる制御性能に見合ったCPUを使用することができる。従って、必要以上に高性能のCPUを使うことがなく経済的である。

#### 【発明を実施するための最良の形態】

#### 【0018】

30

以下、本発明の方法の具体的実施例について、図に基づいて説明する。

この図1に示す実施形態は、マスタコントローラ2と、複数のスレーブコントローラを高速シリアル通信で接続し、スキャン周期の同期を行なうものである。なお、図1は、スター接続を想定して記載してあるが、高速シリアル通信のトポロジーはスター接続に限つたものではない。

図1は、本発明の制御システムの一実施形態であり、従来の図11と概要は同じであるが、各スレーブコントローラ51～5Nの構成(図3)が従来のスレーブコントローラ(図12)と相違しており、これについては後述する。

#### 【0019】

図2は、本発明の方法を適用するマスタコントローラ2の構成を示すブロック図であるが、スレーブコントローラと同じ構成要素には同じ符号を付してマスタコントローラを意味する‘m’を添えている。

40

図2において、3はCPUモジュールであり、プログラマブルコントローラとしての機能を有している。CPUモジュール3は、外部の信号を取り込むための入力部10mと、外部へ信号を出力するための出力部11m、データメモリ部12m、ユーザプログラムを記憶しているプログラムメモリ部14m、前記プログラムメモリ部に格納された制御プログラムに従って演算するCPU13mから構成される。CPU13mは水晶発振子15mが発生するクロック信号に基づいて動作する。

#### 【0020】

16mはマスタ基準周期発生回路であり、CPU13mに入力される水晶発振子の出力

50

クロックを基にしてマスタ基準周期信号 S 14 m を出力するが、その周期はあらかじめ設定されている。17 m はマスタスキャン周期発生回路であり、マスタ基準周期信号 S 14 m を計数しその任意の整数倍であって定周期のマスタスキャン周期信号 S 15 m を出力するが、その周期はあらかじめ設定されている。このマスタスキャン周期信号 S 15 m の周期に基づいて C P U 13 m は、プログラマブルコントローラの入力、出力と演算を実行する。なお、マスタ基準周期信号 S 14 m 、マスタスキャン周期信号 S 15 m は共にバスを通じて通信モジュール 4 にも出力される。

#### 【 0 0 2 1 】

4 は通信モジュールであり、C P U モジュール 3 がセットしたデータを自モジュール内に格納するためのメモリ 25 と、共有メモリ 20 、水晶発振子 24 のクロックに基づいて動作する C P U 21 、スレーブコントローラ 51 ~ 5N と通信データ S 3 を送受信するマスタデータ送受信回路 22 m 、マスタ基準周期信号 S 14 m を計数しその任意の整数倍であって定周期の通信周期信号 S 13 を発生する通信周期発生回路 23 とから構成される。通信周期信号 S 13 の周期はあらかじめ設定されている。

#### 【 0 0 2 2 】

この構成において、マスタデータ送受信回路 22 m は、マスタ基準周期信号 S 14 m を分周した通信周期信号 S 13 に基づいて動作するので、マスタ基準周期信号 S 14 m に同期し、かつ該周期の整数倍の通信周期でデータ送受信を行うことができる。この通信周期信号 S 13 は C P U 21 にも入力される。

また、通信周期発生回路 23 にマスタスキャン周期信号 S 15 m が入力されることで、スキャン周期毎に通信周期発生回路の分周回路計数値がリセットされることにより、スキャン周期と通信周期が同期することになる。なお、マスタスキャン周期信号 S 15 m は、マスタ基準周期信号 S 14 m を計数して作られているため、そのままでは通信周期発生回路 23 での通信周期信号 S 13 の出力と通信周期発生回路 23 のリセットが、ほぼ同タイミングで行なわれることになる。これを回避するため、通信周期発生回路 23 のリセットは、通信周期発生回路 23 が通信周期信号 S 13 をマスタデータ送受信回路 22 m に出力した後に行なわれるように、マスタスキャン周期信号 S 15 m 入力タイミングをハードウェアにて調整している。

#### 【 0 0 2 3 】

図 3 は、本発明の方法を適用するスレーブコントローラ 51 ~ 5N の構成を示すブロック図であり、図 2 と同じ部分には同じ名称と同じ番号を付し、番号には図 2 の番号と区別するためにスレーブを意味する 's' を添えている。

スレーブコントローラ 51 ~ 5N は、水晶発振子 15 s で発生されるクロック信号に基づいて動作する。そのクロックを基にスレーブ基準周期発生回路 16 s でスレーブ基準周期信号 S 14 s が発生されるが、その周期はあらかじめ設定されている。なお、スレーブ基準周期は、マスタ基準周期と等しい値である。

スレーブ基準周期信号 S 14 s はスレーブスキャン周期発生回路 17 s で計数されてスレーブスキャン周期信号 S 15 s が発生されるが、その周期はあらかじめ設定されている。これは、マスタコントローラ 2 の場合と同様である。

#### 【 0 0 2 4 】

スレーブデータ送受信回路 22 s はマスタコントローラ 2 から通信周期毎に同期フレームを受信すると、同期フレーム信号 S 16 を出力する。同期フレーム信号 S 16 は、通信周期の開始を知らせるために C P U 13 s に入力される点は従来と同じである。

従来と異なる点は、同期許可部 18 を介してスレーブ基準周期発生回路 16 s およびスレーブスキャン周期発生回路 17 s に入力される点である。

また、同期許可部 18 によって生成される、同期許可後の初回の同期フレーム信号であることを示す初回フラグ S 20 が、スレーブ基準周期発生回路 16 s およびスレーブスキャン周期発生回路 17 s に入力される点である。

#### 【 0 0 2 5 】

10

20

30

40

50

同期許可部 18、スレーブ基準周期発生回路 16 s、スレーブスキャン周期発生回路 17 s の詳細について、図 13 を用いて説明する。

同期許可部 18 は、レジスタ、AND ゲート、エッジ検出部および初回フラグ生成部から構成されている。スレーブコントローラ 5 が同期フレーム信号 S 16 と非同期で（マスタコントローラ 2 と非同期で）動作しているとき、CPU 13 s は、同期許可信号として '0' をレジスタに書き込んでおり、同期フレーム信号 S 16 は遮断される。

スレーブコントローラ 5 が同期フレーム信号 S 16 と同期して（マスタコントローラ 2 と同期して）動作するため、CPU 13 s が同期許可信号として '1' をレジスタに書き込んだとき、同期フレーム信号 S 16 がエッジ検出部に入力され、そのエッジ信号 S 19 が生成される。

また、エッジ信号 S 19 は初回フラグ生成部に入力され、同期許可信号 '1' がレジスタに書き込まれた後最初に同期フレーム信号 S 16 が入力されたことを示す初回フラグ S 20 が生成される。

#### 【0026】

次に、エッジ信号 S 19、初回フラグ S 20 を利用して、スレーブ基準周期信号 S 14 s、スレーブスキャン周期信号 S 15 s が同期フレーム信号 S 16 に同期するしくみについて説明する。

スレーブ基準周期発生回路 16 s は、水晶発信子 15 s から出力されるクロックをアップカウンタ A にて計数して、その計数値があらかじめ設定された値になる毎にスレーブ基準周期信号 S 14 s を出力する。

ここで、エッジ信号 S 19 が入力されるとアップカウンタ A はリセットされ、そのタイミングでスレーブ基準周期信号 S 14 s が出力されるようになり、同期フレーム信号 S 16 とスレーブ基準周期信号 S 14 s は同期することになる。

ただし、初回フラグがセットされたタイミングでは、スレーブ基準周期信号 S 14 s は遮断される。スレーブ基準周期信号 S 14 s を計数して生成されるスレーブスキャン周期信号 15 s の周期があらかじめ設定された周期より短くなっている、定周期のスキャン処理が実行できなくなることを避けるためである。

#### 【0027】

スレーブスキャン周期発生回路 17 s は、スレーブ基準周期信号 S 14 s をアップカウンタ B で計数し、あらかじめ設定された計数値毎にスレーブスキャン周期信号 S 15 s を生成する。アップカウンタ B は、初回フラグが設定されたタイミングでのみリセットされる。また、そのタイミングでは、スレーブスキャン周期信号 S 15 s は遮断される。スレーブスキャン周期信号 S 15 s の周期があらかじめ設定された周期より短くなっている、定周期のスキャン処理が実行できなくなることを避けるためである。

#### 【0028】

図 4 は、マスタスキャン周期とスレーブスキャン周期の同期化の処理における、マスタコントローラとスレーブコントローラ間のフレームフローの概要であるが、簡単のためスレーブコントローラは 1 つのみ示している。

#### 【0029】

まず、マスタコントローラ 2 は、スレーブコントローラ 5 1 ~ 5 N への送信データに自局のマスタスキャン周期を格納して送信する。

スレーブコントローラ 5 1 ~ 5 N は、受信データ内のマスタスキャン周期と、自局のスレーブスキャン周期、及び、通信周期とを比較し、以下の条件を全て満足するか否かを判断する。

1) マスタスキャン周期と通信周期が整数倍又は整数分の 1 の関係か？

2) スレーブスキャン周期と通信周期が整数倍又は整数分の 1 の関係か？

3) マスタスキャン周期とスレーブスキャン周期が整数倍又は整数分の 1 の関係か？

上記全ての条件を満足していた場合、マスタコントローラ 2 への応答データに、同期可

10

20

30

40

50

能であることを示すステータス（以下、SYNCRDYと呼ぶ）を格納する。

【0030】

マスタコントローラ2は、スレーブコントローラ51～5Nからの受信データにSYNCRDYがセットされていた場合、スレーブコントローラ51～5Nへの送信データ内に、同期開始要求をセットすると共に、マスタスキャン周期を通信周期で計数したスキャンカウンタ値を格納する。

ここで、スキャンカウンタとは、CPU21が実行するソフトウェア（図示せず）によって処理されるものであって、スキャン周期内の通信周期を計数するものである。

【0031】

スキャンカウンタでの通信周期の計数例を図5に示す。

10

この例では、マスタスキャン周期は基準周期の8倍、通信周期は基準周期の2倍であり、従って、マスタスキャン周期は通信周期の4倍である。

図5において、マスタスキャン周期、および、通信周期の網掛け部は、ソフトウェア処理を示している。また、通信周期の処理が、マスタスキャン周期の処理より優先的に処理されるよう設定されている。

スキャンカウンタの初期値は、マスタスキャン周期がいくつの通信周期から構成されるかを示す0を含む正の整数値であり、次の式で計算される。

$$\text{スキャンカウンタ初期値} = \text{マスタスキャン周期} \div \text{通信周期} - 1$$

（ただし計算結果が負値の場合、スキャンカウンタ初期値 = 0とする。）

20

マスタスキャン周期発生回路17mからのマスタスキャン周期信号S15mによる割り込みで、マスタスキャン周期のソフトウェア処理が実行されると、スキャンカウンタには初期値が再設定される。（図5では、初期値 = 3である。）

そして、通信周期信号S13による割り込みで、通信周期のソフトウェア処理が実行される毎にディクリメントされる。（図5では、3 2 1 0と変化する。）なお、ディクリメントのタイミングは、スレーブコントローラへのデータ送信が完了した後であり、スキャンカウンタ値が0の場合はディクリメントをおこなわない。

ここで、マスタスキャン周期のソフトウェア処理によるスキャンカウンタへの初期値設定は、通信周期のソフトウェア処理タイミングの影響を受けないよう、ソフトウェア処理開始直後におこなうようにスケジューリングされている。

30

【0032】

スレーブコントローラ51～5NのCPU13sで実行されるソフトウェア（図示せず）は、同期開始要求を受信すると、受信データに格納されているマスタコントローラのスキャンカウンタ値を監視し、マスタコントローラのスキャン開始タイミングを待つ。

図6は、スレーブコントローラ5でのスキャンカウンタ受信の例である。マスタスキャン周期、および、通信周期の設定は図5と同じである。

図6において、マスタコントローラ2から送信されたスキャンカウンタ値は、伝送遅れにより、1通信周期遅れてスレーブコントローラ5にて受信される。したがって、スレーブコントローラ5が受信したスキャンカウンタ値 = 1の時、マスタコントローラ2のスキャン開始タイミングと一致していると判断できる。

40

このように、スレーブコントローラ5は受信したスキャンカウンタ値により、マスタコントローラ2のスキャン開始タイミングを判断するのであるが、この判断は次のようにしておこなう。

（1）マスタスキャン周期÷通信周期 = 2の場合

スキャンカウンタ値 = 1でスキャン開始タイミングと一致

（2）マスタスキャン周期÷通信周期 < 2の場合

常時スキャン開始タイミングと一致

50

## 【0033】

スレーブコントローラ5のCPU13sはマスタコントローラ2のスキャン開始タイミングを検出すると、同期許可部18に対して、同期許可信号S17として‘1’を書き込む。その後、段落0026～0028で述べたような手順で、同期フレーム信号S16とスレーブ基準周期信号S14sおよびスレーブスキャン周期信号S15sとの同期が確立される。

このようにして、同期フレーム信号S16とスレーブスキャン周期信号S15sの同期を確立できたら、スレーブコントローラ51～5Nは、マスタコントローラ2への応答データに同期完了を示すステータス（以下、SYNC）をセットする。 10

マスタコントローラ2は、スレーブコントローラ51～5Nからの受信データにSYNCがセットされていた場合、同期開始要求をクリアし、同期化の処理を終了する。このようにして、マスタスキャン周期とスレーブスキャン周期の同期が確立される。

## 【0034】

次に、マスタスキャン周期とスレーブスキャン周期の同期化の具体的な事例について説明する。

図7は、本発明により、マスタスキャン周期とスレーブスキャン周期が同期化する際のタイミングチャートであるが、簡単のため、スレーブコントローラは1つのみ記載している。 20

この例では、マスタスキャン周期は基準周期の4倍、通信周期は基準周期の2倍であり、したがって、マスタスキャン周期は通信周期の2倍である。

非同期状態では、マスタコントローラ2とスレーブコントローラ51～5Nのスキャン周期は同期しておらず、また、水晶発振子15mと水晶発振子15sの個体差により、両者のタイミングは徐々にずれていく。

スレーブコントローラ51～5Nは、マスタコントローラ2と同期可能と判断した場合に、SYNCRDYをセットし、マスタコントローラ2からの同期開始要求を待つ。

## 【0035】

マスタコントローラ2は、スキャン周期に同期した通信周期毎に、スキャンカウンタ値を、スレーブコントローラ51～5Nに対し送信する。 30

図7において、スキャンカウンタが0 1 0と変化しているのは、マスタスキャン周期発生回路17mからのマスタスキャン周期信号S15mでリセットされて初期値1が設定され、通信周期発生回路23からの通信周期信号S13が入力される度にディクリメントされ、0になった直後にマスタスキャン周期信号S15mが入力されてリセットされて初期値1が再設定されていることを示している。

## 【0036】

スレーブコントローラ51～5Nは、同期開始要求を受信後、マスタコントローラ2より送信されるスキャンカウンタ値を監視し、スキャンカウンタ値が1、すなわち、今回の通信周期がマスタスキャン周期の開始タイミングのものであると判断できたときに、同期許可信号S17として‘1’を同期許可部18へ出力する。その後の、同期フレーム信号S16とスレーブ基準周期信号S14sおよびスレーブスキャン周期信号S15sとの同期の手順は段落0026～0028で述べた通りである。 40

## 【0037】

この同期においては、エッジ信号S19がスレーブ基準周期発生回路16sへ最初に入力されたタイミングが基準周期の先頭となるため、このタイミングでの基準周期は、基準周期+となる。なお、は1基準周期以内の変動量である。

さらに、スキャン周期信号の同期も同時に行なわれるが、このタイミングでのスキャン周期は、基準周期の場合と同様にしてスキャン周期+となる。なお、は1スレーブスキャン周期以内の変動量である。

これ以降、同期フレーム信号S16による基準周期のリセットは、通信周期毎に継続し 50

て行なわれ、両者の同期状態が保持される。同期フレーム信号 S 1 6 は、マスタコントローラ 2 のスキャン周期であるマスタスキャン周期と同期しており、スレーブコントローラ 5 1 ~ 5 N のスレーブスキャン周期は、マスタスキャン周期と同期することになる。

#### 【 0 0 3 8 】

図 7においては、マスタスキャン周期とスレーブスキャン周期が同じ長さの場合の例を示したが、マスタスキャン周期がスレーブスキャン周期の整数倍または整数分の 1 倍となるように構成することも容易である。スレーブスキャン周期発生回路 1 7 s がマスタスキャン周期の整数倍または整数分の 1 倍の周期のスレーブスキャン周期信号 S 1 5 s を発生するように、あらかじめ設定しておけばすむからである。

10

#### 【 0 0 3 9 】

図 8 は、マスタスキャン周期が通信周期の 4 分の 1 倍の例である。スレーブスキャン周期は、通信周期の 1 倍としており、マスタスキャン周期はスレーブスキャン周期の 4 分の 1 倍である。

この場合、スキャンカウンタ初期値 = 0 であり、スキャンカウンタ値は常に 0 となる。したがって、スレーブコントローラ側は、どのタイミングであってもマスタスキャン周期と一致するタイミングと判断できる。

#### 【 0 0 4 0 】

図 9 は、マスタスキャン周期が通信周期の 2 倍、スレーブスキャン周期が通信周期の 4 分の 1 倍の例である。マスタスキャン周期は、スレーブスキャン周期の 8 倍となる。

20

この場合、スキャンカウンタ初期値 = 1 であり、図 7 の場合と同様、スキャンカウンタ値は 0 1 0 と変化する。マスタスキャン周期と一致するタイミングの判断、および、同期化処理も、図 7 と同様である。

#### 【 0 0 4 1 】

図 10 は、マスタスキャン周期が通信周期の 1 6 倍、スレーブスキャン周期が通信周期の 8 倍の例である。マスタスキャン周期は、スレーブスキャン周期の 2 倍となる。

この場合、スキャンカウンタ初期値 = 1 5 であり、スキャンカウンタ値は 0 1 5 1 4 . . . 1 0 と変化する。このような設定であっても、マスタスキャン周期と一致するタイミングの判断、および、同期化処理は、図 7 と同様におこなうことができる。

#### 【 0 0 4 2 】

30

また、図 7においては、スレーブスキャン周期発生回路 1 7 s のリセットは、同期許可信号 S 1 7 が ' 1 ' に設定された後、次の同期フレーム信号 S 1 6 で行う例を示した。このスレーブスキャン周期発生回路 1 7 s のリセットは、同期許可信号 S 1 7 が ' 1 ' に設定された後、次の同期フレーム信号 S 1 6 が入力された後さらにスレーブ基準周期信号 S 1 4 s が所望の個数だけ入力された時に行うように、スキャン周期発生回路 1 7 s を構成することも可能である。

#### 【 0 0 4 3 】

以上述べたように本発明によれば、ネットワークで接続されたマスタコントローラ 2 とスレーブコントローラ 5 1 ~ 5 N のスキャン周期の同期をとることができ。そして、スレーブスキャン周期をマスタスキャン周期の整数倍または整数分の 1 倍に設定し、スレーブスキャン周期の位相をマスタスキャン周期の位相から、通信周期の整数倍または基準周期の整数倍だけ遅れさせることが可能である。

40

#### 【 図面の簡単な説明 】

#### 【 0 0 4 4 】

【 図 1 】本発明の方法を適用するマシンコントローラシステム

【 図 2 】本発明の方法を適用するマスタコントローラのブロック図

【 図 3 】本発明の方法を適用するスレーブコントローラのブロック図

【 図 4 】本発明の同期化の処理を示すフレームフロー図

【 図 5 】スキャンカウンタの変化の様子を示す図

【 図 6 】スキャンカウンタがスレーブコントローラに伝わる様子を示す図

50

【図7】本発明の同期処理時のタイミングを示す図(1)

【図8】本発明の同期処理時のタイミングを示す図(2)

【図9】本発明の同期処理時のタイミングを示す図(3)

【図10】本発明の同期処理時のタイミングを示す図(4)

【図11】従来の分散型のマシンコントローラシステム

【図12】従来のスレーブコントローラのブロック図

【図13】本発明のスレーブコントローラの同期許可部、基準周期発生回路、スキャン周期発生回路の詳細

【符号の説明】

【0045】

1 プログラム入力装置

10

2 マスターントローラ

3 CPUモジュール

4 通信モジュール

5 スレーブコントローラ

10m、10s 入力部

11m、11s 出力部

12m、12s データメモリ部

13m、13s、21 CPU

14m、14s プログラムメモリ部

20

15m、15s、24 水晶発振子

16m マスター基準周期発生回路

16s スレーブ基準周期発生回路

17m マスター スキャン周期発生回路

17s スレーブ スキャン周期発生回路

20 共有メモリ

22m マスター データ送受信回路

22s スレーブ データ送受信回路

23 通信周期発生回路

25 メモリ

30

S1 アプリケーションプログラム

S2 入出力データ

S3 通信データ

S13 通信周期信号

S14m マスター 基準周期信号

S14s スレーブ 基準周期信号

S15m マスター スキャン周期信号

S15s スレーブ スキャン周期信号

S16 同期フレーム信号


S17 同期許可信号

40


S19 エッジ信号

S20 初回フラグ


【図1】




【図2】



【図3】




【図4】







【図9】




【 図 1 0 】




### 【图 1 1】



【 図 1 2 】



【図13】



---

フロントページの続き

(56)参考文献 特開2000-112519(JP, A)  
特開2000-004243(JP, A)

(58)調査した分野(Int.Cl., DB名)

G 05 B 19 / 05