



(12) 发明专利

(10) 授权公告号 CN 101471024 B

(45) 授权公告日 2010.12.15

(21) 申请号 200810172635.4

G09G 3/288 (2006.01)

(22) 申请日 2006.03.24

G09G 3/20 (2006.01)

(30) 优先权数据

审查员 张景美

2005-088799 2005.03.25 JP

(62) 分案原申请数据

200610066128.3 2006.03.24

(73) 专利权人 日立等离子显示器股份有限公司

地址 日本宫崎县

(72) 发明人 金泽义一 富尾重寿 藤崎隆

(74) 专利代理机构 北京尚诚知识产权代理有限公司

公司 11322

代理人 龙淳

(51) Int. Cl.

G09G 3/28 (2006.01)


权利要求书 1 页 说明书 6 页 附图 7 页

(54) 发明名称

等离子体显示装置

(57) 摘要

本发明为了降低 PDP 装置 Y 电极驱动电路和电源电路的成本,提供一种等离子体显示装置,该等离子体显示装置的电极驱动电路 (12) 包括:扫描驱动器,该扫描驱动器包括具有第一和第二开关元件 (SW1, SW2)、第一和第二二极管 (D1, D2) 的多个驱动器;连接在扫描驱动器的高电位侧端子和低电位侧端子之间的电容 (C4);有选择地将复位脉冲的正极性和负极性的电压、和与扫描脉冲的电压有关的多个电压供给第二开关元件的低电位侧端子的电压供给电路;和串联连接在第一开关元件的高电位侧端子和接地端子之间的负复位开关 (SW11) 和电阻 (R12),在将复位脉冲的负极性的电压充电在电容 (C4) 上的状态下,导通负复位开关 (SW11),加负极性的复位脉冲。



1. 一种等离子体显示装置,其具有:将负极性的扫描脉冲、维持脉冲和正极性与负极性的复位脉冲施加在等离子体显示面板的扫描电极上的电极驱动电路,其特征在于:

所述电极驱动电路包括:

扫描驱动器,该扫描驱动器包括具有串联连接的第一和第二开关元件、与所述第一开关元件并联连接的第一二极管、与所述第二开关元件并联连接的第二二极管的多个驱动器,各个驱动器的所述第一开关元件的低电位侧端子和所述第二开关元件的高电位侧端子的连接节点与各个所述扫描电极连接;

形成波形为电压值随时间的经过增大的第一波形电压的电路;以及

形成波形为电压值随时间的经过减小的第二波形电压的电路,

所述第一波形的电压,被重叠第一直流电压并通过所述第一开关元件施加到所述扫描电极上,

所述第二波形的电压,被重叠第二直流电压并通过所述第二开关元件施加到所述扫描电极上。

2. 如权利要求1所述的等离子体显示装置,其特征在于:

所述第一直流电压和所述第二直流电压是来自一个电压形成单元的电压。

3. 如权利要求2所述的等离子体显示装置,其特征在于:

所述电压形成单元包括配置在所述第一开关元件的高电位侧端子和所述第二开关元件的低电位侧端子之间的电容性元件;

所述第一和第二直流电压,在除生成所述第一和第二波形电压的期间之外的期间中,为对所述电容性元件充电的电压。

4. 如权利要求3所述的等离子体显示装置,其特征在于:

按照断开所述第二开关元件,将所述第一波形的电压施加到所述第二开关元件的低电位侧端子上,接通所述第一开关元件的方式动作,使对所述电容性元件充电的电压重叠并施加到所述扫描电极上。

5. 如权利要求3所述的等离子体显示装置,其特征在于:

按照断开所述第一开关元件,将所述第二波形的电压施加到所述第一开关元件的高电位侧端子上,接通所述第二开关元件的方式动作,使对所述电容性元件充电的电压重叠并施加到所述扫描电极上。

等离子体显示装置

技术领域

[0001] 本发明涉及等离子体显示装置。特别是,涉及在等离子体显示装置中,施加扫描脉冲的电极的驱动电路。

背景技术

[0002] 图 1 为表示等离子体显示装置 (PDP 装置) 的全体结构的图。标注符号 10 表示等离子体显示板 (PDP)。PDP 中有各种,任何一个 PDP 具有至少 2 组以上的多个平行的电极的组,依次将扫描脉冲加在一组的多个电极。本发明涉及驱动施加扫描脉冲的多个电极的驱动电路。在以下的说明中,说明作为现在广泛使用的地址 / 显示分离方式的三电极型 PDP 装置的例子。

[0003] PDP10 将第一基板和第二基板贴合,在其间注入放电气体。在第一基板上交互地平行地设置多个第一 (X) 电极和多个第二 (Y) 电极,利用电介质层覆盖其上面。在第二基板上,在与 X 和 Y 电极垂直的方向上平行地设置多个地址 (A) 电极,在地址电极之间设置分隔壁,在地址电极的上面和分隔壁的侧面上涂布荧光体。在 X 电极和 Y 电极与地址电极交叉的部分上形成显示单元 C。

[0004] 显示通过将高电压加在各电极上,在电极间产生放电进行。因此,PDP 装置具有将电压加在 X 电极上的 X 电极驱动电路 11,将电压加在 Y 电极上的 Y 电极驱动电路 12,将电压加在地址电极上的地址电极驱动电路 13。

[0005] PDP 装置只可以控制进行或不进行发光的通断,难以控制发光强度。另外,为了进行灰度等级显示,利用多个子场构成一个显示帧,通过组合点亮的子场,进行灰度等级显示。

[0006] 图 2 为表示在图 1 的 PDP 装置中,在一个子场中,加在各电极上的驱动波形的例子。各个子场具有基本上相同的顺序,维持放电期间的长度不同,在维持放电期间中加的维持脉冲个数不同。

[0007] 如图 2 所示,子场具有使全部单元为均匀状态的复位期间,选择点亮的单元的地址期间,和点亮所选单元的维持放电期间。

[0008] 在复位期间,在将 0V 加在地址电极上的状态下,在将正电压 $+V_s$ 加在 Y 电极上的状态下,将从 0V 向负电压慢慢降低的电压加在 X 电极上。然后,在将负电压加在 X 电极上的状态下,将正电压上升至 V_w 的电压加在 Y 电极上。这样,在全部单元的电介质层上形成壁电压。这个动作称为复位写入,将加在 Y 电极上的从正电压上升至 V_w 的电压称为复位写入脉冲。以后,在将电压 $+V_s$ 加在 X 电极上,使加在 Y 电极上的电压为 0V 后,加慢慢地降低至 $-V_s$ 的电压。这样,可大致消除在全部单元中形成的壁电荷。称这个动作为复位消除,将加在 Y 电极上的、从 0V 慢慢地降低至 $-V_s$ 的电压为复位消除脉冲。复位消除脉冲的最终电压 (这里为 $-V_s$) 与残留壁电荷量有关。通过残留一定的壁电荷量,由于其可降低地址放电用的所加电压,可以适当地设定复位消除脉冲的最终电压。

[0009] 在地址期间,在将电压 $+V_s$ 加在 X 电极上,将电压 V_{sc} 加在 Y 电极上的状态下,依

次将电压 $-V_y$ 的扫描脉冲加在 Y 电极上,根据所加的扫描脉冲,将电压 V_a 的地址脉冲加在显示的单元的地址电极上。这样,在同时施加扫描脉冲和地址脉冲的单元的 Y 电极和地址电极之间,产生地址放电,以这个作为触发器,在该单元的 X 电极和 Y 电极之间,产生地址放电,在 X 电极的介电质层上形成负的壁电荷,在 Y 电极的电介质层上形成正的壁电荷。在不产生地址放电的单元中,不形成壁电荷。当进行依次将扫描脉冲加在全部 Y 电极上的动作时,在全部单元中选择点亮的单元。

[0010] 在维持放电期间,首先当将 $-V_s$ 的维持脉冲加在 X 电极上,将 $+V_s$ 的维持脉冲加在 Y 电极上时,在发生地址放电的单元中,由壁电荷产生的电压重叠,产生维持放电,在 X 电极的介电质层上形成正的壁电荷,在 Y 电极介电质层上形成负的壁电荷。结束最初的维持放电。由于在不产生地址放电的单元中,不形成壁电荷,因此不产生维持放电。其次,当将 $+V_s$ 的维持脉冲加在 X 电极上,将 $-V_s$ 的维持脉冲加在 Y 电极上时,在现有发生维持放电的单元中,由壁电荷产生的电压重叠,产生维持放电,在 X 电极的电介电质层上形成负的壁电荷,在 Y 电极的介电质层上形成正的壁电荷。以下,通过改变极性,将维持脉冲加在 X 电极和 Y 电极上,继续维持放电。

[0011] 以图 2 所示的驱动波形,将正负电压加在 X 电极和 Y 电极上。在使用图 2 所示的驱动波形以前只在 X 电极和 Y 电极的一个上加电压 $2V_s$ 的维持脉冲,产生维持放电。例如, V_s 为 90V, $2V_s$ 为 180V。为了实现产生这种高电压的电源电路,必需使用耐压大的驱动元件。与它比较,如果使用图 2 所示的驱动波形,电源电路可以小型。

[0012] 另外,在复位期间,以图 2 所示的驱动波形,将电压慢慢地变化的脉冲加在 X 电极和 Y 电极上。在使用图 2 所示的驱动波形以前,加电压急激变化的脉冲。由于这样,在复位期间,在全部单元中产生大的放电,与它相伴,全部单元以大的强度发光,降低显示的对比度。与此比较,如果使用图 2 所示的驱动波形,在复位期间,可降低在全部单元中产生的放电强度,提高显示对比度。

[0013] 如上所述,由于经常将相同电压加在 X 电极上,X 电极驱动电路 11 共用地驱动所有的 X 电极。由于必需单独地将扫描脉冲加在 Y 电极上,Y 电极驱动电路 12 具有单独地将电压加在各个 Y 电极上的扫描驱动器;和将各种电压供给扫描驱动器的电源端子的电路。同样,由于必需单独地将电压加在各个地址电极上,地址电极驱动电路 13 具有单独地将电压加在各个地址电极上的并列驱动器;和将规定电压供给并列驱动器的电源端子的电路。

[0014] 如上所述,本发明涉及施加扫描脉冲的电极的驱动电路,即:Y 电极驱动电路的改良。

[0015] 图 3 为表示在图 1 的 PDP 装置中,根据图 2 的驱动波形,将电压加在 Y 电极的 Y 电极驱动电路 12 的结构图。用标注符号 S_n 表示的部分为扫描驱动器一部分,为驱动一个 Y 电极的子驱动器。扫描驱动器具有要驱动的 Y 电极的个数那么多的子驱动器,全部子驱动器的高电位侧电源端子 VDH 和低电位侧电源端子 VDL ,分别共用地连接。图 3 的其它部分,将与动作相应的电压共用地供给子驱动器的高电位侧电源端子 VDH 和低电位侧电源端子 VDL 。

[0016] 具体地是,子驱动器 S_n 具有串联连接的第一和第二开关元件 $SW1$ 和 $SW2$;与第一开关元件 $SW1$ 并联连接的第一二极管 $D1$;与第二开关元件 $SW2$ 并联连接的第二二极管 $D2$ 。第一开关元件 $SW1$ 的低电位侧电源端子和第二开关元件 $SW2$ 的高电位侧电源端子连接,其

连接节点与各个 Y 电极连接。第一开关元件 SW1 的高电位侧电源端子 VDH 共用地与另外的子驱动器的第一开关元件 SW1 的高电位侧电源端子 VDH 连接。另外,第二开关元件 SW2 的低电位侧电源端子 VDL 共用地与另外的子驱动器的第二开关元件 SW2 的低电位侧电源端子 VDL 连接。以下称子驱动器 Sn 的第一开关元件 SW1 的高电位侧电源端子 VDH 为子驱动器的高电位侧电源端子 VDH;称子驱动器 Sn 的第二开关元件 SW2 的低电位侧电源端子 VDL 为子驱动器的低电位侧电源端子 VDL。

[0017] 子驱动器的高电位侧电源端子 VDH 与电压 V_{sc} 的电源连接。

[0018] 子驱动器的低电位侧电源端子 VDL 通过开关 SW3 和二极管 D3,与电压 $+V_s$ 的电源连接。开关 SW3 和二极管 D3 的连接节点,通过电容 C1 和开关 SW6,与接地 GND 连接。电容 C1 和开关 SW6 的连接节点,通过开关 SW5 和电阻 R1,与电压 V_s 的电源连接。

[0019] 子驱动器的低电位侧电源端子 VDL,通过开关 SW4 和二极管 D4,与电压 $-V_s$ 的电源连接。设有与开关 SW4 并联、串联连接的开关 SW9 和电阻 R2。开关 SW4 和二极管 D4 的连接节点,通过电容 C3 和开关 SW8,与接地 GND 连接。电容 C3 和开关 SW8 的连接节点,通过电容 C2 和开关 SW7,与电压 V_2 的电源连接。电容 C2 和开关 SW7 的连接节点,通过开关 SW10,与接地 GND 连接。

[0020] 开关 SW1 ~ SW10 利用功率 MOSFET 或 IGBT 等实现。

[0021] 以下,说明在图 3 的现有的 Y 电极驱动电路 12 中,加图 2 的驱动波形时的动作。

[0022] 在复位期间,当加复位写入脉冲时,接通开关 SW6,在将电压 V_s (90V) 在电容 C1 上充电后,在断开 SW6 的状态下,接通开关 SW3 和 SW5。这样,电容 C1 的一个端子的电压由于从 GND 变化至 V_1 (210V),电容 C1 的一个端子的电压成为 V_1+V_s ($210V+90V=300V$),该电压 V_1+V_s 通过开关 SW3 和二极管 D2,供给 Y 电极 Y_n 。图 3 的虚线表示这时的电流路径。由于在电流经路上设置有电阻 R1, Y 电极 Y_n 的电压慢慢上升。

[0023] 图 4 表示加复位消除脉冲时的电流路径。加复位消除脉冲时,接通开关 SW2 和 SW9。这样, Y 电极 Y_n 通过开关 SW2、SW9 和二极管 D4,与电压 $-V_s$ 的电源连接。由于在电流路径上设置有电阻 R2, Y 电极 Y_n 的电压慢慢地下降。这时,接通开关 SW7 和 SW8。

[0024] 在复位期间中,将电压 V_2 充电至电容 C2 上,将电压 V_s 充电至电容 C3 上。在地址期间,当断开开关 SW7 和 SW8,接通开关 SW10 时,开关 SW4 和电容 C3 的连接节点的电压为一 V_y ($-(V_2+V_s)$)。当断开开关 SW3 和 SW9,接通开关 SW4 时,将电压 $-V_y$ 供给子驱动器的低电位侧电源端子 VDL。将电压 V_{sc} 供给子驱动器的高电位侧电源端子 VDH。当不施加扫描脉冲时,接通开关 SW1,断开 SW2;当施加扫描脉冲时,断开开关 SW1,接通 SW2。

[0025] 在维持期间,在接通开关 SW2、SW6 和 SW8 的状态下,通过交互地接通开关 SW3 和 SW4,交互供给电压 $+V_s$ 和 $-V_s$ 。

[0026] [专利文献 1] 特开平 2000-155557 号公报。

[0027] [专利文献 2] 特开平 9-97034 号公报。

[0028] 在图 3 和图 4 的现有 Y 电极驱动电路中,开关 SW9 由功率 MOSFET 或 IGBT 构成,必需使动作的基准电压为 $-V_s$ 。从控制电路输出的各个开关的控制信号为接地基准的信号。由于这样,使开关 SW9 动作的驱动电路,必需接受接地基准的信号,输出 $-V_s$ 基准的信号。对开关 SW1 ~ SW4 也同样。因此,开关 SW9 的驱动电路必需具有将接地基准的信号变换为 $-V_s$ 基准的信号的电平变换电路,或具有光电耦合器,为昂贵的电路。

[0029] 另外,在图3和图4的现有的Y电极驱动电路中,必需供给210V的电压V1,供给电压V1的电源电路昂贵,这是一个问题。

发明内容

[0030] 本发明的目的是要降低PDP装置的Y电极驱动电路和电源电路的成本。

[0031] 为了实现上述目的,本发明的第一实施例的等离子显示装置,在子驱动器的高电位侧电源端子VDH和低电位侧电源端子VDL之间连接电容,去除在现有电路中,复位消除脉冲的电流流过的开关SW9,在子驱动器的高电位侧电源端子VDH和接地端子之间设置与其对应的开关。

[0032] 即:本发明的第一实施例的一种等离子体显示装置,它具有:将负极性的扫描脉冲、维持脉冲和正极性与负极性的复位脉冲加在等离子体显示板的电极上的电极驱动电路,其特征为,

[0033] 上述电极驱动电路包括:扫描驱动器,该扫描驱动器包括具有串联连接的第一和第二开关元件、与上述第一开关元件并联连接的第一二极管、与上述第二开关元件关联连接的第二二极管的多个驱动器,各个驱动器的上述第一开关元件的低电位侧端子和上述第二开关元件的高电位侧端子的连接节点与各个第一电极连接;连接在上述第一开关元件的高电位侧端子上上述第二开关元件的低电位侧端子之间的电容;将上述复位脉冲的正极性和负极性的电压、和与上述扫描脉冲电压有关的多个电压,有选择地供给上述第二开关元件低电位侧端子的电压供给电路;以及串联连接在上述第一开关元件的高电位侧端子和接地端之间的负复位开关和电阻,

[0034] 在将上述复位脉冲的负极性的电压充电至上述电容的状态下,通过使上述负复位开关导通,使上述第一开关元件的高电位侧端子与接地端子连接,从而施加负极性的上述复位脉冲中。

[0035] 在本发明的第一实施例的等离子体显示装置中,复位消除脉冲的电流流过的开关设在第一开关元件(子驱动器)的高电位侧电源端子VDH和接地端子之间,因此该开关以接地基准动作,该开关的驱动器电路结构简单,可降低成本。

[0036] 优选在负复位开关和子驱动器的高电位侧端子之间设置定电压二极管。这样,可利用定电压二极管的电压值设定负极性复位脉冲的最终电压。

[0037] 本发明第二实施例的等离子体显示装置,将电容连接在子驱动器高电位侧电源端子VDH和低电位侧电源端子VDL之间,利用与现有电路相同的路径加复位写入脉冲后,接通第一开关元件,将在电容上充电的电压与复位写入脉冲的电压重叠后的电压,通过第一开关元件,加在电极上。

[0038] 即,本发明的第二实施例的一种等离子体显示装置,它具有:将负极性的扫描脉冲、维持脉冲和正极性与负极性的复位脉冲加在等离子体显示板的电极上的电极驱动电路;其特征为,

[0039] 上述电极驱动电路包括:扫描驱动器,该扫描驱动器包括具有串联连接的第一和第二开关元件、与上述第一开关元件并联连接的第一二极管、与上述第二开关元件关联连接的第二二极管的多个驱动器,各个驱动器的上述第一开关元件的低电位侧端子和上述第二开关元件的高电位侧端子的连接节点与各个第一电极连接;连接在上述第一开关元件的

高电位侧端子和上述第二开关元件的低电位侧端子之间的电容；以及将上述复位脉冲的正极性和负极性的电压、和与上述扫描脉冲电压有关的多个电压，有选择地供给上述第二开关元件低电位侧端子的电压供给电路，

[0040] 上述电压供给电路在供给上述低复位电压的路径上具有电阻；

[0041] 正极性的上述复位脉冲，在将上述维持脉冲的负极性电压充电至上述电容上后，在上述电压供给电路将比上述复位脉冲的正极性电压低的低复位电压供给上述第二开关元件的低电位侧端子的状态下，在第一阶段和第二阶段的二个阶段中施加；

[0042] 在上述第一阶段，导通上述第二开关元件，将低复位电压加在上述电极上；

[0043] 在上述第二阶段，在截断上述第二开关元件后，导通上述第一开关元件，使上述电容的电压与上述低复位电压重叠，加在上述电极上。

[0044] 采用本发明，在第一阶段，利用与现有例子相同的路径，施加低复位电压，在第二阶段，将使在电容上充电后的电压与低复位电压重叠后的电压，通过第一开关元件，加在电极上。这样，可供给比现有低的低复位电压。可将与现有例子相同的复位写入电压加在电极上。

[0045] 采用本发明第一实施例，由于复位消除脉冲的电流流过的开关以接地基准动作，驱动器电路结构简单，可降低成本。

[0046] 采用第二实施例，可供给比现有低的低复位电压。可将与现有例子相同的复位写入电压加在电极上。可以降低电源电路的成本。

附图说明

[0047] 图 1 为表示等离子体显示 (PDP) 装置的全体结构的图；

[0048] 图 2 为表示 PDP 装置的驱动波形的图；

[0049] 图 3 为表示现有的驱动电路的结构图；

[0050] 图 4 为表示现有的驱动电路的电流路径的图；

[0051] 图 5 为表示本发明的实施例的 PDP 装置的驱动电路的结构图；

[0052] 图 6 为表示实施例的驱动电路的电流路径的图；

[0053] 图 7 为表示实施例的驱动电路的施加电压波形和开关动作的图。

[0054] 符号说明：10—等离子体显示板，11—X 电极驱动电路，12—Y 电极驱动电路，13—地址驱动器，21—驱动器，Sn—子驱动器。

具体实施方式

[0055] 以下说明本发明的实施例的 PDP 装置。实施例的 PDP 装置，与现有例子比较，只是 Y 电极驱动电路的结构不同，其他部分与现有例子的结构相同。

[0056] 图 5 表示本发明的实施例的 PDP 装置的 Y 电极驱动电路的结构图。与图 3 比较可看出，与现有例的 Y 电极驱动电路不同之处在于：在子驱动器 Sn 的高电位侧端子 VDH 和低电位侧端子 VDL 之间连接电容 C4；除去了加复位消除脉冲时接通的开关 SW9 和与它串联连接的电阻 R2，在子驱动器 Sn 的高电位侧端子 VDH 和接地 GND 之间，串联连接齐纳二极管 D5 和开关 SW11 与电阻 R12。开关 SW11 由驱动电路 21 驱动。以下只说明与现有例子的不同点。

[0057] 在图 5 的电路中,在加复位消除脉冲前,接通开关 SW4。这样,将 $-(V_s+V_2)$ 和 V_{sc} 的电压差的电压 $V_s+V_2+V_{sc}$ 充电至电容 C4 中。当加复位消除脉冲时,在断开开关 SW4 后,接通开关 SW2 和 SW11。这样,形成图 5 中虚线所示的电流路径,Y 电极的电压慢慢降低。子驱动器 Sn 的高电位侧端子 VDH 的电压最终降低至接地 GND 电位,与此相应,子驱动器 Sn 的低电位侧端子 VDL 的电压下降至将齐纳二极管 D5 的电压量加在 $-(V_s+V_2+V_{sc})$ 的电压上的电压,该电压通过开关 SW2 加在 Y 电极上。例如,当 V_2 为 20V、 V_s 为 90V、 V_{sc} 为 0V、D5 为 15V 的齐纳二极管时,复位消除脉冲降低至 -105V。

[0058] 复位消除脉冲的最终电压规定复位期间结束时的残留壁电荷量。残留壁电荷量产生的电压与为了产生地址放电而施加在各个电极上的电压有关,考虑动作余量等,必需将残留壁电荷量设定为最优的量。通过选择齐纳二极管的下降电压,可以形成所希望量的残留壁电荷。

[0059] 如上所述,由于开关 SW11 由接地基准的信号驱动,因此驱动电路 21 也可以输出接地基准的信号,结构简单。

[0060] 图 6 为表示在实施例的 Y 电极驱动电路中,加复位写入脉冲时的电流路径的图。图 7 为表示从 Y 电极驱动电路输出的波形(施加电压波形)和开关的动作的图。如图 6 所示,复位写入脉冲的施加由第一阶段 T1 和第二阶段 T2 构成。

[0061] 开关 SW4 在加复位写入脉冲时断开。

[0062] 首先在断开开关 SW1、SW2 和 SW5,接通开关 SW6 的状态下,接通开关 SW3。这样,电压 $+V_s$ (90V) 通过开关 SW3 和二极管 D2,加在 Y 电极上。

[0063] 其次,在第一阶段 T1 时,断开开关 SW6,同时,接通开关 5。这样,电容 C1 的端子的电压从接地 GND 变化至 V_1 (120V),因此,开关 SW3 和电容 C1 的连接节点的电压,成为电压 V_1 (120V) 与电压 $+V_s$ (90V) 重叠后的电压 V_1+V_s (210V)。这个电压 V_1+V_s 通过开关 SW3 和二极管 D2 加在 Y 电极上。这时,由于电阻 R1 连接在电压 V_1 的电源和开关 SW5 之间,Y 电极的电压慢慢地上升至电压 V_1+V_s (210V)。

[0064] 在第一阶段 T1,当 Y 电极电压上升至 V_1+V_s 时,临时断开开关 SW5,接通开关 SW6 后,再次接通开关 SW5,断开开关 SW6。这样,电压 $+V_s$ 再次充电至电容 C1 上。这时,开关 SW3 和电容 C1 连接节点的电压降低至电压 V_s ,输出电压维持 V_1+V_s (210V)。

[0065] 其次,在第二阶段 T2,在接通开关 SW3 的状态下,接通开关 SW1。电容 C4 的子驱动器 Sn 的低电位侧端子 VDL 的电压为 V_1+V_s (210V)。由于将电压 $+V_s$ (90V) 充电至电容 C1 上,电容 C4 的子驱动器 Sn 的高电位侧端子 VDH 的电压为 $V_1+V_s+V_s$ (300V),该电压通过开关 SW1 加在 Y 电极上。在这种情况下,电压慢慢上升。

[0066] 以上说明了本发明的实施例,但本发明不仅适用于实施例的 PDP 装置,在二电极型 PDP 装置,或将 X 电极和 Y 电极之间全部作为显示行利用的 ALIS 方式的 PDP 装置等中也可使用。

[0067] 产业上利用的可能性

[0068] 利用本发明,由于可降低 PDP 装置的成本,可实现低成本的 PDP 装置,因此可扩展 PDP 装置的利用范围。




图1




图 2




图 3




图 4




图 5




图6




图 7