

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関  
国際事務局

(43) 国際公開日  
2024年4月4日(04.04.2024)



(10) 国際公開番号  
**WO 2024/069772 A1**

- (51) 国際特許分類:  
G06F 9/455 (2006.01)
- (21) 国際出願番号: PCT/JP2022/036020
- (22) 国際出願日: 2022年9月27日(27.09.2022)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (71) 出願人: 日本電信電話株式会社 (NIPPON TELEGRAPH AND TELEPHONE CORPORATION) [JP/JP]; 〒1008116 東京都千代田区大手町一丁目5番1号 Tokyo (JP).
- (72) 発明者: 川古谷 裕平 (KAWAKOYA, Yuhei); 〒1808585 東京都武蔵野市緑町3丁目9-11 NTT 知的財産センタ内 Tokyo (JP).

岩村 誠(IWAMURA, Makoto); 〒1808585 東京都武蔵野市緑町3丁目9-11 NTT 知的財産センタ内 Tokyo (JP).


(74) 代理人: 弁理士法人酒井国際特許事務所 (SAKAI INTERNATIONAL PATENT OFFICE); 〒1000013 東京都千代田区霞が関3丁目8番1号 虎の門三井ビルディング Tokyo (JP).

(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CV, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IQ, IR, IS, IT, JM, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU,

(54) Title: ANALYSIS DEVICE, ANALYSIS METHOD, AND ANALYSIS PROGRAM

(54) 発明の名称: 解析装置、解析方法および解析プログラム

【図3】



- 100... ANALYSIS DEVICE
- 110, 210... COMMUNICATION UNIT
- 120, 220... STORAGE UNIT
- 121... INTERMEDIATE CODE VARIABLE STORAGE UNIT
- 122... CORRESPONDENCE INFORMATION STORAGE UNIT
- 130... CONTROL UNIT
- 131... ACQUISITION UNIT
- 132... CREATION UNIT
- 133... READ UNIT
- 134... EXTRACTION UNIT
- 200... EMULATOR
- 230... EXECUTION UNIT
- 231... VIRTUAL CPU
- 232... VIRTUAL MEMORY
- 2201... SAMPLE PROGRAM
- 2202... ANALYSIS TARGET PROGRAM
- 2310, 2311, 2312, 231n... REGISTER

(57) Abstract: An analysis device (10): creates a correspondence table on the basis of an argument, which is a value output by executing a known operation included in the same program as or a similar program to an analysis target program, an identifier of the known operation, and an intermediate code variable ID for identifying an intermediate code variable that holds the same value as the argument; acquires the intermediate code variable ID corresponding to a predetermined operation executed by the analysis target program; reads the argument identified by the intermediate code variable ID on

WO 2024/069772 A1

LY, MA, MD, ME, MG, MK, MN, MW, MX, MY,  
MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL,  
PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK,  
SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA,  
UG, US, UZ, VC, VN, WS, ZA, ZM, ZW.

- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SC, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類：

- 一 国際調査報告 (条約第21条(3))

---

the basis of the correspondence table; and uses the argument read by a read unit (133) to extract information in any one of or both of a register of a virtual CPU on which the analysis target program operates and a memory.

(57) 要約：解析装置 (100) は、解析対象プログラムと同一または類似のプログラムに含まれる既知の動作を実行して出力される値である引数と、該既知の動作の識別子と、該引数と同じ値を保持する中間コード変数を識別する中間コード変数IDと、に基づき対応表を作成し、解析対象プログラムが実行する所定の動作に対応する中間コード変数IDを取得し、対応表に基づき該中間コード変数IDが識別する引数を読み出し、読出部 (133) が読み出した引数を用いて、解析対象プログラムが稼働する仮想CPUのレジスタもしくはメモリの情報のいずれか1つまたは両方を取り出す。

## 明 細 書

発明の名称： 解析装置、解析方法および解析プログラム

### 技術分野

[0001] 本発明は、解析装置、解析方法および解析プログラムに関する。

### 背景技術

[0002] プログラムの解析を行う際、例えば、エミュレータや仮想マシン等を用いて解析対象プログラムを動作させ、解析対象プログラムの命令を逐次実行したり、プログラムの特定箇所の実行をフックしたりし、予め定める条件の成立時にレジスタやメモリ等の状態を出力する挙動監視や挙動解析等を行う方法が知られている。

[0003] このような挙動監視方法に用いられるエミュレータの一例として、QEMUが知られている（例えば、非特許文献1）。QEMUは、様々なアーキテクチャのCPUやデバイスをエミュレートするエミュレータであり、様々なアーキテクチャ用にコンパイルされたプログラムを、QEMUを動作させる実行環境であるホストのアーキテクチャに関係なくエミュレートすることができる。

[0004] 具体的には、QEMUは、解析対象プログラムの命令（ゲストコード）を読み取り、中間コード（例えば、「Tiny Code Generator Intermediate Representation, i.e. TCG IR」等）と呼称する、アーキテクチャに依存しないコードに変換する。そして、QEMUは、変換された中間コードをホストで実行できる命令列（ホストコード）に変換し、ホスト上で実行する。なお、このホストコードは物理CPU上で実行される。

[0005] QEMUの場合、解析対象プログラムの挙動を解析するために、TCG I/F (Tiny Code Generator Interface)といったインタフェースを用いてプラグイン（解析モジュール）を作成する方法が知られている（例えば、非特許文献2）。TCG I/F は中間コードレイヤで動作し、ゲストコードのエミュレーション処理や、ホストコードを実行する処理に介入する

ことができる。

- [0006] TCG I/F を使った解析モジュールのように中間コードで解析を行う利点は、解析対象プログラムのアーキテクチャに依存することなく挙動監視できる点がある。QEMUでは、約30のアーキテクチャをエミュレートすることができる。そして、TCG I/F を利用して、1つの中間コードレイヤで動作する解析モジュールを作成することで、前述の約30のアーキテクチャ毎に解析モジュールを作成する必要はなく、様々なアーキテクチャの解析対象プログラムの挙動を解析することが可能となり、効率的に多数のアーキテクチャを解析するモジュールを作成することができる。

## 先行技術文献

### 非特許文献

- [0007] 非特許文献1: Fabrice Bellard, QEMU, a Fast and Portable Dynamic Translator, 2005 USENIX Annual Technical Conference (USENIX ATC 05), 2005.

非特許文献2: Emilio G. Cota and Luca P. Carloni, Cross-ISA Machine Instrumentation using Fast and Scalable Dynamic Binary Translation, Proceedings of the 15th ACM SIGPLAN/SIGOPS International Conference on Virtual Execution Environments, 2019.

## 発明の概要

### 発明が解決しようとする課題

- [0008] しかしながら、従来技術では、解析対象プログラムのアーキテクチャにおける仮想CPUのレジスタに対応する中間コード変数を特定できず、レジスタやメモリの情報等を取り出しが容易ではない、という問題があった。
- [0009] 具体的には、中間コードレイヤにおける解析モジュールは、アーキテクチャに依存せずに解析対象プログラムの実行に介入できるが、レジスタやメモリ等の状態のダンプ（値の取得）を行う際、各アーキテクチャ固有のレジスタやポインタを意識する必要がある場合がある。言い換えると、中間コ

ードレイヤにおける解析モジュールは、解析対象プログラムのアーキテクチャに依存することなく各命令の実行に介入することはできるが、システムコール引数のような情報（例えば、レジスタ値やレジスタからポイントされているメモリ値）を得るためには、解析対象プログラムのアーキテクチャを意識して、当該アーキテクチャの仮想CPUの情報が格納されている場所を特定して、レジスタやメモリの情報等を取り出す必要がある。

### 課題を解決するための手段

[0010] 上記の課題を解決し目的を達成するために、本発明の解析装置は、解析対象プログラムと同一または類似のプログラムに含まれる既知の動作を実行して出力される値である引数と、該既知の動作の識別子と、該引数と同じ値を保持する中間コード変数を識別する中間コード変数IDと、に基づき対応表を作成する作成部と、前記解析対象プログラムが実行する所定の動作に対応する前記中間コード変数IDを取得し、前記対応表に基づき該中間コード変数IDが識別する前記引数を読み出す読出部と、前記読出部が読み出した前記引数を用いて、前記解析対象プログラムが稼働する仮想CPUのレジスタもしくはメモリの情報のいずれか1つまたは両方を取り出す取出部と、有することを特徴とする。

### 発明の効果

[0011] 本発明は、解析対象プログラムのアーキテクチャにおける仮想CPUのレジスタに対応する中間コード変数の特定を可能とし、レジスタやメモリの情報等の取り出しを容易とする、という効果を奏する。

### 図面の簡単な説明

[0012] [図1]図1は、実施形態1に係るサンプルプログラムの一例を示す図である。  
[図2]図2は、実施形態1に係る中間コード変数記憶部が記憶する情報の一例を示すテーブル図である。  
[図3]図3は、実施形態1に係る解析システムの装置構成の一例を示す図である。  
[図4]図4は、実施形態1に係る解析対象プログラムの一例を示す図である。

[図5]図5は、実施形態1に係る解析方法のフローチャートの一例を示す図である。

[図6]図6は、実施形態2に係る解析方法のフローチャートの一例を示す図である。

[図7]図7は、実施形態3に係る解析方法のフローチャートの一例を示す図である。

[図8]図8は、実施形態に係る解析装置およびエミュレータが実現されるコンピュータの一例を示す図である。

### 発明を実施するための形態

[0013] 以下、図面を参照しながら、本発明を実施するための形態（以降、「実施形態」）について説明する。なお、各実施形態は、以下に記載する内容に限定されない。

[0014] [1. 解析方法の概要]

本実施形態において、エミュレータ200は、解析対象プログラムを実行する前に、予め用意する解析対象プログラムと同じアーキテクチャのサンプルプログラムに含まれる既知の動作（例えば、システムコールやライブラリコール等）を実行する。次に、解析装置100は、前述のサンプルプログラムの既知の動作の実行により得られる既知の動作を識別する情報（例えば、システムコール番号やライブラリコールのアドレス等）と、サンプルプログラムの実行により得られる引数と、該引数と同じ値を保持する中間コード変数を識別する中間コード変数IDを関連付けて記憶し、対応表を作成する。

[0015] そして、解析装置100は、エミュレータ200による解析対象プログラムの所定の動作（例えば、システムコールやライブラリコール等）の発生を捕捉した際に、作成した対応表に基づき対応する中間コード変数から引数として渡されている各レジスタ値やメモリの値等を読み出すことで、解析対象プログラムの挙動をより詳細に監視する。

[0016] なお、以降の説明では、QEMUやBochs等の一般的なエミュレータを利用することを前提に、各実施形態について説明する。ただし、本実施形

態は、Q E M UやB o c h s等の実装に限定されるものではなく、中間コードを利用する仮想マシン一般に適用できる。また、エミュレーションの形態（システムエミュレーションやプロセスエミュレーション等）についても限定されず、例えば、J a v a（登録商標）やA n d r o i d（登録商標）等のプロセスレベルの仮想マシンにも適用できる。

[0017] [2. 実施形態1：システムコール引数に基づく対応表の作成と解析]

ここから、実施形態1として解析システム1が実現する、システムコール引数に基づく対応表の作成および解析対象プログラムの解析について説明を行う。なお、実施形態1における対応表は、「V A - M a p (Variable Argument Mapping)」と呼称する。また以下の説明では、V A - M a pを作成後に解析対象プログラムの解析を実施する、という順番で説明を行う。ただし、解析システム1が行う手順は、前述の順番に限定されず、その他の順番や手順としてよい。例えば、解析装置100は、V A - M a pを作成後に工程を一旦終了し、異なる時系列にて解析対象プログラムの解析を行う等の手順を実施してよい。なお、同じアーキテクチャのプログラムを解析する場合は、過去に作成した対応表を利用することもできる。

[0018] まず、エミュレータ200は、システムコールを識別するシステムコール番号が既知であるシステムコール（既知の動作）を含むサンプルコードについてコンパイル（例えば、クロスコンパイル等）を実施し、解析対象プログラムと同じアーキテクチャのサンプルプログラム（例えば、バイナリプログラム等）を生成する。

[0019] 例えば、エミュレータ200は、図1に示すようなサンプルコード2201aに基づいて、サンプルプログラム2201を生成する。図1のサンプルコード2201aは、システムコール1（s y s \_ c a l l 1）とシステムコール2（s y s \_ c a l l 2）を含む。システムコール1（s y s \_ c a l l 1）は、3つの引数（「0 x 1 2 3 4 5 6 7 8」、「0 x a b c d e f g」、「0 x d e a d b e e f」）を渡して、システムコール番号1のシステムコールを呼び出す。他方、システムコール2（s y s \_ c a l l 2）は

、2つの引数（「0x8badf00d」、「0x87654321」）を渡して、システムコール番号2のシステムコールを呼び出す。なお、本実施形態においては、前述したような特定のシステムコールを呼び出すサンプルプログラムを複数（1つ以上）用意する。

[0020] 続けて、エミュレータ200は、前述のサンプルプログラム2201を実行する。具体的には、エミュレータ200は、サンプルコードに含まれる既知のシステムコールを実行し、識別可能な値を既知のシステムコール引数として出力する。

[0021] 次に、解析装置100は、エミュレータ200のシステムコールの実行を捕捉する。なお、本実施形態におけるシステムコールの実行の補足方法は、特に限定されない。例えば、解析装置100は、システムコールの実行を仮想アドレスに基づいて捉えてもよいし、任意の命令の実行や値の参照を契機として捉えてもよい。

[0022] そして、解析装置100の取得部131は、中間コード変数の値を取得する。中間コード変数は、それぞれを一意に区別できる識別子として中間コード変数IDを有する。例えば、図1のサンプルコード2201aに含まれるシステムコール1（sys\_\_call1）を実行した場合、解析装置100の中間コード変数記憶部121は、図2に示すように「中間コード変数ID」と、「中間コード変数名」と、「値」と、を記憶する。

[0023] 次に、解析装置100の作成部132は、サンプルプログラム2201に記述されたシステムコールのシステムコール番号とサンプルプログラム2201の実行により得られる引数を用いて、該引数の値と同じ値を保持する中間コード変数IDを特定する。そして、解析装置100の作成部132は、特定した中間コード変数IDを用いて、システムコール番号と、それに紐づく引数n個に対応する中間コード変数IDとの対応を作成する。

[0024] また、作成部132は、特定した中間コード変数IDを用いて、システムコール番号と、それに紐づく引数n個に対応する制約を作成する。具体的には、作成部132は、制約を作成する際に同じ引数の値が複数の中間コード

変数に含まれる場合には、それぞれの制約を連結させる。例えば、作成部 132 は、図 1 に示すサンプルコード 2201a に含まれるシステムコール 1 (sys\_\_call1) を実行した際、「システムコール番号 = ID0 and (arg0 = ID1 or arg0 = ID4) and arg1 = ID2」という制約を作成する。そして、作成部 132 は、前述の手順を複数のシステムコールで実施し、制約の集合を作成する。

[0025] さらに、作成部 132 は、収集した制約の集合について SMT (Satisfiability Modulo Theories) ソルバを用いて解を求めることで割り当てを行い、VA-Map を作成する。例えば、解析装置 100 の作成部 132 は、「システムコール番号 = ID0, arg0 = ID1, arg1 = ID2, . . .」といった形式の第 3 引数までの VA-Map を作成する。なお、SMT ソルバを用いた割当方法は、後述の実施形態 1 と、実施形態 2 と、実施形態 3 とで同様であるため、以降の説明は省略する。

[0026] 次に、エミュレータ 200 は、解析対象プログラムを実行する。そして、解析装置 100 の読出部 133 は、エミュレータ 200 が解析対象プログラムの発行するシステムコールの呼び出しを補足した際、VA-Map から「システムコール番号が保存されている中間コード変数 ID”、”arg0 が保存されている中間コード変数 ID”、…、”argN が保存されている中間コード変数 ID”」を取得し、当該中間コード変数 ID が識別する中間コード変数から、対象の引数を読み出す。

[0027] そして、解析装置 100 の取出部 134 は、読出部 133 が読み出した引数を用いて、解析対象プログラムが稼働する仮想 CPU のレジスタもしくはメモリの情報等を取り出す。

[0028] [2-1. 解析装置とエミュレータの構成]

ここから、実施形態 1 における解析システム 1 の構成について、図 3 を用いて説明を行う。実施形態 1 における解析システム 1 は、解析装置 100 とエミュレータ 200 を含む装置構成である。以下の項目で、各装置の機能部について詳細な説明を行う。

[0029] (解析装置 100)

まず、解析装置 100 の構成について、図 3 を用いて説明する。図 3 に示すように、解析装置 100 は、通信部 110 と、記憶部 120 と、制御部 130 と、を有する。なお、図示していないが、解析装置 100 は、各種操作を受け付ける入力部（例えば、キーボードやマウス等）や、各種情報を表示するための表示部（例えば、ディスプレイ等）を備えてもよい。また、解析装置 100 は、デスクトップ型パーソナルコンピュータ (Personal Computer) や、ノート型 PC、仮想 PC、スマートフォンやタブレット、PDA (Personal Digital Assistant) 等であってよく、情報処理装置としての形態は限定されない。続いて、以下に各部の詳細な機能について記載する。

[0030] (通信部 110)

通信部 110 は、エミュレータ 200 との各種情報のやり取りを行う。なお、本実施形態では、解析装置 100 は通信部 110 を介してエミュレータ 200 と情報のやり取りを行う前提で説明するが、通信部 110 を介さずに情報のやり取りを行ってもよい。また、通信部 110 は、必要に応じて LAN (Local Area Network) やインターネット等の電気通信回線を介して通信を制御し、外部の情報処理装置等と双方向に情報の送受信を行ってよい。

[0031] (記憶部 120)

記憶部 120 は、制御部 130 による各種処理に必要なデータおよびプログラムを格納する。そして、記憶部 120 は、中間コード変数記憶部 121 と、対応情報記憶部 122 と、を有する。なお、記憶部 120 は、RAM (Random Access Memory)、フラッシュメモリ (Flash Memory) 等の半導体メモリ素子、または、ハードディスク、光ディスク等の記憶装置等で実現する。

[0032] (中間コード変数記憶部 121)

中間コード変数記憶部 121 は、中間コード変数に関する情報を記憶する。例えば、図 2 に示すように、「中間コード変数 ID」と、「中間コード変数名」と、「値」といった情報を記憶する。なお、中間コード変数記憶部 1

21は、前述した情報に限定されず、その他の中間コード変数に関する情報を記憶してもよい。

[0033] (対応情報記憶部122)

ここから、図3に戻り説明を続ける。対応情報記憶部122は、解析装置100の作成部132が作成する対応表を記憶する。具体的には、対応情報記憶部122は、VA-Map(実施形態1および2)とVR-Map(実施形態3)を記憶する。なお、対応情報記憶部122は、前述した対応表であるVA-MapとVR-Mapに限定されず、その他の対応表を記憶してもよい。さらに、対応情報記憶部122は、対応表の形式を表形式に限定せずに記憶してよい。

[0034] (制御部130)

制御部130は、取得部131と、作成部132と、読出部133と、取出部134と、を有する。そして、制御部130は、各種の処理手順等を規定したプログラムや処理データを一時的に格納するための内部メモリを有し、CPU(Central Processing Unit)やMPU(Micro Processing Unit)等の電子回路やASIC(Application Specific Integrated Circuit)やFPGA(Field Programmable Gate Array)等の集積回路によって実現されてよい。なお、前述したCPUおよび内部メモリは、物理CPUや物理メモリに限定されず、仮想CPUや仮想メモリであってよい。

[0035] (取得部131)

取得部131は、既知の動作としてシステムコールを実行し、出力される引数であるシステムコール引数と、該システムコールを識別する識別子としてシステムコール番号を取得する。具体的には、取得部131は、システムコール番号が既知のシステムコールを実行して、既知のシステムコール番号と、既知のシステムコール番号によって識別されるシステムコール引数と、を取得する。

[0036] さらに、解析装置100の取得部131は、既存の動作(システムコールやライブラリコール等)を実施した際に、中間コード変数の値を取得する。

なお、取得部 1 3 1 が取得する情報は前述のシステムコール引数に限定されず、その他の引数に関する情報を取得してよい。

[0037] (作成部 1 3 2)

作成部 1 3 2 は、解析対象プログラムと同一または類似のプログラムに含まれる既知の動作を実行して出力される引数の値と、該既知の動作の識別子と、該引数と同じ値を保持する中間コード変数を識別する中間コード変数 ID と、に基づき対応表を作成する。具体的には、作成部 1 3 2 は、システムコール引数と、システムコール番号と、該システムコール引数と同じ値を保持する中間コード変数を識別する中間コード変数 ID と、に基づき対応表として、V A - M a p を作成する。なお、作成部 1 3 2 は、前述した V A - M a p 以外の形式の対応表を作成してもよい。

[0038] そして、作成部 1 3 2 は、取得したシステムコール番号およびシステムコール引数に基づき、対象となる（すなわち、取得したシステムコール引数と同じ値を保持する）中間コード変数 ID を特定する。

[0039] (読出部 1 3 3)

読出部 1 3 3 は、解析対象プログラムが実行する所定の動作（実施形態 1 では、システムコール）に対応する中間コード変数 ID を取得し、対応表（V A - M a p）に基づき該中間コード変数 ID が識別する引数を読み出す。なお、読出部 1 3 3 は必要に応じてその他の情報を読み出してもよい。

[0040] なお、読出部 1 3 3 は、変数の型に応じて、取得する引数のサイズや何バイト先まで辿るかを決定してもよい。例えば、読出部 1 3 3 は、第 1 引数の型が文字列型（引数の型が c h a r \*）の場合は、第 1 引数に該当する中間コード変数の値をポインタとして解釈し、その値が指すメモリ領域からヌルバイトが現れるまでのバイト列をその引数の出力としてもよい。さらに、読出部 1 3 3 は、必要に応じて、上記で得られた情報をファイルや標準出力やエラー出力に出力してもよい。

[0041] (取出部 1 3 4)

取出部 1 3 4 は、読出部 1 3 3 が読み出した引数を用いて、解析対象プロ

グラムが稼働する仮想CPUのレジスタもしくはメモリの情報のいずれか1つまたは両方を取り出す。なお、取出部134は、前述のレジスタもしくはメモリの情報以外の情報を取り出してもよい。

[0042] (エミュレータ200)

次に、エミュレータ200について説明する。エミュレータ200は、仮想CPUおよび仮想メモリ等によって構成され、本実施形態においては、サンプルプログラムや解析対象プログラム等を実行する機能を有する。なお、エミュレータ200は、物理PCによって実現され、サンプルプログラムや解析対象プログラム等がこのエミュレータの上で動作する。

[0043] ここから、エミュレータ200の構成について、引き続き図3を用いて説明する。エミュレータ200は、図3に示すように、通信部210と、記憶部220と、実行部230と、を有する。

[0044] (通信部210)

通信部210は、解析装置100との各種情報のやり取りを行う。なお、本実施形態では、エミュレータ200は通信部210を介して解析装置100と情報のやり取りを行う前提で説明するが、通信部210を介さずに、情報のやり取りを行ってもよい。

[0045] (記憶部220)

記憶部220は、実行部230による各種処理に必要なデータおよびプログラムを格納する。具体的には、記憶部220は、サンプルプログラム2201と解析対象プログラム2202を記憶する。なお、記憶部220は、必要に応じて前述のプログラム以外のプログラムを記憶してもよい。

[0046] (サンプルプログラム2201)

記憶部220が記憶するサンプルプログラム2201は、解析対象プログラム2202と同じアーキテクチャのプログラムであり、図1に示すようなサンプルコード2201aに基づいて生成される。

[0047] (解析対象プログラム2202)

記憶部220が記憶する解析対象プログラム2202は、解析システム1

が解析の対象とするプログラムである。例えば、解析対象プログラム2202は、図4に示すようなゲストコード2202aで表記される。図4は、エミュレータ200の実行部230が、ゲストコード2202aを、中間コードに変換する様子を示している。

[0048] 図4に示されるゲストコード2202aに含まれる「`mov eax, 0x3f`」は、「`mov__i64 tmp0, $0x3f`」、「`ext32u__i64 rax, tmp0`」という、2つの中間コードに変換される。図4に示されるゲストコード2202aの「`eax`」は、仮想CPUにおける`eax`レジスタを表す。他方、中間コードに現れる「`rax`」や「`tmp0`」は、中間コード変数の名称を表す。そして、ゲストコード2202aでは、システムコールを実行する「`syscall 1`」命令の実行前に、システムコール番号（ここでは`0x3f`）が、仮想CPUの`rax`レジスタとは異なる「`rax`」という名称の中間コード変数に格納されていることを表している。

[0049] (実行部230)

ここから、図3に戻り説明を続ける。実行部230は、記憶部220が記憶するプログラムを実行する。実行部230は、仮想CPU231と、仮想メモリ232と、を有する。

[0050] (仮想CPU231)

仮想CPU231は、OS (Operating System) やアプリケーションソフト等を動作させる仮想化されたPCにおける中央処理装置 (CPU) の機能を有する。図3に示す通り、仮想CPU231は、複数のレジスタを有しており、レジスタ2310と、レジスタ2311と、レジスタ2312と、レジスタ231nとを有している。なお、図3では4つのレジスタが表記されているが、仮想CPU231が有するレジスタの数は4つに限定されず、それ以外の数のレジスタを有してよい。

[0051] (仮想メモリ232)

仮想メモリ232は、OSにより仮想的なアドレスを割り当てられたメモ

り領域であり、動作するプログラムはOSを介して、仮想メモリにアクセスする。

[0052] [2-2. 処理手順]

次に、実施形態1に係る解析方法の手順について、図5を用いて説明する。まず、エミュレータ200は、サンプルコードをクロスコンパイルし、解析対象プログラムと同一または類似のアーキテクチャのサンプルプログラムを生成する(工程S100)。続けて、エミュレータ200は、生成されたサンプルプログラムを実行する(工程S101)。そして、解析装置100の取得部131は、既知のシステムコールの実行を検知する(工程S102)。続けて、解析装置100の取得部131は、システムコール番号およびシステムコール引数を取得する(工程S103)。

[0053] 解析装置100の作成部132は、システムコール番号およびシステムコール引数に基づき、対象となる(すなわち、取得したシステムコール引数と同じ値を保持する)中間コード変数IDを特定する(工程S104)。続けて、解析装置100の作成部132は、特定した中間コード変数IDを用いて、制約を作成する(工程S105)。解析装置100は、システムコールの実行が残されていると判定すると、工程を戻り処理を継続する(工程S106のYes)。

[0054] 解析装置100は、全てのシステムコールを実行すると、システムコールの実行が残っていないと判定する(工程S106のNo)。その場合は、解析装置100の作成部132は、作成した制約に基づき、SMTソルバを用いて割り当てを実施して、VA-Mapを作成する(工程S107)。

[0055] エミュレータ200は、解析対象プログラムを実行する(工程S108)。そして、解析装置100の読出部133は、解析対象プログラムによるシステムコールの実行を検知する(工程S109)。続けて、解析装置100の読出部133は、実行されたシステムコールのシステムコール番号を保持する中間コード変数から引数を読み出す(工程S110)。解析装置100の取出部134は、読み出した引数を用いて、レジスタもしくはメモリの情

報等を取り出し（工程 S 1 1 1）、工程が終了する。

[0056] [3. 実施形態 2：ライブラリコール引数に基づく対応表の作成]

ここから、実施形態 2 として、解析システム 1 が実現するライブラリコール引数に基づく対応表の作成および解析対象プログラムの解析について説明を行う。なお、実施形態 2 における対応表に関しても、実施形態 1 と同様に「V A - M a p (Variable Argument Mapping)」と呼称する。なお、V A - M a p の作成手順は、差異のある部分のみ記載する。

[0057] 実施形態 2 で用いるサンプルコード 2 2 0 1 a は、実施形態 1 のサンプルコード 2 2 0 1 a と類似であるが、システムコールではなくライブラリコールを実施するプログラムである。実施形態 2 においてエミュレータ 2 0 0 は、前述のライブラリコールを行うサンプルプログラム 2 2 0 1 を実行する。そして、解析装置 1 0 0 の取得部 1 3 1 は、ライブラリコールを識別する識別子であるライブラリコールのアドレスと、ライブラリコール引数と、を取得する。

[0058] さらに、実施形態 2 では、解析装置 1 0 0 の取得部 1 3 1 は、中間コード変数の保持する引数の値が参照可能なメモリ領域を指す場合、該当するメモリ領域のオフセット ± m バイトのメモリ上の値もオフセットの値と共に取得する。そして、解析装置 1 0 0 の作成部 1 3 2 は、ライブラリコールの各引数の値に基づき、中間コード変数 I D とオフセットを含む制約を作成する。

[0059] 次に、解析装置 1 0 0 の読出部 1 3 3 は、エミュレータ 2 0 0 による解析対象プログラムのライブラリコールの実行を捕捉した場合、V A - M a p を読み出す。そして、解析装置 1 0 0 の読出部 1 3 3 は、V M - M A P の値にオフセットが含まれる場合は、中間コード変数 I D により識別される中間コード変数が保持する引数の値が指すメモリ領域にオフセットを加えてアドレスを計算し、そのアドレスにある値をその引数の値として出力する。

[0060] [3-1. 解析装置とエミュレータの構成]

ここから、実施形態 2 における解析システム 1 の構成について、図 3 に戻り説明を行う。実施形態 2 における解析システム 1 は、解析装置 1 0 0 とエ

ミュレータ200を含む装置構成である。なお、実施形態2における装置構成は、実施形態1と同様であり、本項目では差異として、取得部131と作成部132の付加的機能のみ説明し、それ以外の詳細な説明は省略する。

[0061] (取得部131)

実施形態2の取得部131は、既知の動作としてライブラリコールを実行し、出力される引数であるライブラリコール引数と、該ライブラリコールを識別する識別子であるライブラリコールのアドレスと、所定の条件を満たす場合にはメモリ上の値とそのオフセットと、を取得する。なお、実施形態2の取得部131が取得する情報は前述のライブラリコール引数に限定されず、その他の引数に関する情報を取得してよい。

[0062] 加えて、実施形態2の取得部131は、中間コード変数の保持する引数の値が参照可能なメモリ領域を指す場合、該当するメモリ領域のオフセット±mバイトのメモリ上の値も取得する。

[0063] (作成部132)

実施形態2の作成部132は、ライブラリコール引数と、ライブラリコールのアドレスと、該ライブラリコール引数と同じ値を保持する中間コード変数を識別する中間コード変数IDと、オフセットと、に基づき対応表（実施形態2では、VA-Map）を作成する。なお、実施形態2の作成部132は、前述したVA-Map以外の形式の対応表を作成してもよい。

[0064] さらに、作成部132は、取得したライブラリコールのアドレスおよびライブラリコール引数に基づき、対象となる（すなわち、取得したライブラリコール引数と同じ値を保持する）中間コード変数IDと中間コード変数があるメモリ領域をさす場合は、そのオフセットも、特定する。例えば、実施形態2の作成部132は、ライブラリコールのある引数に関して、中間コード変数ID=X、メモリアドレスがX+Y（オフセットが+Y）の位置に当該引数と同じ値が見つかった場合、「arg1=(X,+Y)」といった制約を作成する。

[0065] (読出部133)

実施形態2の解析装置100の読出部133は、エミュレータ200による解析対象プログラムのライブラリコールの実行を捕捉した場合、V A - M a pを用いて、対象の第1引数を読み出す。例えば、解析装置100の読出部133は、引数が「a r g 1 = ( X , + Y )」の場合には、中間コード変数I D = Xにより識別される中間コード変数が保持する引数の値が指すメモリ領域からオフセット+Yを計算し、そのアドレスにある値を第1引数の値として出力する。

[0066] [3-2. 処理手順]

次に、実施形態2に係る解析方法の手順について、図6を用いて説明する。まず、エミュレータ200は、サンプルコードをクロスコンパイルし、解析対象プログラムと同一または類似のアーキテクチャのサンプルプログラムを生成する(工程S200)。続けて、エミュレータ200は、生成されたサンプルプログラムを実行する(工程S201)。そして、解析装置100の取得部131は、既知のライブラリコールの実行を検知する(工程S202)。続けて、解析装置100の取得部131は、ライブラリコール引数と、ライブラリコールのアドレスを取得する(工程S203)。

[0067] 解析装置100の作成部132は、ライブラリコールのアドレスおよびライブラリコール引数に基づき、対象となる(すなわち、取得したライブラリコール引数と同じ値を保持する)中間コード変数I Dを特定する(工程S204)。なお、解析装置100は、中間コード変数に引数の値と合致するものがなかった場合は、中間コード変数の値をポインタとして扱い、メモリ上の±mバイトの位置に当該値がないかを探す。続けて、解析装置100の作成部132は、特定した中間コード変数I Dと、取得したオフセットを用いて、制約を作成する(工程S205)。そして、解析装置100は、ライブラリコールの実行が残されていると判定すると、工程を戻り処理を継続する(工程S206のY e s)。

[0068] 解析装置100は、全てのライブラリコールを実行すると、ライブラリコールの実行が残っていないと判定する(工程S206のN o)。その場合は

、解析装置100の作成部132は、作成した制約に基づき、SMTソルバを用いて割り当てを実施して、VA-Mapを作成する(工程S207)。

[0069] エミュレータ200は、解析対象プログラムを実行する(工程S208)。そして、解析装置100の読出部133は、解析対象プログラムによるライブラリコールの実行を検知する(工程S209)。続けて、解析装置100の読出部133は、中間コード変数の値が示すメモリ領域とオフセットからメモリアドレスを計算して、該当アドレス先の引数を読み出す(工程S210)。解析装置100の取出部134は、読み出した引数を用いて、レジスタもしくはメモリの情報等を取り出し(工程S211)、工程が終了する。

[0070] [4. 実施形態3：仮想CPUのレジスタ値に基づく対応表の作成]

ここから、実施形態3として、解析システム1が実現する、仮想CPUのレジスタ値に基づく対応表の作成および解析対象プログラムの解析について説明を行う。なお、実施形態3における対応表は、「VR-Map (Variable Register Mapping)」と呼称する。なお、VR-Mapの作成手順は、差異のある部分のみ記載する。

[0071] 実施形態3で用いるサンプルコード2201aは実施形態1のサンプルコード2201aと類似であるが、システムコールではなく、解析対象プログラムが稼働するエミュレータのレジスタが保持する情報(以降、「レジスタ値」と表記)を出力する関数を含むプログラムである。そして、解析装置100の取得部131は、エミュレータ200によって実施形態3で用いるサンプルコード2201aをコンパイルしたサンプルプログラム2201を実行した際に出力されるレジスタの値を取得する。続けて、解析装置100の作成部132は、中間コード変数が保持する値から該レジスタ値を持つもの抽出し、その中間コード変数のIDを使って制約を作成する。

[0072] そして、解析装置100の作成部132は、サンプルプログラム2201から出力されたレジスタ値と同じ値を持つ中間コード変数IDを特定し、VR-Mapを作成する。その後、解析装置100の読出部133は、VR-

Mapを用いて特定のレジスタの値を対応する中間コード変数から取得する。

[0073] [4-1. 解析装置とエミュレータの構成]

ここから、実施形態3における解析システム1の構成について、図3に戻り説明を行う。実施形態3における解析システム1は、解析装置100とエミュレータ200を含む装置構成である。なお、実施形態3における装置構成は、基本的には実施形態1と同様であり、本項目では差異として、取得部131と作成部132の付加的機能のみ説明し、それ以外の詳細な説明は省略する。

[0074] (取得部131)

実施形態3の取得部131は、既知の動作として、仮想CPUのレジスタが保持するレジスタ値を出力する解析対象プログラムと同一または類似のプログラムを実行し、該レジスタ値を取得する。なお、実施形態3の取得部131が取得する情報は前述のレジスタ値に限定されず、その他の引数に関する情報を取得してよい。

[0075] (作成部132)

実施形態3の作成部132は、レジスタ値と、該レジスタ値と同じ値を保持する中間コード変数を識別する中間コード変数IDと、に基づき対応表（実施形態3では、VR-Map）を作成する。なお、実施形態3の作成部132は、前述したVR-Map以外の形式の対応表を作成してもよい。

[0076] さらに、実施形態3の作成部132は、取得したレジスタ値と同じ値を持つ中間コード変数IDを特定する。また、実施形態3の解析装置100の作成部132は、中間コード変数が保持する引数から該レジスタ値を抽出し、制約を作成する。

[0077] [4-2. 処理手順]

次に、実施形態3に係る解析方法の手順について、図7を用いて説明する。まず、エミュレータ200は、サンプルコードをクロスコンパイルし、解析対象プログラムと同一または類似のアーキテクチャのサンプルプログラム

を生成する（工程S300）。続けて、エミュレータ200は、生成されたサンプルプログラムを実行する（工程S301）。そして、解析装置100の取得部131は、サンプルプログラムの実行を検知する（工程S302）。続けて、解析装置100の取得部131は、サンプルプログラムの実行により得られる仮想CPUの全てのレジスタ値を取得する（工程S303）。

[0078] 解析装置100の作成部132は、取得したレジスタ値と同じ値を持つ中間コード変数IDを特定する（工程S304）。続けて、解析装置100の作成部132は、中間コード変数が保持する値から、レジスタ値を検索して、制約を作成する（工程S305）。解析装置100の作成部132は、作成した制約に基づき、SMTソルバを用いて割り当てを実施し、VR-Mapを作成する（工程S306）。

[0079] エミュレータ200は、解析対象プログラムを実行する（工程S307）。そして、解析装置100の読出部133は、解析対象プログラムによるシステムコールもしくはライブラリコールの実行を検知する（工程S308）。解析装置100の読出部133は、対応する中間コード変数から対象のレジスタ値を読み出しする（工程S309）。解析装置100の取出部134は、レジスタもしくはメモリの情報等を取り出し（工程S310）、工程が終了する。

[0080] [5. 効果]

従来技術では、QEMU等のエミュレータを利用する場合、中間コードレイヤにおける解析モジュールは、アーキテクチャに依存せずに解析対象プログラムの実行に介入できるが、レジスタやメモリ等の状態のダンプを行う際、各アーキテクチャ固有のレジスタやポインタを意識する必要となる場合があった。具体例として、x86（Intel 8086およびその後方互換性を持つマイクロプロセッサの命令セットアーキテクチャの総称）の解析対象プログラムが、「`sysenter`」を利用してシステムコールを発行する挙動を解析する場合を基に説明する。

[0081] 例えば、解析対象プログラムが`sysenter`を実行する際、システム

コールの種別を表すシステムコール番号が「rax」レジスタに保存される。また、このシステムコールに渡される引数は、「rdi」、「rsi」、「rdx」、「rcx」、「r8」、「r9」にそれぞれ対応する順番で保存されている。そして、中間コードレイヤにおける解析モジュールがsystementerの実行を捉えた際、このシステムコールの種類を知るためには、raxレジスタの値を知る必要がある。また、このシステムコールの種類に応じて、渡される引数の数も決定し、その値は「rdi」、「rsi」、「rdx」、「rcx」、「r8」、「r9」にそれぞれ保存されている。そのため、より詳しいシステムコールの情報を得るためには、これらレジスタに保存された値や、その値が指す先のメモリの値も知る必要があった。

[0082] また、エミュレータが解析対象プログラムの命令を中間コードに変換する際に、各アーキテクチャへの依存をなくすため、各レジスタの値は中間コードの実行中に定義される変数（中間コード変数）に格納され、利用される。そのため、中間コードレイヤからは、仮想CPUのraxレジスタやrdiレジスタ等は直接アクセスすることができない。

[0083] つまり、中間コードレイヤにおける解析モジュールは解析対象プログラムのアーキテクチャに依存することなく、各命令の実行に介入することはできるが、システムコール引数のような情報（例えばレジスタの値やレジスタからポイントされているメモリの値）を得るためには、解析対象プログラムのアーキテクチャを意識して、当該アーキテクチャの仮想CPUの情報が格納されている場所を特定し、レジスタ値を取り出す必要がある。

[0084] 前述の問題をまとめると、中間コードレイヤにおける解析モジュールは中間コード変数にアクセスすることはできるが、各アーキテクチャの仮想CPUのレジスタと中間コード変数の対応がわからないため、どの中間コード変数に目的のレジスタ値が保持されているかはわからない。

[0085] そこで、本実施形態に係る解析装置100およびエミュレータ200は、解析対象プログラムと同一または類似のプログラムに含まれる既知の動作を実行して出力される値である引数と、該既知の動作の識別子と、該引数と同

じ値を保持する中間コード変数を識別する中間コード変数IDと、に基づき対応表を作成し、解析対象プログラムが実行する所定の動作に対応する中間コード変数IDを取得し、対応表に基づき該中間コード変数IDが識別する引数を読み出し、読出部133が読み出した引数を用いて、解析対象プログラムが稼働する仮想CPUのレジスタもしくはメモリの情報のいずれか1つまたは両方を取り出す、ことを特徴とする。したがって、本実施形態によれば、以下のような効果を奏する。

[0086] 解析装置100は、解析対象プログラムのアーキテクチャにおける仮想CPUのレジスタ値が保持される中間コード変数の特定を可能とし、レジスタやメモリの情報等の取り出しを容易とする、という効果を奏する。すなわち、解析装置100は、解析対象プログラムのアーキテクチャに依存しない解析モジュールを作成することができ、より詳細な情報としてレジスタやメモリの情報等も取得することができる、という効果を提供する。

[0087] [6. ハードウェア構成]

図示した各装置の各構成要素は機能概念的なものであり、必ずしも物理的に図示のように構成されていることを要しない。すなわち、各装置の分散・統合の具体的形態は図示のものに限られず、その全部または一部を、各種の負荷や使用状況等に応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。さらに、各装置にて行われる各処理機能は、その全部または任意の一部が、CPUおよび当該CPUにて解析実行されるプログラムにて実現され、あるいは、ワイヤードロジックによるハードウェアとして実現され得る。

[0088] また、本実施形態において説明した各処理のうち、自動的に行われるものとして説明した処理の全部または一部を公知の方法で手動的に行うこともできる。この他、図面中で示した処理手順、制御手順、具体的名称、各種のデータやパラメータを含む情報については、特記する場合を除いて任意に変更することができる。

[0089] [プログラム]

一実施形態として、解析装置100およびエミュレータ200を構成する各種の装置は、パッケージソフトウェアやオンラインソフトウェアとして、前述した解析を実行する解析プログラムを、所望のコンピュータにインストールさせることによって実装できる。例えば、上記の解析プログラムを情報処理装置に実行させることにより、解析装置100およびエミュレータ200を構成する各種の装置として機能させることができる。ここで言う情報処理装置には、デスクトップ型またはノート型のパーソナルコンピュータが含まれる。また、その他にも、情報処理装置にはスマートフォン、携帯電話機やPHS (Personal Handyphone System) 等の移動体通信端末、さらには、PDA (Personal Digital Assistant) 等のスレート端末等がその範疇に含まれる。

[0090] 図8は、解析装置100およびエミュレータ200を構成する各種の装置が実現されるコンピュータの一例を示す図である。コンピュータ1000は、例えば、メモリ1010、CPU1020を有する。また、コンピュータ1000は、ハードディスクドライブインタフェース1030、ディスクドライブインタフェース1040、シリアルポートインタフェース1050、ビデオアダプタ1060、ネットワークインタフェース1070を有する。これらの各部は、バス1080によって接続される。

[0091] メモリ1010は、ROM (Read Only Memory) 1011およびRAM 1012を含む。ROM1011は、例えば、BIOS (Basic Input Output System) 等のブートプログラムを記憶する。ハードディスクドライブインタフェース1030は、ハードディスクドライブ1090に接続される。ディスクドライブインタフェース1040は、ディスクドライブ1100に接続される。例えば磁気ディスクや光ディスク等の着脱可能な記憶媒体が、ディスクドライブ1100に挿入される。シリアルポートインタフェース1050は、例えばマウス1110、キーボード1120に接続される。ビデオアダプタ1060は、例えばディスプレイ1130に接続される。

[0092] ハードディスクドライブ1090は、例えば、OS1091、アプリケー

ションプログラム1092、プログラムモジュール1093、プログラムデータ1094を記憶する。すなわち、解析装置100およびエミュレータ200を構成する各種の装置の各処理を規定するプログラムは、コンピュータにより実行可能なコードが記述されたプログラムモジュール1093として実装される。プログラムモジュール1093は、例えばハードディスクドライブ1090に記憶される。例えば、解析装置100およびエミュレータ200を構成する各種の装置における機能構成と同様の処理を実行するためのプログラムモジュール1093が、ハードディスクドライブ1090に記憶される。なお、ハードディスクドライブ1090は、SSD (Solid State Drive) により代替されてもよい。

[0093] また、前述した実施形態の処理で用いられる設定データは、プログラムデータ1094として、例えばメモリ1010やハードディスクドライブ1090に記憶される。そして、CPU1020は、メモリ1010やハードディスクドライブ1090に記憶されたプログラムモジュール1093やプログラムデータ1094を必要に応じてRAM1012に読み出して、前述した実施形態の処理を実行する。

[0094] なお、プログラムモジュール1093やプログラムデータ1094は、ハードディスクドライブ1090に記憶される場合に限らず、例えば着脱可能な記憶媒体に記憶され、ディスクドライブ1100等を介してCPU1020によって読み出されてもよい。あるいは、プログラムモジュール1093およびプログラムデータ1094は、ネットワーク (LAN、WAN (Wide Area Network) 等) を介して接続された他のコンピュータに記憶されてもよい。そして、プログラムモジュール1093およびプログラムデータ1094は、他のコンピュータから、ネットワークインタフェース1070を介してCPU1020によって読み出されてもよい。

[0095] [7. その他]

以上、本実施形態について説明したが、本実施形態は、開示の一部をなす記述および図面により限定されることはない。すなわち、本実施形態に基づ

いて当業者等によりなされる他の実施形態、実施例および運用技術等は全て本実施形態の範疇に含まれる。

### 符号の説明

[0096]	1	解析システム
	1 0 0	解析装置
	1 1 0	通信部
	1 2 0	記憶部
	1 2 1	中間コード変数記憶部
	1 2 2	対応情報記憶部
	1 3 0	制御部
	1 3 1	取得部
	1 3 2	作成部
	1 3 3	読出部
	1 3 4	取出部
	2 0 0	エミュレータ
	2 1 0	通信部
	2 2 0	記憶部
	2 2 0 1	サンプルプログラム
	2 2 0 1 a	サンプルコード
	2 2 0 2	解析対象プログラム
	2 2 0 2 a	ゲストコード
	2 3 0	実行部
	2 3 1	仮想CPU
	2 3 1 0	レジスタ
	2 3 1 1	レジスタ
	2 3 1 2	レジスタ
	2 3 1 n	レジスタ
	2 3 2	仮想メモリ

1000	コンピュータ
1010	メモリ
1011	ROM
1012	RAM
1020	CPU
1030	ハードディスクドライブインタフェース
1040	ディスクドライブインタフェース
1050	シリアルポートインタフェース
1060	ビデオアダプタ
1070	ネットワークインタフェース
1080	バス
1090	ハードディスクドライブ
1091	OS
1092	アプリケーションプログラム
1093	プログラムモジュール
1094	プログラムデータ
1100	ディスクドライブ
1110	マウス
1120	キーボード

## 請求の範囲

- [請求項1]           解析対象プログラムと同一または類似のプログラムに含まれる既知の動作を実行して出力される値である引数と、該既知の動作の識別子と、該引数と同じ値を保持する中間コード変数を識別する中間コード変数IDと、に基づき対応表を作成する作成部と、
- 前記解析対象プログラムが実行する所定の動作に対応する前記中間コード変数IDを取得し、前記対応表に基づき該中間コード変数IDが識別する前記引数を読み出す読出部と、
- 前記読出部が読み出した前記引数を用いて、前記解析対象プログラムが稼働する仮想CPUのレジスタもしくはメモリの情報のいずれか1つまたは両方を取り出す取出部と、
- を有することを特徴とする解析装置。
- [請求項2]           前記既知の動作としてシステムコールを実行し、出力される前記引数であるシステムコール引数と、該システムコールを識別する識別子であるシステムコール番号を取得する取得部を更に有し、
- 前記作成部は、前記システムコール引数と、前記システムコール番号と、該システムコール引数と同じ値を保持する中間コード変数を識別する中間コード変数IDと、に基づき対応表を作成する、
- ことを特徴とする請求項1に記載の解析装置。
- [請求項3]           前記既知の動作としてライブラリコールを実行し、出力される前記引数であるライブラリコール引数と、該ライブラリコールを識別する識別子であるライブラリコールのアドレスと、所定の条件を満たす場合にはメモリアドレスと、を取得する取得部を更に有し、
- 前記作成部は、前記ライブラリコール引数と、前記ライブラリコールのアドレスと、該ライブラリコール引数と同じ値を保持する中間コード変数を識別する中間コード変数IDと、前記メモリアドレスと、に基づき対応表を作成する、
- ことを特徴とする請求項1に記載の解析装置。

[請求項4] 前記既知の動作として、仮想CPUのレジスタが保持するレジスタ値を出力する前記解析対象プログラムと同一または類似のプログラムを実行し、該レジスタ値を取得する取得部を更に有し、

前記作成部は、前記レジスタ値と、該レジスタ値と同じ値を保持する前記中間コード変数を識別する中間コード変数IDと、に基づき対応表を作成する、

ことを特徴とする請求項1に記載の解析装置。

[請求項5] 解析装置で実行される解析方法であって、

解析対象プログラムと同一または類似のプログラムに含まれる既知の動作を実行して出力される値である引数と、該既知の動作の識別子と、該引数と同じ値を保持する中間コード変数を識別する中間コード変数IDと、に基づき対応表を作成する工程と、

前記解析対象プログラムが実行する所定の動作に対応する前記中間コード変数IDを取得し、前記対応表に基づき該中間コード変数IDが識別する前記引数を読み出す工程と、

読出部が読み出した前記引数を用いて、前記解析対象プログラムが稼働する仮想CPUのレジスタもしくはメモリの情報のいずれか1つまたは両方を取り出す工程と、

を含むことを特徴とする解析方法。

[請求項6] コンピュータを請求項1～4に記載の解析装置として機能させるための解析プログラム。

[図1]

2201a

```
int main(void)
{


    sys_call1(0x12345678, 0xabcdefg, 0xdeadbeef);
    sys_call2(0x8badf00d, 0x87654321);

    return 0;
}
```

[図2]

中間コード変数ID	中間コード変数名	値	...
0	rax	1	...
1	rdi	0x12345678	...
2	rsi	0xabcdefg	...
3	tmp13	0x0	...
4	tmp8	0x12345678	...
...	...	...	...

[図3]



[図4]

2202a


```
IN:
0x0045e260: b8 3f 00 00 00   mov   eax, 0x3f
0x0045e265: 0f 05                syscall

OP:
...


---- 000000000045e260 0000000000000000
mov_i64 tmp0,$0x3f
ext32u_i64 rax,tmp0

---- 000000000045e265 0000000000000000
mov_i64 tmp3,$0x45e265
st_i64 tmp3,env,$0x80
mov_i32 tmp11,$0x2
call syscall,$0x0,$0,env,tmp11
call rechecking_single_step,$0x0,$0,env
exit_tb $0x0
set_label $L0
exit_tb $0x7fc3cc011cc3
```


[図5]




[図6]



[図7]



[図8]



## INTERNATIONAL SEARCH REPORT

International application No.

**PCT/JP2022/036020**

<b>A. CLASSIFICATION OF SUBJECT MATTER</b>		
<i>G06F 9/455</i> (2006.01)j FI: G06F9/455		
According to International Patent Classification (IPC) or to both national classification and IPC		
<b>B. FIELDS SEARCHED</b>		
Minimum documentation searched (classification system followed by classification symbols) G06F9/44-9/455		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Published examined utility model applications of Japan 1922-1996 Published unexamined utility model applications of Japan 1971-2022 Registered utility model specifications of Japan 1996-2022 Published registered utility model applications of Japan 1994-2022		
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)		
<b>C. DOCUMENTS CONSIDERED TO BE RELEVANT</b>		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	DOVGALYUK, P. et al. QEMU-Based Framework for Non-intrusive Virtual Machine Instrumentation and Introspection. Proceedings of the 2017, 11th Joint Meeting on Foundations of Software Engineering. 21 August 2017, pages 944-948, [retrieved on 28 November 2022], Internet: <URL: <a href="https://dl.acm.org/doi/pdf/10.1145/3106237.3122817">https://dl.acm.org/doi/pdf/10.1145/3106237.3122817</a> >, <DOI: 10.1145/3106237.3122817> entire text, all drawings	1-6
A	US 2021/0312048 A1 (PALO ALTO NETWORKS, INC.) 07 October 2021 (2021-10-07) entire text, all drawings	1-6
A	JP 2017-517821 A (THE CHARLES STARK DRAPER LABORATORY, INC.) 29 June 2017 (2017-06-29) entire text, all drawings	1-6
<input type="checkbox"/> Further documents are listed in the continuation of Box C. <input checked="" type="checkbox"/> See patent family annex.		
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier application or patent but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art "&" document member of the same patent family		
Date of the actual completion of the international search <b>28 November 2022</b>		Date of mailing of the international search report <b>13 December 2022</b>
Name and mailing address of the ISA/JP <b>Japan Patent Office (ISA/JP) 3-4-3 Kasumigaseki, Chiyoda-ku, Tokyo 100-8915 Japan</b>		Authorized officer  Telephone No.

**INTERNATIONAL SEARCH REPORT**  
**Information on patent family members**

International application No.

**PCT/JP2022/036020**

Patent document cited in search report			Publication date (day/month/year)	Patent family member(s)			Publication date (day/month/year)
US	2021/0312048	A1	07 October 2021	US	2021/0064753	A1	
				entire text, all drawings			
JP	2017-517821	A	29 June 2017	US	2015/0363196	A1	
				entire text, all drawings			
				WO	2015/191746	A1	
				CN	106537332	A	

A. 発明の属する分野の分類（国際特許分類（IPC）） G06F 9/455(2006.01)i FI: G06F9/455		
B. 調査を行った分野 調査を行った最小限資料（国際特許分類（IPC）） G06F9/44-9/455 最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2022年 日本国実用新案登録公報 1996-2022年 日本国登録実用新案公報 1994-2022年		
国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）		
C. 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	Dovgalyuk, P., et al., QEMU-Based Framework for Non-intrusive Virtual Machine Instrumentation and Introspection, Proceedings of the 2017 11th Joint Meeting on Foundations of Software Engineering, 2017.08.21, pages 944-948, [検索日 2022.11.28], インターネット: <URL:https://dl.acm.org/doi/pdf/10.1145/3106237.3122817>, <DOI: 10.1145/3106237.3122817> 全文、全図	1-6
A	US 2021/0312048 A1 (PALO ALTO NETWORKS, INC.) 07.10.2021 (2021-10-07) 全文、全図	1-6
A	JP 2017-517821 A (ザ・チャールズ・スターク・ドレイパー・ラボラトリー・インコーポレイテッド) 29.06.2017 (2017-06-29) 全文、全図	1-6
<input type="checkbox"/> C欄の続きにも文献が列挙されている。 <input checked="" type="checkbox"/> パテントファミリーに関する別紙を参照。		
* 引用文献のカテゴリー “A” 特に関連のある文献ではなく、一般的な技術水準を示すもの “E” 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの “L” 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す） “O” 口頭による開示、使用、展示等に言及する文献 “P” 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献 “T” 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの “X” 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの “Y” 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの “&” 同一パテントファミリー文献		
国際調査を完了した日	国際調査報告の発送日	
28.11.2022	13.12.2022	
名称及びあて先 日本国特許庁(ISA/JP) 〒100-8915 日本国 東京都千代田区霞が関三丁目4番3号	権限のある職員（特許庁審査官）  北川 純次 5B 3650  電話番号 03-3581-1101 内線 3545	

国際調査報告  
パテントファミリーに関する情報

国際出願番号  
PCT/JP2022/036020

引用文献	公表日	パテントファミリー文献	公表日
US 2021/0312048 A1	07.10.2021	US 2021/0064753 A1 全文、全図	
JP 2017-517821 A	29.06.2017	US 2015/0363196 A1 全文、全図	
		WO 2015/191746 A1	
		CN 106537332 A	