

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関  
国際事務局

(43) 国際公開日  
2014年7月31日(31.07.2014)




(10) 国際公開番号  
WO 2014/115596 A1

- (51) 国際特許分類:  
H01P 1/36 (2006.01)
  - (21) 国際出願番号: PCT/JP2014/050418
  - (22) 国際出願日: 2014年1月14日(14.01.2014)
  - (25) 国際出願の言語: 日本語
  - (26) 国際公開の言語: 日本語
  - (30) 優先権データ:  
特願 2013-011019 2013年1月24日(24.01.2013) JP
  - (71) 出願人: 株式会社村田製作所(MURATA MANUFACTURING CO., LTD.) [JP/JP]; 〒6178555 京都府長岡京市東神足1丁目10番1号 Kyoto (JP).
  - (72) 発明者: 日野 聖吾(HINO Seigo); 〒6178555 京都府長岡京市東神足1丁目10番1号 株式会社村田製作所内 Kyoto (JP).
  - (74) 代理人: 特許業務法人プロフィック特許事務所 (PROFIC PC); 〒5410054 大阪府大阪市中央区南本町4丁目2番21号 イヨビルディング Osaka (JP).
  - (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
  - (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
- 添付公開書類:  
— 国際調査報告 (条約第21条(3))

(54) Title: TWO-PORT TYPE NON-RECIPROCAL CIRCUIT ELEMENT


(54) 発明の名称: 2ポート型非可逆回路素子



(57) Abstract: The present invention achieves a good insertion loss characteristic and a good harmonic attenuation characteristic without adding too much structural and circuitry complexity. A two-port type non-reciprocal circuit element is equipped with: ferrite (31) to which a direct-current magnetic field is applied by permanent magnets; a first center electrode (L1) that is provided on the ferrite (31) and is connected to an input port (P1) at one end while connected to an output port (P2) at the other end; a second center electrode (L2) that is provided on the ferrite so as to intersect with the first center electrode in an electrically insulated state and is connected to port (P2) at one end while connected to a ground port (P3) at the other end; a capacitor (C1) that is connected between port (P1) and port (P2); a resistor (R) that is connected between port (P1) and port (P2); a capacitor (C2) that is connected between port (P2) and port (P3); an input terminal (14); and an output terminal (15). Capacitors (Cs1, Cs2) are connected at least either between port (P1) and terminal (14) or between port (P2) and terminal (15), and capacitor (Cj) and an inductor (Lj) are connected in series between terminal (14) and terminal (15).

(57) 要約:

[続葉有]



WO 2014/115596 A1



---

構造や回路をそれほど複雑化することなく、良好な挿入損失特性を得るとともに良好な高調波減衰特性を得る。永久磁石により直流磁界が印加されるフェライト 31 と、フェライト 31 に配置され、一端が入力ポート P1 に接続され、他端が出力ポート P2 に接続された第 1 中心電極 L1 と、第 1 中心電極と電氣的絶縁状態で交差してフェライトに配置され、一端がポート P2 に接続され、他端が接地ポート P3 に接続された第 2 中心電極 L2 と、ポート P1 とポート P2 の間に接続されたコンデンサ C1 と、ポート P1 とポート P2 の間に接続された抵抗 R と、ポート P2 とポート P3 の間に接続されたコンデンサ C2 と、入力端子 14 と、出力端子 15 と、を備えた 2 ポート型非可逆回路素子。ポート P1 と端子 14 との間又はポート P2 と端子 15 との間の少なくとも一方にコンデンサ Cs1, Cs2 が接続され、端子 14 と端子 15 との間にコンデンサ Cj とインダクタ Lj とが直列に接続されている。

## 明 細 書

発明の名称： 2ポート型非可逆回路素子

### 技術分野

[0001] 本発明は、2ポート型非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータなどの2ポート型非可逆回路素子に関する。

### 背景技術

[0002] 従来、アイソレータやサーキュレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、アイソレータは、携帯電話などの無線通信システムの送信回路部に使用されている。

[0003] この種の2ポート型非可逆回路素子として、特許文献1に記載のものが知られている。この2ポート型アイソレータは、永久磁石により直流磁界が印加されるフェライトと、該フェライトに互いに絶縁状態で配置された第1中心電極及び第2中心電極と、入力ポートと出力ポートの間に電氣的に接続された第1コンデンサと、入力ポートと出力ポートの間に電氣的に接続された抵抗と、出力ポートと接地ポートの間に電氣的に接続された第2コンデンサと、入力端子と、出力端子と、を備え、入力ポートと入力端子との間又は出力ポートと出力端子との間の少なくとも一方にインピーダンス整合用コンデンサが電氣的に接続され、入力端子と出力端子との間に結合用コンデンサが電氣的に接続されている

[0004] 前記結合用コンデンサは挿入損失特性とアイソレーション特性をトレードオフの関係で調整するものである。しかし、結合用コンデンサは動作周波数が高くなるに伴ってインピーダンスが小さくなるので、動作周波数が高い場合、高調波の周波数帯域において入力ポート及び出力ポートの間がほぼ直結の状態となり、所望の高調波減衰量を得ることが困難である。今後は、無線通信システムの高周波化が予定されており、この問題は深刻になると考えられる。なお、トラップ回路を追加すれば高調波減衰量の改善が可能であるが

、構造や回路が複雑になり、また、挿入損失が劣化する問題点がある。

## 先行技術文献

## 特許文献

[0005] 特許文献1：特許第4 1 9 7 0 3 2号公報

## 発明の概要

### 発明が解決しようとする課題

[0006] 本発明の目的は、構造や回路をそれほど複雑化することなく、良好な挿入損失特性を得るとともに良好な高調波減衰特性を得ることのできる2ポート型非可逆回路素子を提供することにある。

### 課題を解決するための手段

[0007] 本発明の第1の形態である2ポート型非可逆回路素子は、

永久磁石と、該永久磁石により直流磁界が印加されるフェライトと、該フェライトに配置され、一端が入力ポートに電氣的に接続され、他端が出力ポートに電氣的に接続された第1中心電極と、該第1中心電極と電氣的絶縁状態で交差して前記フェライトに配置され、一端が出力ポートに電氣的に接続され、他端が接地ポートに電氣的に接続された第2中心電極と、前記入力ポートと前記出力ポートの間に電氣的に接続された第1コンデンサと、前記入力ポートと前記出力ポートの間に電氣的に接続された抵抗と、前記出力ポートと前記接地ポートの間に電氣的に接続された第2コンデンサと、入力端子と、出力端子と、を備え、

前記入力ポートと入力端子との間又は前記出力ポートと出力端子との間の少なくとも一方にインピーダンス整合用コンデンサが電氣的に接続され、前記入力端子と前記出力端子との間に結合用コンデンサと結合用インダクタとが直列に接続されていることを特徴とする。

[0008] また、第2の形態として、前記結合用コンデンサと前記結合用インダクタは、前記入力端子と前記出力ポートとの間に直列に接続されていてもよい。  
また、第3の形態として、前記結合用コンデンサと前記結合用インダクタは

、前記入力ポートと前記出力端子との間に直列に接続されていてもよい。

[0009] 前記2ポート型非可逆回路素子においては、結合用コンデンサと結合用インダクタとの直列回路と第1コンデンサとで並列共振回路が形成され、該並列共振回路は共振周波数付近でのインピーダンスが大きくなる。それゆえ、該並列共振回路の共振周波数を減衰が必要な高調波周波数に合わせることで、良好な高調波減衰特性が得られる。また、第1のコンデンサと並列に結合用コンデンサが接続されているので、良好な挿入損失特性が得られる。動作中心周波数付近において、結合用インダクタのインピーダンスは小さくて無視できるレベルであり、挿入損失の劣化はほとんどない。

[0010] さらに、前記2ポート型非可逆回路素子においては、結合用インダクタを追加するのみなので、構造や回路が複雑化することない。しかも、結合用コンデンサに結合用インダクタを直列に接続しているため、結合用コンデンサの容量値は小さくてもよく、結合用コンデンサが小型化される。

### 発明の効果

[0011] 本発明によれば、構造や回路をそれほど複雑化することなく、良好な挿入損失特性を得るとともに良好な高調波減衰特性を得ることができる。

### 図面の簡単な説明

[0012] [図1]第1実施例である2ポート型非可逆回路素子を示す電気等価回路図である。

[図2]第2実施例である2ポート型非可逆回路素子を示す電気等価回路図である。

[図3]第3実施例である2ポート型非可逆回路素子を示す電気等価回路図である。

[図4]結合用コンデンサと結合用コンデンサとで形成される並列共振回路を示す回路図である。

[図5]2ポート型非可逆回路素子の分解斜視図である。

[図6]第1実施例である2ポート型非可逆回路素子の特性を示すグラフであり、(A)高調波減衰特性を示し、(B)は挿入損失特性を示す。

[図7] 3200～3800MHz帯における結合用インダクタのQ値と挿入損失との関係を示すグラフである。

[図8] 3500MHz帯における結合用インダクタのQ値と挿入損失との関係を示すグラフである。

### 発明を実施するための形態

[0013] 以下に、本発明に係る2ポート型非可逆回路素子の実施例について添付図面を参照して説明する。

[0014] 2ポート型非可逆回路素子の第1～第3実施例を等価回路として図1～図3に示す。これらの2ポート型非可逆回路素子は集中定数型アイソレータである。

[0015] 図1に示された第1実施例である2ポート型アイソレータ1Aは、第1中心電極L1の一端が入力ポートP1に電氣的に接続され、他端が出力ポートP2に電氣的に接続されている。第2中心電極L2の一端は出力ポートP2に電氣的に接続され、他端が接地ポートP3に電氣的に接続されている。入力ポートP1と出力ポートP2の間には、共振用コンデンサC1と終端抵抗Rが電氣的に並列に接続されている。出力ポートP2と接地ポートP3の間には、共振用コンデンサC2が電氣的に接続されている。入力ポートP1と入力端子14との間及び出力ポートP2と出力端子15との間には、それぞれインピーダンスを整合するための整合用コンデンサCs1、Cs2が電氣的に接続されている。さらに、入力端子14と出力ポートP2との間に結合用コンデンサCjと結合用インダクタLjとが直列に電氣的に接続されている。

[0016] そして、入力ポートP1と出力ポートP2間において、第1中心電極L1と共振用コンデンサC1とが並列共振回路を構成している。出力ポートP2と接地ポートP3間において、第2中心電極L2と共振用コンデンサC2とが並列共振回路を構成している。

[0017] 図2に示された第2実施例である2ポート型アイソレータ1Bは、入力ポートP1と出力端子15との間に結合用コンデンサCjと結合用インダクタ

L<sub>j</sub>とが直列に電氣的に接続されたものであり、他の構成は前記第1実施例と同様である。

[0018] 図3に示された第3実施例である2ポート型アイソレータ1Cは、入力端子14と出力端子15との間に結合用コンデンサC<sub>j</sub>と結合用インダクタL<sub>j</sub>とが直列に電氣的に接続されたものであり、他の構成は前記第1実施例と同様である。

[0019] 図5に前記アイソレータ1Aの概略構成を示し、概略、ヨーク10と、多層基板20と、フェライト31を含む中心電極組立体30と、フェライト31に直流磁界を印加するための永久磁石41とで構成されている。中心電極組立体30は、直方体形状のマイクロ波フェライト31の表裏面に互いに電氣的に絶縁された第1中心電極L1及び第2中心電極L2を形成したもので、その具体的な構成に関しては前記特許文献1などに詳述されており、周知な構成でもあるので、ここでは省略する。

[0020] 結合用インダクタL<sub>j</sub>と終端抵抗Rとはチップタイプの素子によって構成されている。他のコンデンサは多層基板20に内蔵されている。多層基板20は、複数枚の誘電体シート上に各種コンデンサを形成する所定形状の電極や層間接続導体（ビアホール導体）を形成して積層し、焼結したものである。多層基板の表面には、接続用電極21～25が形成されており、裏面には前記入力端子14や出力端子15として機能する電極やグランド用電極（図5では図示していない）が形成されている。なお、図5ではチップタイプの素子として説明したインダクタL<sub>j</sub>や終端抵抗Rも多層基板20に内蔵してもよく、他のコンデンサをチップタイプの素子として構成してもよい。

[0021] ここで、結合用コンデンサC<sub>j</sub>と結合用インダクタL<sub>j</sub>を接続する前のアイソレータにあっては、順方向伝送時は出力端子15での伝送信号の位相が入力端子14での伝送信号の位相より進み、逆方向伝送時は入力端子14での伝送信号の位相が出力端子15での伝送信号の位相より進む。一方、結合用コンデンサC<sub>j</sub>も、順方向伝送時でも逆方向伝送時でも、伝送信号の位相を進める。従って、結合用コンデンサC<sub>j</sub>を挿入したアイソレータは、順

方向伝送時において、中心電極 L 1, L 2 間の磁気結合の作用で伝送する信号と、結合用コンデンサ C j を介して伝送する信号とが強め合い、伝送信号全体として大きくなる。即ち、広帯域かつ低挿入損失の順方向伝送特性が得られる。この効果は、結合用コンデンサ C j の容量が大きくなるにしたがって顕著になる。

[0022] この結果、第 2 中心電極 L 2 を長くして第 2 中心電極 L 2 のインダクタンスを大きくする必要がないので、アイソレータを小型化できる。また、第 2 中心電極 L 2 のインダクタンスを大きくしなくてもよいため、共振用コンデンサ C 2 の容量値の測定や調整が不能になるほど小さくしなくてもよい。従って、3000MHz を超える高周波帯の通信システムに容易に対応できる。

[0023] ところで、比較的高い高周波周波数帯において、中心電極 L 1 のインピーダンスは高くなるので、ほぼ電気的には開放である。その場合、コンデンサ C s 1 とコンデンサ C 1 とが直列接続された直列接続回路と、コンデンサ C j とインダクタ L j との直列接続回路とが並列接続され（図 4 参照）、並列共振回路が形成される。この並列共振回路は共振周波数付近でのインピーダンスが大きくなるので、共振周波数付近において伝送される信号が抑制される。その共振周波数を減衰が必要な高調波周波数に合わせることで、良好な高調波減衰特性が得られる。

[0024] 第 1 実施例であるアイソレータ 1 A における、このような高調波減衰特性を図 6 (A) の曲線 A に示し、挿入損失特性を図 6 (B) の曲線 A に示す。各図での曲線 B は結合用インダクタ L j を省略した比較例での特性である。

[0025] ちなみに、前記特性は以下のスペックにおけるシミュレーションデータである。

コンデンサ C 1 : 1.95 pF

コンデンサ C 2 : 0.45 pF

コンデンサ C s 1 : 0.80 pF

コンデンサ C s 2 : 1.55 pF

抵抗R : 320Ω

インダクタL<sub>j</sub> : 1nH

コンデンサC<sub>j</sub> : 0.40pF

[0026] アイソレータ1A, 1B, 1Cは、特許文献1に記載のアイソレータに対して、結合用インダクタL<sub>j</sub>のみを追加したものであり、回路や構造をことさら複雑化するものではない。また、非可逆回路素子として動作する中心周波数付近において、結合用インダクタL<sub>j</sub>のインピーダンスは小さくて無視できるレベルであり、インダクタL<sub>j</sub>の追加による挿入損失の劣化量は小さい。

[0027] また、順方向伝送特性が広帯域化かつ低挿入損失化する一方で、アイソレーション特性は狭帯域化する。なぜなら、逆方向伝送時において、中心電極L<sub>1</sub>, L<sub>2</sub>間の磁気結合の作用で伝送する逆方向信号と、結合用コンデンサC<sub>j</sub>を介して伝送する逆方向信号とが順方向伝送時と同様に強め合い、逆方向伝送信号全体として大きくなるからである。しかし、アイソレータに対する最近の要求仕様は、アイソレーションより挿入損失が重視される傾向が強く、アイソレーション特性の狭帯域化は問題とならない場合が多い。

[0028] インダクタL<sub>j</sub>とコンデンサC<sub>j</sub>を直列に接続すると、コンデンサC<sub>j</sub>のみの場合と比較して回路のインピーダンスが小さくなる。同じインピーダンスにする場合は、コンデンサC<sub>j</sub>の容量値を小さくする必要がある。これにより、コンデンサC<sub>j</sub>のみを接続する場合と比較して、インダクタL<sub>j</sub>を接続する場合はコンデンサC<sub>j</sub>の容量値を小さくできる。特に、多層基板20にコンデンサC<sub>j</sub>を内蔵する場合、コンデンサC<sub>j</sub>の容量電極の面積を小さくできるので、アイソレータとしての小型化が可能になる。

[0029] 次に、各アイソレータ1A, 1B, 1Cにおける結合用インダクタL<sub>j</sub>のQ値について説明する。インダクタL<sub>j</sub>のQ値は、動作中心周波数において10以上であることが好ましい。図7には3200~3800MHz帯におけるインダクタL<sub>j</sub>のQ値と挿入損失との関係を示し、曲線CはQ値が10の場合、曲線DはQ値が20の場合、曲線EはQ値が30の場合をそれぞれ

示している。また、図8には3500MHzにおけるインダクタL<sub>j</sub>のQ値と挿入損失との関係を示している。以下の表1は図8に示した特性に基づいてそれぞれのQ値における劣化量（dB）を示したものである。

[0030] [表1]

(表1)

L <sub>j</sub> -Q (3.5GHz)	挿入損失 (dB)	劣化量 (dB)
5	0.49	0.05
10	0.47	0.03
15	0.46	0.02
20	0.45	0.02
25	0.45	0.02
30	0.45	0.02
35	0.45	0.01
L <sub>j</sub> なし	0.43	0.00

[0031] 表1から明らかなように、結合用インダクタL<sub>j</sub>のQ値が10以上であれば、インダクタL<sub>j</sub>を接続したことによる挿入損失の劣化量が0.03dB以下になり、良好な高調波減衰特性と同時に低挿入損失特性が得られることになる。

[0032] 一方、結合用コンデンサC<sub>j</sub>をチップタイプの素子で構成してもよく、その場合、コンデンサC<sub>j</sub>の自己共振周波数が動作中心周波数の2倍以上であることが好ましい。つまり、チップコンデンサC<sub>j</sub>は自己共振周波数以上ではインダクタとして機能し、コンデンサC<sub>s1</sub>、C<sub>s2</sub>、C<sub>1</sub>とで並列共振回路を形成する。その並列共振回路の共振周波数はアイソレータの中心周波数の2倍以上となる。高調波減衰特性が必要とされるのは一般的に2倍波以上の周波数帯である。

[0033] このような構成により2倍波以上の周波数帯における減衰量を改善できる。また、インダクタL<sub>j</sub>を構成するためのチップインダクタや電極パターンが不要であるので、アイソレータの小型化、低コスト化を実現できる。さら

に、チップコンデンサ $C_j$ はアイソレータの中心周波数ではコンデンサとして機能するので、挿入損失特性とアイソレーション特性とをトレードオフの関係にすることが可能である。

[0034] なお、本発明に係る2ポート型非可逆回路素子は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。

### 産業上の利用可能性

[0035] 以上のように、本発明は、マイクロ波帯で使用されるアイソレータなどの2ポート型非可逆回路素子に有用であり、特に、構造や回路をそれほど複雑化することなく、良好な挿入損失特性を得るとともに良好な高調波減衰特性を得ることができる点で優れている。

### 符号の説明

[0036] 1 A, 1 B, 1 C…アイソレータ  
L 1…第1中心電極  
L 2…第2中心電極  
C 1, C 2…コンデンサ  
R…終端抵抗  
C s 1, C s 2…コンデンサ  
C j…結合用コンデンサ  
L j…結合用インダクタ  
P 1…入力ポート  
P 2…出力ポート  
P 3…接地ポート  
1 4…入力端子  
1 5…出力端子  
3 1…フェライト  
4 1…永久磁石

## 請求の範囲

[請求項1] 永久磁石と、該永久磁石により直流磁界が印加されるフェライトと、該フェライトに配置され、一端が入力ポートに電氣的に接続され、他端が出力ポートに電氣的に接続された第1中心電極と、該第1中心電極と電氣的絶縁状態で交差して前記フェライトに配置され、一端が出力ポートに電氣的に接続され、他端が接地ポートに電氣的に接続された第2中心電極と、前記入力ポートと前記出力ポートの間に電氣的に接続された第1コンデンサと、前記入力ポートと前記出力ポートの間に電氣的に接続された抵抗と、前記出力ポートと前記接地ポートの間に電氣的に接続された第2コンデンサと、入力端子と、出力端子と、を備え、

前記入力ポートと入力端子との間又は前記出力ポートと出力端子との間の少なくとも一方にインピーダンス整合用コンデンサが電氣的に接続され、前記入力端子と前記出力端子との間に結合用コンデンサと結合用インダクタとが直列に接続されていること、

を特徴とする2ポート型非可逆回路素子。

[請求項2] 永久磁石と、該永久磁石により直流磁界が印加されるフェライトと、該フェライトに配置され、一端が入力ポートに電氣的に接続され、他端が出力ポートに電氣的に接続された第1中心電極と、該第1中心電極と電氣的絶縁状態で交差して前記フェライトに配置され、一端が出力ポートに電氣的に接続され、他端が接地ポートに電氣的に接続された第2中心電極と、前記入力ポートと前記出力ポートの間に電氣的に接続された第1コンデンサと、前記入力ポートと前記出力ポートの間に電氣的に接続された抵抗と、前記出力ポートと前記接地ポートの間に電氣的に接続された第2コンデンサと、入力端子と、出力端子と、を備え、

前記入力ポートと入力端子との間又は前記出力ポートと出力端子との間の少なくとも一方にインピーダンス整合用コンデンサが電氣的に

接続され、前記入力端子と前記出力ポートとの間に結合用コンデンサと結合用インダクタとが直列に接続されていること、

を特徴とする2ポート型非可逆回路素子。

[請求項3]

永久磁石と、該永久磁石により直流磁界が印加されるフェライトと、該フェライトに配置され、一端が入力ポートに電氣的に接続され、他端が出力ポートに電氣的に接続された第1中心電極と、該第1中心電極と電氣的絶縁状態で交差して前記フェライトに配置され、一端が出力ポートに電氣的に接続され、他端が接地ポートに電氣的に接続された第2中心電極と、前記入力ポートと前記出力ポートの間に電氣的に接続された第1コンデンサと、前記入力ポートと前記出力ポートの間に電氣的に接続された抵抗と、前記出力ポートと前記接地ポートの間に電氣的に接続された第2コンデンサと、入力端子と、出力端子と、を備え、

前記入力ポートと入力端子との間又は前記出力ポートと出力端子との間の少なくとも一方にインピーダンス整合用コンデンサが電氣的に接続され、前記入力ポートと前記出力端子との間に結合用コンデンサと結合用インダクタとが直列に接続されていること、

を特徴とする2ポート型非可逆回路素子。

[請求項4]


動作中心周波数における前記結合用インダクタのQ値が10以上であること、を特徴とする請求項1ないし請求項3のいずれかに記載の2ポート型非可逆回路素子。

[請求項5]

前記結合用コンデンサとしてチップコンデンサを用い、該チップコンデンサの自己共振周波数が動作中心周波数の2倍以上であること、を特徴とする請求項1ないし請求項4のいずれかに記載の2ポート型非可逆回路素子。


[図1]

図1



[図2]


図2



[図3]


図3

1C




[図4]

図4



[図5]


図5




[図6]

図6

(A)




(B)




[図7]

図7



[図8]

図8



**INTERNATIONAL SEARCH REPORT**

International application No.  
PCT/JP2014/050418

**A. CLASSIFICATION OF SUBJECT MATTER**  
H01P1/36(2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

**B. FIELDS SEARCHED**

Minimum documentation searched (classification system followed by classification symbols)  
H01P1/36

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2014
Kokai Jitsuyo Shinan Koho	1971-2014	Toroku Jitsuyo Shinan Koho	1994-2014

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

**C. DOCUMENTS CONSIDERED TO BE RELEVANT**

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 4197032 B1 (Murata Mfg. Co., Ltd.), 17 December 2008 (17.12.2008), entire text; all drawings (Family: none)	1-5
A	JP 2011-146987 A (Murata Mfg. Co., Ltd.), 28 July 2011 (28.07.2011), entire text; all drawings (Family: none)	1-5

Further documents are listed in the continuation of Box C.       See patent family annex.

* Special categories of cited documents:	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"A" document defining the general state of the art which is not considered to be of particular relevance	"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"E" earlier application or patent but published on or after the international filing date	"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	"&" document member of the same patent family
"O" document referring to an oral disclosure, use, exhibition or other means	
"P" document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search 25 March, 2014 (25.03.14)	Date of mailing of the international search report 08 April, 2014 (08.04.14)
--	---

Name and mailing address of the ISA/ Japanese Patent Office	Authorized officer
Facsimile No.	Telephone No.

A. 発明の属する分野の分類 (国際特許分類 (IPC)) Int.Cl. H01P1/36(2006.01)i										
B. 調査を行った分野 調査を行った最小限資料 (国際特許分類 (IPC)) Int.Cl. H01P1/36										
最小限資料以外の資料で調査を行った分野に含まれるもの <table border="0"> <tr> <td>日本国実用新案公報</td> <td>1922-1996年</td> </tr> <tr> <td>日本国公開実用新案公報</td> <td>1971-2014年</td> </tr> <tr> <td>日本国実用新案登録公報</td> <td>1996-2014年</td> </tr> <tr> <td>日本国登録実用新案公報</td> <td>1994-2014年</td> </tr> </table>			日本国実用新案公報	1922-1996年	日本国公開実用新案公報	1971-2014年	日本国実用新案登録公報	1996-2014年	日本国登録実用新案公報	1994-2014年
日本国実用新案公報	1922-1996年									
日本国公開実用新案公報	1971-2014年									
日本国実用新案登録公報	1996-2014年									
日本国登録実用新案公報	1994-2014年									
国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)										
C. 関連すると認められる文献										
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号								
A	JP 4197032 B1 (株式会社村田製作所) 2008.12.17, 全文, 全図 (ファミリーなし)	1-5								
A	JP 2011-146987 A (株式会社村田製作所) 2011.07.28, 全文, 全図 (ファミリーなし)	1-5								
<input type="checkbox"/> C欄の続きにも文献が列挙されている。 <input type="checkbox"/> パテントファミリーに関する別紙を参照。										
* 引用文献のカテゴリー 「A」 特に関連のある文献ではなく、一般的な技術水準を示すもの 「E」 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの 「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す) 「O」 口頭による開示、使用、展示等に言及する文献 「P」 国際出願日前で、かつ優先権の主張の基礎となる出願日の後に公表された文献 「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの 「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの 「Y」 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの 「&」 同一パテントファミリー文献										
国際調査を完了した日 25.03.2014	国際調査報告の発送日 08.04.2014									
国際調査機関の名称及びあて先 日本国特許庁 (ISA/J P) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号	特許庁審査官 (権限のある職員) 麻生 哲朗 電話番号 03-3581-1101 内線 3556	5 K   2953								