



## [12] 发明专利说明书

专利号 ZL 02105710.9

[45] 授权公告日 2005 年 8 月 17 日

[11] 授权公告号 CN 12115551C

[22] 申请日 2002.4.12 [21] 申请号 02105710.9


[71] 专利权人 台湾积体电路制造股份有限公司  
地址 台湾省新竹科学工业园区[72] 发明人 蔡明兴 林俊成 眭晓林 余振华  
审查员 智 月[74] 专利代理机构 北京三友知识产权代理有限公司  
代理人 黄志华

权利要求书 2 页 说明书 5 页 附图 3 页

[54] 发明名称 阻绝气体释放及凸出结构产生的双镶嵌方法

## [57] 摘要

阻绝气体释放及凸出结构产生的双镶嵌方法，包含蚀刻抗反射层、第二低介电常数介电层、第二蚀刻停止层、第一低介电常数介电层以形成一沟渠于上述膜层之中。之后，沉积一阻障层沿着沟渠的表面以及抗反射层之上。将阻障层、抗反射层、第二低介电常数介电层进行蚀刻，直到抵达第二蚀刻停止层为止以形成一位于沟渠上方的开口。之后以干蚀刻去除水平表面上的阻障层，使其残留在沟渠的侧壁表面，一并去除沟渠底部的第一蚀刻停止层。一导电层接着形成在阻障层上和回填于开口和沟渠内。此导电层一部分被化学机械研磨移除直到抵达所述抗反射层上以达到平坦化，使得在沟渠的两侧壁面的粗糙面获得改善并消除凸起结构。



1. 一种阻绝气体释放及凸出结构产生的双镶嵌方法，其特征在于，该方法包含：

形成第一蚀刻停止层于晶片之上；

5 形成第一介电层于该第一蚀刻停止层上；

形成第二蚀刻停止层于该第一介电层上；

形成第二介电层于该第二蚀刻停止层上；

形成抗反射层于该第二介电层上；

形成沟渠于上述抗反射层、第二介电层、第二蚀刻停止层以及第一介  
10 电层之中；

形成一金属阻障层于上述沟渠的表面以及该抗反射层之上；

形成一开口于该金属阻障层、该抗反射层、第二介电层之中，且位于所述沟渠上方；

以非等向性蚀刻工艺蚀刻该金属阻障层，使其残留于该沟渠的侧壁表  
15 面；

形成金属材质于上述第二蚀刻停止层及回填于该沟渠、开口以利于制  
作双镶嵌；及

研磨该金属材质直到抵达所述抗反射层上，以形成双镶嵌结构。

2. 根据权利要求1所述的阻绝气体释放及凸出结构产生的双镶嵌方法，  
20 其特征在于：在形成该金属材质之前，更包含形成一阻障层于该沟渠以及该开口的表面。

3. 根据权利要求1所述的阻绝气体释放及凸出结构产生的双镶嵌方法，  
其特征在于：其中该金属阻障层为TaN化学气相沉积层。

4. 根据权利要求1所述的阻绝气体释放及凸出结构产生的双镶嵌方法，  
25 其特征在于：其中该金属阻障层为TiN化学气相沉积层。

5. 根据权利要求1所述的阻绝气体释放及凸出结构产生的双镶嵌方法，

其特征在于：其中该金属阻障层为WN化学气相沉积层。

6. 根据权利要求1所述的阻绝气体释放及凸出结构产生的双镶嵌方法，  
其特征在于：其中该金属阻障层为TiSiN化学气相沉积层。

7. 根据权利要求1所述的阻绝气体释放及凸出结构产生的双镶嵌方法，  
5 其特征在于：其中该金属阻障层为Ta化学气相沉积层。

8. 根据权利要求1所述的阻绝气体释放及凸出结构产生的双镶嵌方法，  
其特征在于：其中该第二蚀刻停止层选自由氮化硅、碳化硅、氮碳化硅和  
氮碳氧化硅所组成的群组中。

9. 根据权利要求2所述的阻绝气体释放及凸出结构产生的双镶嵌方法，  
10 其特征在于：其中该阻障层是利用物理气相沉积法形成。

10. 根据权利要求2所述的阻绝气体释放及凸出结构产生的双镶嵌方  
法，其特征在于：其中该阻障层是利用化学气相沉积法形成。

## 阻绝气体释放及凸出结构产生的双镶嵌方法

### 技术领域

5 本发明是关于一种双镶嵌结构或介层窗的形成方法，特别是关于一种可防止气体产生以及防止侧壁表面粗糙的方法，利用在多孔材质沟渠的两侧壁面形成一层金属的阻障层，使得在沟渠的两侧壁面的粗糙面获得改善并消除凸起结构。

### 10 背景技术

随着半导体技术的快速演进，缩小元件尺寸成为一种趋势。因此，半导体技术不断增加一晶片中集成电路的集积密度。元件被制造的非常紧密于半导体之上与之内。由于封装的持续增加，对准、微影的工艺技术更重要。许多的元件包含传导线路或结构用以执行特定功能，根据试验显示，当集成电路的工艺进入0.18微米甚至0.13微米的技术领域之后，影响元件运作速率的关键因素已从栅极的宽度转换至金属内连线（Metal interconnection）的电阻-电容迟滞（RC delay）效应。因导线的阻值与其截面积成反比，随着集成电路的集积密度的提高，金属内连线的线宽和厚度都随之缩小，因而造成导线之间的耦合电容升高。因此当集成电路的工艺进入深次微米的领域之后，金属内连线的电阻-电容迟滞大幅提高，也因此影响集成电路的运算速率和存取速率。为了提高集成电路的集积密度，在线宽和线距都不宜提高的条件之下，更换金属内连线和层间介电层的材质是最佳的选择。在金属内连线方面，金属材质由原先的铝硅铜合金或铝铜合金换成铜金属，除了具有低电阻的特性外，更具有良好的抗电子迁移性和良好的抗应力性，除了可以提高元件的操作速率之外，同时可以提升

元件的可靠度。在另一方面，层间介电层则必须选择低介电常数(Dielectric Constant)的材质以取代原有的二氧化硅，以降低金属内连线之间的藕合电容。二氧化硅的介电常数约为3.9，因此必须选取介电常数小于3.9的介电质做为层间介电层，方可达到降低电阻-电容迟滞的功效，  
5 例如：氟掺杂的二氧化硅(SiOF)、有机旋涂玻璃(HSQ)等等。

当集成电路的工艺进入0.1微米的技术领域之后，多孔材质(介电常数介于2.0~2.5之间)的低介电常数材质被应用于铜工艺之中。在集成电路的工艺中，以低介电常数(K)小于2.5的多孔材质(porous)对于集成电路工艺的整合是有利的。但，目前工艺所用的介电材质，于双镶嵌结构的  
10 沟渠侧壁表面容易产生粗糙面，以及在后续热处理过程中释出气体。上述的溢出的气体将导致凸出状的结构或称蘑菇状结构(mushroom)形成于双镶嵌的沟渠中(参阅图1)，而不利于后续的工艺。造成气体喷出的主因可能为NH<sub>3</sub>于摄氏温度100~400度蒸发所导致。在沟渠的两侧壁产生的粗糙面，也不利于后续膜层的覆盖。

15

### 发明内容

有鉴于上述现有技术的缺点，本发明的目的是提供一种双镶嵌方法，利用以化学或物理气相沉积法形成一阻障层在多孔材质沟渠的侧壁面，以  
20 改善沟渠粗糙度以及消除上述的凸出状结构。

本发明的一种阻绝气体释放及凸出结构产生的双镶嵌方法，包含：  
形成第一蚀刻停止层于晶片之上；  
形成第一介电层于该第一蚀刻停止层上；  
形成第二蚀刻停止层于该第一介电层上；  
25 形成第二介电层于该第二蚀刻停止层上；  
形成抗反射层于该第二介电层上；

形成沟渠于上述抗反射层、第二介电层、第二蚀刻停止层以及第一介电层之中；

形成一金属阻障层于上述沟渠的表面以及该抗反射层之上；

形成一开口于该金属阻障层、该抗反射层、第二介电层之中，且位于  
5 所述沟渠的上方；

以非等向性蚀刻工艺蚀刻该金属阻障层，使其残留于该沟渠的侧壁表面；

形成金属材质于上述第二蚀刻停止层及回填于该沟渠、开口以利于制作双镶嵌；及研磨该金属材质直到抵达所述抗反射层为止，以形成双镶嵌  
10 结构。

上述方法是将抗反射层、第二低介电常数介电层、第二蚀刻停止层、第一低介电常数介电层蚀刻以形成一沟渠于上述膜层之中。之后，沉积一阻障层沿着沟渠的表面以及抗反射层之上。阻障层的材质可以采用金属膜层采用化学气相沉积法制作，材质可以选用Ta、TaN、TiN、WN、TiSiN。定

15 义一光刻胶图案于阻障层上表面，其具有较宽的开口。再使用光刻胶图案为蚀刻掩膜，将阻障层、抗反射层、第二低介电常数介电层进行蚀刻，直到抵达第二蚀刻停止层为止以形成一开口。之后以干蚀刻去除水平表面上的阻障层，残留的膜层位于沟渠的侧壁表面。上述步骤一并去除位于沟渠底部的第一蚀刻停止层。一阻障层先行沉积于沟渠以及开口的表面，接续  
20 一导电层接着形成在阻障层上和回填于开口和沟渠内。此导电层一部分被化学机械研磨移除以达到平坦化，完成双镶嵌结构。

### 附图说明

25 图1为现有技术产生蘑菇状结构的电子显微镜照片。

图2为本发明形成抗反射层、第二低介电常数介电层、第二蚀刻停止层、第一低介电常数介电层、第一低介电常数介电层堆叠膜层的剖面示意图。

图3为本发明形成沟渠于图2堆叠膜层中，以及形成金属阻障层于沟渠表面的剖面示意图。

图4为本发明形成开口的剖面示意图。

图5为本发明执行蚀刻步骤的剖面示意图。

5 图6为本发明形成金属双镶嵌结构后的剖面示意图。

图7为根据本发明的双镶嵌结构的电子显微镜照片，其中消除蘑菇状结构。

### 具体实施方式

10

本发明揭示一种可防止在低介电常数材质沟渠表面上产生粗糙面以及凸出状（蘑菇状）结构的方法。本发明的方法可以利用于制作介层窗或双镶嵌结构。参见图2，首先提供一基板2，该基板2可为硅、砷化镓及锗等。

15

例如，使用一晶向〈100〉的单晶硅基板。该基板之中具有一或多个半导体元件。然而此非为本发明的主题，元件或其功能与本发明并无太大关连，故不烦述。上述的晶片或基板2包含一绝缘层4形成于其上，一底层导电结构6形成于上述绝缘层4之中。依序沉积第一蚀刻停止层8、第一低介电常数介电层10、第二蚀刻停止层12、第二低介电常数介电层14以及抗反射层16。举一实施例而言，抗反射层16可以采用氮氧化硅材质（oxynitride），而蚀刻停止层8、12可使用氮化硅（SiN）、氮碳化硅（SiCN）、碳化硅（SiC）、氮碳氧化硅（SiOCN）等材质。

20

接着请参阅图3，藉由传统的微影工艺，利用光刻胶为蚀刻掩膜，将抗反射层16、第二低介电常数介电层14、第二蚀刻停止层12、第一低介电常数介电层10蚀刻，以形成一沟渠18于上述膜层之中，再移除光刻胶，如图3所示。之后，沉积一阻障层20沿着沟渠18的表面以及抗反射层16之上。阻障层20的材质可以采用金属膜层采用化学气相沉积法制作，材质可以选用Ta、TaN、TiN、WN、TiSiN。此步骤可以保护沟渠18的侧壁以及平滑粗糙的

侧壁表面。化学或物理气相沉积法形成的金属材质相较于氧化物具有较佳的阶梯覆盖 (step coverage)，且可以利用金属层保留介层窗的临界尺寸。而一般使用氧化物也造成临界尺寸的变化，例如当侧壁的氧化层的厚度达 120 埃以上，才能阻绝气体释放或凸出结构的产生。利用本发明的方式可以 5 降至 80 埃以下。

再重新定义一光刻胶图案 22 于阻障层 20 上表面，其具有较宽的开口。再使用光刻胶图案 22 为蚀刻掩膜，将阻障层 20、抗反射层 16、第二低介电常数介电层 14 进行蚀刻，直到抵达第二蚀刻停止层 12 为止，如此，可转移沟渠图案至膜层之中。接着，移除光刻胶图案 22，如图 4 所示。

10 之后以干蚀刻去除水平表面上的阻障层 20，残留之膜层位于沟渠 18 的侧壁表面，如图 5 所示。上述步骤一并去除位于沟渠 18 底部的第一蚀刻停止层 8 以暴露出底层金属 6。参阅图 6，一阻障层 26 可以先行沉积于沟渠 18 以及开口 24 的表面，接续一导电材料 28 接着形成在阻障层 26 上和回填于开口 24 和沟渠 18 内。此导电材料 28 一部分被化学机械研磨移除以达到平坦化，完成 15 双镶嵌结构。上述的导电材料 28 可以使用铜材质制作。本发明的优点可以防止气体的释出以及凸出结构的形成，可防止沟渠侧壁表面粗糙，参阅图 7。换言之，本发明以化学或物理气相沉积法沉积一金属阻障层，以覆盖介电质的多孔材质壁面，其阶梯覆盖的效果较等离子体增强气相沉积 (PECVD) 的氧化物为佳，且将原本粗糙的壁面平滑化。

20 本发明以较佳实施例说明如上，而熟悉此领域技艺者，在不脱离本发明的精神范围内，当可作些许更动润饰，其专利保护范围由权利要求书界定。




图 1




图 2




图 3




图 4




图 5




图 6

无凸出结构




图 7