

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第4257478号
(P4257478)

(45) 発行日 平成21年4月22日 (2009. 4. 22)

(24) 登録日 平成21年2月13日 (2009. 2. 13)

(51) Int. Cl.

F I

G 1 1 B 20/14 (2006. 01)

G 1 1 B 20/14 3 5 1 A

G 1 1 B 20/10 (2006. 01)

G 1 1 B 20/10 D

H O 4 N 5/92 (2006. 01)

H O 4 N 5/92 H

請求項の数 2 (全 13 頁)

(21) 出願番号 特願2000-193398 (P2000-193398)
 (22) 出願日 平成12年6月27日 (2000. 6. 27)
 (65) 公開番号 特開2002-15527 (P2002-15527A)
 (43) 公開日 平成14年1月18日 (2002. 1. 18)
 審査請求日 平成19年5月29日 (2007. 5. 29)

(73) 特許権者 000002185
 ソニー株式会社
 東京都港区港南1丁目7番1号
 (74) 代理人 100091546
 弁理士 佐藤 正美
 (72) 発明者 竹下 順
 東京都品川区北品川6丁目7番35号 ソ
 ニー株式会社内
 (72) 発明者 佐藤 智之
 東京都品川区北品川6丁目7番35号 ソ
 ニー株式会社内
 (72) 発明者 小幡 功史
 東京都品川区北品川6丁目7番35号 ソ
 ニー株式会社内

最終頁に続く

(54) 【発明の名称】 記録再生装置

(57) 【特許請求の範囲】

【請求項 1】

制御値に応じて発振周波数が変化する発振器、この発振器からのクロックを計数するカウンタ、基準時刻情報を含むデジタルデータから基準時刻情報を抽出する抽出手段、その抽出された基準時刻情報の値と前記カウンタの出力値との差分値を算出する比較手段、および、その算出された差分値から前記発振器に供給する制御値を演算する演算手段を有するクロック生成部と、

前記発振器からのクロックを計数する、前記カウンタが兼ねる、または前記カウンタとは別の、到着時刻計測カウンタと、

モード切換信号によって前記演算手段を制御して、前記基準時刻情報を含む入力デジタルデータを前記基準時刻情報を含まないデジタルデータとして記録媒体に記録する時には、前記クロック生成部を、前記発振器に前記制御値として前記差分値から演算された値が供給されることによって前記発振器から前記基準時刻情報に同期したクロックが得られる同期モードに切り換え、前記記録媒体からの前記基準時刻情報を含まないデジタルデータの再生時には、前記クロック生成部を、前記発振器に前記制御値として固定の値が供給されることによって前記発振器から固定周波数のクロックが得られる固定モードに切り換える制御部と、

前記記録時、前記基準時刻情報を含む入力デジタルデータを、前記同期モードに切り換えられたクロック生成部の前記発振器から得られた、前記基準時刻情報に同期したクロックによって処理して、前記基準時刻情報を含まず、前記到着時刻計測カウンタの出力値が

10

20

到着時刻情報として付加されたデジタルデータとして、前記記録媒体に記録する記録処理部と、

前記再生時、前記記録媒体から再生された、前記基準時刻情報を含まず、前記到着時刻情報が付加されているデジタルデータを、前記固定モードに切り換えられたクロック生成部の前記発振器から得られた、固定周波数のクロックによって処理して、前記到着時刻計測カウンタの出力値が当該デジタルデータに付加されている到着時刻情報の値に一致した時、外部装置に出力する再生処理部と、

を備える記録再生装置。

【請求項 2】

請求項 1 の記録再生装置において、

外部から入力されたアナログ信号を、デジタルデータに変換して、前記記録媒体に記録するための処理部と、その記録されたデジタルデータを、前記記録媒体から再生し、アナログ信号に変換して、外部に出力するための処理部とを備え、

前記制御部は、そのアナログ入力時およびアナログ出力時には、前記クロック生成部を前記固定モードに切り換える記録再生装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

この発明は、符号化ビットストリームなどのデジタルデータを記録再生する装置に関する。

【0002】

【従来の技術】

デジタル放送では、映像や音声などが、MPEG (Moving Picture Experts Group) などの技術によって圧縮符号化されて、衛星通信網などによって放送され、受信側では、その符号化ビットストリームがリアルタイムで復号され、さらにアナログ信号に変換されて、モニタ出力装置に出力されることによって、視聴者は映像や音声を視聴することができる。

【0003】

デジタル放送受信機またはデジタル放送チューナには、受信した符号化ビットストリームに含まれるPCR (Program Clock Reference) などの基準時刻情報に同期した、例えば 27MHz のクロックを発生するクロック生成装置が実装され、これによって、受信側においても、送信側と同位相のクロックが生成されて、符号化データを復号するとき、符号化データを一時記憶するバッファのオーバーフローやアンダーフローを生じることなく、符号化データを復号することができ、長時間の受信時においても、映像や音声の乱れを生じることなく、映像や音声を視聴することができる。

【0004】

【発明が解決しようとする課題】

デジタル放送の本格化に伴い、デジタル放送受信機またはデジタル放送チューナで受信した符号化ビットストリームを、デジタル記録再生装置に入力して記録媒体に記録するとともに、その記録された符号化ビットストリームを、記録媒体から再生してデジタル放送受信機またはデジタル放送チューナに出力し、デジタル放送受信機またはデジタル放送チューナで復号して、再生出力を得ることが考えられている。

【0005】

このような記録再生装置でも、上記のようなクロック生成装置を実装して、記録時には、そのクロック生成装置から、記録再生装置に入力された符号化ビットストリームに含まれる基準時刻情報に同期したクロックを得て、符号化ビットストリームの処理回路に供給する必要がある。

【0006】

しかし、このように記録再生装置のクロック生成部が、デジタル放送受信機またはデジタル放送チューナのクロック生成部と同様に、符号化ビットストリームに含まれる基準時刻

10

20

30

40

50

情報に同期したクロックが得られるPLL (Phase Locked Loop) 構成であると、再生時には、記録媒体から再生された符号化ビットストリームには基準時刻情報が存在しないため、PLL構成のクロック生成部から適切なクロックを得ることができなくなり、再生時のデータ処理用に別途、クロックを発生する発振器を設けない限り、記録媒体から再生された符号化ビットストリームを処理してデジタル放送受信機またはデジタル放送チューナに出力するのに支障を来すことになる。

【0007】

そこで、この発明は、記録再生装置として、一つの発振器によって、デジタルデータ記録用の、デジタルデータに含まれる基準時刻情報に同期したクロックと、デジタルデータ再生用の、固定周波数のクロックとが、選択的に得られるようにしたものである。

10

【0008】

【課題を解決するための手段】

この発明の記録再生装置は、

制御値に応じて発振周波数が変化する発振器、この発振器からのクロックを計数するカウンタ、基準時刻情報を含むデジタルデータから基準時刻情報を抽出する抽出手段、その抽出された基準時刻情報の値と前記カウンタの出力値との差分値を算出する比較手段、および、その算出された差分値から前記発振器に供給する制御値を演算する演算手段を有するクロック生成部と、

前記発振器からのクロックを計数する、前記カウンタが兼ねる、または前記カウンタとは別の、到着時刻計測カウンタと、

20

モード切換信号によって前記演算手段を制御して、前記基準時刻情報を含む入力デジタルデータを前記基準時刻情報を含まないデジタルデータとして記録媒体に記録する時には、前記クロック生成部を、前記発振器に前記制御値として前記差分値から演算された値が供給されることによって前記発振器から前記基準時刻情報に同期したクロックが得られる同期モードに切り換え、前記記録媒体からの前記基準時刻情報を含まないデジタルデータの再生時には、前記クロック生成部を、前記発振器に前記制御値として固定の値が供給されることによって前記発振器から固定周波数のクロックが得られる固定モードに切り換える制御部と、

前記記録時、前記基準時刻情報を含む入力デジタルデータを、前記同期モードに切り換えられたクロック生成部の前記発振器から得られた、前記基準時刻情報に同期したクロックによって処理して、前記基準時刻情報を含まず、前記到着時刻計測カウンタの出力値が到着時刻情報として付加されたデジタルデータとして、前記記録媒体に記録する記録処理部と、

30

前記再生時、前記記録媒体から再生された、前記基準時刻情報を含まず、前記到着時刻情報が付加されているデジタルデータを、前記固定モードに切り換えられたクロック生成部の前記発振器から得られた、固定周波数のクロックによって処理して、前記到着時刻計測カウンタの出力値が当該デジタルデータに付加されている到着時刻情報の値に一致した時、外部装置に出力する再生処理部と、

を備えるものである。

【0009】

40

上記の構成の記録再生装置では、例えば、デジタル放送の符号化ビットストリームがデジタル放送チューナから記録再生装置に入力されて記録されるときには、記録再生装置の制御部が、モード切換信号によってクロック生成部の演算手段を、発振器に制御値として基準時刻情報の値とカウンタの出力値との差分値に基づく値を供給するように切り換えることによって、クロック生成部はPLLを形成して、発振器からはデジタル放送の符号化ビットストリームに含まれる基準時刻情報に同期したクロックが得られ、デジタル放送の符号化ビットストリームは、この基準時刻情報に同期したクロックによって処理されて、基準時刻情報を含まず、到着時刻情報が付加された符号化ビットストリームとして記録媒体に記録される。

一方、この基準時刻情報を含まず、到着時刻情報が付加された符号化ビットストリーム

50

が、記録媒体から再生されて、記録再生装置からデジタル放送チューナに出力されるときには、記録再生装置の制御部が、モード切換信号によってクロック生成部の演算手段を、発振器に制御値として固定の値を供給するように切り換えることによって、クロック生成部はPLLを形成しないで、発振器からは固定周波数のクロックが得られ、記録媒体から再生された、基準時刻情報を含まず、到着時刻情報が付加されている符号化ビットストリームは、この固定周波数のクロックによって処理されて、到着時刻計測カウンタの出力値が当該の符号化ビットストリームに付加されている到着時刻情報の値に一致した時、デジタル放送チューナに出力される。

【 0 0 1 0 】

【 発明の実施の形態 】

〔 記録再生装置の概要... 図 1 〕

図 1 は、この発明の記録再生装置の一例を示し、映像および音声を、MPEG2規格に準拠して圧縮符号化し、MPEG2システム規格に従って多重化して、MPEG2-TS (Transport Stream) として、HDD (Hard Disk Drive) 内のディスク (ハードディスク) に記録し、ディスクから再生する場合である。

【 0 0 1 1 】

なお、以下では、アナログ映像信号およびアナログ音声信号を、映像信号および音声信号と称し、デジタル映像信号およびデジタル音声信号は、デジタル映像データおよびデジタル音声データ、または単に映像データおよび音声データと称する。また、「インタフェース」は「I/F」と略称する。

【 0 0 1 2 】

この例では、記録再生装置 10 は、地上波アナログテレビ放送を受信するアンテナ 1 が接続され、アナログ入力端子 11V, 11A, 11S、アナログ出力端子 12V, 12A, 12S、デジタル入出力端子 15、デジタル I/F 回路 17、入力処理部 20、出力処理部 30、多重分離処理部 40、バッファ制御回路 50、HDD 60、システムコントローラ 70 および同期制御回路 80 を備える。多重分離処理部 40 は、多重化回路 41 および分離回路 42 を備える。

【 0 0 1 3 】

システムコントローラ 70 は、図では省略したが、CPU (Central Processing Unit)、CPU が実行すべきプログラムや固定データなどが書き込まれた ROM (Read Only Memory)、および CPU のワークエリアなどとして機能する RAM (Random Access Memory) などを備え、記録再生装置 10 全体を制御するものである。

【 0 0 1 4 】

(アナログ入力処理および記録)

アンテナ 1 で受信された地上波アナログテレビ放送は、地上波チューナ 21 で選局されて、地上波チューナ 21 から映像信号および音声信号が得られ、その映像信号および音声信号が、入力切換回路 22 の一方の入力端に供給される。

【 0 0 1 5 】

入力端子 11V には外部機器からコンポジット映像信号が、入力端子 11A には外部機器から音声信号が、入力端子 11S には外部機器からセパレート映像信号が、それぞれ供給される。

【 0 0 1 6 】

入力端子 11V からのコンポジット映像信号、および入力端子 11A からの音声信号は、入力切換回路 22 の他方の入力端に供給され、入力切換回路 22 がシステムコントローラ 70 によって切り換えられて、入力切換回路 22 から、いずれかの映像信号および音声信号が選択されて取り出される。

【 0 0 1 7 】

入力切換回路 22 からの映像信号は、YC 分離回路 23 で輝度信号と色差信号に分離されて、別の入力切換回路 24 の一方の入力端に供給される。また、入力端子 11S からのセ

10

20

30

40

50

パレート映像信号（輝度信号および色差信号）が、入力切換回路24の他方の入力端に供給され、入力切換回路24がシステムコントローラ70によって切り換えられて、入力切換回路24から、いずれかの輝度信号および色差信号が選択されて取り出される。

【0018】

入力切換回路24からの輝度信号および色差信号は、NTSC(National Television System Committee)デコーダ25で、それぞれA/D変換され、さらにクロマエンコード処理されて、NTSCデコーダ25からコンポーネント映像データが得られる。

【0019】

また、NTSCデコーダ25では、入力切換回路24からの輝度信号から垂直同期信号および水平同期信号が分離されるとともに、その分離された同期信号に基づいてクロックおよびフィールド判別信号が生成され、これら同期信号、クロックおよびフィールド判別信号が、同期制御回路80に供給される。同期制御回路80では、これらの信号を基準として記録再生装置10の各部に必要なクロックおよびタイミング信号が生成されて、記録再生装置10の各部に供給される。

10

【0020】

NTSCデコーダ25からの映像データは、プリ映像処理回路26でプリフィルタリング処理などの映像処理が施されたのち、MP EG映像エンコーダ27および出力処理部30のポスト映像処理回路32に供給される。

【0021】

20

MP EG映像エンコーダ27では、プリ映像処理回路26からの映像データに対してブロックDCT(Discrete Cosine Transform)などの符号化処理が施されて、映像ES(Elementary Stream)が生成され、そのMP EG映像ESが、多重分離処理部40に供給される。

【0022】

一方、入力切換回路22からの音声信号は、音声A/D変換器28でデジタル音声データに変換されたのち、MP EG音声エンコーダ29および出力処理部30の出力切換回路35に供給される。

【0023】

MP EG音声エンコーダ29では、音声A/D変換器28からの音声データがMP EGフォーマットに従って圧縮されて、音声ESが生成され、そのMP EG音声ESが、多重分離処理部40に供給される。

30

【0024】

多重分離処理部40では、多重化回路41において、MP EG映像エンコーダ27からの映像ESおよびMP EG音声エンコーダ29からの音声ESと各種制御信号とが多重化されて、MP EG2システムのTSが生成され、そのMP EG2-TSが、バッファ制御回路50に送出される。

【0025】

バッファ制御回路50は、多重化回路41から連続的に入力されるMP EG2-TSを、HDD60に断続的に送出する。すなわち、HDD60がシーク動作を行っているときには、書き込みができないので、入力されたMP EG2-TSをバッファに一時蓄え、HDD60が書き込み可能なときに、そのMP EG2-TSを入力レートより高いレートでバッファから読み出してHDD60に送出する。これによって、バッファ制御回路50に連続的に入力されるMP EG2-TSは、途切れることなくディスク(ハードディスク)61に記録される。

40

【0026】

HDD60は、システムコントローラ70によって制御されて、ディスク61にMP EG2-TSを書き込む。バッファ制御回路50とHDD60との間のプロトコル(I/F)としては、IDE(Integrated Device Electronics)などが用いられる。

50

【 0 0 2 7 】

(再生およびアナログ出力処理)

再生時には、HDD 60は、システムコントローラ70によって制御されて、ディスク61からMP E G 2 - T Sを読み出し、バッファ制御回路50に送出する。バッファ制御回路50は、記録時とは逆に、HDD 60から断続的に入力されるMP E G 2 - T Sを、連続的なMP E G 2 - T Sに変換して、多重分離処理部40の分離回路42に供給する。

【 0 0 2 8 】

分離回路42では、その連続的なMP E G 2 - T Sのヘッダが解析処理されることによって、MP E G 2 - T SからP E S (P a c k e t i z e d E l e m e n t a r y S t r e a m) が分離されて、MP E G映像音声デコーダ31に供給される。

10

【 0 0 2 9 】

MP E G映像音声デコーダ31では、分離回路42からのP E Sが映像E Sと音声E Sに分離され、さらに、その映像E SがMP E G映像デコーダで復号されてベースバンドの映像データに変換され、音声E SがMP E G音声デコーダで復号されてベースバンドの音声データに変換される。変換後の映像データはポスト映像処理回路32に供給され、音声データは出力切換回路35に供給される。

【 0 0 3 0 】

ポスト映像処理回路32では、MP E G映像音声デコーダ31からの映像データおよびプリ映像処理回路26からの映像データに対して、両者の切り換えまたは合成やポストフィルタリング処理などの映像処理が施され、処理後の映像データが、O S D (O n S c r e e n D i s p l a y) 処理回路33に供給される。

20

【 0 0 3 1 】

O S D処理回路33では、ポスト映像処理回路32からの映像データに、表示画面上でグラフィックスなどの画像が重畳的または部分的に表示されるような処理が施され、処理後の映像データが、N T S Cエンコーダ34に供給される。

【 0 0 3 2 】

N T S Cエンコーダ34では、O S D処理回路33からの映像データ(コンポーネント映像データ)が、輝度データと色差データとに変換され、さらに、その輝度データおよび色差データが、それぞれD / A変換されて、それぞれアナログ信号のコンポジット映像信号およびセパレート映像信号が得られる。そのコンポジット映像信号は出力端子12Vに導出され、セパレート映像信号は出力端子12Sに導出される。

30

【 0 0 3 3 】

一方、出力切換回路35では、システムコントローラ70によって、MP E G映像音声デコーダ31からの音声データと、音声A / D変換器28からの音声データとの、いずれかが選択されて取り出される。この選択された音声データは、音声D / A変換器36でアナログ音声信号に変換されて、出力端子12Aに導出される。

【 0 0 3 4 】

(外部装置とのI / Fの概要)

記録再生装置10は、デジタル入出力端子15と多重分離処理部40との間に双方向バス16, 18を介してデジタルI / F回路17が接続されたものとされて、デジタル入出力端子15に外部装置110を接続することによって、外部装置110から入力された符号化された映像音声データをディスク61に記録し、ディスク61から再生された符号化された映像音声データを外部装置110に出力することができる。

40

【 0 0 3 5 】

外部装置110としては、I R D (I n t e g r a t e d R e c e i v e r D e c o d e r) やパーソナルコンピュータなどの機器を接続することができる。外部装置110と記録再生装置10とのデジタルI / Fとしては、I E E E (I n s t i t u t e o f E l e c t r i c a l a n d E l e c t r o n i c s E n g i n e e r s) 1394規格のI / Fなどを用いることができる。

【 0 0 3 6 】

50

外部装置 110 からデジタル入出力端子 15 に入力された符号化された映像音声データは、デジタル I / F 回路 17 で、フォーマット変換などの処理が施され、記録再生装置 10 に適合する M P E G 2 - T S に変換されて、多重分離処理部 40 に送出される。多重分離処理部 40 では、必要に応じて制御信号の解析や生成が行われた上で、その M P E G 2 - T S が、バッファ制御回路 50 に送出され、H D D 60 によってディスク 61 に記録される。

【 0037 】

これと同時に、分離回路 42 で、記録される M P E G 2 - T S から P E S が分離されて、M P E G 映像音声デコーダ 31 に供給されることによって、出力端子 12 V , 12 S および 12 A に、外部装置 110 からの映像音声データによるアナログ映像信号およびアナログ音声信号を得ることができる。

10

【 0038 】

再生時には、H D D 60 によってディスク 61 から M P E G 2 - T S が読み出され、バッファ制御回路 50 で連続的な M P E G 2 - T S に変換されて、多重分離処理部 40 に送出される。多重分離処理部 40 では、必要に応じて制御信号の解析や生成が行われた上で、その M P E G 2 - T S がデジタル I / F 回路 17 に送出される。デジタル I / F 回路 17 では、記録時とは逆の処理によって、その M P E G 2 - T S が外部装置 110 に適合する映像音声データに変換されて、デジタル入出力端子 15 を介して外部装置 110 に出力される。

【 0039 】

20

これと同時に、分離回路 42 で、再生された M P E G 2 - T S から P E S が分離されて、M P E G 映像音声デコーダ 31 に供給されることによって、出力端子 12 V , 12 S および 12 A に、再生アナログ映像信号および再生アナログ音声信号を得ることができる。

【 0040 】

〔デジタル放送の符号化データの記録再生とクロック生成...図 2 ~ 図 4 〕

以上のような記録再生装置 10 において、外部装置 110 としてデジタル放送チューナを接続して、デジタル放送チューナで受信した符号化ビットストリームを記録再生装置 10 に入力してディスク 61 に記録し、ディスク 61 から再生した符号化ビットストリームをデジタル放送チューナに出力する場合の、クロック生成方法およびデータ処理方法を以下に示す。

30

【 0041 】

（システム構成...図 2 ）

図 2 は、この場合のシステム構成の一例を示す。この例では、放送局からは、複数のプログラムの映像や音声などの情報が、M P E G 2 規格に準拠して圧縮符号化され、M P E G 2 システム規格に従って多重化されて、M P E G 2 - T S として放送される。

【 0042 】

受信側では、そのデジタル放送がアンテナ 130 で受信され、デジタル放送チューナ 120 でユーザによって選択されたプログラムの符号化データが復号され、さらにアナログ信号に変換されて、モニタ出力装置 140 に出力される。

【 0043 】

40

このデジタル放送チューナ 120 に、上述した記録再生装置 10 のデジタル入出力端子 15 が接続される。デジタル放送チューナ 120 と記録再生装置 10 とのデジタル I / F としては、例えば、上述した I E E E 1394 規格の I / F が用いられる。そして、後述のように、デジタル放送チューナ 120 で選択されたプログラムの符号化データが、デジタル放送チューナ 120 からデジタル I / F 回路 17 を介して記録再生装置 10 に入力されてディスク 61 に記録されるとともに、ディスク 61 から再生された符号化データが、デジタル I / F 回路 17 を介してデジタル放送チューナ 120 に出力される。

【 0044 】

（多重分離処理部およびクロック生成部の構成...図 3 ）

図 3 は、この場合の記録再生装置 10 の多重分離処理部 40 および多重分離処理部 40 内

50

に設けられるクロック生成部 90 の一例を示す。この例の多重分離処理部 40 は、クロック生成部 90、多重化回路 41、分離回路 42、セクタ 43, 44、到着時刻計測カウンタ 47、到着時刻付加回路 48 および出力タイミング制御回路 49 を備える。

【0045】

また、多重分離処理部 40 は、図では省略したが、内部に多重分離処理部 40 全体を制御する CPU を備えるとともに、クロック生成部 90 の VCXO (Voltage Controlled Crystal Oscillator) 91 および D/A 変換器 97 を除いて、ワンチップの LSI (Large Scale Integrated circuit) として構成される。

【0046】

クロック生成部 90 は、制御電圧に応じて発振周波数が 27MHz を中心として一定範囲内で変化する VCXO 91、この VCXO 91 からのクロックを計数する STC (System Time Clock) カウンタ 92、デジタル I/F 回路 17 から双方向バス 18 に出力された MPEG2-TS から、これに含まれる基準時刻情報としての PCR の PID (Packet Identification) を検出する PID 検出回路 93、その検出された PID によって、デジタル I/F 回路 17 から双方向バス 18 に出力された MPEG2-TS から、これに含まれる PCR を抽出する PCR 抽出回路 94、その抽出された PCR の値と STC カウンタ 92 の出力値 (カウント値) との差分値を算出する比較回路 95、その算出された差分値から演算した値、またはあらかじめ設定された固定の値を、制御データとして出力する制御演算回路 96、および、その制御データを 0 ~ 5V のアナログ制御電圧に変換して VCXO 91 に供給する D/A 変換器 97 によって構成される。

【0047】

VCXO 91 は、制御演算回路 96 からの制御値が固定値とされる場合には、発振周波数が 27MHz に固定され、制御演算回路 96 からの制御値が比較回路 95 からの差分値に基づく値とされる場合には、その制御値が大きいときほど発振周波数が高くなるように、その制御値に応じて発振周波数がほぼ線形に変化するものとされる。

【0048】

制御演算回路 96 は、記録再生装置 10 の図では省略した操作部でのユーザの動作モード切替操作に基づいてシステムコントローラ 70 から制御演算回路 96 に送出されるモード切替信号によって、後述のように出力の制御値が切り換えられる。

【0049】

到着時刻計測カウンタ 47 は、STC カウンタ 92 と同様に VCXO 91 からのクロックを計数するもので、STC カウンタ 92 に兼ねさせることもできるが、この例は STC カウンタ 92 とは別に設ける場合である。到着時刻付加回路 48 および出力タイミング制御回路 49 については、後述する。

【0050】

(記録時の動作)

放送局から放送される MPEG2-TS は、複数のプログラムの、例えば、図 4 (A) に示すようにプログラム A, B, C の 3 プログラムの、映像や音声などの情報が、1 本のストリームに多重化されたものである。

【0051】

図 2 のデジタル放送チューナ 120 では、ユーザは、そのうちの記録したいプログラムを選択する。デジタル放送チューナ 120 は、その選択されたプログラムのみを MPEG2-TS として、デジタル I/F 回路 17 を介して記録再生装置 10 に送出する。したがって、記録再生装置 10 に入力される MPEG2-TS は、図 4 (B) に示すように歯抜けの TS (パースシャル TS) となる。

【0052】

図 3 の多重分離処理部 40 では、このデジタル I/F 回路 17 を介して記録再生装置 10 に入力されて双方向バス 18 に得られた MPEG2-TS に含まれる最初の PCR 値が、

10

20

30

40

50

P C R 抽出回路 9 4 から S T C カウンタ 9 2 および到着時刻計測カウンタ 4 7 にロードされる。

【 0 0 5 3 】

2 個目以降の P C R 値は、P C R 抽出回路 9 4 から抽出されるごとに、比較回路 9 5 で S T C カウンタ 9 2 の出力値と比較される。そして、この記録時には、システムコントローラ 7 0 から制御演算回路 9 6 に送出されるモード切換信号が P L L オンを指示する状態とされて、制御演算回路 9 6 は、比較回路 9 5 からの差分値から演算した値を制御データとして D / A 変換器 9 7 に出力する P L L オンの状態に切り換えられる。

【 0 0 5 4 】

したがって、このとき、S T C カウンタ 9 2 および到着時刻計測カウンタ 4 7 の出力値が P C R 抽出回路 9 4 から抽出された P C R 値と等しくなって、両者の差分値がゼロとなるように、V C X O 9 1 の発振周波数がフィードバック制御される。

10

【 0 0 5 5 】

すなわち、V C X O 9 1 の発振周波数が低いために、S T C カウンタ 9 2 および到着時刻計測カウンタ 4 7 の出力値の増加速度が遅く、その出力値が P C R 値より小さいときには、V C X O 9 1 の発振周波数が高くなるように制御され、逆に、V C X O 9 1 の発振周波数が高いために、S T C カウンタ 9 2 および到着時刻計測カウンタ 4 7 の出力値の増加速度が早く、その出力値が P C R 値より大きいときには、V C X O 9 1 の発振周波数が低くなるように制御される。

【 0 0 5 6 】

20

このようなフィードバック制御によって、S T C カウンタ 9 2 および到着時刻計測カウンタ 4 7 の出力値は、P C R 抽出回路 9 4 から抽出された P C R 値と等しくなって、デジタル I / F 回路 1 7 を介して双方向バス 1 8 に得られた M P E G 2 - T S の各パケットの到着時刻を示すものとなる。

【 0 0 5 7 】

そして、到着時刻付加回路 4 8 において、この到着時刻計測カウンタ 4 7 の出力値が、双方向バス 1 8 に得られた M P E G 2 - T S の各パケットの末尾に、パケットの到着時刻を示す情報として付加され、その到着時刻情報が付加された M P E G 2 - T S が、到着時刻付加回路 4 8 からセクタ 4 3 を介してバッファ制御回路 5 0 に送出され、バッファ制御回路 5 0 において、図 4 (C) に示すように各パケットの間が詰められて、H D D 6 0 に

30

【 0 0 5 8 】

(再生時の動作)

再生時、ユーザは、記録再生装置 1 0 において、ディスク 6 1 に記録されているデータから、視聴したいプログラムのデータを選択する。

【 0 0 5 9 】

これによって、ディスク 6 1 から、その選択されたプログラムのデータが、図 4 (C) に示すように各パケットの末尾に到着時刻情報が付加され、かつ各パケットの間が詰まった M P E G 2 - T S として読み出される。その再生された M P E G 2 - T S は、バッファ制御回路 5 0 に送出され、バッファ制御回路 5 0 からセクタ 4 4 を介して出力タイミング

40

【 0 0 6 0 】

そして、この再生時には、システムコントローラ 7 0 から制御演算回路 9 6 に送出されるモード切換信号が P L L オフを指示する状態とされて、制御演算回路 9 6 は、あらかじめ設定された固定の値を制御データとして D / A 変換器 9 7 に出力する P L L オフの状態に切り換えられ、V C X O 9 1 の発振周波数が 2 7 M H z に固定される。

【 0 0 6 1 】

この V C X O 9 1 からの 2 7 M H z の固定周波数のクロックは、到着時刻計測カウンタ 4 7 で計数される。出力タイミング制御回路 4 9 は、再生された M P E G 2 - T S の最初のパケットに付加されている到着時刻情報を到着時刻計測カウンタ 4 7 にロードする。

50

【 0 0 6 2 】

さらに、出力タイミング制御回路 4 9 は、再生された M P E G 2 - T S の 2 個目以降の各パケットにつき、到着時刻計測カウンタ 4 7 の出力値を参照しながら、到着時刻計測カウンタ 4 7 の出力値がパケットに付加されている到着時刻情報の値に一致した時、そのパケットを双方向バス 1 8 に出力する。

【 0 0 6 3 】

これによって、出力タイミング制御回路 4 9 から双方向バス 1 8 には、図 4 (D) に示すように、記録時と同じタイミングでパケットが出力され、記録時と同じ歯抜けの M P E G 2 - T S が出力される。ただし、到着時刻情報は、記録再生装置 1 0 の内部でのみ用いられるものであるため、出力タイミング制御回路 4 9 からは出力されない。

10

【 0 0 6 4 】

双方向バス 1 8 に出力された M P E G 2 - T S は、デジタル I / F 回路 1 7 を介してデジタル放送チューナ 1 2 0 に出力されて復号され、さらにアナログ信号に変換されて、モニタ出力装置 1 4 0 に出力される。

【 0 0 6 5 】

(アナログ入力時およびアナログ出力時の動作)

図 1 で上述したように、地上波チューナ 2 1 または入力端子 1 1 V , 1 1 S , 1 1 A からの映像信号および音声信号によって多重化回路 4 1 から得られる M P E G 2 - T S をディスク 6 1 に記録する場合には、図 3 に示すように、その多重化回路 4 1 からの M P E G 2 - T S が、セクタ 4 3 を介してバッファ制御回路 5 0 に送出され、H D D 6 0 によってディスク 6 1 に記録される。

20

【 0 0 6 6 】

この場合、システムコントローラ 7 0 からのモード切換信号は P L L オフを指示する状態とされて、V C X O 9 1 からは 2 7 M H z の固定周波数のクロックが出力され、その固定周波数のクロックが多重化回路 4 1 に供給されて、多重化回路 4 1 での多重化処理が実行される。

【 0 0 6 7 】

また、このように記録された M P E G 2 - T S をディスク 6 1 から再生して図 1 の出力端子 1 2 V , 1 2 S および 1 2 A に再生映像信号および再生音声信号を得る場合には、図 3 に示すように、バッファ制御回路 5 0 からの再生された M P E G 2 - T S が、セクタ 4 4 を介して分離回路 4 2 に供給される。

30

【 0 0 6 8 】

この場合も、システムコントローラ 7 0 からのモード切換信号は P L L オフを指示する状態とされて、V C X O 9 1 からは 2 7 M H z の固定周波数のクロックが出力され、その固定周波数のクロックが分離回路 4 2 に供給されて、分離回路 4 2 での分離処理が実行される。

【 0 0 6 9 】

[他の例または実施形態]

上述した例では、デジタル I / F 回路 1 7 を介して記録再生装置 1 0 に入力される M P E G 2 - T S が、図 4 (B) に示したようなパーシャル T S (歯抜けの T S) であり、記録再生装置 1 0 に入力される M P E G 2 - T S には P C R パケットが 1 系列しか存在しないので、P I D 検出回路 9 3 では P A T (P r o g r a m A s s o c i a t i o n T a b l e) および P M T (P r o g r a m M a p T a b l e) を順に参照することによって P C R の P I D を特定することができる。

40

【 0 0 7 0 】

しかし、デジタル I / F 回路 1 7 を介して記録再生装置 1 0 に入力される M P E G 2 - T S が、図 4 (A) に示すようなフル T S (複数のプログラムが多重されていてパケット間が詰まった T S) の場合には、記録再生装置 1 0 に入力される M P E G 2 - T S には P C R パケットがプログラム数と同数の系列存在するので、そのままでは P C R の P I D を特定することができない。そのため、この場合には、デジタル放送チューナ 1 2 0 が記録再

50

生装置 10 に選択しているプログラムを通知するなど、何らかの方法で PCR の PID を特定する手段が必要である。

【0071】

また、デジタル I/F 回路 17 を介して記録再生装置 10 に入力されるビットストリームが MPEG2-TS 以外の場合でも、PCR のような基準時刻情報が付加されたパケットが送られるのであれば、上述した例と同様の PLL オンオフ機能を実現することができる。例えば、MPEG2-PS (Program Stream) では、SCR (System Clock Reference) が、DSS (Digital Satellite System: 米国のデジタル衛星放送で多く用いられているシステムストリーム形式) では、RTS (Reference Time Stamp) が、それぞれ MPEG2-TS の PCR に相当するので、これら基準時刻情報を抽出することによって、上述した例と同様の PLL オンオフ機能を実現することができる。

10

【0072】

また、上述した例は、記録再生装置 10 にデジタル放送チューナ 120 を接続する場合であるが、例えば、記録再生装置 10 に他のデジタル記録再生装置を接続して、他のデジタル記録再生装置からのデジタルデータを記録再生装置 10 に入力してディスク 61 に記録し、またはディスク 61 からデジタルデータを再生して他のデジタル記録再生装置に出力し、あるいは記録再生装置 10 にデジタル動画撮影装置を接続して、そのデジタル動画撮影装置からのデジタルデータを記録再生装置 10 に入力してディスク 61 に記録することもできる。

20

【0073】

さらに、上述した例は、デジタル放送チューナ 120 を外部装置として記録再生装置 10 に接続する場合であるが、デジタル放送チューナを記録再生装置に組み込んで記録再生装置と一体化し、または記録再生装置をデジタル放送受信機に組み込んで受信機と一体化することもでき、その場合には、上述した記録再生装置 10 のクロック生成部 90 とデジタル放送チューナまたはデジタル放送受信機のクロック生成部を共通化することができる。

【0074】

また、上述した例は、記録再生装置の記録媒体 (記憶素子) としてハードディスクを用いる場合であるが、光ディスク、光磁気ディスク、半導体メモリなどを用いてもよい。

【0075】

30

【発明の効果】

上述したように、この発明によれば、記録再生装置として、一つの発振器によって、デジタルデータ記録用の、デジタルデータに含まれる基準時刻情報に同期したクロックと、デジタルデータ再生用の、固定周波数のクロックとを、選択的に得ることができる。

【図面の簡単な説明】

【図 1】この発明の記録再生装置の一例を示す図である。

【図 2】この発明の記録再生装置に外部装置を接続する場合のシステム構成の一例を示す図である。

【図 3】多重分離処理部およびクロック生成部の一例を示す図である。


【図 4】デジタル放送の符号化ビットストリームを記録再生する際のデータ処理の一例を示す図である。

40


【符号の説明】

主要部については図中に全て記述したので、ここでは省略する。


【図 1】




【図 2】



【図 3】



【図 4】



フロントページの続き

(72)発明者 本田 健
東京都品川区北品川6丁目7番35号 ソニー株式会社内

審査官 堀 洋介

(56)参考文献 特開平10-334615(JP,A)
特開2000-156838(JP,A)
特開平11-088835(JP,A)
特開平08-336131(JP,A)

(58)調査した分野(Int.Cl., DB名)

G11B 20/14

G11B 20/10

H04N 5/92