(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2013 年 8 月 8 日(08.08.2013)

WIPO | PCT

(10) 国際公開番号
WO 2013/114818 A1

(51) 国際特許分類:
H03K 17/687 (2006.01) *H03K 17/04* (2006.01)
H02M 1/08 (2006.01)

(21) 国際出願番号: PCT/JP2013/000302

(22) 国際出願日: 2013 年 1 月 23 日(23.01.2013)

(25) 国際出願の言語: 日本語

(26) 国際公開の言語: 日本語

(30) 優先権データ:
特願 2012-017083 2012 年 1 月 30 日(30.01.2012) JP

(71) 出願人: パナソニック株式会社 (PANASONIC CORPORATION) [JP/JP]; 〒5718501 大阪府門真市大字門真１００６番地 Osaka (JP).

(72) 発明者: 永井 秀一(NAGAI, Shuichi). 福田 健志 (FUKUDA, Takeshi).

(74) 代理人: 新居 広守(NII, Hiromori); 〒5320011 大阪府大阪市淀川区西中島５丁目３番１０号タナカ・イトーピア新大阪ビル６階新居国際特許事務所内 Osaka (JP).

(81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.

(84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

添付公開書類:
— 国際調査報告（条約第 21 条(3)）

(54) **Title**: GATE DRIVER CIRCUIT

(54) 発明の名称 : ゲート駆動回路




FIG. 1:
101 Gate driver circuit
107 First electromagnetic resonance coupler
108 Second electromagnetic resonance coupler
171 First rectification circuit
172 Second rectification circuit
AA Output reference voltage

(57) **Abstract**: Provided is a gate driver circuit having a signal isolating function, that can output a short drive signal to a semiconductor switching device, not only at rise times, but at fall times as well. The gate driver circuit drives the gate terminal of a semiconductor switching device (161), and is provided with: a first electromagnetic resonance coupler (107) for non-contact transmission of an input first alternating current signal (102); a second electromagnetic resonance coupler (108) for non-contact transmission of an input second alternating current signal (103); a first rectification circuit (171) having a first diode (121) for rectifying the output signal of the first electromagnetic resonance coupler (107); and a second rectification circuit (172) having a second diode (122) for rectifying the output signal of the second electromagnetic resonance coupler (108), the threshold voltage of the second diode (122) being greater than the threshold voltage of the first diode (121).

(57) 要約: 半導体スイッチング素子に対して、立ち上がり時間だけでなく、立ち下り時間も短い駆動信号を出力することができる、信号絶縁機能を有するゲート駆動回路を提供する。半導体スイッチング素子（１６１）のゲート端子を駆動するゲート駆動回路であって、入力された第一の交流信号（１０２）を非接触で伝送する第一の電磁共鳴結合器（１０７）と、入力された第二の交流信号（１０３）を非接触で伝送する第二の電磁共鳴結合器（１０８）と、第一の電磁共鳴結合器（１０７）からの出力信号を整流する第一のダイオード（１２１）を有する第一の整流回路（１７１）と、第二の電磁共鳴結合器（１０８）からの出力信号を整流する第二のダイオード（１２２）を有する第二の整流回路（１７２）とを備え、第二のダイオード（１２２）の閾値電圧は第一のダイオード（１２１）の閾値電圧よりも大きい。

WO 2013/114818 A1

明　細　書

発明の名称 ： ゲート駆動回路

技術分野

[0001] 本発明は、半導体スイッチング素子のゲート端子を駆動するゲート駆動回路に関し、特に、非接触信号伝送による信号絶縁機能を有するゲート駆動回路に関する。

背景技術

[0002] 半導体スイッチング素子（以下、単に「スイッチング素子」ともいう。）のゲート駆動回路（あるいは、半導体スイッチング素子を駆動する回路）とは、スイッチング素子のゲート端子を駆動する回路であり、例えば、パワー半導体と呼ばれるＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）などの高耐圧のスイッチング素子のゲート端子にゲート電圧を印加することによって、半導体スイッチング素子のオンオフを制御する回路である。一般的なゲート駆動回路は、出力部にＰ型トランジスタとＮ型トランジスタとが用いられ、スイッチング素子をオフからオンにするときにＰ型トランジスタが動作し、スイッチング素子をオンからオフにするときにＮ型トランジスタが動作する。つまり、スイッチング素子をオンからオフにするときは、スイッチング素子のゲート電流を引き抜くようになっている。

[0003] このようなゲート駆動回路は、半導体スイッチング素子の基準電圧、つまり、ゲート駆動回路の出力側の基準電圧が非常に高くなるため、ゲート駆動回路への制御信号の入力側（１次側）と、スイッチング素子を駆動するゲート駆動回路の出力側（２次側）との間で直流成分の絶縁（信号グラウンドの絶縁）が必要となってくる。このように１次側と２次側で、直流成分の絶縁を実現できる電子回路素子を信号絶縁素子（あるいは、非接触信号伝送器）と呼び、スイッチング素子を駆動するためには不可欠な素子である。また、このような信号絶縁機能を有する電子回路素子は、ロジック・グラウンドと

ＲＦグラウンドとを分離するために用いられ、デジタルアイソレータ（特許文献１）とも呼ばれる。特にパワー半導体スイッチング素子を駆動するには、外部に絶縁電源が必要であり、ゲート駆動システムとも呼ばれるゲート駆動回路は非常に大型になる。このため、ゲート信号を絶縁するだけでなく、絶縁した電力をゲートに供給できるようになれば、外部絶縁電源も不要となり、ゲート絶縁回路の小型化ができる。

[0004] このような信号絶縁機能を有する信号伝送回路として、図７のように、非接触信号伝送器にオープンリング型の電磁共鳴結合器を用いた電力（信号）伝送装置も提案されている（例えば、特許文献２参照）。

先行技術文献

特許文献

[0005] 特許文献1：米国特許第７６９２４４４号明細書

特許文献2：特開２００８－０６７０１２号公報

発明の概要

発明が解決しようとする課題

[0006] しかしながら、従来の信号絶縁機能を有する信号伝送回路は、単純に信号（あるいは、電力）を非接触で伝送するだけであり、半導体スイッチング素子を高速に動作させることができないという問題がある。

[0007] つまり、非接触信号伝送器を備える従来の信号伝送回路によって半導体スイッチング素子を駆動しようとした場合には、非接触信号伝送器は、半導体スイッチング素子をオフからオンにするために半導体スイッチング素子に対してゲート電流を供給することは可能であるが、半導体スイッチング素子をオンからオフにする際に、半導体スイッチング素子のゲートに蓄積された電荷を有効に（積極的に）引き抜くことができないために、半導体スイッチング素子を高速に立ち下げることができない。これは、電磁共鳴結合等の非接触信号伝送器は、受動的に電力を伝送するだけの素子であるので、負荷に対して電力を供給することができるものの、積極的に電力を引き抜くことがで

きないからである。

[0008] そこで、本発明は、前記従来の上記の課題を解決するもので、半導体スイッチング素子に対して、立ち上がり時間だけでなく、立ち下がり時間も短い駆動信号を出力することができる、信号絶縁機能を有するゲート駆動回路を提供することを目的とする。

課題を解決するための手段

[0009] 前記従来の課題を解決するために、本発明の一形態に係るゲート駆動回路は、半導体スイッチング素子のゲート端子を駆動するゲート駆動回路であって、前記ゲート端子を駆動する信号を出力するための端子対である出力信号端子および出力基準端子と、前記半導体スイッチング素子をオンさせる期間を示す、変調された第一の高周波信号を入力とし、入力された前記第一の高周波信号を非接触で伝送して出力する第一の非接触信号伝送器と、前記半導体スイッチング素子をオフさせる期間を示す、変調された第二の高周波信号を入力とし、入力された前記第二の高周波信号を非接触で伝送して出力する第二の非接触信号伝送器と、前記第一の非接触信号伝送器から出力された前記第一の高周波信号を整流することで、前記出力基準端子を基準端子とする前記出力信号端子に、第一の極性の電圧をもつ信号を出力する、少なくとも第一のダイオードで構成された第一の整流回路と、前記第二の非接触信号伝送器から出力された前記第二の高周波信号を整流することで、前記出力基準端子を基準端子とする前記出力信号端子に、前記第一の極性とは逆の第二の極性の電圧をもつ信号を出力する、少なくとも第二のダイオードで構成された第二の整流回路とを備え、前記第二のダイオードの閾値電圧は、前記第一のダイオードの閾値電圧よりも大きい。

発明の効果

[0010] 本発明に係るゲート駆動回路によれば、入力信号とは絶縁された駆動信号であって、かつ、立ち上がり時間だけでなく、立ち下がり時間も短い駆動信号を出力することができる。

[0011] さらに、本発明に係るゲート駆動回路によれば、半導体スイッチング素子

をオンさせる電圧がオフさせる電圧よりも高くなるような出力信号を出力することができるので、駆動の対象となる半導体スイッチング素子の特性に応じた適切なオン電圧をもつ出力信号を出力することができる。

図面の簡単な説明

[0012] [図1]図１は、本発明の実施の形態におけるゲート駆動回路の構成を示すブロック図である。

[図2]図２は、本発明の実施の形態におけるゲート駆動回路が備える非接触信号伝送器の一例である電磁共鳴結合器の模式図である。

[図3]図３は、参考例におけるゲート駆動回路の構成を示すブロック図である。

[図4]図４は、本発明の実施の形態におけるゲート駆動回路の出力電圧の波形を示す図である。

[図5]図５は、本発明の実施の形態の第一の変形例におけるゲート駆動回路の構成を示すブロック図である。

[図6]図６は、本発明の実施の形態の第二の変形例におけるゲート駆動回路の構成を示すブロック図である。

[図7]図７は、従来の信号伝送回路の構成を示すブロック図である。

発明を実施するための形態

[0013] 本発明に係るゲート駆動回路の一形態は、半導体スイッチング素子のゲート端子を駆動するゲート駆動回路であって、前記ゲート端子を駆動する信号を出力するための端子対である出力信号端子および出力基準端子と、前記半導体スイッチング素子をオンさせる期間を示す、変調された第一の高周波信号を入力とし、入力された前記第一の高周波信号を非接触で伝送して出力する第一の非接触信号伝送器と、前記半導体スイッチング素子をオフさせる期間を示す、変調された第二の高周波信号を入力とし、入力された前記第二の高周波信号を非接触で伝送して出力する第二の非接触信号伝送器と、前記第一の非接触信号伝送器から出力された前記第一の高周波信号を整流することで、前記出力基準端子を基準端子とする前記出力信号端子に、第一の極性の

電圧をもつ信号を出力する、少なくとも第一のダイオードで構成された第一の整流回路と、前記第二の非接触信号伝送器から出力された前記第二の高周波信号を整流することで、前記出力基準端子を基準端子とする前記出力信号端子に、前記第一の極性とは逆の第二の極性の電圧をもつ信号を出力する、少なくとも第二のダイオードで構成された第二の整流回路とを備え、前記第二のダイオードの閾値電圧は、前記第一のダイオードの閾値電圧よりも大きい。

[0014] これにより、半導体スイッチング素子をオンさせる信号を出力する第一の経路（第一の電磁共鳴結合器および第一の整流回路）だけでなく、半導体スイッチング素子をオフさせる信号を出力する第二の経路（第二の電磁共鳴結合器および第二の整流回路）も設けられているので、半導体スイッチング素子をオフさせるときに、半導体スイッチング素子のゲート端子に蓄積されていた電荷が積極的に引き抜かれ、高速に半導体スイッチング素子をオフすることができる。また、第一の非接触信号伝送器および第二の非接触信号伝送器によって入力信号と出力信号とは絶縁される。

[0015] さらに、第二の整流回路を構成する第二のダイオードの閾値電圧は第一の整流回路を構成する第一のダイオードの閾値電圧よりも大きいので、半導体スイッチング素子をオンさせる電圧がオフさせる電圧よりも高くなるような出力信号が出力され、その結果、駆動の対象となる半導体スイッチング素子の特性に応じた適切なオン電圧をもつ出力信号が出力される。つまり、負の電圧を供給する第二の整流回路を構成する第二のダイオードの閾値電圧を高くしておくことで、第一の整流回路が正の電圧の信号を供給している場合に、その信号が第二の整流回路のダイオードに流れてしまうのを防ぐことができるので、効率よく正の電圧を供給できる。加えて、これらの整流回路を構成するダイオードの閾値電圧を制御することにより、ゲート駆動回路からの出力電圧（正および負の最大出力電圧）を制限することができる。

[0016] ここで、前記第一の整流回路はさらに、第一のインダクタを有し、前記第二の整流回路はさらに、第二のインダクタを有し、前記ゲート駆動回路はさ

らに、前記出力信号端子と前記出力基準端子との間に接続されたコンデンサを備えてもよい。これにより、インダクタとコンデンサにより、所望の周波数の交流信号から効率よく高周波成分が除去され、第一の非接触信号伝送器および第二の非接触信号伝送器を通過できるように変調された変調信号から元の入力信号に復調される。

[0017] このとき、前記第一のインダクタは、前記第一の非接触信号伝送器と前記出力信号端子との間に接続され、前記第二のインダクタは、前記第二の非接触信号伝送器と前記出力信号端子との間に接続されていてもよい。これにより、インダクタを適切な位置に設置することで、入力された高周波信号を効率よく復調できる。

[0018] また、前記第二のダイオードは、前記第一のダイオードの閾値電圧と同じ閾値電圧をもつ複数のダイオードが直列接続されて構成されていてもよい。これにより、同じ特性をもつダイオードを多段に接続することで第二のダイオードの閾値電圧を第一のダイオードの閾値電圧よりも大きくできるので、同一の製造プロセスでダイオードを形成することができ、ゲート駆動回路を集積回路で実現することが容易となる。

[0019] また、前記第一のダイオードは、少なくとも１個のダイオードが直列接続されて構成され、前記第二のダイオードは、複数のダイオードが直列接続されて構成され、前記第二のダイオードを構成する前記ダイオードの数は、前記第一のダイオードを構成する前記ダイオードの数より大きくてもよい。これにより、第一の整流回路を構成するダイオードの数と、第二の整流回路を構成するダイオードの数とを所望の値にすることで、ゲート駆動回路から出力される信号の正および負の最大電圧を所望の電圧に設定することができる。

[0020] また、前記第一のダイオードは、ひとつのダイオードで構成され、前記第二のダイオードは、ひとつのダイオードで構成され、前記第二のダイオードを構成する前記ダイオードの閾値電圧は、前記第一のダイオードを構成する前記ダイオードの閾値電圧より大きくてもよい。これにより、第一の整流回

路および第二の整流回路を構成するダイオードがいずれも１つであるため、ダイオードのオン抵抗を小さくでき、非接触信号伝送器を通過してきた高周波信号を効率よく整流することができる。

[0021] また、前記第一のダイオードのアノードと前記第二のダイオードのアノードとは、異なる材料で形成されていてもよい。これにより、第一のダイオードおよび第二のダイオードの材料を変えることで、それぞれの閾値電圧を制御することができるので、所望の出力電圧を得るのに適したダイオードを設計できる。

[0022] また、前記第一の非接触信号伝送器および前記第二の非接触信号伝送器は、電磁界共振で結合される送信側共鳴器および受信側共鳴器で構成される電磁共鳴結合器であってもよい。これにより、非接触信号伝送器として電磁共鳴結合器を用いているため、伝送損失が少なく、大きな出力電力を得ることができる。つまり、外部絶縁電源が不要（低消費電力）で、かつ、小型の信号絶縁型ゲート駆動回路が実現できる。よって、本発明のゲート駆動回路は、入力信号と出力信号とを絶縁できるだけでなく、半導体スイッチング素子のスイッチングのためのゲート電流を、外部電源を用いることなく、直接供給することができる。

[0023] また、さらに、前記半導体スイッチング素子を備え、当該ゲート駆動回路は、窒化物半導体の集積回路で構成されていてもよい。これにより、ゲート駆動回路を窒化物半導体で作製することで、窒化物半導体からなる半導体スイッチング素子とゲート駆動回路とを集積でき、高速で、かつ、小型のスイッチングデバイスを実現できる。

[0024] なお、整流回路におけるダイオードの具体的な接続形態としては、前記第一のダイオードのアノードは、前記出力基準端子に接続され、前記第一のダイオードのカソードは、前記第一の非接触信号伝送器の出力端子に接続され、前記第二のダイオードのアノードは、前記第二の非接触信号伝送器の出力端子に接続され、前記第二のダイオードのカソードは、前記出力基準端子に接続されていてもよいし、前記第一のダイオードのアノードは、前記第一の

非接触信号伝送器の出力端子に接続され、前記第一のダイオードのカソードは、前記出力信号端子に接続され、前記第二のダイオードのアノードは、前記出力信号端子に接続され、前記第二のダイオードのカソードは、前記第二の非接触信号伝送器の出力端子に接続されていてもよい。これにより、ダイオードの様々な接続形態で実現される整流回路を備える多様なゲート駆動回路を実現することができる。

[0025] 以下、本発明に係るゲート駆動回路の実施の形態および変形例について、図面を参照しながら説明する。なお、以下で説明する実施の形態および変形例は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態および変形例で示される数値、形状、材料、構成要素、構成要素の配置位置および接続形態、信号波形などは、一例であり、本発明を限定する主旨ではない。本発明は、請求の範囲によって特定される。よって、以下の実施の形態および変形例における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。

[0026] 図１は、本発明の実施の形態におけるゲート駆動回路１０１の構成を示すブロック図である。このゲート駆動回路１０１は、半導体スイッチング素子１６１（ここでは、Ｎ型トランジスタ）のゲート端子を駆動するゲート駆動回路であって、出力信号端子１５１および出力基準端子１５２と、第一の電磁共鳴結合器１０７と、第二の電磁共鳴結合器１０８と、第一の整流回路１７１と、第二の整流回路１７２と、プルダウン抵抗１３５とを備える。なお、プルダウン抵抗１３５は、本発明に係るゲート駆動回路１０１に必須の構成要素ではないが、安定した出力信号を得るために備えられている。

[0027] 出力信号端子１５１および出力基準端子１５２は、半導体スイッチング素子１６１のゲート端子を駆動する信号を出力するための端子対であり、ここでは、それぞれ、半導体スイッチング素子１６１のゲート端子およびソース端子に接続されている。

[0028] 第一の電磁共鳴結合器１０７は、半導体スイッチング素子１６１をオンさせる期間を示す、変調された第一の高周波信号（ここでは、第一の交流信号１０２）を入力とし、入力された第一の交流信号１０２を非接触で伝送して出力する第一の非接触信号伝送器である。

[0029] 第二の電磁共鳴結合器１０８は、半導体スイッチング素子１６１をオフさせる期間を示す、変調された第二の高周波信号（ここでは、第二の交流信号１０３）を入力とし、入力された第二の交流信号１０３を非接触で伝送して出力する第二の非接触信号伝送器である。

[0030] なお、第一の電磁共鳴結合器１０７および第二の電磁共鳴結合器１０８は、電磁共鳴結合器に限られず、パルストランス等の非接触信号伝送器であってもよい。

[0031] 第一の整流回路１７１は、第一の電磁共鳴結合器１０７から出力された第一の交流信号１０２を整流することで、出力基準端子１５２を基準端子とする出力信号端子１５１に、第一の極性（ここでは、正）の電圧をもつ信号を出力する、少なくとも第一のダイオード１２１（ここでは、第一のダイオード１２１、第一のインダクタ１８１および第一のコンデンサ１３１）で構成された整流回路である。なお、第一のインダクタ１８１および第一のコンデンサ１３１は、本発明のゲート駆動回路１０１に必須の構成要素ではないが、より効率的な整流化のために備えられている。

[0032] 第二の整流回路１７２は、第二の電磁共鳴結合器１０８から出力された第二の交流信号１０３を整流することで、出力基準端子１５２を基準端子とする出力信号端子１５１に、第一の極性とは逆の第二の極性（ここでは、負）の電圧をもつ信号を出力する、少なくとも第二のダイオード１２２（ここでは、直列接続されたダイオード１２２ａおよびダイオード１２２ｂ、第二のインダクタ１８２並びに第二のコンデンサ１３２）で構成された第二の整流回路である。なお、第二のインダクタ１８２および第二のコンデンサ１３２は、本発明のゲート駆動回路１０１に必須の構成要素ではないが、より効率的な整流化のために備えられている。

[0033] このような構成により、本実施の形態におけるゲート駆動回路１０１では、半導体スイッチング素子１６１をオンさせる信号を出力する第一の経路（第一の電磁共鳴結合器１０７および第一の整流回路１７１）だけでなく、半導体スイッチング素子１６１をオフさせる信号を出力する第二の経路（第二の電磁共鳴結合器１０８および第二の整流回路１７２）も設けられているので、半導体スイッチング素子１６１をオフさせるときに、半導体スイッチング素子１６１のゲート端子に蓄積されていた電荷が積極的に引き抜かれ、高速に半導体スイッチング素子１６１がオフされる。また、第一の電磁共鳴結合器１０７および第二の電磁共鳴結合器１０８によって入力信号と出力信号とはグラウンドが絶縁される。

[0034] さらに、このゲート駆動回路１０１の特徴として、第二のダイオード１２２の閾値電圧は、第一のダイオード１２１の閾値電圧よりも大きくなるように設定されている。本実施の形態では、第二のダイオード１２２を構成する２つのダイオード１２２ａおよび１２２ｂは、いずれも、第一のダイオード１２１と同じ特性（例えば、電流が流れ出す閾値電圧が１．４Ｖ）を有する。よって、第二のダイオード１２２の閾値電圧（ここでは、２．８Ｖ）は、第一のダイオード１２１の閾値電圧（ここでは、１．４）よりも大きい。この特徴によって、第一のダイオード１２１と第二のダイオード１２２とが同じ閾値電圧をもつゲート駆動回路に比べ、第一の整流回路１７１からの出力信号が第二のダイオード１２２に流れにくくなるので、第一の整流回路１７１から、より高い正の出力電圧（半導体スイッチング素子１６１をより確実にオンする信号）が生成される。

[0035] 以下、このゲート駆動回路１０１の構成については、より詳しく説明する。

[0036] このゲート駆動回路１０１は、窒化物半導体からなる半導体スイッチング素子１６１（ここでは、ＧａＮからなるＮ型トランジスタであるパワー半導体スイッチング素子）のゲート端子を駆動する信号を出力する窒化物半導体からなる集積回路であって、半導体スイッチング素子１６１のソースに接続

されている出力基準端子１５２がゲート駆動回路１０１内でフローティング（第一の電磁共鳴結合器１０７および第二の電磁共鳴結合器１０８を境に、入力側と出力側とで絶縁された状態）となっており、グラウンド（入力側におけるグラウンド）から絶縁されている。

[0037] このゲート駆動回路１０１は、半導体スイッチング素子１６１のオンオフを制御する信号絶縁機能を有する信号伝送回路であり、本実施の形態では、（１）出力信号端子１５１と出力基準端子１５２との対からなる出力端子と、（２）その出力信号端子１５１と出力基準端子１５２との間に接続されたコンデンサ（第一のコンデンサ１３１および第二のコンデンサ１３２）と、（３）電磁界共振で結合された第一の送信側共鳴器１０７ａおよび第一の受信側共鳴器１０７ｂで構成され、変調された第一の交流信号１０２が第一の送信側共鳴器１０７ａに入力されるように接続された第一の電磁共鳴結合器１０７と、（４）電磁界共振で結合された第二の送信側共鳴器１０８ａおよび第二の受信側共鳴器１０８ｂで構成され、変調された第二の交流信号１０３が第二の送信側共鳴器１０８ａに入力されるように接続された第二の電磁共鳴結合器１０８と、（５）第一の受信側共鳴器１０７ｂに接続された第一のダイオード１２１を有し、変調された第一の交流信号１０２を復調することによって第一の復調信号を生成して出力端子に出力する第一の整流回路１７１と、（６）第二の受信側共鳴器１０８ｂに接続された第二のダイオード１２２（直列接続された２つのダイオード１２２ａおよびダイオード１２２ｂ）を有し、変調された第二の交流信号１０３を復調することによって第二の復調信号を生成して出力端子に出力する第二の整流回路１７２と、（７）コンデンサ（第一のコンデンサ１３１および第二のコンデンサ１３２）とダイオード（第一のダイオード１２１および第二のダイオード１２２）の間に接続されたインダクタ（第一のインダクタ１８１および第二のインダクタ１８２）と、（８）出力信号端子１５１と出力基準端子１５２との間に接続されたプルダウン抵抗１３５とを備える。

[0038] なお、本実施の形態では、第一のダイオード１２１と、第一のインダクタ

１８１と、第一のコンデンサ１３１とから第一の整流回路１７１が構成され、同様に、第二のダイオード１２２と、第二のインダクタ１８２と、第二のコンデンサ１３２とから第二の整流回路１７２が構成されるとして、図１が示されている。ただし、第一のコンデンサ１３１および第二のコンデンサ１３２は、いずれも、出力信号端子１５１と出力基準端子１５２との間に接続されており、一つのコンデンサとして実装されてもよい。その点から、第一のコンデンサ１３１および第二のコンデンサ１３２は、それぞれが第一の整流回路１７１および第二の整流回路１７２に備えられているという表現ではなく、いずれも、ゲート駆動回路１０１に備えられていると表現することもできる。

[0039] ここで、出力信号端子１５１は、半導体スイッチング素子１６１のゲート端子と接続され、出力基準端子１５２は、半導体スイッチング素子１６１のソース端子と接続されている。

[0040] 第一の整流回路１７１を構成する第一のダイオード１２１のカソードは第一の電磁共鳴結合器１０７を構成する第一の受信側共鳴器１０７ｂ（つまり、第一の電磁共鳴結合器１０７の出力端子）と接続されており、一方、第一の整流回路１７１を構成する第一のダイオード１２１のアノードは、出力基準端子１５２と接続されている。

[0041] また、第二の整流回路１７２を構成するダイオードのアノードは第二の電磁共鳴結合器１０８を構成する第二の受信側共鳴器１０８ｂ（つまり、第二の電磁共鳴結合器１０８の出力端子）と接続され、一方、第二の整流回路１７２のダイオードのカソードは、出力基準端子１５２と接続されている。

[0042] ここで、第二の整流回路１７２を構成する第二のダイオード１２２は、第一のダイオード１２１と同じ特性（閾値電圧）を有する２つのダイオード１２２ａおよび１２２ｂが直列に接続されて構成されている。

[0043] 第一の交流信号１０２は、半導体スイッチング素子１６１をオンさせる期間を示す信号、ここでは、ゲート駆動回路１０１の出力端子に正の電圧発生させるための信号電力を供給するための入力信号（ただし、第一の電磁共鳴

結合器１０７を通過できる周波数に変調された高周波信号）である。つまり、この第一の交流信号１０２は、出力基準端子１５２の電圧に対し、出力信号端子１５１の電圧が正であるような出力電圧として出力される。一方、第二の交流信号１０３は、半導体スイッチング素子１６１をオフさせる期間を示す信号、ここでは、ゲート駆動回路１０１の出力端子に負の電圧発生させるための信号電力を供給するための入力信号（ただし、第二の電磁共鳴結合器１０８を通過できる周波数に変調された高周波信号）である。つまり、この第二の交流信号１０３は、出力基準端子１５２の電圧に対し、出力信号端子１５１の電圧が負であるような出力電圧として出力される。

[0044] このゲート駆動回路１０１の出力端子からは、半導体スイッチング素子１６１をオンさせるオン信号とオフさせるオフ信号とが出力される。ここで、オン信号は、第一の交流信号１０２が復調されて生成される信号であり、出力信号端子１５１の電圧が出力基準端子１５２の電圧より高い信号である。一方、オフ信号は、第二の交流信号１０３が復調されて生成される信号であり、出力信号端子１５１の電圧が出力基準端子１５２の電圧より低い信号である。

[0045] なお、本実施の形態では、ゲート駆動回路１０１に、変調された第一の交流信号１０２および第二の交流信号１０３が入力されたが、ゲート駆動回路１０１は、変調された第一の交流信号１０２を生成する回路及び変調された第二の交流信号１０３を生成する回路を備えてもよく、例えば、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）等で変調された制御信号（あるいは、入力信号）に応じて変調された第一の交流信号１０２及び第二の交流信号１０３を生成する回路、具体的には、搬送波を生成する発振器と、その搬送波を入力信号で変調することによって第一の交流信号１０２および第二の交流信号１０３を生成する変調器とを備えてもよい。さらに、このゲート駆動回路１０１は、１チップの集積回路（例えば、窒化物半導体の集積回路）として実現されていてもよいし、半導体スイッチング素子１６１とともに１チップの集積回路（例えば、窒化物半導体の集積回路）として実現さ

れてもよい。

[0046] ここで、第一の交流信号１０２および第二の交流信号１０３は、周波数が数ＭＨｚから数ＧＨｚの搬送波が、例えば、１００ＫＨｚ程度のパルス波形（ＰＷＭ信号）として変調された高周波信号である。ここでは、第一の交流信号１０２及び第二の交流信号１０３の搬送波の周波数を５．８ＧＨｚとして説明するが、第一の交流信号１０２と第二の交流信号１０３の搬送波の周波数は異なった周波数であってもよい。そのように、第一の交流信号１０２および第二の交流信号１０３において、異なった周波数の搬送波を用いた方が信号の混信を少なくすることができる。また、電磁共鳴結合器の特性から、信号を十分に変調するために、搬送波の周波数は１０ＭＨｚ以上が望ましい。より詳しくは、第一の交流信号１０２の搬送波の周波数は第一の電磁共鳴結合器１０７の伝送周波数（動作周波数、あるいは、共鳴周波数）に適するように設計されており、同様に、第二の交流信号１０３の搬送波周波数は第二の電磁共鳴結合器１０８の伝送周波数と一致するように設計されている。

[0047] 本実施の形態では、第一の電磁共鳴結合器１０７および第二の電磁共鳴結合器１０８は、図２に示されるようなオープンリング型電磁共鳴結合器であり、第一の電磁共鳴結合器１０７（第二の電磁共鳴結合器１０８）の第一の送信側共鳴器１０７ａ（第二の送信側共鳴器１０８ａ）から第一の受信側共鳴器１０７ｂ（第二の受信側共鳴器１０８ｂ）へ、非接触で５．８ＧＨｚの周波数の信号を伝送できるよう設計されている。第一の送信側共鳴器１０７ａ（第二の送信側共鳴器１０８ａ）および第一の受信側共鳴器１０７ｂ（第二の受信側共鳴器１０８ｂ）は、いずれも、基板上に形成されたオープンリングの円形部１２および２２とそれに接続される直線部１１および２１（両側に離間してグラウンドパターン１０および２０が配された直線部）とからなる導電パターンであり、両円形部１２および２２がお互いに向かい合い、かつ、１８０度対称な位置関係となるように、一定の距離だけ離れて固定されている（詳細は、非特許文献１「Ａｎｄｒｅ　Ｋｕｒｓ，ｅｔ　ａｌ．：

“Ｗｉｒｅｌｅｓｓ Ｐｏｗｅｒ Ｔｒａｎｓｆｅｒ ｖｉａ Ｓｔｒｏｎｇｌｙ Ｃｏｕｐｌｅｄ Ｍａｇｎｅｔｉｃ Ｒｅｓｏｎａｎｃｅｓ”，Ｓｃｉｅｎｃｅ Ｅｘｐｒｅｓｓ，Ｖｏｌ．３１７，Ｎｏ．５８３４，ｐｐ．８３－８６ （２００７）」参照）。このようなオープンリング型電磁共鳴結合器を用いることで、電磁共鳴結合器を非常に小さくでき、さらに半導体チップへの集積化も可能となる。

[0048] なお、本実施の形態では、第一の電磁共鳴結合器１０７および第二の電磁共鳴結合器１０８は、図２のようなオープンリング型電磁共鳴結合器としたが、その他の形状（クローズドリング型、スパイラル型等）の電磁共鳴結合器であってもよい。

[0049] 第一の受信側共鳴器１０７ｂは、第一のダイオード１２１で構成される第一の整流回路１７１に接続されている。第一のダイオード１２１は、そのカソードと第一の受信側共鳴器１０７ｂとが接続されており、そのアノードとゲート駆動回路１０１の出力基準端子１５２とが接続されている。さらに、そのカソードと出力信号端子１５１との間に第一のインダクタ１８１が接続されている。

[0050] 一方、第二の受信側共鳴器１０８ｂは、第二のダイオード１２２（ダイオード１２２ａおよびダイオード１２２ｂ）で構成される第二の整流回路１７２に接続されている。第二のダイオード１２２を構成するダイオード１２２ａとダイオード１２２ｂとは直列に接続され、ダイオード１２２ａのカソードとダイオード１２２ｂのアノードとが接続されている。ダイオード１２２ａは、そのアノードと第二の受信側共鳴器１０８ｂとが接続されており、さらに、そのアノードと出力信号端子１５１との間に第二のインダクタ１８２が接続されている。ダイオード１２２ｂのカソードとゲート駆動回路１０１の出力信号端子１５１とが接続されている。なお、ダイオード１２２ａのアノードは第二のダイオード１２２のアノードに相当し、ダイオード１２２ｂのカソードは第二のダイオード１２２のカソードに相当する。

[0051] また、第一の受信側共鳴器１０７ｂのグラウンド（図２に示されるグラウ

ンドパターン２０）は出力基準端子１５２に接続され、同様に、第二の受信側共鳴器１０８ｂのグラウンド（図２に示されるグラウンドパターン２０）は、出力基準端子１５２に接続されている。

[0052] さらに、出力信号端子１５１と出力基準端子１５２との間には第一のコンデンサ１３１、第二のコンデンサ１３２およびプルダウン抵抗１３５が並列となるように接続されている。なお、第一のコンデンサ１３１と第二のコンデンサ１３２とは、上述したように、別々の独立したコンデンサであるが、１つにまとめられた１個のコンデンサであってもよい。

[0053] なお、第一のインダクタ１８１および第一のコンデンサ１３１は、第一のダイオード１２１で整流された高周波信号を除去する復調器として機能するが、本実施の形態では、第一の整流回路１７１の構成要素として扱っている。同様に、第二のインダクタ１８２および第二のコンデンサ１３２は、第二のダイオード１２２で整流された高周波信号を除去する復調器として機能するが、本実施の形態では、第二の整流回路１７２の構成要素として扱っている。

[0054] プルダウン抵抗１３５は、ゲート駆動回路１０１の出力端子に様々な負荷（刻々と変化する負荷）が接続された場合でも、整流回路（第一の整流回路１７１および第二の整流回路１７２）の出力側のインピーダンスを安定させる役目を果たしている。これにより、ゲート駆動回路１０１の出力端子において、良好な出力信号が得られる。しかし、プルダウン抵抗１３５は、無くてもゲート駆動回路１０１は動作するので、本発明に係るゲート駆動回路１０１に必須の構成要素ではない。

[0055] さらに、第一の電磁共鳴結合器１０７と第一の整流回路１７１との間、および／または、第二の電磁共鳴結合器１０８と第二の整流回路１７２との間は、信号の直流成分をカットする容量結合を実現するカップリングコンデンサが接続されていてもよい。

[0056] 次に、以上のように構成された本実施の形態におけるゲート駆動回路１０１の動作について、図１に示された信号波形を用いて説明する。

[0057] 図１に、変調された第一の交流信号１０２の波形、変調された第二の交流信号１０３の波形、および出力基準端子１５２の電圧に対する出力信号端子１５１での電圧の出力信号の波形を示す。各波形は経過時間に対する電圧波形である。なお、出力信号の波形は、出力基準端子１５２での電圧を基準電圧として出力信号端子１５１をプラスとする電圧波形である。また、半導体スイッチング素子１６１のオン期間を示す第一の交流信号１０２と半導体スイッチング素子１６１のオフ期間を示す第二の交流信号１０３とを併せて、このゲート駆動回路１０１への入力信号と呼ぶ。

[0058] 第一の交流信号１０２及び第二の交流信号１０３は、図１に示されるように、搬送波が低い周波数のパルス波形で変調された変調信号であり、包絡線が低周波のパルス波形（上述したＰＷＭ信号）である。さらに、第一の交流信号１０２の包絡線の波形と、第二の交流信号１０３の包絡線の波形とは、反転した関係となっている。この第一の交流信号１０２は、第一の電磁共鳴結合器１０７に入力される。第一の交流信号１０２は、その搬送波の周波数が５．８ＧＨｚであるので、第一の電磁共鳴結合器１０７を介して入力側から出力側に非接触で信号が伝播されることとなる。よって、電磁共鳴結合による高い伝送効率で第一の送信側共鳴器１０７ａから第一の受信側共鳴器１０７ｂに第一の交流信号１０２が伝送され、第一の受信側共鳴器１０７ｂから第一の交流信号１０２が出力される。このように、本実施の形態では、非接触信号伝送器として、電磁共鳴結合器を使用しており、送信側共鳴器と受信側共鳴器とは強く結合されているため、外部への放射ノイズが非常に少なく、また、逆にノイズの影響も受けにくい。このため、良好な出力波形が得られる。なお、第一の電磁共鳴結合器１０７を境とする入力側（１次側）の回路におけるグラウンドは、第一の送信側共鳴器１０７ａのグラウンドパターン１０に接続されている。

[0059] 第一の電磁共鳴結合器１０７から出力された第一の交流信号は第一の整流回路１７１に入力され、その後に続いて接続されている第一のインダクタ１８１及び第一のコンデンサ１３１により、５．８ＧＨｚの高い周波数の信号

は整流（復調）される。この過程で、第一の交流信号１０２は包絡線検波されるので、高周波成分が取り除かれ、パルス波形に復調される。このとき、第一のダイオード１２１のカソードは第一のインダクタ１８１を介し出力信号端子１５１に接続されており、第一のダイオード１２１のアノードは出力基準端子１５２に接続されている。これにより、出力基準端子１５２での電圧に対して、出力信号端子１５１での電圧が正となる電圧（つまり、半導体スイッチング素子１６１をオンさせる電圧）が発生する。

[0060] このように、ゲート駆動回路１０１の出力信号は、非接触信号伝送器である第一の電磁共鳴結合器１０７を介して非接触で伝送されてきた信号であるので、第一の交流信号１０２とは絶縁された状態であり、出力基準端子１５２での電圧を、入力側のグラウンドからフローティングとすることができ、さらに、出力信号端子１５１と出力基準端子１５２との間に第一の交流信号１０２に対応した電圧を供給できる。

[0061] しかし、もし、入力信号のオン状態を伝送する回路（第一の電磁共鳴結合器１０７および第一の整流回路１７１からなる第一の経路）だけでゲート駆動回路を構成した場合には、ゲート駆動回路１０１の出力端子に接続されている半導体スイッチング素子１６１にゲート電圧を供給できるが、入力信号がオフとなったときに、その供給したゲート電流（ゲート端子に蓄積された電荷）を引き抜くことができない。そのため、本実施の形態では、第二の電磁共鳴結合器１０８および第二の整流回路１７２で構成される第二の経路を設け、これによって、入力信号がオフ状態のときに出力基準端子１５２に対し出力信号端子１５１の電圧を負とする電力を供給している。

[0062] 第二の交流信号１０３は、第二の電磁共鳴結合器１０８を介して第二の整流回路１７２に非接触で伝送される。第二の電磁共鳴結合器１０８から出力された第二の交流信号１０３は、第二の整流回路１７２と、その後に続いて接続されている第二のインダクタ１８２と第二のコンデンサ１３２とにより、５．８ＧＨｚの高い周波数の信号は整流（復調）される。この過程で、第二の交流信号１０３は包絡線検波されるので、高周波成分が取り除かれ、低

周波のパルス波形に復調される。

[0063] ここで、第一の整流回路１７１とは反対に、第二のダイオード１２２のカソードは出力基準端子１５２に接続されており、第二のダイオード１２２のアノードは出力信号端子１５１に接続されている。これにより、出力基準端子１５２に、出力信号端子１５１での電圧に対して、正となる電圧が発生する。つまり、半導体スイッチング素子１６１をオフさせる信号として、出力信号端子１５１に接続されている半導体スイッチング素子１６１のゲート端子に負の電圧が印加される。そのため、入力信号がオンからオフになるときに半導体スイッチング素子１６１のゲートにチャージされていた電荷を引き抜くことができ、非常に短いターンオフ時間のスイッチング動作を実現することができる。

[0064] ここで、本発明の実施の形態において、第一の整流回路１７１がひとつのダイオード（第一のダイオード１２１）で構成され、第二の整流回路１７２が２つのダイオード（ダイオード１２２ａおよびダイオード１２２ｂ）で構成されている理由について説明する。なお、本実施の形態では、これら３つのダイオード（第一のダイオード１２１、ダイオード１２２ａおよびダイオード１２２ｂ）は、いずれも、同じ特性を有する（オン電流の閾値電圧が同じである）。

[0065] 図３は、単純に整流回路を同じ構成（一つのダイオード）とした場合の回路図、つまり、参考例におけるゲート駆動回路の構成を示すブロック図を示す。この参考例におけるゲート駆動回路は、本実施の形態におけるゲート駆動回路１０１と異なり、第二の整流回路２７２を構成する第二のダイオード２２２が、第一の整流回路１７１を構成する第一のダイオード１２１と同じ閾値電圧をもつ１個のダイオードで構成されている。

[0066] 図３のようなゲート駆動回路において、第一の交流信号１０２がオン状態（半導体スイッチング素子１６１のオン期間）を示す信号であり、第二の交流信号１０３がオフ状態（半導体スイッチング素子１６１のオフ期間）を示す信号である場合について説明する。また、その場合に流れる電流経路を図

３内に示す。

[0067] 第一の交流信号１０２がオン状態を示すとき、第一の整流回路１７１によって、出力基準端子１５２に対し、出力信号端子１５１に正となる電圧が発生する。しかし、このとき、第二の整流回路２７２の第二のダイオード２２２のカソード・アノード間に順方向に電圧が発生するが、この電圧が第二のダイオード２２２の閾値電圧以上となると、第二のダイオード２２２に電流が流れる。このため、第二のダイオード２２２の閾値電圧以上の電圧を出力信号端子１５１に出力することができない。

[0068] これに対し、本実施の形態では、図１ように、第二の整流回路１７２において、第二のダイオード１２２として、２つのダイオード１２２ａとダイオード１２２ｂとを直列に接続することで、第二の整流回路１７２を構成する第二のダイオード１２２に電流が流れ始める電圧を増加することができる。つまり、ゲート駆動回路１０１の出力端子から出力される最大の正の出力電圧を、ダイオード１２２ａの閾値電圧とダイオード１２２ｂの閾値電圧との和の電圧まで高めることができる。つまり、第二の整流回路１７２の第二のダイオード１２２を構成するダイオードを多段（２個以上の段数）にすることで、ゲート駆動回路１０１から出力される正の出力電圧の最大値を高くすることができる。ちなにみ、逆に、第一の整流回路１７１の第一のダイオード１２１を構成するダイオードを多段（２以上の段数）にすることで、ゲート駆動回路１０１から出力される負の出力電圧の最低値を低く（絶対値が大きい負の電圧に）することが可能である。

[0069] なお、第一の整流回路１７１または第二の整流回路１７２を構成するダイオードを多段に接続すると、ダイオードの内部抵抗によって合成抵抗が増大するため、第一の整流回路１７１及び第二の整流回路１７２の変換効率が悪くなる場合があり、仕様に合った最小限の数のダイオードで整流回路を構成するのが望ましい。

[0070] また、本実施の形態では、第一の整流回路１７１および第二の整流回路１７２を構成する個々のダイオードは同じ特性（同じ閾値電圧）を有したが、

本発明は、このような形態に限定されない。第一の整流回路１７１において、第一の交流信号１０２を効率よく電圧に整流するためには、第一のダイオード１２１の閾値電圧は小さい方が好ましい。そのため、第一のダイオード１２１に閾値電圧が小さいダイオードを使用し、第二のダイオード１２２を構成するダイオードには大きい閾値電圧を有するダイオードを用いるのが望ましい。

[0071] なお、本実施の形態の構成によれば、第一の整流回路１７１を構成する第一のダイオード１２１の閾値電圧及び第二の整流回路１７２を構成する第二のダイオード１２２の閾値電圧を制御することによって、出力電圧の制限を任意に設けることができる。つまり、第一のダイオード１２１の閾値電圧は、出力信号における負の電圧の最大（絶対値の最大）を規定し、一方、第二のダイオード１２２の閾値電圧は、出力信号における正の電圧の最大を規定する。よって、このように整流回路を構成するダイオードの閾値電圧を制御する手法は、例えば、オフ状態で、半導体スイッチング素子１６１のゲートに大きな負電圧を掛けたくない場合など、オン状態での最大出力電圧、および／または、オフ状態での最大出力電圧を変えたいときに有効である。

[0072] 図４は、本実施の形態のゲート駆動回路１０１の出力電圧波形を示す図である。本実施の形態のゲート駆動回路１０１によれば、図４のように、出力信号端子１５１に出力基準端子１５２の電圧に対して正および負の電圧が発生する。本実施の形態では、出力信号における正電圧の最大は、第二のダイオード１２２の閾値電圧に対応する約２．８Ｖであり、出力信号における負電圧の最大は、第一のダイオード１２１の閾値電圧に対応する約－１．４Ｖである。

[0073] このように、整流回路を構成するダイオードを多段にするという構成は、ゲート駆動回路１０１と半導体スイッチング素子１６１とが集積化された場合に特に有効である。なぜなら、集積化した場合、一般的にゲート駆動回路１０１と半導体スイッチング素子１６１とを同じ半導体製造プロセスで作製するため、半導体スイッチング素子１６１のゲートの閾値電圧と、整流回路

を構成する個々のダイオードの閾値電圧とが同等となる。このため、もし、第二の整流回路１７２を構成するダイオードが１つであると、半導体スイッチング素子１６１のゲートの閾値電圧より大きな電圧を供給できない。よって、ゲート駆動回路１０１を集積回路で作製する場合には、整流回路を構成するダイオードを多段するという手法が有効である。

[0074] ここで、例えば、第一の変形例におけるゲート駆動回路１０１ａの構成を示すブロック図である図５に示されるように、第二の整流回路４７２がひとつのダイオードで構成されていてもよい。そのようなゲート駆動回路１０１ａであっても、第二のダイオード４２２の閾値電圧が第一のダイオード１２１の閾値電圧より大きい場合には、これらのダイオードの閾値電圧が同じ場合よりも高い出力電圧を供給できる。

[0075] なお、第二のダイオード４２２の閾値電圧を第一のダイオード１２１の閾値電圧より高くするためには、第一のダイオード１２１および第二のダイオード４２２のアノードの材料（あるいは、これらのダイオードが半導体と金属とからなるショットキーダイオードである場合には、その半導体および／または金属の材料）を異なる材料とすることで実現することができる。また、図５に示されるゲート駆動回路１０１ａでは、第二のダイオード４２２のカソードと出力基準端子１５２の間に第二のインダクタ４８２を接続した構成としているが、このような接続形態であっても、本変形例における第二の整流回路４７２は、上記実施の形態におけると第二の整流回路１７２と同様の機能を有する整流回路として動作する。

[0076] 以上のように、本実施の形態およびその変形例のゲート駆動回路は、出力電圧（最大の正電圧および最大の負電圧）を制御可能であるので、ゲート駆動電圧が低い半導体スイッチング素子、特に、ＧａＮ等の窒化物パワー半導体スイッチング素子の駆動に適している。

[0077] また、本実施の形態および変形例のゲート駆動回路は、出力電圧における負の最大電圧を制限することができるので、ゲート駆動電圧に大きな負の電圧を掛けると破壊しやすい半導体スイッチング素子、特に、ＧａＮ等の窒化

物パワー半導体スイッチング素子の駆動に適している。

[0078] さらに、本実施の形態のゲート駆動回路１０１は、第一の整流回路および第二の整流回路として、第二の変形例におけるゲート駆動回路１０１ｂの構成を示すブロック図である図６に示されるような第一の整流回路５７１および第二の整流回路５７２を備えてもよい。この変形例におけるゲート駆動回路１０１ｂが上記実施の形態におけるゲート駆動回路１０１と異なる点は以下の通りである。

[0079] この変形例におけるゲート駆動回路１０１ｂの第一の整流回路５７１は、第一のダイオード５２１と第一のコンデンサ１３１とから構成されている。第一のダイオード５２１のアノードと第一の電磁共鳴結合器１０７の第一の受信側共鳴器１０７ｂとが接続され、一方、第一のダイオード５２１のカソードと出力信号端子１５１とが接続されている。また、このゲート駆動回路１０１ｂの第二の整流回路５７２は、第二のダイオード５２２と第二のコンデンサ１３２とから構成されている。第二のダイオード５２２は、直列接続された２つのダイオード５２２ａとダイオード５２２ｂとで構成されている。つまり、ダイオード５２２ａのアノードとダイオード５２２ｂのカソードとが接続されている。第二のダイオード５２２のカソード（つまり、ダイオード５２２ａのカソード）と第二の電磁共鳴結合器１０８の第二の受信側共鳴器１０８ｂとが接続され、第二のダイオード５２２のアノード（つまり、ダイオード５２２ｂのアノード）と出力信号端子１５１とが接続されている。

[0080] ここで、第二のダイオード５２２の閾値電圧は、上記実施の形態と同様に、第一のダイオード５２１の閾値電圧よりも大きい。それを実現するために、例えば、個々の３つのダイオード（第一のダイオード５２１、ダイオード５２２ａおよびダイオード５２２ｂ）は、同じ特性（閾値電圧）をもつ。

[0081] その他の構成要素については、この変形例におけるゲート駆動回路１０１ｂは、図１の構成を備えるゲート駆動回路１０１と同じ構成要素を備える。このような構成であっても、本変形例におけるゲート駆動回路１０１ｂは、

上記実施の形態におけるゲート駆動回路１０１と同様な整流機能を有する。

[0082] 以上、本発明に係るゲート駆動回路について、実施の形態およびその変形例に基づいて説明したが、本発明は、このような実施の形態および変形例に限定されない。本発明の主旨を逸脱しない範囲で、各実施の形態および変形例に対して当業者が思いつく各種変形を施して得られる形態や、各実施の形態の構成要素を任意に組み合わせて得られる形態も、本発明に含まれる。

[0083] たとえば、図１、図５および図６に示される整流回路が組み合わさった構成を備えるゲート駆動回路であってもよい。具体的には、本発明に係るゲート駆動回路は、図１に示される第一の整流回路１７１と図６に示される第二の整流回路５７２とを備えるゲート駆動回路として実現してもよいし、図６に示される第一の整流回路５７１と図１に示される第二の整流回路１７２とを備えるゲート駆動回路として実現してもよいし、図６に示される第一の整流回路５７１と図５に示される第二の整流回路４７２とを備えるゲート駆動回路として実現してもよい。

[0084] また、第二の整流回路１７２および５７２を構成する第二のダイオード１２２および５２２は、それぞれ、第一のダイオード１２１および５２１よりも大きな閾値電圧をもつ一つのダイオードで構成されてもよいし、第一のダイオード１２１および５２１と同じ特性または異なる特性をもつ２個以上のダイオードの直列接続で構成されてもよい。

[0085] さらに、上記実施の形態および変形例では、第一の整流回路は、一つのダイオードで構成されたが、複数のダイオードの直列接続または並列接続で構成されてもよい。要するに、本発明では、入力信号のオフ状態を出力する第二の整流回路を構成する第二のダイオードの閾値電圧（複数のダイオードで構成されている場合には、合成後のダイオードの閾値電圧）が、入力信号のオン状態を出力する第一の整流回路を構成する第一のダイオードの閾値電圧（複数のダイオードで構成されている場合には、合成後のダイオードの閾値電圧）よりも大きく設定されていればよい。これにより、オフ電圧のスイングよりも大きなスイングのオン電圧をもつ出力信号が出力される。

[0086] また、実施の形態および変形例のゲート駆動回路において、プルダウン抵抗１３５は、駆動する対象素子との関係で必要な場合にだけ備えられればよい（つまり、必ずしも備えなくてもよい）。

[0087] また、実施の形態および変形例のゲート駆動回路において、第一の電磁共鳴結合器１０７及び第二の電磁共鳴結合器１０８は、パルストランスおよびスパイラルインダクタ結合器などの、他の種類の非接触信号伝送器であってもよい。

[0088] また、実施の形態および変形例のゲート駆動回路において、第一の電磁共鳴結合器１０７と第二の電磁共鳴結合器１０８とは一体物として統合されていてもよい。例えば、電磁共鳴結合器が２つの入力端子及び２つの出力端子を有する一つの電磁共鳴結合器であってもよい。

[0089] また、上記実施の形態および変形例では、第一の交流信号１０２および第二の交流信号１０３は、変調区間がお互いに重複しない排他的な信号であったが、本発明の入力信号としては、このような信号に限定されない。変調区間の一部が重複し合う２つの変調信号が入力されてもよいし、変調区間がいずれにも存在しない時間が生じるような時間関係をもつ２つの変調信号が入力されてもよい。要するに、半導体スイッチング素子をオンさせる期間を示す第一の交流信号１０２と、半導体スイッチング素子をオフさせる期間を示す第二の交流信号１０３とは、相互に依存しない独立した信号であってもよい。いずれの場合であっても、第一の交流信号１０２に対応して出力される第一の整流回路からの出力信号と、第二の交流信号１０３に対応して出力される第二の整流回路からの出力信号とが合成された信号が出力端子から出力される。

産業上の利用可能性

[0090] 本発明にかかるゲート駆動回路は、半導体スイッチング素子を駆動するゲート駆動回路として、特に、高速にパワー半導体スイッチング素子を駆動する非接触電力伝送装置、電気信号絶縁素子、および、信号絶縁型のゲート駆動素子等として有用である。

符号の説明

[0091] １０、２０　グラウンドパターン

１１、２１　直線部

１２、２２　円形部

１０１、１０１ａ、１０１ｂ　ゲート駆動回路

１０２　第一の交流信号

１０３　第二の交流信号

１０７　第一の電磁共鳴結合器

１０７ａ　第一の送信側共鳴器

１０７ｂ　第一の受信側共鳴器

１０８　第二の電磁共鳴結合器

１０８ａ　第二の送信側共鳴器

１０８ｂ　第二の受信側共鳴器

１２１、５２１　第一のダイオード

１２２、２２２、４２２、５２２　第二のダイオード

１２２ａ、１２２ｂ、５２２ａ、５２２ｂ　第二のダイオードを構成するダイオード

１３１　第一のコンデンサ

１３２　第二のコンデンサ

１３５　プルダウン抵抗

１５１　出力信号端子

１５２　出力基準端子

１６１　半導体スイッチング素子

１７１、５７１　第一の整流回路

１７２、２７２、４７２、５７２　第二の整流回路

１８１　第一のインダクタ

１８２、４８２　第二のインダクタ

請求の範囲

［請求項1］ 半導体スイッチング素子のゲート端子を駆動するゲート駆動回路であって、

前記ゲート端子を駆動する信号を出力するための端子対である出力信号端子および出力基準端子と、

前記半導体スイッチング素子をオンさせる期間を示す、変調された第一の高周波信号を入力とし、入力された前記第一の高周波信号を非接触で伝送して出力する第一の非接触信号伝送器と、

前記半導体スイッチング素子をオフさせる期間を示す、変調された第二の高周波信号を入力とし、入力された前記第二の高周波信号を非接触で伝送して出力する第二の非接触信号伝送器と、

前記第一の非接触信号伝送器から出力された前記第一の高周波信号を整流することで、前記出力基準端子を基準端子とする前記出力信号端子に、第一の極性の電圧をもつ信号を出力する、少なくとも第一のダイオードで構成された第一の整流回路と、

前記第二の非接触信号伝送器から出力された前記第二の高周波信号を整流することで、前記出力基準端子を基準端子とする前記出力信号端子に、前記第一の極性とは逆の第二の極性の電圧をもつ信号を出力する、少なくとも第二のダイオードで構成された第二の整流回路とを備え、

前記第二のダイオードの閾値電圧は、前記第一のダイオードの閾値電圧よりも大きい

ゲート駆動回路。

［請求項2］ 前記第一の整流回路はさらに、第一のインダクタを有し、

前記第二の整流回路はさらに、第二のインダクタを有し、

前記ゲート駆動回路はさらに、前記出力信号端子と前記出力基準端子との間に接続されたコンデンサを備える

請求項１に記載のゲート駆動回路。

［請求項3］ 前記第一のインダクタは、前記第一の非接触信号伝送器と前記出力信号端子との間に接続され、

前記第二のインダクタは、前記第二の非接触信号伝送器と前記出力信号端子との間に接続されている

請求項２に記載のゲート駆動回路。

［請求項4］ 前記第二のダイオードは、前記第一のダイオードの閾値電圧と同じ閾値電圧をもつ複数のダイオードが直列接続されて構成されている

請求項１から３のいずれか１項に記載のゲート駆動回路。

［請求項5］ 前記第一のダイオードは、少なくとも１個のダイオードが直列接続されて構成され、

前記第二のダイオードは、複数のダイオードが直列接続されて構成され、

前記第二のダイオードを構成する前記ダイオードの数は、前記第一のダイオードを構成する前記ダイオードの数より大きい

請求項１から３のいずれか１項に記載のゲート駆動回路。

［請求項6］ 前記第一のダイオードは、ひとつのダイオードで構成され、

前記第二のダイオードは、ひとつのダイオードで構成され、

前記第二のダイオードを構成する前記ダイオードの閾値電圧は、前記第一のダイオードを構成する前記ダイオードの閾値電圧より大きい

請求項１から３のいずれか１項に記載のゲート駆動回路。

［請求項7］ 前記第一のダイオードのアノードと前記第二のダイオードのアノードとは、異なる材料で形成されている

請求項６に記載のゲート駆動回路。

［請求項8］ 前記第一の非接触信号伝送器および前記第二の非接触信号伝送器は、電磁界共振で結合される送信側共鳴器および受信側共鳴器で構成される電磁共鳴結合器である

請求項１から７のいずれか１項に記載のゲート駆動回路。

［請求項9］ さらに、前記半導体スイッチング素子を備え、

当該ゲート駆動回路は、窒化物半導体の集積回路で構成されている

請求項１から８のいずれか１項に記載のゲート駆動回路。

[請求項10] 前記第一のダイオードのアノードは、前記出力基準端子に接続され

、

前記第一のダイオードのカソードは、前記第一の非接触信号伝送器の出力端子に接続され、

前記第二のダイオードのアノードは、前記第二の非接触信号伝送器の出力端子に接続され、

前記第二のダイオードのカソードは、前記出力基準端子に接続されている

請求項１から９のいずれか１項に記載のゲート駆動回路。

[請求項11] 前記第一のダイオードのアノードは、前記第一の非接触信号伝送器の出力端子に接続され、

前記第一のダイオードのカソードは、前記出力信号端子に接続され

、


前記第二のダイオードのアノードは、前記出力信号端子に接続され

、


前記第二のダイオードのカソードは、前記第二の非接触信号伝送器の出力端子に接続されている

請求項１から９のいずれか１項に記載のゲート駆動回路。


[図1]


出力基準電圧
161
ゲート駆動回路
101
151
152
135
182
132
131
181
171
121
172
第一の整流回路
第二の整流回路
第一の電磁共鳴結合器
第二の電磁共鳴結合器
122a
122b
122
107
107b
107a
108
108b
108a
102
103
A
B


[図2]




[図3]


出力基準電圧
161
オン状態で流れる電流経路
ゲート駆動回路
151
152
135
182
131
132
181
121
272
171
222
第一の整流回路
第二の整流回路
第一の電磁共鳴結合器
第二の電磁共鳴結合器
107
107b
107a
108
108b
108a
102
103
A
B


[図4]




[図5]


出力基準電圧
161
151
152
135
131
132
181
121
171
482
472
422
101a
ゲート駆動回路
第一の整流回路
第二の整流回路
第一の電磁共鳴結合器
第二の電磁共鳴結合器
107
107b
107a
108
108b
108a
102
103
A
B

[図6]


出力基準電圧
161
151
152
135
132
131
521
571
第一の整流回路
522b
522a
522
572
第二の整流回路
101b
ゲート駆動回路
第一の電磁共鳴結合器
第二の電磁共鳴結合器
107
107b
107a
108
108b
108a
102
103
A
B

[図7]



INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2013/000302

A. CLASSIFICATION OF SUBJECT MATTER
H03K17/687(2006.01)i, *H02M1/08*(2006.01)i, *H03K17/04*(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)
H03K17/687, H02M1/08, H03K17/04

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2013
Kokai Jitsuyo Shinan Koho	1971-2013	Toroku Jitsuyo Shinan Koho	1994-2013

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	US 5686854 A (Magl Power Inc.), 11 November 1997 (11.11.1997), entire text; all drawings (Family: none)	1-11
A	JP 2009-77104 A (Nikon Corp.), 09 April 2009 (09.04.2009), entire text; all drawings (Family: none)	1-11
A	JP 6-6967 A (Matsushita Electric Works, Ltd.), 14 January 1994 (14.01.1994), entire text; all drawings (Family: none)	1-11

☒ Further documents are listed in the continuation of Box C. ☐ See patent family annex.

* Special categories of cited documents:
"A" document defining the general state of the art which is not considered to be of particular relevance
"E" earlier application or patent but published on or after the international filing date
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
"O" document referring to an oral disclosure, use, exhibition or other means
"P" document published prior to the international filing date but later than the priority date claimed
"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"&" document member of the same patent family

Date of the actual completion of the international search	Date of mailing of the international search report
12 February, 2013 (12.02.13)	19 February, 2013 (19.02.13)
Name and mailing address of the ISA/ Japanese Patent Office Facsimile No.	Authorized officer Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2013/000302

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 3-62612 A (Isao TAKAHASHI), 18 March 1991 (18.03.1991), entire text; all drawings (Family: none)	1-11

国際調査報告

国際出願番号　ＰＣＴ／ＪＰ２０１３／０００３０２

Ａ．　発明の属する分野の分類（国際特許分類（ＩＰＣ））

Int.Cl.　H03K17/687(2006.01)i, H02M1/08(2006.01)i, H03K17/04(2006.01)i

Ｂ．　調査を行った分野

調査を行った最小限資料（国際特許分類（ＩＰＣ））

Int.Cl.　H03K17/687, H02M1/08, H03K17/04

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	１９２２－１９９６年
日本国公開実用新案公報	１９７１－２０１３年
日本国実用新案登録公報	１９９６－２０１３年
日本国登録実用新案公報	１９９４－２０１３年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

Ｃ．　関連すると認められる文献

引用文献のカテゴリー＊	引用文献名　及び一部の箇所が関連するときは、その関連する箇所の表示	関連する請求項の番号
A	US 5686854 A (Magl Power Inc.) 1997.11.11, 全文, 全図（ファミリーなし）	１－１１
A	JP 2009-77104 A（株式会社ニコン）2009.04.09, 全文, 全図（ファミリーなし）	１－１１
A	JP 6-6967 A（松下電工株式会社）1994.01.14, 全文, 全図（ファミリーなし）	１－１１
A	JP 3-62612 A（高橋勲）1991.03.18, 全文, 全図（ファミリーなし）	１－１１

☐　Ｃ欄の続きにも文献が列挙されている。

☐　パテントファミリーに関する別紙を参照。

＊　引用文献のカテゴリー
「Ａ」特に関連のある文献ではなく、一般的技術水準を示すもの
「Ｅ」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「Ｌ」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
「Ｏ」口頭による開示、使用、展示等に言及する文献
「Ｐ」国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献
「Ｔ」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「Ｘ」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Ｙ」特に関連のある文献であって、当該文献と他の１以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「＆」同一パテントファミリー文献

国際調査を完了した日 １２．０２．２０１３	国際調査報告の発送日 １９．０２．２０１３
国際調査機関の名称及びあて先 日本国特許庁（ＩＳＡ／ＪＰ） 郵便番号１００－８９１５ 東京都千代田区霞が関三丁目４番３号	特許庁審査官（権限のある職員）　５Ｘ　３９８７ 栗栖　正和 電話番号　０３－３５８１－１１０１　内線　３５９６