

(12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织
国际局

(43) 国际公布日
2020 年 6 月 11 日 (11.06.2020)



(10) 国际公布号
WO 2020/114435 A1

- (51) 国际专利分类号:
H04B 1/04 (2006.01)
- (21) 国际申请号: PCT/CN2019/123081
- (22) 国际申请日: 2019 年 12 月 4 日 (04.12.2019)
- (25) 申请语言: 中文
- (26) 公布语言: 中文
- (30) 优先权:
201811474907.6 2018年12月4日 (04.12.2018) CN
- (71) 申请人: 深圳市中兴微电子有限公司
(**SANECIPS TECHNOLOGY CO., LTD.**) [CN/CN];
中国广东省深圳市南山区西丽街道留仙大道
中兴工业园, Guangdong 518055 (CN)。
- (72) 发明人: 刘欢 (**LIU, Huan**); 中国广东省深圳市
南山区高新技术产业园科技南路中兴通
讯大厦, Guangdong 518057 (CN)。
- (74) 代理人: 北京品源专利代理有限公司 (**BEYOND
ATTORNEYS AT LAW**); 中国北京市海淀区莲花
池东路39号西金大厦6层, Beijing 100036 (CN)。
- (81) 指定国 (除另有指明, 要求每一种可提供的国家
保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG,
BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU,
CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB,
GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS,

JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK,
LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX,
MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL,
PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL,
SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG,
US, UZ, VC, VN, ZA, ZM, ZW。

(84) 指定国 (除另有指明, 要求每一种可提供的地区
保护): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ,
NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 欧亚 (AM,
AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG,
CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU,
IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT,
RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI,
CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)。

本国际公布:

— 包括国际检索报告 (条约第21条 (3))。

(54) **Title:** DATA PROCESSING METHOD, DEVICE AND STORAGE MEDIUM

(54) 发明名称: 数据处理方法、装置及存储介质




图 1

(57) **Abstract:** Provided by the present invention are a data processing method, device and storage medium, the device comprising: a control unit, which is configured to determine a working mode; a first filter unit, which is configured to filter an inputted data sequence to obtain a plurality of branched data sequences and stop filtering the inputted data sequence; a pre-distortion calculation unit, which is configured to perform pre-distortion processing on the plurality of branched data sequences on the basis of a first pre-distortion coefficient respectively to obtain a plurality of pre-distortion processed first data sequences, or to perform pre-distortion processing on multiplex data sequences inputted by means of a plurality of input channels on the basis of a second pre-distortion coefficient respectively to obtain a plurality of pre-distortion processed second data sequences; and a second filter unit, which is configured to filter the plurality of pre-distortion processed first data sequences respectively to obtain a plurality of filtered first data sequences and to stop filtering the plurality of pre-distortion processed first data sequences.

(57) 摘要：本公开提供了一种数据处理方法、装置及存储介质，该装置包括：控制单元，设置为判断工作的模式；第一滤波器单元，设置为对输入的数据序列进行滤波，得到多个分支的数据序列，以及停止对输入的数据序列的滤波处理；预失真计算单元，设置为对多个分支的数据序列分别进行基于第一预失真系数的预失真处理，得到多个预失真处理后的第一数据序列，或对通过多个输入通道输入的多路数据序列分别进行基于第二预失真系数的预失真处理，得到多个预失真处理后的第二数据序列；第二滤波器单元，设置为对多个预失真处理后的第一数据序列分别进行滤波处理，得到多个滤波处理后的第一数据序列，以及停止对多个预失真处理后的第一数据序列的滤波处理。

数据处理方法、装置及存储介质

本申请要求在 2018 年 12 月 4 日提交中国专利局、申请号为 201811474907.6 的中国专利申请的优先权，以上申请的全部内容通过引用结合在本申请中。

技术领域

本公开涉及无线通信技术领域，例如涉及一种数据处理方法及装置。

背景技术

随着无线通信技术的发展，为了提高通信性能，如何使功率放大器始终工作在线性状态成为行业热门问题。相关技术中，通过固定的一个非线性函数模型，对预失真电路的硬件进行固化，以使功率放大器工作在线性状态。

上述方式对预失真电路的硬件进行固化，仅能对固定通道输入的固定频带的数据序列进行预失真处理，也就是说，支持的通道数量和频带宽度是固定的，无法既实现对多通道输入的数据序列进行预失真处理，又实现在对单通道输入的数据序列进行预失真处理时提高数据序列的频带宽度。

发明内容

本申请实施例提供一种数据处理装置，所述装置包括：

控制单元，设置为判断工作的模式，当确定工作在第一模式时，生成第一控制信号，当确定工作在第二模式时，生成第二控制信号；

第一滤波器单元，设置为响应所述第一控制信号，基于第一输入通道输入的数据序列的采样率的 N 倍采样率，对所述输入的数据序列进行滤波，得到多个分支的数据序列，以及响应所述第二控制信号，停止对所述第一输入通道输

入的数据序列的滤波处理，其中 N 为正整数；

预失真计算单元，设置为对所述多个分支的数据序列分别进行基于第一预失真系数的预失真处理，得到多个预失真处理后的第一数据序列，或者，对通过多个输入通道输入的多路数据序列分别进行基于第二预失真系数的预失真处理，得到多个预失真处理后的第二数据序列；

第二滤波器单元，设置为响应所述第一控制信号，基于所述第一输入通道输入的数据序列的采样率，对所述多个预失真处理后的第一数据序列分别进行滤波处理，得到多个滤波处理后的第一数据序列，以及响应所述第二控制信号，停止对所述多个预失真处理后的第一数据序列的滤波处理。

本申请实施例提供一种数据处理方法，所述方法包括：

判断工作的模式，当确定工作在第一模式时，生成第一控制信号，当确定工作在第二模式时，生成第二控制信号；

响应所述第一控制信号，基于通道输入的数据序列的采样率的 N 倍采样率，对所述输入的数据序列进行滤波，得到多个分支的数据序列，响应所述第二控制信号，停止对所述第一输入通道输入的数据序列的滤波处理，其中 N 为正整数；

对所述多个分支的数据序列分别进行基于第一预失真系数的预失真处理，得到多个预失真处理后的第一数据序列，或者，对通过多个输入通道输入的多路数据序列分别进行基于第二预失真系数的预失真处理，得到多个预失真处理后的第二数据序列；

响应所述第一控制信号，基于所述第一输入通道输入的数据序列的采样率，对所述多个预失真处理后的第一数据序列分别进行滤波处理，得到多个滤波处理后的第一数据序列，响应所述第二控制信号，停止对所述多个预失真处理后

的第一数据序列的滤波处理。

附图说明

图 1 为本申请实施例数据处理装置的组成结构示意图；

图 2 为本申请实施例数据处理系统的组成结构示意图；

图 3 为本申请实施例数字预失真处理模块的组成结构示意图一；

图 4 为本申请实施例数字预失真处理模块的组成结构示意图二；

图 5 为本申请实施例数据处理方法的具体实现流程示意图；

图 6 为本申请实施例数据处理方法的实现流程示意图一；

图 7 为本申请实施例数据处理方法的实现流程示意图二；

图 8 为本申请实施例数据处理装置的组成结构示意图。

具体实施方式

下面结合附图及实施例对本申请进行详细描述。

目前，随着无线通信技术的不断发展，当前所采用的通信制式信号的峰均比越来越大，而功率放大器（以下描述中简称功放）具有一定的非线性区域，高峰均比信号通过功放时更易使得功率放大器进入非线性状态。而功放的非线性状态会使得信号在带外引起频谱扩展，导致临道干扰和互调失真，在带内引起传输信号的失真，令误码率上升，最终造成通信性能的下降。

目前，为了使功放始终工作在线性状态，可以采用功率回退法，将输入功放的信号功率降低，令功放始终工作在线性状态。但缺点一是找到满足要求的功放线性极限点比较困难；二是降低了功放的效率，增加成本；三是当功率回退到一定程度时，继续回退将不再改善功放的线性度。因此在线性度要求很高

的场合，仅采用功率回退技术是不够的。

另外，还可以采用数字预失真（Digital Pre-Distortion, DPD）技术使功放始终工作在线性状态。例如，对功放的输入信号和输出信号进行数据采集，通过分析采集数据进而分析功放的非线性数学模型，制作相应的 DPD 数字预失真电路。通信信号先通过 DPD 数字预失真电路，再进入功放时无需回退功率就可以减少功放在非线性区域运行时产生的失真，功放效率可以大幅度提升。但由于传统的 DPD 数字预失真电路一旦硬件固化，其能够支持的通道数量、功率放大器（Power Amplifier, PA）数量和频段宽度是固定的。而随着第五代移动通信技术（5th-Generation, 5G）的不断发展，无线运营商的通信网络呈现出多频段并存格局，采用传统数字预失真电路的 DPD 装置已经无法满足多通道 DPD 和宽频段 DPD 兼容的需求。

基于此，在本公开的每种实施例，数据处理装置中的控制单元判断工作的模式，当确定工作在第一模式时，生成第一控制信号，当确定工作在第二模式时，生成第二控制信号；所述数据处理装置中的第一滤波器单元响应所述第一控制信号，基于第一输入通道输入的数据序列的采样率的 N 倍采样率，对所述输入的数据序列进行滤波，得到多个分支的数据序列，以及响应所述第二控制信号，停止对所述第一输入通道输入的数据序列的滤波处理，其中 N 为正整数；所述数据处理装置中的预失真计算单元对所述多个分支的数据序列分别进行基于第一预失真系数的预失真处理，得到多个预失真处理后的第一数据序列，或者，对通过多个输入通道输入的多路数据序列分别进行基于第二预失真系数的预失真处理，得到多个预失真处理后的第二数据序列；所述数据处理装置中的第二滤波器单元响应所述第一控制信号，基于所述第一输入通道输入的数据序列的采样率，对所述多个预失真处理后的第一数据序列分别进行滤波处理，

得到多个滤波处理后的第一数据序列，以及响应所述第二控制信号，停止对所述多个预失真处理后的第一数据序列的滤波处理。

本申请实施例提供一种数据处理装置，如图 1 所示，该装置包括：

控制单元 11，设置为判断工作的模式，当确定工作在第一模式时，生成第一控制信号，当确定工作在第二模式时，生成第二控制信号；

第一滤波器单元 12，设置为响应所述第一控制信号，基于第一输入通道输入的数据序列的采样率的 N 倍采样率，对所述输入的数据序列进行滤波，得到多个分支的数据序列，以及响应所述第二控制信号，停止对所述第一输入通道输入的数据序列的滤波处理，其中 N 为正整数；

预失真计算单元 13，设置为对所述多个分支的数据序列分别进行基于第一预失真系数的预失真处理，得到多个预失真处理后的第一数据序列，或者，对通过多个输入通道输入的多路数据序列分别进行基于第二预失真系数的预失真处理，得到多个预失真处理后的第二数据序列；

第二滤波器单元 14，设置为响应所述第一控制信号，基于所述第一输入通道输入的数据序列的采样率，对所述多个预失真处理后的第一数据序列分别进行滤波处理，得到多个滤波处理后的第一数据序列，以及响应所述第二控制信号，停止对所述多个预失真处理后的第一数据序列的滤波处理。

其中，所述第一模式可以为单通道高频带模式，所述第二模式可以为多通道模式。在所述单通道高频带模式下，不仅能够对单通道输入的数据序列进行预失真处理，而且可以提高待预失真处理的数据序列的频带宽度。在所述多通道模式下，可以对多通道输入的数据序列进行预失真处理。

实际应用时，所述控制单元 11 可以由数字信号处理器 (Digital Signal Processor, DSP)、或现场可编程门阵列 (Field Programmable Gate Array, FPGA)

等处理器实现，这样，可以通过软件编程配置所述第一模式和第二模式。

这里，通过所述第一滤波器单元 12，可以将单通道输入的 1 倍采样率的数据序列转换为 N 倍采样率的数据序列，从而可以提高数据序列的采样率，进而能够增加待预失真处理的数据序列的频带宽度。

对于 N 的取值，假设单通道输入的数据序列的采样率为 F_s ，奈奎斯特区间为 $[-F_s/2, F_s/2]$ ，数据序列的带宽为 B ，频域范围为 $[-B/2, B/2]$ 。通过 N 倍插值滤波器，对单通道输入的数据序列进行 N 倍插值处理后， $2N+1$ 阶频谱分量以 $N \times F_s$ 为周期在频域进行复制，如果保证在 $[-F_s/2, F_s/2]$ 的奈奎斯特区间内没有第 $2N+1$ 阶频谱分量的混叠，那么 N 必须满足的条件表达式如 (1) 所示：

$$N \times F_s - \frac{B}{2} \times (2N+1) \geq \frac{F_s}{2} \quad (1)$$

将上述条件表达式进行变换后，得到表达式 (2)：

$$N \geq \frac{1}{2} \left(\frac{2N+1}{F_s} \times B + 1 \right) \quad (2)$$

其中， B 为单通道输入的一路数据序列的带宽， F_s 为单通道输入的一路数据序列的采样率。

需要说明的是，在硬件实现时， N 值通常取满足表达式 (2) 的最小正整数，这样可以简化硬件设计，降低设备成本。

实际应用时，所述第一滤波器单元 12 包括多个子滤波单元，这样，可以通过多个子滤波单元对所述输入的数据序列分别进行滤波，得到多个分支的数据序列。预失真计算单元 13 可以包括多个子计算单元，通过相应的子计算单元对相应子滤波单元输出的数据序列进行预失真处理。

基于此，在一实施例中，所述第一滤波器单元 12 包括 N 个子滤波单元，每个子滤波器的系数可以不同，所述预失真计算单元 13 可以包括 M 个子计算单元。

其中， N 和 M 均为正整数，且 N 小于或等于 M 。当 N 等于 M 时，所述 N 个子滤波单元与所述 M 个子计算单元一一对应；当 N 小于 M 时，所述 N 个子滤波单元与所述 M 个子计算单元中的 N 个子计算单元一一对应，并且所述 M 个子计算单元中剩余的 $M-N$ 个子计算单元不使用。

在一实施方式中，在所述第一模式下，子计算单元 1 可以对所述第一输入通道输入的一路数据序列滤波得到的第 1 个分支的数据序列进行预失真处理，子计算单元 2 可以对第 2 个分支的数据序列进行预失真处理，以此类推，子计算单元 M 可以对第 N 个分支的数据序列进行预失真处理。其中， M 、 N 均为大于 1 的正整数，且 N 等于 M 。需要说明的是，当 N 小于 M 时，多出的 $(M-N)$ 个子计算单元可以不使用。

在所述第二模式下，子单元 1 可以对通道 1 输入的数据序列进行预失真处理，子计算单元 2 可以对通道 2 输入的数据序列进行预失真处理，以此类推，子计算单元 M 可以对通道 P 输入的数据序列进行预失真处理。其中， M 、 P 均为大于 1 的正整数，且 P 等于 M 。

实际应用时，对所述第一输入通道输入的数据序列滤波得到的多个分支的数据序列和所述多个输入通道输入的多路数据序列可以同时输入到所述预失真计算单元 13。这样，当工作在所述第一模式时，所述预失真计算单元 13 需要对所述多个分支的数据序列进行预失真处理；当工作在所述第二模式时，所述预失真计算单元 13 需要对所述多路数据序列进行预失真处理。

基于此，在一实施例中，所述装置还可以包括前路由单元。

所述前路由单元，设置为响应所述第一控制信号，接通所述第一滤波器单元 12 与所述预失真计算单元 13，以将所述第一滤波器单元输出的所述多个分支的数据序列输入至所述预失真计算单元 13，以及响应所述第二控制信号，接通

所述多个输入通道与所述预失真计算单元 13，以输出所述多路数据序列。

这里，所述前路由单元可由多个二路选择器实现，每个二路选择器的输入可以与所述第一滤波器单元 12 中的每个子滤波单元以及所述多个输入通道中的一个输入通道相连，每个二路选择器的输出可以与所述预失真计算单元 13 中对应的子计算单元相连。在所述第一控制信号作用下，每个二路选择器接通子滤波单元与相应的子计算单元，以输出所述多个分支的数据序列中的一个分支的数据序列，在所述第二控制信号作用下，每个二路选择器接通所述多个输入通道与相应的子计算单元，以输出所述多路数据序列中的一路数据序列。

实际应用时，经过所述预失真计算单元 13 处理后的数据序列需要送入数模转换器，以供数模转换器进行数模转换处理。

基于此，在一实施例中，所述装置可以还包括合路器。

所述合路器，设置为对多个滤波处理后的第一数据序列进行合路，得到第三数据序列。

实际应用时，经过数模转换处理得到的模拟序列，可以送入功放。

基于此，在一实施例中，所述装置还可以包括后路由单元。

所述后路由单元，设置为响应所述第一控制信号，通过所述合路器接通所述第二滤波器单元 14 与第一输出通道，以在当前通道输出所述第三数据序列，在其他通道输出零序列，以及响应所述第二控制信号，接通所述预失真计算单元 13 与多个输出通道，以在相应通道输出对应的预失真处理后的第二数据序列。

其中，所述第二滤波器单元 14 包括 N 个子滤波单元，每个子滤波器的系数可以不同。

这里，当通道的数量为 P 个时，所述当前通道可以是指第一个通道，或者，根据实际情况，从 P 个通道中选取一个通道作为所述当前通道。

实际应用时，确定预失真系数的函数模型可以有多种，因而可以使用不同的函数模型分别确定两种模式对应的预失真系数，所述函数模型可以包括 Wiener 模型、并联 Wiener 模型、神经网络模型等等。

基于此，在一实施例中，所述装置还可以包括预失真函数系数计算单元。

所述预失真函数系数计算单元，设置为响应所述第一控制信号，向所述预失真计算单元 13 输出所述第一预失真系数，以及响应所述第二控制信号，向所述预失真计算单元 13 输出所述第二预失真系数。

实际应用时，通过预失真技术对功率放大器的输入数据进行处理，可以使工作在非线性区域的功率放大器仍能满足无线通信系统对线性化的要求。这样，可以将所述预失真计算单元 13 处理后的数据序列作为功放的输入数据，并对所述预失真计算单元 13 处理后的数据序列进行数模转换、功率放大处理，得到输出数据，且能够使功放的输出数据与输入数据满足线性关系。

基于此，在一实施例中，所述装置还可以包括功率放大单元。

所述功率放大单元，设置为对所述第二数据序列进行数模转换处理，得到数模转换处理后的第二数据序列；对数模转换处理后的第二数据序列进行功率放大处理，得到第一输出序列，或者，对所述第三数据序列进行数模转换处理，得到数模转换处理后的第三数据序列；对数模转换处理后的第三数据序列进行功率放大处理，得到第二输出序列。其中，所述第一输出序列与所述第二数据序列满足线性关系，所述第二输出序列与所述第三数据序列满足线性关系。

本申请实施例提供的数据处理装置，当工作在第一模式时，可以实现对单通道输入的数据序列的预失真处理；当工作在第二模式时，可以实现对多通道输入的多路数据序列的预失真处理。采用本申请实施例的方案，既支持对多通道输入的多路数据序列进行预失真处理，又支持对单通道输入的一路数据序列

进行预失真处理，还能提高待预失真处理的数据序列的频带宽度。

另外，本申请实施例中，所述预失真计算单元 13 不是固定对应某一个通道，而是在第一模式下对单通道输入的数据序列进行预失真处理，同时提高待预失真处理的数据序列的频带宽度，在第二模式下，对多通道输入的多路数据序列分别进行预失真处理。显然，能够支持的通道数量和频带宽度不是固定的，既可以支持多通道的预失真处理，又可以支持单通道宽频带的预失真处理，进而能节省硬件开销，提高产品的竞争力。

下面结合应用实施例对本公开再作详细描述。

在本应用实施例中，如图 2 所示，数字处理系统包括：数字预失真处理模块、控制单元、数模转换器、上变频器、功率放大器、数字预失真函数系数计算单元、模数转换器、下变频器、以及衰减器。如图 3 所示，所述数字预失真处理模块包括：N 倍插值多相滤波器、前路由单元、数字预失真计算单元 1 至数字预失真计算单元 N、N 倍抽取多相滤波器、以及后路由单元。如图 4 所示，所述数字预失真处理模块包括：N 倍插值多相滤波器、前路由单元、数字预失真计算单元 1 至数字预失真计算单元 N、N 倍抽取多相滤波器、后路由单元、以及加法器。所述 N 倍插值多相滤波器包括 N 个子滤波器，每个子滤波器的系数可以不同，所述 N 倍抽取多相滤波器包括 N 个子滤波器，每个子滤波器的系数可以不同。

其中，单通道宽频带模式对应上述的第一模式，多通道模式对应上述的第二模式。所述控制单元对应上述的控制单元 11，所述 N 倍插值多相滤波器对应上述的第一滤波器单元 12，所述 N 倍抽取多相滤波器对应上述的第二滤波器单元 14，数字预失真计算单元 1 至数字预失真计算单元 M 对应上述的预失真计算单元 13 中的子计算单元 1 至子计算单元 M，加法器对应上述的合路器。

另外，本应用实施例中的应用场景为：工作在单通道宽频带模式时，通过控制单元、N 倍插值多相滤波器、前路由单元、数字预失真计算单元 1 至数字预失真计算单元 N、N 倍抽取多相滤波器、以及后路由单元，对单通道输入的数据序列进行预失真处理。

第一步，通过软件配置所述单通道宽频带模式和多通道模式。

这里，所述控制单元可以由 DSP、FPGA 等处理器实现，这样，可以通过软件编程配置所述数字预失真模块支持的工作模式。当需要所述数字预失真模块支持对单通道输入的数据序列进行预失真处理且能够提高频带宽度时，可以配置为单通道宽频带模式；当需要所述数字预失真模块支持对多通道输入的数据序列进行预失真处理时，可以配置为多通道模式。

第二步，所述控制单元判断工作的模式，当确定工作在单通道宽频带模式时，生成第一控制信号。

这里，所述第一控制信号可以对 N 倍插值多相滤波器、前路由单元、N 倍抽取多相滤波器及后路由单元进行控制。

第三步，N 倍插值多相滤波器响应所述第一控制信号，将通道 1 输入的 1 倍采样率的一路数据序列通过 N 倍插值转换为 N 倍采样率的数据序列，得到多个分支的数据序列，即第 1 相（第 1 分支）至第 N 相（第 N 分支）的数据序列。

第四步，前路由单元响应所述第一控制信号，接通所述 N 倍插值多相滤波器与对应的数字预失真计算单元，以将 N 倍插值多相滤波器输出的经过插值处理后的 N 个分支的数据序列输入至对应的数字预失真计算单元。

第五步，数字预失真计算单元 1 至数字预失真计算单元 M 对经过插值后的 N 个分支的数据序列进行预失真处理。

其中，数字预失真计算单元 1 对第 1 相数据序列进行预失真处理，数字预

失真计算单元 2 对第 2 相数据序列进行预失真处理，以此类推，数字预失真计算单元 M 对第 N 相数据序列进行预失真处理。其中，M、N 均为大于 1 的正整数，且 N 等于 M。需要说明的是，当 N 小于 M 时，多出的 (M-N) 个数字预失真计算单元可以不使用。

第六步，N 倍抽取多相滤波器响应所述第一控制信号，对经过插值、预失真处理后的 N 相数据序列进行滤波，得到多个滤波处理后的第一数据序列。通过加法器，对多个滤波处理后的第一数据序列进行合路，得到第三数据序列。在本实施例中，上述的加法器即为前述的合路器，该加法器可以设置于 N 倍抽取多相滤波器之后，对 N 倍抽取多相滤波器的 N 个分支输出的多个滤波处理后的第一数据序列进行合路，以得到第三数据序列，如图 4 所示。

第七步，后路由单元响应所述第一控制信号，通过所述加法器接通所述第二滤波器单元与单个输出通道，例如通道 1，以在通道 1 输出所述第三数据序列，在除通道 1 以外的其他通道输出零序列。

需要说明的是，本应用实施例中，当工作在单通道宽频带模式时，N 倍插值多相滤波器、前路由单元、数字预失真计算单元 1 至数字预失真计算单元 M、N 倍抽取多相滤波器、以及后路由单元之间的数据处理是有关联而非独立的。

工作在多通道模式时，通过控制单元、前路由单元、数字预失真计算单元 1 至数字预失真计算单元 N、以及后路由单元，对多通道输入的多路数据序列分别进行预失真处理。

第一步，通过软件配置所述单通道宽频带模式和多通道模式。

这里，所述控制单元可以由 DSP、FPGA 等处理器实现，这样，可以通过软件编程配置所述数字预失真模块支持的工作模式。当需要所述数字预失真模块支持对单通道输入的数据序列进行预失真处理且能够提高频带宽度时，可以配

置为单通道宽频带模式；当需要所述数字预失真模块支持对多通道输入的数据序列进行预失真处理时，可以配置为多通道模式。

第二步，所述控制单元判断工作的模式，当确定工作在多通道模式时，生成第二控制信号。

这里，所述第二控制信号可以对前路由单元、后路由单元进行控制。

第三步，前路由单元响应所述第二控制信号，接通多个输入通道与对应的数字预失真计算单元，以输出 P 个通道输入的多路数据序列。

第四步，数字预失真计算单元 1 至数字预失真计算单元 M 对所述多路数据序列进行预失真处理，得到第二数据序列。

其中，数字预失真计算单元 1 对通道 1 输入的一路数据序列进行预失真处理，数字预失真计算单元 2 对通道 2 输入的一路数据序列进行预失真处理，以此类推，数字预失真计算单元 M 对通道 P 输入的一路数据序列进行预失真处理。其中， M 、 P 均为大于 1 的正整数，且 P 等于 M 。需要说明的是，当 P 小于 M 时，多出的 $(M-P)$ 个数字预失真计算单元可以不使用。

第五步，后路由单元响应所述第二控制信号，接通数字预失真计算单元与多个输出通道，以在相应通道输出对应的多个预失真处理后的第二数据序列。

这里，在通道 1 输出数字预失真计算单元 1 处理后的第二数据序列，在通道 2 输出数字预失真计算单元 2 处理后的第二数据序列，以此类推，在通道 M 输出数字预失真计算单元 M 处理后的第二数据序列。

需要说明的是，在本应用实施例中，当工作在第二模式时， N 倍插值滤波器 12、前路由单元、 N 个数字预失真计算单元 13、 N 倍抽取滤波器 14、以及后路由单元之间的数据处理是独立的。

图 5 是本申请实施例数据处理方法的实现流程示意图，结合上述的数字预

失真处理模块的结构示意图，如图 5 所示，所述方法包括：

步骤 501：控制单元判断当前是否工作在单通道宽频带模式。当确定工作在单通道宽频带模式时，执行步骤 502；当确定工作在多通道模式时，执行步骤 507。

步骤 502：N 倍插值多相滤波器按照通道 1 输入的一路数据序列的采样率的 N 倍采样率，对所述输入的数据序列进行滤波，得到多个分支的数据序列，并执行步骤 503。

步骤 503：前路由单元接通所述 N 倍插值多相滤波器与对应的数字预失真计算单元，以输出所述多个分支的数据序列，并执行步骤 504。

步骤 504：数字预失真计算单元 1 至数字预失真计算单元 M 基于第一预失真系数，对所述多个分支的数据序列分别进行预失真处理，得到多个预失真处理后的第一数据序列，并执行步骤 505。

步骤 505：N 倍插值多相滤波器基于所述一路数据序列的采样率，对多个预失真处理后的第一数据序列进行滤波处理，得到多个滤波处理后的第一数据序列；通过加法器对多个滤波处理后的第一数据序列进行合路得到的第三数据序列，并执行步骤 506。

步骤 506：后路由单元接通所述 N 倍抽取多相滤波器与多个输出通道，在通道 1 输出第三数据序列，在其他通道输出零序列，结束。

步骤 507：前路由单元接通输入通道与对应的数字预失真计算单元，以输出所述多路数据序列，并执行步骤 508。

步骤 508：数字预失真计算单元 1 至数字预失真计算单元 M 基于第二预失真系数，对通过多通道输入的多路数据序列分别进行预失真处理，得到多个预失真处理后的第二数据序列，并执行步骤 509。

步骤 509: 后路由单元接通数字预失真计算单元与多个输出通道, 以在相应通道输出对应的预失真处理后的第二数据序列, 结束。

基于上述数据处理装置, 本申请实施例还提供了一种数据处理方法, 如图 6 所示, 该方法包括:

步骤 601: 数据处理装置中的控制单元判断工作的模式, 当确定工作在第一种模式时, 生成第一控制信号, 当确定工作在第二种模式时, 生成第二控制信号。

步骤 602: 所述数据处理装置中的第一滤波器单元响应所述第一控制信号, 基于第一输入通道输入的数据序列的采样率的 N 倍采样率, 对所述输入的数据序列进行滤波, 得到多个分支的数据序列, 响应所述第二控制信号, 停止对所述第一输入通道输入的数据序列的滤波处理, 其中 N 为正整数。

步骤 603: 所述数据处理装置中的预失真计算单元对所述多个分支的数据序列分别进行基于第一预失真系数的预失真处理, 得到多个预失真处理后的第一数据序列, 或者, 对通过多个输入通道输入的多路数据序列分别进行基于第二预失真系数的预失真处理, 得到多个预失真处理后的第二数据序列。

步骤 604: 所述数据处理装置中的第二滤波器单元响应所述第一控制信号, 基于所述第一输入通道输入的数据序列的采样率, 对所述多个预失真处理后的第一数据序列进行滤波处理, 得到多个滤波处理后的第一数据序列, 响应所述第二控制信号, 停止对所述多个预失真处理后的第一数据序列的滤波处理。

其中, 所述第一模式可以为单通道高频带模式, 所述第二模式可以为多通道模式。在所述单通道高频带模式下, 不仅能够对单通道输入的数据序列进行预失真处理, 而且可以提高待预失真处理的数据序列的频带宽度; 在所述多通道模式下, 可以对多通道输入的数据序列进行预失真处理。

实际应用时, 所述控制单元可以由 DSP、FPGA 等处理器实现, 这样, 可以

通过软件编程配置所述第一模式和第二模式。

这里，通过所述第一滤波器单元，可以将单通道输入的 1 倍采样率的数据序列转换为 N 倍采样率的数据序列，从而可以提高数据序列的采样率，进而能够增加待预失真处理的数据序列的频带宽度。

实际应用时，所述第一滤波器单元包括多个子滤波单元，这样，可以通过多个子滤波单元对所述输入的数据序列分别进行滤波，得到多个分支的数据序列。预失真计算单元可以包括多个子计算单元，通过相应的子计算单元对相应子滤波单元输出的数据序列进行预失真处理。

基于此，在一实施例中，所述第一滤波器单元包括 N 个子滤波单元，所述预失真计算单元可以包括 M 个子计算单元。其中，N 和 M 均为正整数，且 N 小于或等于 M。当 N 等于 M 时，所述 N 个子滤波单元与所述 M 个子计算单元一一对应；当 N 小于 M 时，所述 N 个子滤波单元与所述 M 个子计算单元中的 N 个子计算单元一一对应，并且所述 M 个子计算单元中剩余的 M-N 个子计算单元不使用。

在一实施方式中，在所述第一模式下，子计算单元 1 可以对所述第一输入通道输入的一路数据序列滤波得到的第 1 个分支的数据序列进行预失真处理，子计算单元 2 可以对第 2 个分支的数据序列进行预失真处理，以此类推，子计算单元 M 可以对第 N 个分支的数据序列进行预失真处理。其中，M、N 均为大于 1 的正整数，且 N 等于 M。需要说明的是，当 N 小于 M 时，多出的 (M-N) 个子计算单元可以不使用。

在所述第二模式下，子单元 1 可以对通道 1 输入的数据序列进行预失真处理，子计算单元 2 可以对通道 2 输入的数据序列进行预失真处理，以此类推，子计算单元 M 可以对通道 P 输入的数据序列进行预失真处理。其中，M、P 均

为大于 1 的正整数，且 P 等于 M 。

实际应用时，对所述第一输入通道输入的数据序列滤波得到的多个分支的数据序列和所述多个输入通道输入的多路数据序列可以同时输入到所述预失真计算单元。这样，当工作在所述第一模式时，所述预失真计算单元需要对所述多个分支的数据序列进行预失真处理；当工作在所述第二模式时，所述预失真计算单元需要对所述多路数据序列进行预失真处理。

基于此，在一实施例中，所述方法还包括：所述数据处理装置中的前路由单元响应所述第一控制信号，接通所述第一滤波器单元与所述预失真计算单元，以将所述第一滤波器单元输出的所述多个分支的数据序列输入到所述预失真计算单元；响应所述第二控制信号，接通多个输入通道与所述预失真计算单元，以输出所述多路数据序列。

这里，所述前路由单元可由多个二路选择器实现，每个二路选择器的输入可以与所述第一滤波器单元中的每个子滤波单元以及所述多个输入通道中的一个输入通道相连，每个二路选择器的输出可以与所述预失真计算单元中对应的子计算单元相连。在所述第一控制信号作用下，每个二路选择器接通子滤波单元与相应的子计算单元，以输出所述多个分支的数据序列中的一个分支的数据序列，在所述第二控制信号作用下，每个二路选择器接通输入通道与相应的子计算单元，以输出所述多路数据序列中的一路数据序列。

实际应用时，经过所述预失真计算单元处理后的数据序列可以进行数模转换处理，得到模拟序列，以作为功放的输入序列。

基于此，在一实施例中，所述方法还包括：所述数据处理装置中的合路器对多个滤波处理后的第一数据序列进行合路，得到第三数据序列。

实际应用时，经过数模转换处理得到的模拟序列，可以送入功放。

基于此，在一实施例中，所述方法还包括：所述数据处理装置中的后路由单元响应所述第一控制信号，通过所述合路器接通所述第二滤波器单元与第一输出通道，以在当前通道输出所述第三数据序列，在其他通道输出零序列；响应所述第二控制信号，接通所述预失真计算单元与多个输出通道，以在相应通道输出对应的预失真处理后的第二数据序列。

这里，当通道的数量为 P 个时，所述当前通道可以是指第一个通道，或者，根据实际情况，从 P 个通道中选取一个通道作为所述当前通道。

实际应用时，确定预失真系数的函数模型可以有多种，因而可以使用不同的函数模型分别确定两种模式对应的预失真系数，所述函数模型可以包括 Wiener 模型、并联 Wiener 模型、神经网络模型等等。

基于此，在一实施例中，所述方法还包括：所述数据处理装置的预失真函数系数计算单元响应所述第一控制信号，向所述预失真计算单元输出所述第一预失真系数；响应所述第二控制信号，向所述预失真计算单元输出所述第二预失真系数。

实际应用时，通过预失真技术对功率放大器的输入数据进行处理，可以使工作在非线性区域的功率放大器仍能满足无线通信系统对线性化的要求。这样，可以将所述预失真计算单元处理后的数据序列作为功率放大器的输入数据；并对所述预失真计算单元处理后的数据序列进行数模转换、功率放大处理，得到输出数据，且能够使功率放大器的输出数据与输入数据满足线性关系。

基于此，在一实施例中，所述方法还包括：所述数据处理装置中的功率放大单元对所述第二数据序列进行数模转换处理，得到数模转换处理后的第二数据序列；对数模转换处理后的第二数据序列进行功率放大处理，得到第一输出序列，或者，对所述第三数据序列进行数模转换处理，得到数模转换处理后的

第三数据序列；对数模转换处理后的第三数据序列进行功率放大处理，得到第二输出序列。其中，所述第一输出序列与所述第二数据序列满足线性关系，所述第二输出序列与所述第三数据序列满足线性关系。

那么从控制单元的角度来说，如图7所示，该方法包括：

步骤701：判断工作的模式。

步骤702：当确定工作在第一模式时，生成第一控制信号，当确定工作在第二模式时，生成第二控制信号；

这里，所述第一控制信号用于控制N倍插值多相滤波器按照当前通道输入的一路数据序列的采样率的N倍采样率，对所述一路数据序列进行滤波，得到多个分支的数据序列。所述多个分支的数据序列用于供预失真计算单元进行基于第一预失真系数的预失真处理，得到多个预失真处理后的第一数据序列。所述第一控制信号还用于供N倍抽取多相滤波器按照所述一路数据序列的采样率，对多个预失真处理后的第一数据序列进行滤波处理，得到多个滤波处理后的第一数据序列。

所述第二控制信号用于控制N倍插值多相滤波器停止对所述一路数据序列的滤波处理，并控制N倍抽取多相滤波器停止对所述多个预失真处理后的第一数据序列的滤波处理，以便于预失真计算单元对通过多个输入通道输入的多路数据序列分别进行基于第二预失真系数的预失真处理，得到多个预失真处理后的第二数据序列。所述第二控制信号还用于控制后路由单元在相应通道输出对应的预失真处理后的第二数据序列。

这里，所述第一模式可以为单通道高频带模式，所述第二模式可以为多通道模式。在所述单通道高频带模式下，不仅能够对单通道输入的数据序列进行预失真处理，而且可以提高待预失真处理的数据序列的频带宽度；在所述多通

道模式下，可以对多通道输入的多路数据序列分别进行预失真处理。

这里，当工作在所述第一模式时，可以通过 N 倍插值多相滤波器、前路由单元、 N 倍抽取多相滤波器、以及后路由单元，实现对单通道输入的一路数据序列进行滤波，得到多个分支的数据序列；通过前路由单元，接通所述第一滤波器单元与所述预失真计算单元，以将所述第一滤波单元输出的所述多个分支的数据序列输入至所述预失真计算单元；通过预失真计算单元，对所述多个分支的数据序列分别进行基于第一预失真系数的预失真处理，得到多个预失真处理后的第一数据序列；通过 N 倍抽取多相滤波器，按照所述一路数据序列的采样率，对多个预失真处理后的第一数据序列进行滤波处理，得到多个滤波处理后的第一数据序列；通过后路由单元，利用所述合路器接通所述第二滤波器单元与第一输出通道，以在当前通道输出第三数据序列，在其他通道输出零序列，所述第三数据序列为对多个滤波处理后的第一数据序列进行合路得到的数据序列。

当工作在所述第二模式时，所述第二控制信号可以对前路由单元、后路由单元进行控制。通过前路由单元，向所述预失真计算单元输出所述多路数据序列；通过预失真计算单元，对通过多个输入通道输入的多路数据序列分别进行基于第二预失真系数的预失真处理，得到多个预失真处理后的第二数据序列；通过后路由单元，接通所述预失真计算单元与多个输出通道，以在相应通道输出对应的预失真处理后的第二数据序列。

基于前述的实施例，本申请实施例提供一种数据处理装置 80。如图 8 所示，所述数据处理装置 80 包括处理器 81 和用于存储能够在处理器 81 上运行的计算机程序的存储器 82。其中，所述处理器 81 用于设置为运行所述计算机程序时，以实现上述实施例中提供的数据处理方法中的步骤。所述数据处理装置 80 还包

括总线 83，所述总线 83 用于连接所述处理器 81 和所述存储器 82，并进行数据的传输。

在示例性实施例中，本申请实施例还提供了一种存储介质，即计算机存储介质，例如为计算机可读存储介质，例如包括存储计算机程序的存储器 82，上述计算机程序可由数据处理装置 80 的处理器 81 执行，以完成前述相应方法所述步骤。计算机可读存储介质可以是磁性随机存取存储器（Ferromagnetic Random Access Memory, FRAM）、只读存储器 Read Only Memory, ROM）、可编程只读存储器（Programmable Read-Only Memory, PROM）、可运动路线的展示可编程只读存储器（Erasable Programmable Read-Only Memory, EPROM）、电可运动路线的展示可编程只读存储器（Electrically Erasable Programmable Read-Only Memory, EEPROM）、快闪存储器（Flash Memory）、磁表面存储器、光盘、或只读光盘（Compact Disc Read-Only Memory, CD-ROM）等存储器。

另外，本申请实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。

需要说明的是：“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。

1、一种数据处理装置，包括：

控制单元，设置为判断工作的模式，当确定工作在第一模式时，生成第一控制信号，当确定工作在第二模式时，生成第二控制信号；

第一滤波器单元，设置为响应所述第一控制信号，基于第一输入通道输入的数据序列的采样率的 N 倍采样率，对所述输入的数据序列进行滤波，得到多个分支的数据序列，以及响应所述第二控制信号，停止对所述第一输入通道输入的数据序列的滤波处理，其中 N 为正整数；

预失真计算单元，设置为对所述多个分支的数据序列分别进行基于第一预失真系数的预失真处理，得到多个预失真处理后的第一数据序列，或者，对通过多个输入通道输入的多路数据序列分别进行基于第二预失真系数的预失真处理，得到多个预失真处理后的第二数据序列；

第二滤波器单元，设置为响应所述第一控制信号，基于所述第一输入通道输入的数据序列的采样率，对所述多个预失真处理后的第一数据序列分别进行滤波处理，得到多个滤波处理后的第一数据序列，以及响应所述第二控制信号，停止对所述多个预失真处理后的第一数据序列的滤波处理。

2、根据权利要求 1 所述的装置，还包括：

前路由单元，设置为响应所述第一控制信号，接通所述第一滤波器单元与所述预失真计算单元，以将所述第一滤波器单元输出的所述多个分支的数据序列输入至所述预失真计算单元，以及响应所述第二控制信号，接通所述多个输入通道与所述预失真计算单元，以输出所述多路数据序列。

3、根据权利要求 1 所述的装置，所述装置还包括：

合路器，设置为对所述多个滤波处理后的第一数据序列进行合路，得到第

三数据序列。

4、根据权利要求3所述的装置，还包括：

后路由单元，设置为响应所述第一控制信号，通过所述合路器接通所述第二滤波器单元与第一输出通道，以输出所述第三数据序列，以及响应所述第二控制信号，接通所述预失真计算单元与多个输出通道，以输出对应的所述多个预失真处理后的第二数据序列。

5、根据权利要求1所述的装置，还包括：

预失真函数系数计算单元，设置为响应所述第一控制信号，向所述预失真计算单元输出所述第一预失真系数，以及响应所述第二控制信号，向所述预失真计算单元输出所述第二预失真系数。

6、根据权利要求1所述的装置，其中，

所述第一滤波器单元包括N个子滤波单元，所述预失真计算单元包括M个子计算单元，其中，N和M均为正整数，且N小于或等于M；

当N等于M时，所述N个子滤波单元与所述M个子计算单元一一对应；

当N小于M时，所述N个子滤波单元与所述M个子计算单元中的N个子计算单元一一对应，并且所述M个子计算单元中剩余的M-N个子计算单元不使用。

7、一种数据处理方法，包括：

判断工作的模式，当确定工作在第一模式时，生成第一控制信号，当确定工作在第二模式时，生成第二控制信号；

响应所述第一控制信号，基于第一输入通道输入的数据序列的采样率的N倍采样率，对所述输入的数据序列进行滤波，得到多个分支的数据序列，响应所述第二控制信号，停止对所述第一输入通道输入的数据序列的滤波处理，其

中 N 为正整数；

对所述多个分支的数据序列分别进行基于第一预失真系数的预失真处理，得到多个预失真处理后的第一数据序列，或者，对通过多个输入通道输入的多路数据序列分别进行基于第二预失真系数的预失真处理，得到多个预失真处理后的第二数据序列；

响应所述第一控制信号，基于所述第一输入通道输入的数据序列的采样率，对所述多个预失真处理后的第一数据序列分别进行滤波处理，得到多个滤波处理后的第一数据序列，响应所述第二控制信号，停止对所述多个预失真处理后的第一数据序列的滤波处理。

8、根据权利要求 7 所述的方法，还包括：

响应所述第一控制信号，接通第一滤波器单元与预失真计算单元，以将所述第一滤波器单元输出的所述多个分支的数据序列输入至所述预失真计算单元；

响应所述第二控制信号，接通所述多个输入通道与所述预失真计算单元，以输出所述多路数据序列。

9、根据权利要求 7 所述的方法，还包括：

对所述多个滤波处理后的第一数据序列进行合路，得到第三数据序列。

10、根据权利要求 9 所述的方法，还包括：

响应所述第一控制信号，通过所述合路器接通所述第二滤波器单元与第一输出通道，以输出所述第三数据序列；

响应所述第二控制信号，接通预失真计算单元与多个输出通道，以输出对应的所述多个预失真处理后的第二数据序列。

11、根据权利要求 7 所述的方法，还包括：

响应所述第一控制信号，向预失真计算单元输出所述第一预失真系数；

响应所述第二控制信号，向所述预失真计算单元输出所述第二预失真系数。

12、一种数据处理装置，包括处理器和用于存储能够在处理器上运行的计算机程序的存储器；其中，所述处理器用于运行所述计算机程序时，执行权利要求 7-11 中任一项所述的数据处理方法中的步骤。

13、一种计算机可读存储介质，其上存储有计算机程序，其中，该计算机程序被处理器执行时实现权利要求 7-11 中任一项所述的数据处理方法中的步骤。




图 1




图 2




图 3




图 4




图 5




图 6




图 7




图 8

INTERNATIONAL SEARCH REPORT

International application No.

PCT/CN2019/123081

A. CLASSIFICATION OF SUBJECT MATTER

H04B 1/04(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H04B, H03F, H04L

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

WPI, EPODOC, CNPAT, CNKI: 功放, 放大器, 预失真, 滤波, 线性, 多路, 多通道, 单路, 单通道, 宽频, 模式, 插值, 抽取, power amplifier, PA, digital pre-distortion, DPD, filter, linear, multiple, single, channel, path, broadband, mode, interpolation, decimation

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	CN 102571657 A (ZTE CORPORATION) 11 July 2012 (2012-07-11) description, paragraphs 0046-0050, 0100-0101 and 0103, and figure 7	1-13
X	CN 103609018 A (ANDREW LLC) 26 February 2014 (2014-02-26) description, paragraphs 0067-0072, and figure 5	1-13
A	CN 104580044 A (DATANG MOBILE COMMUNICATIONS EQUIPMENT CO., LTD.) 29 April 2015 (2015-04-29) entire document	1-13
A	CN 102361476 A (SHANGHAI JIAO TONG UNIVERSITY) 22 February 2012 (2012-02-22) entire document	1-13
A	US 2015381220 A1 (FREESCALE SEMICONDUCTOR, INC.) 31 December 2015 (2015-12-31) entire document	1-13



Further documents are listed in the continuation of Box C.



See patent family annex.

* Special categories of cited documents:

“A” document defining the general state of the art which is not considered to be of particular relevance

“E” earlier application or patent but published on or after the international filing date

“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

“O” document referring to an oral disclosure, use, exhibition or other means

“P” document published prior to the international filing date but later than the priority date claimed

“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

“&” document member of the same patent family

Date of the actual completion of the international search

26 February 2020

Date of mailing of the international search report

04 March 2020

Name and mailing address of the ISA/CN

China National Intellectual Property Administration
No. 6, Xitucheng Road, Jimenqiao Haidian District, Beijing
100088
China

Facsimile No. (86-10)62019451

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.

PCT/CN2019/123081

Patent document cited in search report			Publication date (day/month/year)	Patent family member(s)			Publication date (day/month/year)
CN	102571657	A	11 July 2012	WO	2012075785	A1	14 June 2012
CN	103609018	A	26 February 2014	WO	2012154441	A1	15 November 2012
				US	2012286985	A1	15 November 2012
CN	104580044	A	29 April 2015	None			
CN	102361476	A	22 February 2012	None			
US	2015381220	A1	31 December 2015	None			

国际检索报告

国际申请号

PCT/CN2019/123081

A. 主题的分类 H04B 1/04 (2006.01) i 按照国际专利分类 (IPC) 或者同时按照国家分类和 IPC 两种分类																				
B. 检索领域 检索的最低限度文献 (标明分类系统和分类号) H04B, H03F, H04L 包含在检索领域中的除最低限度文献以外的检索文献 在国际检索时查阅的电子数据库 (数据库的名称, 和使用的检索词 (如使用)) WPI, EPDOC, CNPAT, CNKI: 功放, 放大器, 预失真, 滤波, 线性, 多路, 多通道, 单路, 单通道, 宽频, 模式, 插值, 抽取, power amplifier, PA, digital pre-distortion, DPD, filter, linear, multiple, single, channel, path, broadband, mode, interpolation, decimation																				
C. 相关文件 <table border="1"> <thead> <tr> <th>类 型*</th> <th>引用文件, 必要时, 指明相关段落</th> <th>相关的权利要求</th> </tr> </thead> <tbody> <tr> <td>X</td> <td>CN 102571657 A (中兴通讯股份有限公司) 2012年 7月 11日 (2012 - 07 - 11) 说明书第0046-0050、0100-0101、0103段, 图7</td> <td>1-13</td> </tr> <tr> <td>X</td> <td>CN 103609018 A (安德鲁有限责任公司) 2014年 2月 26日 (2014 - 02 - 26) 说明书第0067-0072段, 图5</td> <td>1-13</td> </tr> <tr> <td>A</td> <td>CN 104580044 A (大唐移动通信设备有限公司) 2015年 4月 29日 (2015 - 04 - 29) 全文</td> <td>1-13</td> </tr> <tr> <td>A</td> <td>CN 102361476 A (上海交通大学) 2012年 2月 22日 (2012 - 02 - 22) 全文</td> <td>1-13</td> </tr> <tr> <td>A</td> <td>US 2015381220 A1 (FREESCALE SEMICONDUCTOR, INC.) 2015年 12月 31日 (2015 - 12 - 31) 全文</td> <td>1-13</td> </tr> </tbody> </table>			类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求	X	CN 102571657 A (中兴通讯股份有限公司) 2012年 7月 11日 (2012 - 07 - 11) 说明书第0046-0050、0100-0101、0103段, 图7	1-13	X	CN 103609018 A (安德鲁有限责任公司) 2014年 2月 26日 (2014 - 02 - 26) 说明书第0067-0072段, 图5	1-13	A	CN 104580044 A (大唐移动通信设备有限公司) 2015年 4月 29日 (2015 - 04 - 29) 全文	1-13	A	CN 102361476 A (上海交通大学) 2012年 2月 22日 (2012 - 02 - 22) 全文	1-13	A	US 2015381220 A1 (FREESCALE SEMICONDUCTOR, INC.) 2015年 12月 31日 (2015 - 12 - 31) 全文	1-13
类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求																		
X	CN 102571657 A (中兴通讯股份有限公司) 2012年 7月 11日 (2012 - 07 - 11) 说明书第0046-0050、0100-0101、0103段, 图7	1-13																		
X	CN 103609018 A (安德鲁有限责任公司) 2014年 2月 26日 (2014 - 02 - 26) 说明书第0067-0072段, 图5	1-13																		
A	CN 104580044 A (大唐移动通信设备有限公司) 2015年 4月 29日 (2015 - 04 - 29) 全文	1-13																		
A	CN 102361476 A (上海交通大学) 2012年 2月 22日 (2012 - 02 - 22) 全文	1-13																		
A	US 2015381220 A1 (FREESCALE SEMICONDUCTOR, INC.) 2015年 12月 31日 (2015 - 12 - 31) 全文	1-13																		
☐ 其余文件在C栏的续页中列出。 ☒ 见同族专利附件。																				
<table border="0"> <tr> <td> * 引用文件的具体类型: “A” 认为不特别相关的表示了现有技术一般状态的文件 “E” 在国际申请日的当天或之后公布的在先申请或专利 “L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件 (如具体说明的) “O” 涉及口头公开、使用、展览或其他方式公开的文件 “P” 公布日先于国际申请日但迟于所要求的优先权日的文件 </td> <td> “T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件 “X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性 “Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性 “&” 同族专利的文件 </td> </tr> </table>			* 引用文件的具体类型: “A” 认为不特别相关的表示了现有技术一般状态的文件 “E” 在国际申请日的当天或之后公布的在先申请或专利 “L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件 (如具体说明的) “O” 涉及口头公开、使用、展览或其他方式公开的文件 “P” 公布日先于国际申请日但迟于所要求的优先权日的文件	“T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件 “X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性 “Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性 “&” 同族专利的文件																
* 引用文件的具体类型: “A” 认为不特别相关的表示了现有技术一般状态的文件 “E” 在国际申请日的当天或之后公布的在先申请或专利 “L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件 (如具体说明的) “O” 涉及口头公开、使用、展览或其他方式公开的文件 “P” 公布日先于国际申请日但迟于所要求的优先权日的文件	“T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件 “X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性 “Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性 “&” 同族专利的文件																			
国际检索实际完成的日期 2020年 2月 26日		国际检索报告邮寄日期 2020年 3月 4日																		
ISA/CN的名称和邮寄地址 中国国家知识产权局 (ISA/CN) 中国北京市海淀区蓟门桥西土城路6号 100088 传真号 (86-10)62019451		受权官员 张巍 电话号码 86-(10)-53961788																		

国际检索报告
关于同族专利的信息

国际申请号

PCT/CN2019/123081

检索报告引用的专利文件			公布日 (年/月/日)	同族专利			公布日 (年/月/日)
CN	102571657	A	2012年 7月 11日	WO	2012075785	A1	2012年 6月 14日
CN	103609018	A	2014年 2月 26日	WO	2012154441	A1	2012年 11月 15日
				US	2012286985	A1	2012年 11月 15日
CN	104580044	A	2015年 4月 29日		无		
CN	102361476	A	2012年 2月 22日		无		
US	2015381220	A1	2015年 12月 31日		无		