

【公報種別】特許法第 17 条の 2 の規定による補正の掲載  
 【部門区分】第 7 部門第 3 区分  
 【発行日】平成 17 年 8 月 11 日 (2005.8.11)

【公開番号】特開 2003-218681(P2003-218681A)  
 【公開日】平成 15 年 7 月 31 日 (2003.7.31)  
 【出願番号】特願 2002-15272(P2002-15272)  
 【国際特許分類第 7 版】

H 0 3 K 19/00  
 H 0 1 L 21/822  
 H 0 1 L 27/04  
 H 0 3 K 19/094

【F I】

H 0 3 K 19/00 A  
 H 0 3 K 19/094 D  
 H 0 1 L 27/04 F  
 H 0 1 L 27/04 M

【手続補正書】  
 【提出日】平成 17 年 1 月 21 日 (2005.1.21)  
 【手続補正 1】  
 【補正対象書類名】明細書  
 【補正対象項目名】特許請求の範囲  
 【補正方法】変更  
 【補正の内容】  
 【特許請求の範囲】  
 【請求項 1】

複数の第 1 の論理回路からなる第 1 回路と、  
 前記第 1 の論理回路と同一論理機能を有するとともに、複数の前記第 1 の論理回路の少なくとも一つにその入出力が互いに接続された第 2 の論理回路と、前記第 2 の論理回路からなる第 2 回路と、前記第 2 の論理回路への電源の供給又は遮断を行う制御トランジスタと、前記制御トランジスタへ制御信号を送る制御回路とを有し、  
 前記制御回路からの制御信号により、前記制御トランジスタの電源の供給又は遮断動作を切り替えることを特徴とする半導体集積回路。

【請求項 2】

前記第 1 の論理回路は同一または少なくとも一つが異なる論理機能を有する論理回路から構成されていることを特徴とする請求項 1 に記載の半導体集積回路。

【請求項 3】

前記第 2 の論理回路の電源は、一端が前記制御トランジスタを介して電位の高い電源線に接続され、他端が別の前記制御トランジスタを介して電位の低い電源線に接続されていることを特徴とする請求項 1 に記載の半導体集積回路。

【請求項 4】

複数の前記第 1 の論理回路からなる論理回路網において、前記論理回路網の入出力間を伝わる信号の伝播時間が、所定のディレイ値を満たさない信号経路が存在する場合、前記信号経路中であって前記所定のディレイ値を満たさない第 1 の論理回路に、前記第 2 の論理回路を接続することを特徴とする請求項 1 に記載の半導体集積回路。

【請求項 5】

前記複数の第 1 の論理回路の少なくとも二つに、それぞれの入出力が互いに結線された前記第 2 の論理回路が接続され、該第 2 の論理回路のいずれかの少なくとも一つには、さらに前記第 1 もしくは第 2 の論理回路が並列に接続されていることを特徴とする請求項 1

に記載の半導体集積回路。

【請求項 6】

同一動作状態で動作する複数の第 2 の論理回路が存在する場合、それぞれの前記第 2 の論理回路の電源に接続された一つの前記制御トランジスタを共通に用いることを特徴とする請求項 1 に記載の半導体集積回路。