(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2021年9月16日(16.09.2021)

WIPO | PCT

(10) 国際公開番号
WO 2021/181896 A1

(51) 国際特許分類:
G06F 12/00 (2006.01) *H04L 12/28* (2006.01)
G06F 13/362 (2006.01) *H04L 12/70* (2013.01)

(21) 国際出願番号： PCT/JP2021/001751

(22) 国際出願日： 2021年1月20日(20.01.2021)

(25) 国際出願の言語： 日本語

(26) 国際公開の言語： 日本語

(30) 優先権データ：
特願 2020-041070 2020年3月10日(10.03.2020) JP

(71) 出願人: オムロン株式会社 (**OMRON CORPORATION**) [JP/JP]; 〒6008530 京都府京都市下京区塩小路通堀川東入南不動堂町８０１番地 Kyoto (JP).

(72) 発明者: 中谷 好博 (**NAKATANI, Yoshihiro**); 〒6008530 京都府京都市下京区塩小路通堀川東入南不動堂町８０１番地 オムロン株式会社内 Kyoto (JP).


(74) 代理人: 村上 尚 (**MURAKAMI, Takashi**); 〒5300041 大阪府大阪市北区天神橋２丁目北２番６号 大和南森町ビル４Ｆ Osaka (JP).

(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, IT, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, WS, ZA, ZM, ZW.

(54) **Title:** COMMUNICATION APPARATUS, CONTROL METHOD FOR COMMUNICATION APPARATUS, AND INTEGRATED CIRCUIT

(54) 発明の名称： 通信装置、通信装置の制御方法、および集積回路

[図2]



3 Main memory
4 Communication apparatus
23 Driver
31 Transmission descriptor area
32 Transmission data area
41 Transmission descriptor fetch
42 Transmission queue
44 Priority storage unit
45 Transmission adjustment unit
46 Transmit/receive port
412 Allocation unit
421 Descriptor FIFO
423 Data FIFO
AA High priority
BB Low priority

(57) **Abstract:** The priority allocation of this communication apparatus is performed by hardware, achieving low-delay communications. A communication apparatus (4) as hardware performs priority allocation on the basis of a transmission descriptor (5) prepared by a driver (23) and a destination address in transmission data (6), and stores the transmission descriptor (5) in one of transmission queues (42) based on the priority. The order of transmission of the plurality of transmission queues (42) is adjusted, and then the transmission is performed in order of priority.

［続葉有］

WO 2021/181896 A1

(84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

一 国際調査報告(条約第21条(3))

(57) 要約:通信装置の優先度の振分処理をハードウェアで行い、低遅延な通信を実現する。通信装置(4)はドライバ(23)によって用意された送信ディスクリプタ(5)と送信データ(6)内の宛先アドレスを基に、ハードウェアである通信装置(4)が優先度振分を行い、優先度に基づく送信キュー(42)に送信ディスクリプタ(5)を格納する。複数の送信キュー(42)は、送信順を調停され、優先度順に送信処理を実行する。

明　細　書

発明の名称 ： 通信装置、通信装置の制御方法、および集積回路

技術分野

[0001] 本発明は、優先度に応じたＥｔｈｅｒパケット送信を自動振り分けする通信装置に関する。

背景技術

[0002] 従来、産業用制御装置に用いられる通信手段は多数あり、ＥｔｈｅｒＣＡＴ（登録商標）などが多く用いられてきている。データ容量の増加またはリアルタイム性の向上の為に、Ｇｉｇａｂｐｓに対応したＥｔｈｅｒＣＡＴＧへの対応または、Ｔｉｍｅ　Ｓｅｎｓｉｔｉｖｅ　Ｎｅｔｗｏｒｋ（以下、ＴＳＮ）への対応が求められている。更に、一定周期での制御データの通信と、不定期での情報データの通信とが混在した通信規格が求められている。

[0003] 制御データは低遅延、小ジッターである必要があり、大容量の情報データよりも、制御データは高優先に通信を行う必要がある。この通信を実現するため、ＦｉｒｍＷａｒｅ（以下、ＦＷ）が、送信データの種類により、送信の優先順位を決め、それに応じて通信経路の振り分け処理を行うことが従来技術として知られている。

[0004] 特許文献１に、送信されるデータの優先度によって、複数ある送信バッファを、排他的に切り替える技術が開示されている。

先行技術文献

特許文献

[0005] 特許文献1：日本国公開特許公報特開２０１９－１６１３８０号公報

発明の概要

発明が解決しようとする課題

[0006] しかしながら、上述のような従来技術は、ＦＷによる通信経路の振り分け処理に時間がかかり、産業用制御装置のＣＰＵ負荷を増大させ、遅延を発生

させるという課題がある。

[0007] また、高優先度を優先して処理していた場合、低優先度のバッファが送信ポートを排他的に占有している間に、高優先度のバッファにデータが入った場合、高優先度のデータの送信は開始されず、遅延が発生する課題がある。

[0008] 本発明の一様態は、主メモリを備える情報処理装置のプロセッサの負荷を低減し、かつ、優先度に応じて適切に送信順を調停することを目的とする。

課題を解決するための手段

[0009] 本発明の一様態に係る通信装置は、主メモリにＤＭＡ（Direct Memory Access）方式でアクセスする通信装置であって、前記主メモリの送信ディスクリプタ領域から送信ディスクリプタを取得し、前記送信ディスクリプタに基づいて前記送信ディスクリプタに対応する送信データの優先度を判定し、判定された優先度に対応するキューに前記送信ディスクリプタを渡す送信ディスクリプタフェッチと、複数の優先度にそれぞれ対応した複数のキューであって、前記主メモリから前記送信ディスクリプタに対応する送信データを取得する前記複数のキューと、優先度に応じて前記複数のキューに格納された前記送信データの送信順を調停する送信調停部と、を備える。

[0010] 本発明の一様態に係る通信装置の制御方法は、主メモリにＤＭＡ（Direct Memory Access）方式でアクセスする通信装置の制御方法であって、前記主メモリの送信ディスクリプタ領域から送信ディスクリプタを取得するステップと、前記送信ディスクリプタに基づいて前記送信ディスクリプタに対応する送信データの優先度を判定するステップと、判定された優先度に対応するキューに前記送信ディスクリプタを渡すステップと、前記主メモリから前記送信ディスクリプタに対応する送信データを取得するステップと、優先度に応じて複数の前記送信データの送信順を調停するステップと、を含む。

発明の効果

[0011] 本発明の一態様によれば、主メモリを備える情報処理装置のプロセッサの負荷を低減し、かつ、優先度に応じて適切に送信順を調停することができる。

図面の簡単な説明

[0012] [図1]本実施形態に係る情報処理装置の構成要素を示すブロック図である。

[図2]本実施形態に係る情報処理装置の構成要素を示すブロック図である。

[図3]送信ディスクリプタと送信データのデータ構造を示す図である。

[図4]ＣＰＵの動作フローチャートである。

[図5]通信装置の動作フローチャートである。

発明を実施するための形態

[0013] 〔実施形態１〕

§１　適用例

図２は、本実施形態の情報処理装置１の構成要素を示すブロック図である。情報処理装置１では、ＦＷ（ドライバ２３）によって送信データの優先度振分を行うのではなく、通信装置４で送信データのヘッダ内にある宛先アドレスから、優先度をハードウェア処理で判別する。その後、優先度に基づき、送信キューを振り分けられ、送信データの送信順を調停されながら送信される。そのため、ＦＷによって優先度振分を行い送信する従来技術よりも、ＦＷの処理を低減することができ、低遅延・低負荷な処理が実現できる。

[0014] §２　構成例

〔通信装置の機能構成〕

図１と図２は、本実施形態の情報処理装置の構成要素を示すブロック図である。情報処理装置１は、ＣＰＵ２（中央演算処理装置）と、主メモリ３と、通信装置４と、を備える。

[0015] ＣＰＵ２は、複数のアプリケーション２１と、ＴＣＰ／ＩＰスタック２２と、ドライバ２３と、ＯＳ２４（Operating System）と、を動作させる。ＣＰＵ２はソフトウェアを動作させるプロセッサ（ハードウェア）で、ＦＷを動作させている。

[0016] アプリケーション２１は、ソフトウェアであり、ＯＳ２４上で動作する。ＴＣＰ／ＩＰスタック２２は、ＴＣＰ／ＩＰ通信のプロトコルに関するソフトウェアである。ドライバ２３は、ソフトウェアとハードウェアの仲立ちを

するソフトウェアである。

[0017] 主メモリ３は、送信ディスクリプタ領域３１と、送信データ領域３２と、を備える。送信ディスクリプタは送信データに関わる情報をまとめたヘッダである。

[0018] 主メモリ３は、ＣＰＵ２が処理したまたは処理に用いるデータを保存しておく記憶装置であり、例えばＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（Static Random Access Memory）、ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）、ＳＳＤ（Solid State Drive）、ＨＤＤ（Hard Disc Drive）、またはＳＤカードなどの記憶装置である。送信ディスクリプタ領域３１は、送信ディスクリプタを複数格納しておくデータ領域である。送信データ領域３２は、送信データを複数格納しておくデータ領域である。

[0019] 通信装置４（通信コントローラ）は、送信ディスクリプタフェッチ４１と、２以上の複数の送信キュー４２と、インタフェース４３と、優先度記憶部４４と、送信調停部４５と、送受信ポート４６と、を備える。通信装置４は、送信データを送信する処理を行うハードウェアである。通信装置４は、例えばネットワークインタフェースカード（ＮＩＣ）であり、ＡＳＩＣ（Application Specific Integrated Circuit）、またはＦＰＧＡ（Field-Programmable Gate Array）で構成された集積回路である。通信装置４は、送信データに優先度をつけ通信する機能を有する。

[0020] 送信ディスクリプタフェッチ４１は、送信ディスクリプタを解釈し、送信キューへの振り分けを行う。送信ディスクリプタフェッチ４１は、送信データの優先度に応じて、優先度に対応する送信キュー４２に送信ディスクリプタを出力する。送信キュー４２は、送信ディスクリプタを保存しておき、先入れ先出しで送信データを送受信ポートから送信できる。送信キュー４２は、送信優先度が高優先度（ＴＸ０）のものから低優先度（ＴＸｍ）のものまで複数ある。インタフェース４３（Ｉ／Ｆ）は、ＣＰＵ２と主メモリ３と通信する。

[0021] 優先度記憶部４４は、複数の宛先アドレスと複数の優先度とを互いに関連

付けて記憶する。送信調停部４５は、複数の送信キューの優先度を考慮し、送信順を調停する。

[0022] 送受信ポート４６は、実際にデータ（送信データ／受信データ）を、ネットワークを介して複数の外部装置へ送受信する部位である。ここでは、ネットワークとしてＥｔｈｅｒｎｅｔ（登録商標）を想定した例を説明するが、これに限らない。ネットワークは、ＥｔｈｅｒＣＡＴ、ＥｔｈｅｒＣＡＴＧ、またはＴＳＮ等のネットワークであってもよい。複数のネットワークがブランチコントローラを介して送受信ポート４６に接続されていてもよい。外部装置としては、複数の優先度があり、外部装置に応じて優先度は異なる。外部装置としては、センサ入力、またはバルブ制御などの低遅延で定周期の制御データを送受信すべき高優先度の外部装置と、画像処理装置などの大容量の情報データを送受信すべき遅延を許した低優先度の外部装置とがある。

[0023] 送信ディスクリプタフェッチ４１は、ＤＭＡＣ４１１と、振分部４１２と、を有する。複数の送信キュー４２は、それぞれ、ディスクリプタＦＩＦＯ４２１と、ＤＭＡＣ４２２と、データＦＩＦＯ４２３と、を有する。ＤＭＡＣ４１１、４２２は、主メモリにＤＭＡ（Direct Memory Access）方式でアクセスする。振分部４１２は、送信データの優先度を確認し、該当する優先度の送信キュー４２に振り分ける。ディスクリプタＦＩＦＯ４２１（ディスクリプタバッファ）は、送信ディスクリプタを保存しておき、先入れ先出しで取り出せる。データＦＩＦＯ４２３（データバッファ）は、送信データを保存しておき、先入れ先出しで取り出せる。

[0024] 主メモリ３は、通信装置４のインタフェース４３と、ＣＰＵ２を介して接続されている。通信装置４のインタフェース４３は、送信ディスクリプタフェッチ４１と、２以上の送信キュー４２と、接続されている。送信ディスクリプタフェッチ４１は、２以上の送信キュー４２と接続されている。接続されている箇所では、通信によりデータの受け渡しが可能である。

[0025] 送信ディスクリプタフェッチ４１と２以上の送信キュー４２とは、ＤＭＡ

Ｃ４１１、４２２を用いて、インタフェース４３を介して、主メモリと通信できる。

[0026] 図３は、送信ディスクリプタと送信データのデータ構造を示す図である。送信ディスクリプタ５は、バッファアドレス領域５１と、送信完了フラグ領域５２と、予約領域５３と、を有する。

[0027] バッファアドレス領域５１は、主メモリ３における送信データ６の格納アドレスを含む領域である。送信完了フラグ領域５２は、送信ディスクリプタ５に対応する送信データ６が送信されたか否かを示す情報を含む領域である。予約領域５３は、その他通信に必要な情報および予備領域を含む。

[0028] 送信データ６は、Ｅｔｈｅｒｎｅｔフレームである。送信データ６は、ヘッダ６０と、ＩＰフレーム６１と、を含む。送信データ６のヘッダ６０は、宛先ＭＡＣアドレス領域６２と、予約領域６３と、を含む。送信データ６のＩＰフレーム６１は、ＩＰフレーム６１のヘッダ６４と、データ領域６７とを含む。ＩＰフレーム６１のヘッダ６４は、宛先ＩＰアドレス領域６５と、予約領域６６と、を含む。

[0029] 宛先ＭＡＣアドレス領域６２は、送信先の外部装置（宛先）のＭＡＣアドレスを含む領域である。宛先ＩＰアドレス領域６５は、送信先の外部装置（宛先）のＩＰアドレスを含む領域である。予約領域６３、６６は、その他通信に必要な情報および予備領域を含む。宛先ＭＡＣアドレス領域６２と宛先ＩＰアドレス領域６５とのうちいずれか一方でも設定されていれば送信は成立するプロトコルを採用している。

[0030] §３ 動作例

図４は、通信装置のＣＰＵ２の動作フローチャートである。まず、ＣＰＵ２での処理の流れを記す。

[0031] ドライバ２３は、通信装置４のインタフェース４３を介して、予め優先度記憶部４４に複数の宛先アドレスと複数の優先度とを互いに関連付けて設定する。宛先アドレスとしては、ＭＡＣアドレス、ＩＰアドレス、および／またはその他ネットワーク独自のアドレスでもよい。また、宛先アドレスがＩ

Ｐアドレスの場合、ＩＰｖ６に対応していてもよい。

[0032] 宛先と優先度との関係は、上位のコンピュータでユーザが任意に設定したものを、ＣＰＵ２が主メモリ３に保存しておく。宛先と優先度との関係は、通信装置４の初期化時に主メモリ３から通信装置４に読み込まれる。

[0033] ＣＰＵ２内では、複数のアプリケーション２１が動作している。アプリケーション２１は、ＡＰＩを利用し、ＴＣＰ／ＩＰスタック２２に対し、パケット送信を行う（Ｓ１１）。

[0034] ＴＣＰ／ＩＰスタック２２は、受信したパケットを基に、ＩＰフレーム６１を生成し、生成したＩＰフレーム６１をドライバ２３に送信する（Ｓ１２）。ＩＰフレーム６１の宛先ＩＰアドレス領域には、宛先ＩＰアドレスが、設定されていてもよい。

[0035] ドライバ２３は、Ｅｔｈｅｒｎｅｔ（登録商標）フレームを生成し、主メモリ３の送信データ領域３２に、生成したＥｔｈｅｒｎｅｔフレームを送信データ６として書き込む（Ｓ１３）。Ｅｔｈｅｒｎｅｔフレーム（送信データ６）の宛先ＭＡＣアドレス領域６２には、宛先ＭＡＣアドレスが、設定されていてもよい。この時、ＯＳ２４は、主メモリ３の領域管理を行う。

[0036] ドライバ２３は、送信ディスクリプタ５を生成し、主メモリ３の送信ディスクリプタ領域３１に送信ディスクリプタ５を書き込む（Ｓ１４）。この時、ＯＳ２４は、主メモリ３の領域管理を行う。ドライバ２３は、主メモリ３の送信データ領域３２に書き込んだ送信データ６の先頭アドレスおよびデータ長を、送信ディスクリプタ５のバッファアドレス領域５１に格納する。

[0037] ドライバ２３は、通信装置４の送信ディスクリプタフェッチ４１に対して、インタフェース４３を介して、送信ディスクリプタ５を用意したことを通知する（Ｓ１５）。この通知を受けて、通信装置４の送信ディスクリプタフェッチ４１は動作を開始する。ドライバ２３は、処理を終了する。

[0038] ＣＰＵ２は、アプリケーション２１からパケット送信が行われると、Ｓ１１からの処理を繰り返す。

[0039] 図５は、通信装置４の動作フローチャートである。次に、通信装置４での

処理の流れを記す。

[0040] 送信ディスクリプタフェッチ４１は、ドライバ２３から送信ディスクリプタ５を用意したことの通知を受けると、ＤＭＡＣ４１１によって、ＤＭＡ方式で主メモリ３の送信ディスクリプタ領域３１にアクセスし、送信ディスクリプタ５を一つ取得する（Ｓ２１）。

[0041] ＤＭＡＣ４１１は、送信ディスクリプタ５の中の、バッファアドレス領域５１を参照し、参照したアドレスを利用して、主メモリ３に格納されている送信データ６のヘッダの少なくとも一部を取得する（Ｓ２２）。例えば、ＤＭＡＣ４１１は、送信データ６のヘッダ６０全体および／またはヘッダ６４全体を取得してもよいし、宛先ＭＡＣアドレス領域６２または宛先ＩＰアドレス領域６５を含むヘッダ６０またはヘッダ６４の一部を取得してもよい。すなわち、ＤＭＡＣ４１１は、送信データ６のうち、宛先アドレスの情報を含む送信データ６の一部を取得する。そのため、ＤＭＡＣ４１１は、送信データ６の他の一部（データ領域６７）を取得しなくてもよい。ＤＭＡＣ４１１は、振分部４１２に、取得したヘッダ６０、６４を出力する。

[0042] 送信ディスクリプタフェッチ４１の振分部４１２は、ヘッダ６０、６４に含まれる宛先アドレスに基づいて、送信データ６の優先度を判定する。振分部４１２は、優先度記憶部４４から、受け取った宛先アドレスと優先度との関係を示す情報を取得し、該宛先アドレスに送信される送信データ６の優先度を判定する（Ｓ２３）。

[0043] 送信ディスクリプタフェッチ４１の振分部４１２は、判定した優先度を用いて、優先度に対応する送信キュー４２内のディスクリプタＦＩＦＯ４２１に送信ディスクリプタ５を渡す（Ｓ２４）。

[0044] 送信キュー４２のＤＭＡＣ４２２は、ディスクリプタＦＩＦＯ４２１から送信ディスクリプタ５を取得する。ＤＭＡＣ４２２は、送信ディスクリプタ５が示す主メモリ３のアドレスから、送信ディスクリプタ５に対応する送信データ６を取得する（Ｓ２５）。ＤＭＡＣ４２２は、取得した送信データ６をデータＦＩＦＯ４２３に格納する。

[0045] 送信調停部４５は、優先度に応じて複数の送信キュー４２に格納された複数の送信データ６の送信順を調停する。送信調停部４５は、優先度がより高い送信キュー４２から順に、送信キュー４２に送信指令を出力する。送信キュー４２は、送信調停部４５の調停によった送信指令に従い、送信動作を開始する。送信指令を受けた送信キュー４２は、データＦＩＦＯ４２３に格納された送信データ６を、送受信ポート４６から送信する（Ｓ２６）。

[0046] 送信完了後、送信キュー４２は、主メモリ３の送信ディスクリプタ領域３１内の該当する送信ディスクリプタ５の送信完了フラグ領域５２に、送信データ６の送信が完了した旨を示す送信完了フラグを記載する（Ｓ２７）。

[0047] （参考例）

参考例として、ドライバで優先度振分を行う場合について説明する。この場合、優先度が異なる複数の送信キューに応じて、異なる複数の送信ディスクリプタ領域および複数の送信データ領域を主メモリに確保する必要がある。ドライバが複数の送信データ領域から１つの送信データ領域を選択して送信データを書き込むとき、および複数の送信ディスクリプタ領域から１つの送信ディスクリプタ領域を選択して送信ディスクリプタを書き込むとき、ＯＳによる主メモリの領域管理が必要になる。また、ドライバは、優先度を判定し、優先度に応じて１つの送信キューを選択して、起動する該送信キューのＤＭＡＣを指定する必要がある。すなわち、ドライバは、優先度に応じて通信装置へのレジスタアクセスを変更する必要がある。各送信キューは、対応する送信ディスクリプタ領域から送信ディスクリプタを取得する。このように、ドライバで優先度振分を行う場合、ドライバ（ＦＷ）、およびＯＳにおいて、優先度に応じた処理が必要になる。そのため、ドライバおよびＯＳにおける負荷が増大し、処理の遅延が生じ得る。

[0048] § 作用・効果

一方、本実施形態に係る情報処理装置１は、ドライバ２３（ＦＷ）によって、優先度に関係なく、一つの送信ディスクリプタ領域と、一つの送信データ領域とにデータを格納する。その後、通信装置４は、送信ディスクリプタ

フェッチ４１でのハードウェア処理により優先度振分をする。優先度振分された送信データは、送信調停部により送信順を制御され送信される。そのため、情報処理装置１は、ドライバ２３（ＦＷ）によって優先度振分を行う参考例よりも、ドライバ２３およびＯＳ２４の処理負荷を低減することができる。また、複数の送信ディスクリプタ領域のメモリスイッチおよび複数の送信データ領域のメモリスイッチに起因するメモリアクセスのオーバーヘッドを低減することができる。それゆえ、ＯＳ２４によるメモリ管理が容易である。これにより、高速・低負荷な処理が実現でき、リアルタイム性の向上が見込める。また、ドライバ２３は、通信装置４の１つの送信ディスクリプタフェッチ４１のみにアクセスすればよいので、既存のドライバおよびＯＳを流用することができる。

[0049] 〔変形例１〕

実施形態１ではＳ２１～Ｓ２３において、送信ディスクリプタフェッチ４１は、送信ディスクリプタ５を一度読み込み、バッファアドレス領域５１から送信データ６のアドレスを取得する。取得した一部の送信データ６内の、宛先ＭＡＣアドレス領域６２から宛先ＭＡＣアドレスを、または、宛先ＩＰアドレス領域６５から宛先ＩＰアドレスを取得する。振分部４１２は、これら、ＭＡＣアドレスまたはＩＰアドレスと優先度との関係から、優先度の判定を行う。このステップを短縮するために、送信ディスクリプタ５の予約領域５３に、宛先アドレス領域を設けてもよい。そしてドライバ２３は、宛先アドレス領域に宛先ＭＡＣアドレスまたは宛先ＩＰアドレスを保存してもよい。この場合、送信ディスクリプタフェッチ４１は、送信データの一部を取得せず、送信ディスクリプタのみから、送信データの優先度判定ができる。

[0050] 〔変形例２〕

実施形態１ではＳ２２とＳ２３とで、送信ディスクリプタフェッチ４１は、送信データ６から宛先ＭＡＣアドレスまたは宛先ＩＰアドレスを取得し、優先度記憶部４４の情報と照合し優先度を判定する。このステップを短縮するために、送信ディスクリプタ５の予約領域５３に、優先度領域を設けても

よい。送信データの優先度は、アプリケーション２１によって決定される。Ｓ１１において、ＴＣＰ／ＩＰスタック２２は、アプリケーション２１によって決定された優先度情報をパケットに付加する。そしてドライバ２３は、優先度領域に直接送信データに関する優先度情報（送信データの優先度を示す情報）を保存してもよい。送信ディスクリプタフェッチ４１は、Ｓ２２およびＳ２３の処理をスキップし、送信ディスクリプタのみから、送信データの優先度判定ができる。Ｓ２４で、振分部４１２は、その優先度に基づき、送信データを送信キューに振り分けできる。

[0051] この場合、同じ宛先アドレスでも送信データに応じて異なる優先度をアプリケーション２１で設定できる利点がある。

[0052] 〔まとめ〕

本発明の一様態に係る通信装置は、主メモリにＤＭＡ（Direct Memory Access）方式でアクセスする通信装置であって、前記主メモリの送信ディスクリプタ領域から送信ディスクリプタを取得し、前記送信ディスクリプタに基づいて前記送信ディスクリプタに対応する送信データの優先度を判定し、判定された優先度に対応するキューに前記送信ディスクリプタを渡す送信ディスクリプタフェッチと、複数の優先度にそれぞれ対応した複数のキューであって、前記主メモリから前記送信ディスクリプタに対応する送信データを取得する前記複数のキューと、優先度に応じて前記複数のキューに格納された前記送信データの送信順を調停する送信調停部と、を備える。

[0053] 上記の構成によれば、送信ディスクリプタフェッチによって、主メモリにＤＭＡでアクセスし、送信ディスクリプタに基づいて優先度を判定する。優先度を基に、送信順を調停されたキューからデータを送信できる。これにより、例えば主メモリを備える情報処理装置のプロセッサの負荷を低減し、かつ、優先度に応じて適切に送信順を調停することができる。

[0054] 前記通信装置は、前記送信ディスクリプタフェッチが、前記送信ディスクリプタに基づいて、前記送信ディスクリプタに対応する前記送信データのヘッダの少なくとも一部を取得し、前記送信データのヘッダの少なくとも一部

に基づいて前記送信データの優先度を判定してもよい。

[0055] 上記の構成によれば、優先度を判定するために、ヘッダに加えて、全データを取得する必要がなく、送信データの一部だけ取得すればよい。そのため、必要なデータアクセスが減り、低負荷で優先度判定ができる。

[0056] 前記通信装置は、前記送信ディスクリプタフェッチが、前記送信データのヘッダに含まれる宛先アドレスに基づいて前記送信データの優先度を判定する、構成でもよい。

[0057] 上記の構成によれば、優先度を判定するための情報は、ヘッダのみでよい。そのため、部分的なデータアクセスにより、低負荷で優先度判定ができる。

[0058] 前記通信装置は、複数の宛先アドレスと、前記複数の優先度とを関連付けて記憶する優先度記憶部を備えていてもよい。

[0059] 上記の構成によれば、宛先アドレスから優先度を調べるためにＦＷへの問い合わせが不要になり、高速な送信が可能になる。

[0060] 前記通信装置は、前記送信ディスクリプタが、前記送信データに関する優先度情報を含み、前記送信ディスクリプタフェッチが、前記優先度情報に基づいて、前記送信データの優先度を判定する、構成でもよい。

[0061] 前記通信装置は、前記送信ディスクリプタが、前記送信データの宛先アドレスを含み、前記送信ディスクリプタフェッチが、前記宛先アドレスに基づいて前記送信データの優先度を判定する、構成であってもよい。

[0062] 本発明の一様態に係る通信装置の制御方法は、主メモリにＤＭＡ（Direct Memory Access）方式でアクセスする通信装置の制御方法であって、前記主メモリの送信ディスクリプタ領域から送信ディスクリプタを取得するステップと、前記送信ディスクリプタに基づいて前記送信ディスクリプタに対応する送信データの優先度を判定するステップと、判定された優先度に対応するキューに前記送信ディスクリプタを渡すステップと、前記主メモリから前記送信ディスクリプタに対応する送信データを取得するステップと、優先度に応じて複数の前記送信データの送信順を調停するステップと、を含む。

[0063] 前記通信装置として機能する集積回路は、前記送信ディスクリプタフェッチと、前記複数のキューと、前記送信調停部と、として機能する、ハードウェアの論理回路が形成されていてもよい。

[0064] 〔付記事項〕

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

符号の説明

[0065] １　情報処理装置

２　ＣＰＵ

３　主メモリ

４　通信装置

５　送信ディスクリプタ

６　送信データ

２１　アプリケーション

２２　ＴＣＰ／ＩＰスタック

２３　ドライバ

２４　ＯＳ

３１　送信ディスクリプタ領域

３２　送信データ領域

４１　送信ディスクリプタフェッチ

４２　送信キュー

４３　インタフェース

４４　優先度記憶部

４５　送信調停部

４６　送受信ポート

５１　バッファアドレス領域

５２　送信完了フラグ領域

５３、６３、６６　予約領域

６０、６４　ヘッダ

６１　IPフレーム

６２　宛先ＭＡＣアドレス領域

６５　宛先ＩＰアドレス領域

６７　データ領域

請求の範囲

[請求項1] 主メモリにＤＭＡ（Direct Memory Access）方式でアクセスする通信装置であって、

前記主メモリの送信ディスクリプタ領域から送信ディスクリプタを取得し、前記送信ディスクリプタに基づいて前記送信ディスクリプタに対応する送信データの優先度を判定し、判定された優先度に対応するキューに前記送信ディスクリプタを渡す送信ディスクリプタフェッチと、

複数の優先度にそれぞれ対応した複数のキューであって、前記主メモリから前記送信ディスクリプタに対応する送信データを取得する前記複数のキューと、

優先度に応じて前記複数のキューが取得した複数の前記送信データの送信順を調停する送信調停部と、を備える通信装置。

[請求項2] 前記送信ディスクリプタフェッチは、

前記送信ディスクリプタに基づいて、前記送信ディスクリプタに対応する前記送信データのヘッダの少なくとも一部を取得し、

前記送信データのヘッダの少なくとも一部に基づいて前記送信データの優先度を判定する、請求項１に記載の通信装置。

[請求項3] 前記送信ディスクリプタフェッチは、前記送信データのヘッダに含まれる宛先アドレスに基づいて前記送信データの優先度を判定する、請求項２に記載の通信装置。

[請求項4] 複数の宛先アドレスと、前記複数の優先度とを関連付けて記憶する優先度記憶部を備える、請求項３に記載の通信装置。

[請求項5] 前記送信ディスクリプタは、前記送信データに関する優先度情報を含み、

前記送信ディスクリプタフェッチは、前記優先度情報に基づいて、前記送信データの優先度を判定する、請求項１に記載の通信装置。

[請求項6] 前記送信ディスクリプタは、前記送信データの宛先アドレスを含み

、

前記送信ディスクリプタフェッチは、前記宛先アドレスに基づいて前記送信データの優先度を判定する、請求項１に記載の通信装置。

[請求項7] 主メモリにＤＭＡ（Direct Memory Access）方式でアクセスする通信装置の制御方法であって、

前記主メモリの送信ディスクリプタ領域から送信ディスクリプタを取得するステップと、

前記送信ディスクリプタに基づいて前記送信ディスクリプタに対応する送信データの優先度を判定するステップと、

判定された優先度に対応するキューに前記送信ディスクリプタを渡すステップと、

前記主メモリから前記送信ディスクリプタに対応する送信データを取得するステップと、

優先度に応じて複数の前記送信データの送信順を調停するステップと、を含む通信装置の制御方法。

[請求項8] 請求項１に記載の通信装置として機能する集積回路であって、

前記送信ディスクリプタフェッチと、前記複数のキューと、前記送信調停部と、として機能する、ハードウェアの論理回路が形成されていることを特徴とする集積回路。

[図1]




主メモリ
3
送信ディスクリプタ領域
送信データ領域
31
32
CPU
2
1
アプリケーション0
アプリケーション1
アプリケーションn
21
TCP/IPスタック
ドライバ
OS
通信装置
22
23
24
4

図 1


[図2]

図 2


1
主メモリ
3
送信ディスクリプタ領域
送信データ領域
31
32
2
CPU
24
OS
23
ドライバ
4
通信装置
41
送信ディスクリプタフェッチ
411
DMAC
412
振分部
42
43
I/F
44
優先度記憶部
送信キュー-0 (TX0)
送信キュー-1 (TX1)
送信キュー-m (TXm)
ディスクリプタ FIFO
421
422
DMAC
データ FIFO
423
45
送信調停部
高優先
低優先
46
送受信ポート


[図3]

図３


主メモリ
3
送信ディスクリプタ領域
31
送信データ領域
32
送信ディスクリプタ
5
51
バッファアドレス領域
52
送信完了フラグ領域
53
予約領域
送信データ
6
60
61
IPフレーム
62
宛先MACアドレス領域
63
予約領域
64
65
宛先IPアドレス領域
66
予約領域
67
データ領域


[図4]

図 4


開始
アプリはTCP/IPスタックに対し、パケット送信
S11
TCP/IPスタックは、ドライバに対し、IPフレームを送信
S12
ドライバは、送信データ領域に送信データを書き込み
S13
ドライバは、送信ディスクリプタ領域に送信ディスクリプタを書き込み
S14
ドライバは、通信装置に対し、送信ディスクリプタを用意したことを通知
S15
終了

[図5]

図 5


開始
送信ディスクリプタフェッチは、主メモリから、送信ディスクリプタを1つ取得
S21
送信ディスクリプタフェッチは、主メモリから、送信データの一部を取得
S22
送信ディスクリプタフェッチは、読み込んだ送信データから、優先度を判定
S23
送信ディスクリプタフェッチは、優先度に応じた送信キューに送信ディスクリプタを振り分け
S24
送信キューは送信ディスクリプタに対応する送信データを取得
S25
送信調停部の調停に従って、送信キューは送信データを送信
S26
送信キューは、主メモリの該送信ディスクリプタに送信完了フラグを記載
S27
終了

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2021/001751

A. CLASSIFICATION OF SUBJECT MATTER
Int.Cl. G06F12/00(2006.01)i, G06F13/362(2006.01)i, H04L12/28(2006.01)i, H04L12/70(2013.01)i
FI: G06F12/00550K, H04L12/28200B, H04L12/70Z, G06F13/362510A
According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)
Int.Cl. G06F12/00, G06F13/362, H04L12/28, H04L12/70

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan	1922-1996
Published unexamined utility model applications of Japan	1971-2021
Registered utility model specifications of Japan	1996-2021
Published registered utility model applications of Japan	1994-2021

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2001-257684 A (FUJI XEROX CO., LTD.) 21 September 2001 (2001-09-21), paragraphs [0035], [0036], [0038], [0039], fig. 1, 4-6	1-8
A	JP 2003-319009 A (COMMUNICATION RESEARCH LABORATORY) 07 November 2003 (2003-11-07), paragraphs [0059], [0060], [0063], fig. 1, 5, 7	1-8

☐ Further documents are listed in the continuation of Box C.

☒ See patent family annex.

* Special categories of cited documents:
"A" document defining the general state of the art which is not considered to be of particular relevance
"E" earlier application or patent but published on or after the international filing date
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
"O" document referring to an oral disclosure, use, exhibition or other means
"P" document published prior to the international filing date but later than the priority date claimed
"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"&" document member of the same patent family

Date of the actual completion of the international search 24 February 2021	Date of mailing of the international search report 09 March 2021
Name and mailing address of the ISA/ Japan Patent Office 3-4-3, Kasumigaseki, Chiyoda-ku, Tokyo 100-8915, Japan	Authorized officer Telephone No.

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.
PCT/JP2021/001751

JP 2001-257684 A	21 September 2001	(Family: none)
JP 2003-319009 A	07 November 2003	US 2003/0204512 A1 paragraphs [0060], [0062], fig. 1, 5, 7

国際調査報告

国際出願番号
PCT/JP2021/001751

A. 発明の属する分野の分類（国際特許分類（ＩＰＣ））

G06F 12/00(2006.01)i; G06F 13/362(2006.01)i; H04L 12/28(2006.01)i; H04L 12/70(2013.01)i
FI: G06F12/00 550K; H04L12/28 200B; H04L12/70 Z; G06F13/362 510A

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（ＩＰＣ））

G06F12/00; G06F13/362; H04L12/28; H04L12/70

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	１９２２－１９９６年
日本国公開実用新案公報	１９７１－２０２１年
日本国実用新案登録公報	１９９６－２０２１年
日本国登録実用新案公報	１９９４－２０２１年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献のカテゴリー*	引用文献名　及び一部の箇所が関連するときは、その関連する箇所の表示	関連する請求項の番号
A	JP 2001-257684 A (富士ゼロックス株式会社) 21.09.2001 (2001-09-21) 段落[0035],[0036],[0038],[0039], 図1,4-6	1-8
A	JP 2003-319009 A (独立行政法人通信総合研究所) 07.11.2003 (2003-11-07) 段落[0059],[0060],[0063], 図1,5,7	1-8

☐ Ｃ欄の続きにも文献が列挙されている。

☑ パテントファミリーに関する別紙を参照。

＊ 引用文献のカテゴリー
“A” 特に関連のある文献ではなく、一般的技術水準を示すもの
“E” 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
“L” 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
“O” 口頭による開示、使用、展示等に言及する文献
“P” 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献
“T” 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの
“X” 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
“Y” 特に関連のある文献であって、当該文献と他の１以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
“&” 同一パテントファミリー文献

国際調査を完了した日	国際調査報告の発送日
24.02.2021	09.03.2021

名称及びあて先
日本国特許庁(ISA/JP)
〒100-8915
日本国
東京都千代田区霞が関三丁目４番３号

権限のある職員（特許庁審査官）
後藤　彰 5N 4226
電話番号 03-3581-1101 内線 3586

国際調査報告
パテントファミリーに関する情報

国際出願番号
PCT/JP2021/001751

引用文献	公表日	パテントファミリー文献	公表日
JP 2001-257684 A	21.09.2001	（ファミリーなし）	
JP 2003-319009 A	07.11.2003	US 2003/0204512 A1 段落[0060],[0062], 図1,5,7	