

[19] 中华人民共和国国家知识产权局

[51] Int. Cl.

H01L 21/4763 (2006.01)



[12] 发明专利说明书

专利号 ZL 200580013452.2

[45] 授权公告日 2008 年 10 月 1 日

[11] 授权公告号 CN 100423216C

[22] 申请日 2005.4.28

[21] 申请号 200580013452.2

[30] 优先权

[32] 2004.4.29 [33] US [31] 10/709,357

[86] 国际申请 PCT/US2005/014645 2005.4.28

[87] 国际公布 WO2005/112105 英 2005.11.24

[85] 进入国家阶段日期 2006.10.27

[73] 专利权人 国际商业机器公司

地址 美国纽约

[72] 发明人 阿尼尔·K·奇恩萨肯迪

罗伯特·A·格洛维斯

尤里·V·特里迪亚科夫

库纳尔·威地

理查德·P·沃朗特

[56] 参考文献

US6495445B2 2002.12.17

US6597068B2 2003.7.22

US6635506B2 2003.10.21

CN1248064A 2000.3.22

US6555467B2 2003.4.29

审查员 杨丽丽

[74] 专利代理机构 中国国际贸易促进委员会专利
商标事务所

代理人 秦晨


权利要求书 2 页 说明书 10 页 附图 19 页

[54] 发明名称

在线后端处理中形成悬空传输线结构的方法

[57] 摘要

形成半导体器件的传输线结构(300)的方法包括在第一金属化层面之上形成层间介电层,除去一部分层间介电层和在通过除去一部分层间介电层形成的一个或多个空隙(308)内形成牺牲材料。在层间介电层之上形成的第二金属化层面中形成信号传输线(302),信号传输线(302)处在牺牲材料之上。除去包括在第二金属化层面内的一部分介电材料,以便使牺牲材料暴露出来,其中,一部分牺牲材料是通过穿过信号传输线(302)形成的数个通道通孔(310)暴露出来的。除去牺牲材料,以便在信号传输线(302)下面形成气隙。



1. 一种半导体器件的线后端传输线结构(300), 包含:

在第一金属化层面之上形成的层间介电层;

在所述层间介电层中形成的一个或多个空隙(308);

在第二金属化层面中形成的信号传输线(302), 所述信号传输线(302)处在所述一个或多个空隙(308)之上, 所述信号传输线(302)进一步包括穿过其中形成的数个通道通孔(310), 以提供用于限定所述一个或多个空隙(308)的牺牲材料的除去通道,

其中, 所述一个或多个空隙(308)限定所述信号传输线(302)下面的气隙; 以及

在所述信号传输线(302)下面的支承结构(306), 所述支承结构包含来自所述层间介电层的材料。

2. 根据权利要求1所述的传输线结构(300), 其中, 所述支承结构进一步包含连续轨道。

3. 根据权利要求1所述的传输线结构(300), 其中, 所述支承结构进一步包含数个分立支柱。

4. 根据权利要求1所述的传输线结构(300), 进一步包含在第一金属化层面内形成的接地面(304), 所述接地面(304)进一步包含完全包封在衬垫材料内的线后端金属材料。

5. 根据权利要求4所述的传输线结构(300), 进一步包含在所述第二金属化层面中与所述信号传输线(302)相邻的一对共面屏蔽线。

6. 根据权利要求5所述的传输线结构(300), 其中, 也用所述衬垫材料将所述一对共面屏蔽线和所述信号传输线(302)完全包封起来。

7. 根据权利要求5所述的传输线结构(300), 进一步包含将所述一对共面屏蔽线与所述接地面电连接的在所述层间介电层中形成的通孔。

8. 根据权利要求1所述的传输线结构(300), 其中, 所述牺牲

材料包含有机电介质。

9. 根据权利要求1所述的传输线结构(300), 其中, 所述牺牲材料通过干式等离子体蚀刻除去。

在线后端处理中形成悬空传输线结构的方法

技术领域

本发明一般涉及半导体制造工艺，尤其涉及在半导体器件的线后端（BEOL）处理中形成悬空传输线结构的方法。

背景技术

半导体集成电路通常由 MOS（金属氧化物半导体）或由集成在硅芯片的顶部平坦主表面处的双极型晶体管制成。各种各样晶体管之间，以及某些晶体管与位于芯片周围的接入引脚之间的电互连线通常采取两（或多）“层面”互连线，即，具有沿着相互平行取向以及通过适当绝缘层相互绝缘并且还与芯片的顶部平坦表面绝缘的两个（或多个）基本平坦表面的金属化带形式的导电线线的形式。在绝缘层中，按照所需电路互连，在任何需要的地方配备互连通孔（窗口）。

尤其，微带结构主要用在布线不密集的射频（RF）CMOS/SiGe 芯片中。一般说来，微带结构使信号与下面的有损耗基底材料相当好地隔离开。如图 1(a)所示，典型的微带传输线结构 10 包括信号传输线 12、用于屏蔽的底层接地面 14、和在它们之间的层间介电材料（ILD）16。由于屏蔽 14 和信号传输线 12 被制造成标准互连部件，因此用介电材料 16 将它们包封起来。这样介电材料的例子包括，例如，二氧化硅（SiO₂）、SiCOH、SiLK、FSG、USG 等。这样介电材料的介电常数的范围一般从大约 2.5 到大约 4.1。

另一方面，共面波导通常用在布线密度相对较高的地方，例如在 CMOS 芯片中，难以在信号线下面建立明显的返回路径的地方。可靠返回信号的唯一方式是，也使用与用于信号线的排布金属层面相同的排布金属层。因此，如图 1(b)，典型的共面波导传输线结构 20 包括信号传输线 22、和与传输线 22 处在同一布线层面的两条相邻屏蔽线

24. 共面波导结构 20 与硅基底 26 相距固定距离。称为具备侧屏蔽的微带传输线的第三种结构（即，具有微带和共面结构两者的特性）也已经用在现有的传输线结构中。

如图 1(c)所示，存在侧屏蔽的典型微带传输线结构 30 包括信号传输线 32、用于屏蔽的接地面 34、和在它们之间的层间介电材料 36。但是，另外所述屏蔽还包括与信号传输线 32 处在同一布线层上的屏蔽线 38。屏蔽线 38 通过导电填充的通孔 40 与接地面 34 电邻近。与微带结构 10 一样，传统的共面元件也用 ILD 材料围起来。

在每一种情况中，像上述那样使用 ILD 材料会造成介电损耗并降低了 BEOL 互连中传输线的 Q 因子。于是，希望建立与低介电常数材料结合的屏蔽传输线结构，以便提高传输线的性能。

发明内容

上述现有技术的缺点和缺陷通过一种形成半导体器件的传输线结构的方法来克服或缓和。在一个示范性实施例中，该方法包括形成在第一金属化层面之上的层间介电层；除去一部分层间介电层；和在通过除去一部分层间介电层形成的一个或多个空隙内形成牺牲材料。在层间介电层之上形成的第二金属化层面中形成信号传输线，信号传输线处在牺牲材料之上。除去包括在第二金属化层面内的一部分介电材料，以便使牺牲材料暴露出来，其中，一部分牺牲材料是通过穿过信号传输线形成的数个通道通孔暴露出来的。除去牺牲材料，以便在信号传输线下面形成气隙。

在另一个实施例中，半导体器件的线后端传输线结构包括形成在第一金属化层面之上的层间介电层；和形成在层间介电层中的一个或多个空隙。在第二金属化层面中形成信号传输线，该信号传输线处在一个或多个空隙之上。信号传输线进一步包括穿过其中形成的数个通道通孔，以提供用于限定一个或多个空隙的牺牲材料的除去通道，其中，一个或多个空隙限定信号传输线下面的气隙。

在又一个实施例中，线后端微带传输线结构包括形成在一个金属

化层面上的信号传输线和形成在另一个金属化层面上的接地面。气隙处在信号传输线和接地面之间，该气隙是在层间介电层内形成的。信号传输线和接地面之一进一步包括穿过其中形成的数个通道通孔，以提供用于限定气隙的牺牲材料的除去通道。

在再一个实施例中，线后端共面波导传输线结构包括形成在第一金属化层面上的信号传输线；和第一金属化层面中与信号传输线相邻的一对共面屏蔽线。气隙处在信号传输线下面，该气隙是在层间介电层内形成的。信号传输线进一步包括穿过其中形成的数个通道通孔，以提供用于限定气隙的牺牲材料的除去通道。

附图说明

参照在几个附图中用相同号码编号相同元件的示范性附图：

图 1(a)是传统微带传输线结构的剖面图；

图 1(b)是传统共面波导传输线结构的剖面图；

图 1(c)是存在侧屏蔽的传统微带传输线结构的剖面图；

图 2(a) - 2(i)是例示按照本发明的实施例，在线后端 (BEOL) 处理中形成悬空传输线结构的方法的一系列工艺流程图；

图 2(j)是在图 2(a) - 2(i)中形成的最后悬空传输线结构的设计和掩膜布局的平面 (上下) 图；

图 3 是含有气隙电介质的微带传输线实施例的剖面图；

图 4 是含有气隙电介质的反向微带传输线实施例的剖面图；

图 5 是含有气隙电介质、并且接地面不在信号线正下方的共面传输线实施例的剖面图；

图 6 是含有气隙电介质和没有任何底层接地面的共面波导传输线实施例的剖面图；

图 7(a) - 7(g)是例示按照本发明的实施例，包封像在图 2(a) - 2(g)中形成那样的悬空传输线结构的一种可能方法的一系列工艺流程图；

图 8(a) - 8(d)是例示按照本发明的实施例，包封像在图 2(a) - 2(g)中形成那样的悬空传输线结构的一种替代方法的一系列工艺流程图；

图 9(a) - 9(c)是例示在信号线下面含有气隙并且具有底层和顶层接地面的带状线传输线实施例的形成的一系列工艺流程图；和

图 10(a) - 10(d)是描绘将微带气隙传输线结构(例如如图 3 所示)与带有 SiO_2 电介质的传统微带结构相比较的各种各样模拟结果的图形。

具体实施方式

本文公开了在线后端 (BEOL) 半导体处理中形成悬空传输线结构的方法, 其中, 该集成方案导致介电损耗低的铜 EEOL 传输线结构。但是, 应该认识到, 本文所述的方法实施例不局限于这样的铜 EEOL, 可以推广到利用各种材料制成的其它互连线, 这些材料包括, 例如, 铝、钨、金等, 但不限于这些。在一个实施例中, 该集成方法导致在信号线和接地面之间形成气隙, 以便降低互连介电常数, 因此, 降低在微波频率上可能特别高的电容性串扰的量值。此外, 下文所使用的术语“气隙”未必局限于在信号线和接地面之间存在空气, 也可推广到描述或指存在任何气相材料或真空。

现在一般性地参照图 2(a) - 2(i), 图 2 示出了例示按照本发明的实施例, 在线后端 (BEOL) 处理中形成悬空传输线结构的方法的一系列工艺流程图。从图 2(a)开始, 通过单镶嵌处理技术形成接地面 102。尤其, 使衬垫材料 104 (例如, 氮化钽/钽) 沉积在形成于绝缘层 106 中的开口内, 此后通过 (例如) 电镀、溅射等, 使 BEOL 金属 108 (例如, 铜) 沉积在衬垫材料之上, 然后使之平整。如图 2(b)所示, 此后, 通过凹蚀掉一部分 BEOL 金属 108, 沉积另外的衬垫材料和使之平整来形成上衬垫部分 110, 完全将接地面 102 包封起来。经过如此包封, 接地面 102 就可以抵抗金属 108 的原子扩散, 以及抵抗下文所述的后续处理步骤引起的氧化。

在一个示范性实施例中, 布线 108 的上表面相对于介电层 106 的上层是凹进去的。使金属凹进去的一种方法是使用定时湿式蚀刻来获得所需深度。例如, 应用由水、乙酸和过氧化氢 (例如, 分别为 3 升、

15 毫升和 9 毫升的浓度)组成的溶液达大约 2.5 分钟就可以获得大约 600 埃($\text{\AA}$)到大约 800 埃($\text{\AA}$)的深度。然后,沉积一层阻挡材料 110,阻挡材料 110 用于将铜包封起来,以便在后续处理期间保护它。一个特定实施例包含一层 100 $\text{\AA}$ 厚的钽,再加上 400 $\text{\AA}$ 的氮化钽(TaN)。可替代地,阻挡材料 110 也可以由电介质或任意个其它的合适金属阻挡层构成。

包封金属的另一种方法是连同相反极性的光致抗蚀剂一起,使用用于限定导体的同一掩膜,然后从最上方的表面开始蚀刻阻挡材料,形成覆盖阻挡层 110 的图案。可以用于包封互连线的其它材料包括可以通过电镀和无电敷镀,以及其它方法沉积的钴-钨-磷(CoWP)和镍-金(Ni-Au)合金。

图 2(c)例示了按照共面传输线实施例在层间介电材料(ILD)层 114 内形成通孔 112。ILD 层 114 可以包括,例如,氮化硅(Si_3N_4)层 116,再加上此后为了限定通孔而用光刻术形成图案的较厚 SiO_2 层 118。随后,衬垫材料和金属材料以现有技术已知的方法形成在开口中并被平整化,以形成填充的通孔 112。

参照图 2(d),在 ILD 层 114 内在通孔 112 之间形成平行沟槽 120。可替代地,可以在沟槽 120 的底部处保留原来的氮化物层 116,以便像上面讨论过的那样,密封和保护接地面。将沟槽布置成在它们之间形成绝缘支承件 122。可以将这个步骤中的光刻图案形成方法设计成使支承件 122 是沿着接地面 102 的长度的连续轨道,或者,可替代地,支承件是沿着接地面 102 的长度布置的数个分立支柱。换句话说,如果希望支承件 122 是支柱结构,那么,沟槽 120 沿着接地面 102 的长度(即,往图的里面看)在许多位置上相互“连接”。还应该认识到,也可以将支承件 122 配置成两条或多条平行轨道或两个或多个系列的分立支柱。然后,在图 2(e)中,在沟槽内形成牺牲材料 124 并使之平整。牺牲材料 124 可以是,例如,选择成随后相对于 ILD 层和 BEOL 金属材料可被有选择地除去的有机低 k 介电聚合物。

可以用作牺牲材料 124 的一些示范性材料是 $\text{SiLK}^{\text{®}}$ 、金刚石状碳

(DLC)和聚降冰片烯(PNB)。SiLK[®]是Dow化学公司制造的半导体电介质,可用在像Porous SiLK[®]那样的产品的各种形成中。这种特定电介质是由 γ -丁内酯、专用B阶聚合物和三甲基苯组成的聚合物树脂。可以用于这个目的的另一材料是DLC,它是其中一部分碳原子以与金刚石相似的方式键合在一起的包含涂层的非晶碳。只要没有暴露的可氧化材料,可以通过暴露在氧等离子体下除去这些材料。如果存在将在除去有机材料期间暴露的可氧化材料,则可以使用 $H_2/CO_2/CO/N_2$ 型等离子体除去工艺。本领域的普通技术人员可将这些气体混合物用于活性离子蚀刻。聚降冰片烯是在大约 $400-500^\circ C$ 热分解的牺牲聚合物。因此,应用简单热处理就可以除去牺牲材料。

图2(f)例示了信号层金属结构的形成。如图所示,在ILD层114之上形成另一个介电层126,此后在其中限定开口,以便形成信号传输线128和共面屏蔽线130。但是,可以看出,信号传输线的图案形成是以保留介电层126的数个插塞132的方式实现的。因此,当为共面屏蔽线130和信号传输线128加上衬垫和金属材料时,所得信号传输线金属沿着它的长度不是完全连续的。

与接地面102的情况一样,凹蚀掉用于信号传输线128和共面屏蔽线130的一部分BEOL金属,为在上面形成包封信号层金属结构的上衬垫134作好准备。这显示在图2(g)中。在图2(h)中,实现另一个图案形成步骤,以便除去与信号传输线128的每一侧相邻的一部分介电层126,从而形成使牺牲材料124的外边缘暴露出来的空隙136。另外,现在也除去在信号传输线128的图案形成之后留下的介电插塞132,以便形成通道通孔138。如图2(i)所示,在沿着信号传输线的许多点处空隙136和通道通孔138的结合为释放牺牲材料124创造了条件(例如,通过 O_2 等离子体蚀刻)。

当所选牺牲材料124是SiLK[®]或DLC时,通过暴露在分解上述材料的氧或氢等离子体之下来释放所选牺牲材料124。有关这个工艺的其它细节可以在A.Joshi和R.Nimmagadda发表的文章“氧等离子体中金刚石薄膜和石墨的腐蚀”(A.Joshi and R.Nimmagadda,“Erosion

of diamond films and graphite in oxygen plasma”, Journal of Material Research, Vol. 6, No. 7, p.1484, 1996, published by the Materials Research Society) 中找到, 在此引用全文以供参考。对于聚降冰片烯, 可以在 425°C 进行热处理以释放信号线。这个释放工艺的其它细节可以在 Dhananjay Bhusari 等人的论文“微流体、微机电、和微电子应用的气道结构的制造”(Dhananjay Bhusari et al, “Fabrication of Air-Channel Structures for Microfluidic, Microelectromechanical, and Microelectronic Applications, Journal of Microelectromechanical Systems, Vol.10, No.3, p.400, 2001) 中找到, 在此引用全文以供参考。如此所得的传输线结构包括两个都在 ILD 层 114 中的在信号传输线 128 之下的低介电常数(气)隙 140, 以及信号层中与信号传输线 128 相邻(通过空隙 136)的一对共面屏蔽线 130。

图 2(j)例示了悬空传输线结构的设计和布局的上下(平面)图。在通道通孔 138 的设计中, 对小孔的排列作了特殊考虑, 以便为信号的可靠传播创造条件。在图 2(j)的实施例中, 实现了通道通孔与导体边缘正交的布置, 以便使电流干扰最小。另外, 通道通孔 138 的尺寸应该足够大, 以便使牺牲材料被横向蚀刻掉, 但还应该足够小, 以便使信号线电阻的增加最小。

在释放了牺牲材料之后, 包封悬空传输线结构的一种可能方法是沉积一层 polyimide (聚酰亚胺) 或 kapton (聚酰亚胺)(未示出)以完全覆盖器件。然后, 如果有必要作进一步的 BEOL 处理, 可以使 polyimide/kapton 层形成图案使其与测试垫片接触。

图 7(a) - 7(g)例示了可以实现(从在图 2(g)中形成的结构开始)和也可用于描述如何包封悬空传输线结构的可替代处理实施例。在图 7(b)中, 在信号线结构上沉积了介电层 142 (最好是 Si_3N_4) 和 ILD 层 144 (最好是 SiO_2)。如图 7(c)所示, 利用光刻图案形成(构图)和蚀刻步骤在信号线 128 上方形成空腔 146。在蚀刻这个空腔期间, 还在信号线 128 附近和通过包含在信号线 128 中的释放孔从空腔区中除去介电材料。

随后,在图 7(d)中,像前述那样用另外的释放材料 148 (例如,用 SiLK[®]或 DLC)填充蚀刻区,然后使之平整。现在重新使用最初处在下面的相同牺牲材料,以便释放过程除去所有释放材料层。图 7(e)例示了构图并蚀刻了通孔 154 的、在层 150 (层 142 和 144 的统称)上面的又一个介电层 152 的加入。然后,如图 7(f)所示,在集成方案的最后步骤中,除去用于提供到达释放材料 148 的通道的那些通孔 154。最后,图 7(g)例示了最后包封步骤,该最后包封步骤涉及夹住 (pinch off) 小通孔 154 的另一个介电层 158 的沉积,从而气密地密封住悬空传输线结构。

现在参照图 8(a) - 8(d),示出了从图 2(i)开始包封悬空传输线结构的又一个替换方法,其中,将载体基体用于这个包封过程。该载体基体可以包括 Al_2O_3 、玻璃、硅等,但不局限这些。如图 8(b)所示,在这样的载体基体 162 上沉积层间介电材料 160 (例如, SiO_2)。然后,如图 8(c)所示,利用像低温键合、低共熔键合那样的许多已知标准工艺的任何一种将载体基体 162 与悬空传输线结构结合在一起。

然后,可以利用像湿式蚀刻、等离子体蚀刻、平面化、研磨等那样的许多工艺的任何一种除去载体基体 162。如图 8(d)所示,在任何情况下,载体除去过程都应该终止在 ILD 层 160 上。在这个包封过程之后,接着可以继续进行标准 BEOL 处理。

应该认识到,除了具有接地面和空气电介质的共面传输线结构之外,上述过程也适用于形成其它类型的传输线结构。例如,图 3 例示了包括包封的信号传输线 302、包封的接地面 304、和支承件 306 的微带传输线实施例 300。通过以与上述相似的方式在 ILD 层和信号线层两者形成空隙,进一步形成气隙电介质。同样,信号传输线 302 包括有助于释放牺牲材料在 ILD 层上形成空隙的数个通道通孔 310。图 4 例示了反向微带传输线实施例 400,其中,在比接地面 404 更低的金属化层面上形成信号传输线 402。于是,为了形成气隙电介质的空隙 408,取代信号传输线 402,首先在接地面 404 中形成通道通孔。

参照图 5,图 5 示出了另一个共面传输线实施例 500,其中,在

信号传输线 504 的正下方不形成接地面。取而代之，使共面屏蔽线 506 相互电分离，但每一条通过通孔 510 与各自下层线 508 耦合。图 6 示出了共面波导结构 600，其中，接地面只在与悬空信号线 604 相同的层上包括两条屏蔽线 606，而没有与底层金属层面连接。

悬空信号线布局的又一个实施例是如图 9(a) - 9(c) 中的工艺流程图所示的带状线传输线。在定义在图 8(a) - 8(d) 中的包封过程结束时生成的结构上进行进一步的 BEOL 处理。在图 9(b) 中，利用单镶嵌集成制造通孔触点 164，以便与两条屏蔽线 130 电接触。然后，在图 9(c) 中，利用单镶嵌集成制造接地面 166，但是，也可以利用双镶嵌集成过程制造通孔触点 164 和接地面 166。

在包括接地面的传输线实施例中，应该认识到，这样的接地面无需处在正好在信号传输线层下面（或上面）的金属化层面上。换句话说，可以将接地面布置在，例如，信号传输线下方的几个层上，以便提供可变的线阻抗值。如果该结构是也以接地面为特征的共面传输线，那么，可以使共面屏蔽线通过多层的互连线/通孔与接地面电耦合。

最后，图 10(a) - 10(d) 反映了将微带气隙传输线结构（像图 3 所示那样）与带有 SiO_2 电介质的传统微带结构相比较的各种模拟结果。正如图 10(a) 和 10(b) 所示的那样，与 SiO_2 电介质结构相比，悬空互连线在宽广的微波频率范围内具有较低的损耗。具体地说，图 10(a) 中的图形画出了插入损耗的幅度（散射参数 S_{21} ）与频率之间的关系，而图 10(b) 画出了衰减系数与频率之间的关系。正如图 10(c) 进一步所示的那样，悬空互连结构还具有较低的寄生电容，以及如图 10(d) 所示，具有较高的阻抗。

应该认识到，上述传输线结构实施例由于在信号线与返回路径之间形成了气隙，为衰减的减小和介电损耗（其在 RF/微波频率上通常较高）的降低创造了条件。此外，由于有效互连介电常数的减小，以及由此引起的信号传播延迟的缩短，降低了电容性串扰电压。另一个优点是特性阻抗的可用范围的扩大引起的信号带宽增大。频率分量不同的信号在有损耗互连线中以不同的速度行进，因此，当使用空气电

介质时，也使分散减少了。又一个优点归因于根据主要集中在空气中的电磁传播的更简单信号建模。从结构的观点来看，气隙配置的传输特性显著地更少受到半导体表面状况和大块基底特性的影响。

虽然通过参照一个或几个优选实施例已经对本发明进行了描述，但本领域的普通技术人员应该明白，可以作各种各样的改变和可以用等效物替代其中的元件而不偏离本发明的范围。另外，可以作出许多修改，以便使特定的状况或材料适应本发明的原理，而不偏离本发明的基本范围。因此，我们认为，本发明不局限于作为为实现本发明设想的最佳方式公开的特定实施例，而是，本发明将包括在所附权利要求书的范围内的所有实施例。

工业可应用性

本发明影响半导体器件领域，尤其，包含悬空传输线结构的形成的半导体器件的领域。




图 1(a)
现有技术




图 1(b)
现有技术




图 1(c)
现有技术




图 2(a)




图 2(b)




图 2(c)




图 2(d)




图 2(e)




图 2(f)




图 2(g)




图 2(h)




图 2(i)




图 2(j)




图 3




图 4




图 5




图 6




图 7(a)




图 7(b)




图 7(c)




图 7(d)




图 7(e)




图 7(f)




图 7(g)




图 8(a)




图 8(b)




图 8(c)




图 9(b)




图 9(c)




图 10(a)




图 10(b)




图 10(c)




图 10(d)