

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第7部門第2区分

【発行日】令和6年4月30日(2024.4.30)

【国際公開番号】WO2023/199570

【出願番号】特願2024-514809(P2024-514809)

【国際特許分類】

H 0 1 L 2 9 / 7 8 (2 0 0 6 . 0 1)

H 0 1 L 2 9 / 1 2 (2 0 0 6 . 0 1)

H 0 1 L 2 1 / 3 3 6 (2 0 0 6 . 0 1)

10

【F I】

H 0 1 L 2 9 / 7 8 6 5 2 J

H 0 1 L 2 9 / 7 8 6 5 2 T

H 0 1 L 2 9 / 7 8 6 5 3 A

H 0 1 L 2 9 / 7 8 6 5 2 F

H 0 1 L 2 9 / 7 8 6 5 2 H

H 0 1 L 2 9 / 7 8 6 5 2 G

H 0 1 L 2 9 / 7 8 6 5 8 A

【手続補正書】

20

【提出日】令和6年2月1日(2024.2.1)

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

半導体装置(10)であって、

上面にトレンチ(14)が設けられた半導体基板(12)と、

30

前記トレンチの内面を覆うゲート絶縁膜(16)と、

前記トレンチ内に配置されており、前記ゲート絶縁膜によって前記半導体基板から絶縁されているゲート電極(18)と、を備えており、

前記半導体基板が、

前記トレンチの側面で前記ゲート絶縁膜に接するn型のソース層(30)と、

前記ソース層の下側に位置する前記トレンチの前記側面で前記ゲート絶縁膜に接するp型のボディ層(34)と、

複数のp型ディープ層(36)であって、各々が、前記ボディ層から前記トレンチの底面よりも下側まで伸びており、上側から前記半導体基板を見たときに、第1方向に沿って伸びているとともに前記第1方向に対して直交する第2方向に相互に間隔を開けて配置されている、複数のp型ディープ層と、

40

複数のn型ディープ層(37)であって、各々が、隣り合う前記p型ディープ層の間に画定される複数の間隔のうちに対応する間隔に配置されており、前記ボディ層の下側に位置する前記トレンチの前記側面で前記ゲート絶縁膜に接している、複数のn型ディープ層と、

前記複数のp型ディープ層と前記複数のn型ディープ層の下側に配置されており、前記複数のn型ディープ層に接しているn型のドリフト層(38)と、

前記複数のp型ディープ層のうちに対応するp型ディープ層の下面の少なくとも一部に接しており、前記ドリフト層よりもn型不純物の濃度が高い、n型高濃度層(39)と、を有しており、

50

前記 n 型高濃度層は、対応する前記 p 型ディープ層の下面の全体に接しており、

前記 n 型高濃度層の前記第 2 方向における幅が、前記 p 型ディープ層の前記第 2 方向における幅よりも大きく、これにより、前記 n 型高濃度層は前記 p 型ディープ層に隣接する前記 n 型ディープ層に接している、半導体装置。

【請求項 2】

前記複数の p 型ディープ層は、前記複数の n 型ディープ層よりも下側に延びている、請求項 1 に記載の半導体装置。

【請求項 3】

前記 n 型高濃度層は、前記複数の n 型ディープ層よりも下側にある前記 p 型ディープ層の側面にも接している、請求項 2 に記載の半導体装置。

10

【請求項 4】

前記 n 型高濃度層は、前記複数の n 型ディープ層よりも n 型不純物の濃度が低い、請求項 1 ~ 3 のいずれか一項に記載の半導体装置。

【請求項 5】

半導体装置 (1 0) であって、

上面にトレンチ (1 4) が設けられた半導体基板 (1 2) と、

前記トレンチの内面を覆うゲート絶縁膜 (1 6) と、

前記トレンチ内に配置されており、前記ゲート絶縁膜によって前記半導体基板から絶縁されているゲート電極 (1 8) と、を備えており、

前記半導体基板が、

20

前記トレンチの側面で前記ゲート絶縁膜に接する n 型のソース層 (3 0) と、

前記ソース層の下側に位置する前記トレンチの前記側面で前記ゲート絶縁膜に接する p 型のボディ層 (3 4) と、

複数の p 型ディープ層 (3 6) であって、各々が、前記ボディ層から前記トレンチの底面よりも下側まで伸びており、上側から前記半導体基板を見たときに、第 1 方向に沿って伸びているとともに前記第 1 方向に対して直交する第 2 方向に相互に間隔を開けて配置されている、複数の p 型ディープ層と、

複数の n 型ディープ層 (3 7) であって、各々が、隣り合う前記 p 型ディープ層の間に画定される複数の間隔のうちの対応する間隔に配置されており、前記ボディ層の下側に位置する前記トレンチの前記側面で前記ゲート絶縁膜に接している、複数の n 型ディープ層と、

30

前記複数の p 型ディープ層と前記複数の n 型ディープ層の下側に配置されており、前記複数の n 型ディープ層に接している n 型のドリフト層 (3 8) と、

前記複数の p 型ディープ層のうちの対応する p 型ディープ層の下面の少なくとも一部に接しており、前記ドリフト層よりも n 型不純物の濃度が高い、n 型高濃度層 (3 9) と、を有しており、

前記 n 型高濃度層は、前記複数の n 型ディープ層よりも n 型不純物の濃度が低い、半導体装置。

【請求項 6】

半導体装置 (1 0) の製造方法であって、

40

n 型のエピタキシャル層 (5 0) に複数の p 型ディープ層 (3 6) と複数の n 型ディープ層 (3 7) を形成するディープ層形成工程であって、前記複数の p 型ディープ層の各々が、上側から前記エピタキシャル層を見たときに第 1 方向に沿って伸びているとともに前記第 1 方向に対して直交する第 2 方向に相互に間隔を開けて配置されており、前記複数の n 型ディープ層の各々が、隣り合う前記 p 型ディープ層の間に画定される複数の間隔のうちの対応する間隔に配置されている、ディープ層形成工程と、

前記複数の p 型ディープ層のうちの対応する p 型ディープ層の下面の少なくとも一部に接しており、前記エピタキシャル層よりも n 型不純物の濃度が高い n 型高濃度層を形成する n 型高濃度層形成工程と、

を備えており、

50

前記ディープ層形成工程において前記複数の p 型ディープ層を形成するためのイオン注入用のマスクと前記 n 型高濃度層形成工程において前記 n 型高濃度層を形成するためのイオン注入用のマスクが共通である、半導体装置の製造方法。

【請求項 7】

半導体装置 (1 0) の製造方法であって、

n 型のエピタキシャル層 (5 0) に複数の p 型ディープ層 (3 6) と複数の n 型ディープ層 (3 7) を形成するディープ層形成工程であって、前記複数の p 型ディープ層の各々が、上側から前記エピタキシャル層を見たときに第 1 方向に沿って伸びているとともに前記第 1 方向に対して直交する第 2 方向に相互に間隔を開けて配置されており、前記複数の n 型ディープ層の各々が、隣り合う前記 p 型ディープ層の間に画定される複数の間隔のうち 10 の対応する間隔に配置されている、ディープ層形成工程と、

前記複数の p 型ディープ層のうちの対応する p 型ディープ層の下面の少なくとも一部に接しており、前記エピタキシャル層よりも n 型不純物の濃度が高い n 型高濃度層を形成する n 型高濃度層形成工程と、

を備えており、

前記 n 型高濃度層形成工程において前記 n 型高濃度層を形成するためのイオン注入用のマスクの前記第 2 方向における開口幅が、前記ディープ層形成工程において前記複数の p 型ディープ層を形成するためのイオン注入用のマスクの前記第 2 方向における開口幅よりも大きい、請求項 8 に記載の半導体装置の製造方法。

【請求項 8】

前記 n 型高濃度層形成工程では、斜めイオン注入技術を利用して前記 n 型高濃度層を形成する、請求項 6 又は 7 に記載の半導体装置の製造方法。

【請求項 9】

前記 n 型高濃度層は、前記複数の n 型ディープ層よりも n 型不純物の濃度が低い、請求項 6 ~ 8 のいずれか一項に記載の半導体装置の製造方法。

【請求項 1 0】

半導体装置 (1 0) の製造方法であって、

n 型のエピタキシャル層 (5 0) に複数の p 型ディープ層 (3 6) と複数の n 型ディープ層 (3 7) を形成するディープ層形成工程であって、前記複数の p 型ディープ層の各々が、上側から前記エピタキシャル層を見たときに第 1 方向に沿って伸びているとともに前記第 1 方向に対して直交する第 2 方向に相互に間隔を開けて配置されており、前記複数の n 型ディープ層の各々が、隣り合う前記 p 型ディープ層の間に画定される複数の間隔のうち 30 の対応する間隔に配置されている、ディープ層形成工程と、

前記複数の p 型ディープ層のうちの対応する p 型ディープ層の下面の少なくとも一部に接しており、前記エピタキシャル層よりも n 型不純物の濃度が高い n 型高濃度層を形成する n 型高濃度層形成工程と、

を備えており、

前記 n 型高濃度層形成工程では、斜めイオン注入技術を利用して前記 n 型高濃度層を形成する、半導体装置の製造方法。

【請求項 1 1】

半導体装置 (1 0) の製造方法であって、

n 型のエピタキシャル層 (5 0) に複数の p 型ディープ層 (3 6) と複数の n 型ディープ層 (3 7) を形成するディープ層形成工程であって、前記複数の p 型ディープ層の各々が、上側から前記エピタキシャル層を見たときに第 1 方向に沿って伸びているとともに前記第 1 方向に対して直交する第 2 方向に相互に間隔を開けて配置されており、前記複数の n 型ディープ層の各々が、隣り合う前記 p 型ディープ層の間に画定される複数の間隔のうち 40 の対応する間隔に配置されている、ディープ層形成工程と、

前記複数の p 型ディープ層のうちの対応する p 型ディープ層の下面の少なくとも一部に接しており、前記エピタキシャル層よりも n 型不純物の濃度が高い n 型高濃度層を形成する n 型高濃度層形成工程と、

10

20

30

40

50

を備えており、
前記 n 型高濃度層は、前記複数の n 型ディープ層よりも n 型不純物の濃度が低い、半導体装置の製造方法。

10

20

30

40

50