

[19] 中华人民共和国国家知识产权局



[12] 发明专利说明书

专利号 ZL 200610004122.3

[51] Int. Cl.

H01L 27/04 (2006.01)

H01L 23/62 (2006.01)

[45] 授权公告日 2009 年 4 月 15 日

[11] 授权公告号 CN 100479163C

[22] 申请日 2006.2.21

[21] 申请号 200610004122.3

[30] 优先权

[32] 2005.2.24 [33] JP [31] 049005/05

[73] 专利权人 三洋电机株式会社

地址 日本大阪府

[72] 发明人 神田良 菊地修一 大竹诚治  
畠博嗣

[56] 参考文献

US6288424B1 2001.9.11

JP10-506503A 1998.6.23

US2002/0105021A1 2002.8.8

US2003/0127689A1 2003.7.10

CN1085894C 2002.5.29

US2003/0173609A1 2003.9.18

US6218895B1 2001.4.17

审查员 杨海波

[74] 专利代理机构 北京市柳沈律师事务所

代理人 陶凤波 杨 梓


权利要求书 1 页 说明书 10 页 附图 7 页

[54] 发明名称

半导体装置

[57] 摘要

一种半导体装置，在现有的半导体装置中，存在为保护元件不受过电压影响而设置的 N 型扩散区域窄，击穿电流集中，保护用 PN 结区域被破坏的问题。在本发明的半导体装置中，在衬底(2)和外延层(3)上形成有 P 型埋入扩散层(4)。N 型埋入扩散层(5)与 P 型埋入扩散层(4)重叠形成，且在元件形成区域的下方形成有过电压保护用的 PN 结区域(19)。PN 结区域(19)的击穿电压比源 - 漏极间的击穿电压低。根据该结构，可防止击穿电流集中在 PN 结区域(19)，且可由过电压保护半导体元件。



1、一种半导体装置，在一导电类型半导体衬底上堆积多层反导电类型外延层，并将所述外延层作为半导体元件的形成区域使用，其特征在于，在所述半导体元件的形成区域下方，连接形成有一导电类型埋入扩散层、与所述一导电类型埋入扩散层在其形成区域重叠形成的反导电类型第一埋入扩散层和形成于所述一导电类型埋入扩散层上方的反导电类型第二埋入扩散层，所述一导电类型埋入扩散层和所述反导电类型第一埋入扩散层的第一接合区域的击穿电压比形成于所述半导体元件的电流经路中的第二接合区域的击穿电压低。

2、如权利要求 1 所述的半导体装置，其特征在于，所述半导体元件为 NPN 晶体管、PNP 晶体管、N 沟道型 MOS 晶体管、P 沟道型 MOS 晶体管。

3、一种半导体装置，其特征在于，具有：一导电类型半导体衬底；反导电类型第一外延层，其形成于所述半导体衬底上；一导电类型埋入扩散层，其形成于所述半导体衬底和所述第一外延层上；反导电类型第一埋入扩散层，其形成于所述半导体衬底和所述第一外延层上，将所述一导电类型埋入扩散层和其形成区域重叠形成；第一接合区域，其形成于所述一导电类型埋入扩散层和所述反导电类型第一埋入扩散层；反导电类型第二外延层，形成于所述第一外延层上；反导电类型第二埋入扩散层，其形成于所述第一及第二外延层上，与所述第一埋入扩散层连接；半导体元件，其形成于所述第二埋入扩散层上方，所述第一接合区域的击穿电压比形成于所述半导体元件的电流经路中的第二接合区域的击穿电压低。

4、如权利要求 3 所述的半导体装置，其特征在于，所述第一接合区域形成于所述反导电类型第一埋入扩散层的底面及其附近区域。

5、如权利要求 3 或 4 所述的半导体装置，其特征在于，所述半导体元件是 NPN 晶体管、PNP 晶体管、N 沟道型 MOS 晶体管、P 沟道型 MOS 晶体管。

## 半导体装置

### 技术领域

本发明涉及保护电流元件不受过电压影响的半导体装置。

### 背景技术

在现有的半导体装置中，例如为形成 N 沟道型 LDMOS 晶体管，而在 P 型半导体衬底上堆积 N 型外延层。在外延层上形成有作为反向栅极区域使用的 P 型扩散区域。在 P 型扩散区域上形成有作为源极区域使用的 N 型扩散区域。另外，在外延层上形成有作为源极区域使用的 N 型扩散区域。而且，在位于漏极区域下方的半导体衬底和外延层上形成有 N 型埋入区域。此时，使由埋入区域和半导体衬底形成的 PN 结区域的击穿电压比 LDMOS 晶体管的源 - 漏极间的击穿电压低。根据该结构，即使在破坏 LDMOS 晶体管的过电压施加在漏极电极上的情况下，由埋入区域和半导体衬底形成的 PN 结区域也会被击穿。其结果是，可由上述过电压防止 LDMOS 晶体管被破坏（例如参照专利文献 1）。

专利文献 1：特表平 10-506503 号公报（第 4-5、7 页，第 1-2 图）

如上所述，在现有的半导体装置中，为了由施加在漏极区域上的过电压防止 LDMOS 晶体管被破坏，而在漏极区域下方形成有 N 型埋入区域。N 型埋入区域具有与漏极区域的宽度大致相同的宽度。根据该结构，当过电压施加在漏极区域上，且 N 型埋入区域和 P 型半导体衬底的 PN 结区域击穿时，击穿电流集中在 PN 结区域。因此，存在 PN 结区域由电流集中的问题及该集中造成的热破坏的问题。

另外，在现有的半导体装置中，为防止在上述 PN 结区域的电流集中，也可以通过在宽的区域形成 N 型埋入区域来应对。在此，在现有的半导体装置中，以使用已知的 RESURF 原理提高元件的耐压特性为目的。因此，N 型埋入区域在分离区域侧形成得较大。另一方面，N 型埋入区域是为形成 PN 结区域而追加在 LDMOS 晶体管上的结构。即，当在宽阔的范围形成 N 型埋入区域时，漏极区域和分离区域之间增宽，未形成元件的无效区域增宽。因

此，存在不能有效地相对芯片尺寸配置元件形成区域的问题。

### 发明内容

本发明是鉴于上述各问题而构成的，本发明提供半导体装置，在一导电类型半导体衬底上堆积多层反导电类型外延层，并将所述外延层作为半导体元件的形成区域使用，其特征在于，在所述半导体元件的形成区域下方形成一导电类型埋入扩散层和形成到所述一导电类型埋入扩散层上的反导电类型埋入扩散层，所述一导电类型埋入扩散层和所述反导电类型埋入扩散层的第一接合区域的击穿电压比形成于所述半导体元件的电流经路中的第二接合区域的击穿电压低。因此，在本发明中，当对半导体元件施加过电压时，第一接合区域比第二接合区域先被击穿。根据该结构，可防止因施加过电压而使半导体元件破坏。

另外，本发明提供半导体装置，其特征在于，所述反导电类型埋入扩散层将反导电类型第一埋入扩散层和反导电类型第二埋入扩散层连接形成，其中，第一埋入扩散层将所述一导电类型埋入扩散层和其形成区域重叠形成，第二埋入扩散层形成于所述一导电类型埋入扩散层的上方。因此，在本发明中，由一导电类型埋入扩散层和反导电类型第一埋入扩散层形成第一接合区域。根据该结构，容易地将第一接合区域的击穿电压调整为所希望的范围。

本发明提供半导体装置，其特征在于，所述半导体元件为 NPN 晶体管、PNP 晶体管、N 沟道型 MOS 晶体管、P 沟道型 MOS 晶体管。因此，在本发明中，可相对形成于半导体元件形成区域的任意半导体元件实现过电压保护结构。

另外，本发明提供半导体装置，其特征在于，具有：一导电类型半导体衬底；反导电类型第一外延层，其形成于所述半导体衬底上；一导电类型埋入扩散层，其形成于所述半导体衬底和所述第一外延层上；反导电类型第一埋入扩散层，其形成于所述半导体衬底和所述第一外延层上，将所述一导电类型埋入扩散层和其形成区域重叠形成；反导电类型第二外延层，其形成于所述一导电类型埋入扩散层和所述反导电类型第一埋入扩散层的第一接合区域、和形成于所述第一外延层上；反导电类型第二埋入扩散层，其形成于所述第一及第二外延层上，与所述第一埋入扩散层连接；半导体元件，其形成于所述第二埋入扩散层上方，所述第一接合区域的击穿电压比形成于所述半导体元件的电流经路中的第二接合区域的击穿电压低。因此，在本发明中，

在半导体衬底和第一外延层上形成一导电类型埋入扩散层及反导电类型第一埋入扩散层，且形成第一接合区域。在第一及第二外延层上形成反导电类型第二埋入扩散层，将反导电类型的第一及第二埋入扩散层连接。根据该结构，实现过电压保护结构。

在本发明中，在形成任意半导体元件的区域的下方将P型埋入扩散层和N型埋入扩散层重叠，形成PN结区域。使该PN结区域的击穿电压比形成于半导体元件的电流经路中的PN结区域的击穿电压低。根据该结构，可防止由过电压破坏半导体元件。

在本发明中，PN结区域形成于N型埋入扩散层上面的宽的区域。根据该结构，在PN结区域，击穿电流扩散，可防止PN结区域的破坏。

在本发明中，在元件形成区域下方形成N型埋入扩散层，且形成有PN结区域。根据该结构，可有效地配置N型埋入扩散层，且可降低无效区域。而且，在实际工作区域有效地配置半导体元件，可实现芯片尺寸的微细化。

另外，在本发明中，由P型埋入扩散层和与该P型埋入扩散层重叠形成的N型埋入扩散层的PN结区域形成过电压保护结构。根据该结构，PN结区域附近的P型埋入扩散层维持高浓度的杂质浓度，可容易地设定所希望的击穿电压。

#### 附图说明

图1是说明本发明实施例的半导体装置的剖面图；

图2用于说明形成本发明实施例的过电压保护结构的区域的浓度曲线的图；

图3是用于说明本发明实施例的半导体装置的源-漏极间的电流值和源-漏极间的电压值的关系的图；

图4是说明本发明实施例的半导体装置的剖面图；

图5是说明本发明实施例的半导体装置的制造方法的剖面图；

图6是说明本发明实施例的半导体装置的制造方法的剖面图；

图7是说明本发明实施例的半导体装置的制造方法的剖面图；

图8是说明本发明实施例的半导体装置的制造方法的剖面图；

图9是说明本发明实施例的半导体装置的制造方法的剖面图；

图10是说明本发明实施例的半导体装置的制造方法的剖面图。

### 附图标记

- 1 N 沟道型 LDMOS 晶体管
- 2 P 型单晶硅衬底
- 3 N 型外延层
- 4 P 型埋入扩散层
- 5 N 型埋入扩散层
- 6 N 型外延层
- 7 N 型埋入扩散层
- 19 PN 结区域
- 20 PN 结区域
- 21 NPN 晶体管
- 22 PNP 晶体管
- 23 CMOS 晶体管

### 具体实施方式

下面，参照图 1~图 4 详细说明本发明一实施例的半导体装置。图 1 是用于说明本实施例的半导体装置的剖面图。图 2 是形成作为过电压保护结构的 PN 结区域的浓度曲线的图。图 3 是具有过电压保护结构的半导体装置和没有过电压保护结构的半导体装置的元件特性的比较图。图 4 是用于说明本发明实施例的半导体装置的剖面图。

如图 1 所示，N 沟道型 LDMOS 晶体管 1 主要由 P 型单晶硅衬底 2、第一层 N 型外延层 3、P 型埋入扩散层 4、N 型埋入扩散层 5、第二层 N 型外延层 6、N 型埋入扩散层 7、P 型扩散层 8、作为漏极区域使用的 N 型扩散层 9、10、作为反向栅极区域使用的 P 型扩散层 11、12、作为源极区域使用的 N 型扩散层 13、N 型扩散层 14、栅极氧化膜 15、栅极电极 16。

第一层 N 型外延层 3 堆积于 P 型单晶硅衬底 2 上面。

P 型埋入扩散层 4 形成于衬底 2 及外延层 3 两个区域上。P 型埋入扩散层 4 例如扩散硼 (B) 形成。图中，P 型埋入扩散层 4 形成在整个衬底 2 上，但也可以在至少形成 N 型埋入扩散层 5 和 PN 结区域的区域形成。另外，本实施例中的 P 型埋入扩散层 4 与本发明的“一导电类型埋入扩散层”对应。

N 型埋入扩散层 5 形成于衬底 2 及外延层 3 两个区域上。N 型埋入扩散

层 5 例如扩散锑 (Sb) 形成。如图所示，N 型埋入扩散层 5 由分离区域 17 区分，在 LDMOS 晶体管 1 的形成区域形成。另外，由于杂质扩散系数不同，从而 P 型埋入扩散层 4 比 N 型埋入扩散层 5 高。另外，本实施例中的 N 型扩散层 5 与本发明的“反导电类型第一埋入扩散层”对应。

第二层 N 型外延层 6 堆积于第一层 N 型外延层 3 上面。

N 型埋入扩散层 7 形成于第一层及第二层外延层 3、6 两个区域上。N 型埋入扩散层 7 例如扩散锑 (Sb) 形成。如图所示，N 型埋入扩散层 7 从 P 型埋入扩散层 4 上方扩散，与 N 型埋入扩散层 5 连接。另外，本实施例中的 N 型埋入扩散层 7 与本发明的“反导电类型第二埋入扩散层”对应。另外，本实施例的 N 型埋入扩散层 5、7 与本发明的“反导电类型埋入扩散层”对应。

P 型扩散层 8 形成于外延层 6 上。在 P 型扩散层 8 上形成有 LDMOS 晶体管 1 的源极区域、漏极区域及反向栅极区域。

N 型扩散层 9、10 形成于 P 型扩散层 8 上。N 型扩散层 9、10 作为漏极区域使用，为双重扩散结构。N 型扩散层 9、10 形成一环状，使其包围 P 型扩散层 11。

P 型扩散层 11、12 形成于 P 型扩散层 8 上。P 型扩散层 11 被作为反向栅极区域使用，P 型扩散层 12 被作为反向栅导出区域使用。

N 型扩散层 13 形成于 P 型扩散层 11 上。N 型扩散层 13 被作为源极区域使用。N 型扩散层 13 形成一环状，使其包围 P 型扩散层 12 形成。位于 N 型扩散层 9 和 N 型扩散层 13 之间的 P 型扩散层 11 被作为沟道区域使用。而且，使源极电极与 P 型扩散层 12 和 N 型扩散层 13 接触。即，在 P 型扩散层 12 上施加与源极电位同电位的反向栅极电位。另外，在本实施例中，源极电位及反向栅极电位为接地电位。

N 型扩散层 14 形成于 P 型扩散层 8 和 P 型分离区域 17 之间的外延层 6 上。N 型扩散层 14 由外延层 6 上方的配线等与 N 型扩散层 10 连接的输出焊盘连接。根据该结构，在 N 型扩散层 14 上施加漏极电位。如图所示，在 N 型扩散层 14 下方经由 N 型外延层 3、6 形成有 N 型埋入扩散层 5、7。在 N 型埋入扩散层 5、7 上经由 N 型扩散层 14 施加漏极电位。

栅极氧化膜 15 形成于形成反向栅极区域等的外延层 6 表面。

栅电极 16 形成于栅极氧化膜 15 上。栅电极 16 例如由多晶硅膜、钨硅

膜等形成所希望的膜厚。

最后，在外延层6的所希望的区域形成有LOCOS（Local Oxidation of Silicon）氧化膜18。图中未图示，但在外延层6上面形成有BPSG（Boron Phospho Silicate Glass）膜、SOG（Spin On Glass）膜等绝缘膜。

其次，如图中粗的实线所示，在形成有LDMOS晶体管1的区域的下方形成有P型埋入扩散层4和N型埋入扩散层5的PN结区域19。如上所述，在N型埋入扩散层5上施加漏极电位。另一方面，图中未图示，但P型分离区域17构成接地电位，P型埋入扩散层4经由分离区域17构成接地电位。即，在PN结区域19上施加反向偏压，在LDMOS晶体管1进行通常的动作时，其为导通状态。另外，本实施例中的PN结区域19与本发明的“第一接合区域”对应。

另外，如图中粗线所示，在LDMOS晶体管1的电流经路中形成有N型扩散层9和P型扩散层11的PN结区域20。在N型扩散层9上经由N型扩散层10施加漏极电位。另一方面，在P型扩散层11上经由P型扩散层12施加反向栅极电位。即，与PN结区域19相同，在PN结区域20上施加反向偏压。另外，本实施例中的PN结区域20与本发明的“第二接合区域”对应。另外，作为“第二接合区域”，在未形成P型扩散层8及N型扩散层9的结构中，也可以为N型外延层6和P型扩散层11的接合区域的情况。

根据该结构，PN结区域19和PN结区域20实质上施加同条件的反向偏压。而且，在LDMOS晶体管1的源-漏极间经由漏极区域施加例如在断开电动机负载等L负载时产生的过电压等。此时，在PN结区域20击穿之前，通过将PN结区域19击穿，可防止LDMOS晶体管1的破坏。详细后述，在本实施例中，决定P型埋入扩散层4及N型埋入扩散层5的杂质浓度，使PN结区域19的击穿电压比PN结区域20的击穿电压（源-漏极间的击穿电压）低。即，通过在N型埋入扩散层5的底面及其附近区域形成高浓度的P型埋入扩散层4，将耗尽层扩展的区域减窄。另外，形成PN结区域19的区域根据P型埋入扩散层4的杂质浓度状态，也形成于N型埋入扩散层5的侧面。

图2中，表示在图1所示的LDMOS晶体管1的A-A剖面，构成PN结区域19的P型埋入扩散层4及N型埋入扩散层5、7的浓度曲线图。另外，横轴表示杂质浓度。纵轴表示从衬底表面离开的距离。而且，以从衬底表面

到外延层表面侧的离开距离为正，以从衬底表面到衬底底面侧的离开距离为负。

如图所示，在P型埋入扩散层4中，在距衬底2表面-4(μm)程度的区域形成有杂质浓度的波峰。在N型埋入扩散层5中，在衬底2和外延层3的分界区域形成有杂质浓度的波峰。在N型埋入扩散层7中，在距衬底2表面6(μm)程度的区域形成有杂质浓度的波峰。而且，PN结区域19形成于距衬底2表面-3~-4(μm)程度的区域。PN结区域19附近的P型埋入扩散层4的杂质浓度为 $1.0 \times 10^{16} \sim 1.0 \times 10^{17}$ (/cm<sup>2</sup>)程度。即，P型埋入扩散层4在PN结区域19附近形成高杂质浓度的状态。该浓度曲线可通过在P型埋入扩散层4上进一步重叠形成高杂质浓度的N型埋入扩散层5而实现。

另一方面，如图1所示，在本实施例中，由于P型埋入扩散层4的杂质浓度高，且杂质扩散系数的不同，从而P型扩散层4比N型埋入扩散层5高。因此，在N型埋入扩散层5上面形成高杂质浓度的N型埋入扩散层7，将两扩散层5、7连接。

根据该结构，可构成相对P型埋入扩散层4导出N型埋入扩散层7的形状，可在PN结区域19上施加反向偏压。而且，以PN结区域19附近的P型埋入扩散层4为高杂质浓度，可使PN结区域19的击穿电压比PN结区域20的击穿电压低。

图3中，将LDMOS晶体管的BVds设为40(V)，实线表示具有过电压保护结构(PN结区域19)的情况，虚线表示没有过电压保护结构(PN结区域19)的情况。在由实线表示的结构中，由于将PN结区域19设为30(V)程度的击穿电压，故未在源-漏极间施加30(V)程度以上的电压。另一方面，在虚线所示的结构中，在源-漏极间施加38(V)程度的电压，在PN结区域20产生击穿。如上所述，由于具有PN结区域19作为过电压保护结构，从而即使在施加有过电压的情况下，也可以实现难以破坏LDMOS晶体管的结构。

另外，PN结区域19的击穿电压可根据P型埋入扩散层4、N型埋入扩散层5的杂质浓度的调整及P型埋入扩散层4、N型埋入扩散层5的扩散幅度等任意设计变更。而且，当将PN结区域19的击穿电压设定得过低时，也有LDMOS晶体管的电流能力恶化的情况。因此，考虑元件特性，可将PN

结区域 19 的击穿电压设定在所希望的范围。

另外，如图 1 所示，在本实施例中，在 LDMOS 晶体管 1 的下方大范围形成 P 型埋入扩散层 4 和 N 型埋入扩散层 5。而且，可在 LDMOS 晶体管 1 的下方大范围形成 PN 结区域 19。根据该结构，有效地配置 N 型埋入扩散层 15，防止在实际工作区域中未配置元件的无效区域的增加，可缩小芯片尺寸。另外，PN 结区域 19 击穿，产生的击穿电流流向衬底 2。此时，通过在宽的区域形成 PN 结区域 19，可防止击穿电流的集中及该集中产生的热，且可防止 PN 结区域 19 的破坏。

如图 4 所示，在本实施例中，即使在元件形成区域形成 NPN 晶体管 21、PNP 晶体管 22、CMOS 晶体管 23 等的情况下，也可以形成作为过电压保护结构的 PN 结区域 24、25、26。另外，由于 PN 结区域 24、25、26 的结构及其效果与使用图 1 说明的 PN 结区域 19 相同，故在此省略该说明。

在 NPN 晶体管 21 中，例如在对集电极施加过电压时，PN 结区域 24 比电流经路的 PN 结区域 27 提前击穿。而且，可防止 NPN 晶体管 21 的破坏。

在 PNP 晶体管 22 中，例如在对基极施加过电压时，PN 结区域 25 比电流经路的 PN 结区域 28 提前击穿。而且，可防止 PNP 晶体管 22 的破坏。

在 CMOS 晶体管 23 中，例如在对 N 沟道型晶体管的漏极电极、及 P 沟道型源极电极施加过电压时，PN 结区域 26 比电流经路的 PN 结区域 29、30 提前击穿。而且，可防止 CMOS 晶体管 23 的破坏。

在本实施例中，即使在使用 NPN 晶体管 21、PNP 晶体管 22、CMOS 晶体管 23 等作为离散的元件的情况下，或作为半导体集成电路的情况下，也可以使用过电压保护结构。

在本实施例中，对在衬底上层积两层外延层，形成过电压保护结构及半导体元件的情况进行了说明，但不限于该情况。例如，也可以为在衬底上形成一层外延层的情况，或在衬底上形成多层外延层的情况。即，通过在半导体元件下方形成比形成于半导体元件的电流经路中的 PN 结区域先被击穿的 PN 结区域，可得到同样的效果。在不脱离本发明主旨的范围内，可进行各种变更。

其次，参照图 5~图 10 详细说明本发明一实施例的半导体装置的制造方法。另外，在下面的说明中，与图 1 所示的半导体装置中说明的各构成要素相同的构成要素使用相同的符号。

图 5~图 10 是用于说明本实施例的半导体装置的制造方法的剖面图。另外，在下面的说明中，以由分离区域区分的一个元件形成区域例如形成 N 沟道型 MOS 晶体管的情况进行说明，但不限于该情况。例如，也可以为在其它元件形成区域形成 P 沟道型 MOS 晶体管、NPN 型晶体管、纵型 PNP 晶体管等，形成半导体集成电路装置的情况。

首先，如图 5 所示，准备 P 型单晶硅衬底 2。使用公知的光刻技术，从衬底 2 的表面向形成 P 型埋入扩散层 4 的区域离子注入 P 型杂质，例如硼 (B)。而且，在除去光致抗蚀剂后，将离子注入的杂质扩散。

其次，如图 6 所示，使用公知的光刻技术，从形成有 P 型埋入扩散层 4 的衬底 2 表面向形成 N 型埋入扩散层 5 的区域离子注入 N 型杂质，例如锑 (Sb)。而且，在除去光致抗蚀剂后，将离子注入的杂质扩散。

其次，如图 7 所示，在外延生长装置的受纳器上配置衬底 2。然后，由灯加热系统，给予衬底 2 例如 1200℃ 程度的高温，同时向反应管内导入  $\text{SiHCl}_3$  气体和  $\text{H}_2$  气体。根据该工序，在衬底 2 上成长例如电阻率  $0.1 \sim 2.0 \Omega \cdot \text{cm}$ ，厚度  $0.5 \sim 1.5 \mu\text{m}$  程度的外延层 3。根据该工序，P 型埋入扩散层 4 及 N 型埋入扩散层 5 向外延层 3 扩散。此时，由于硼 (B) 的扩散系数比锑 (Sb) 的大，故 P 型埋入扩散层 4 从 N 型埋入扩散层 5 爬上去。

然后，使用公知的光刻技术，从外延层 3 表面向形成 N 型埋入扩散层 7 的区域离子注入 N 型杂质例如锑 (Sb)。而且，在除去光致抗蚀剂后，将离子注入的杂质扩散。

其次，如图 8 所示，再次在外延生长装置的受纳器上配置衬底 2。然后，由灯加热系统，给予衬底 2 例如 1200℃ 程度的高温，同时向反应管内导入  $\text{SiHCl}_3$  气体和  $\text{H}_2$  气体。根据该工序，在外延层 3 上成长例如电阻率  $0.1 \sim 2.0 \Omega \cdot \text{cm}$ ，厚度  $0.5 \sim 1.5 \mu\text{m}$  程度的外延层 6。根据该工序，N 型埋入扩散层 7 向外延层 3、6 扩散。将 N 型埋入扩散层 5、7 连接。

然后，使用公知的光刻技术，从外延层 6 表面形成 P 型扩散层 8 及 N 型扩散层 9。

其次，如图 9 所示，给予衬底 2 整体热处理，在外延层 6 的所希望的区域形成 LOCOS 氧化膜 18。而且，在外延层 6 表面堆积氧化硅膜、多晶硅膜及钨硅膜。使用公知的光刻技术，选择地除去氧化硅膜、多晶硅膜及钨硅膜，形成栅极氧化膜 15 及栅极电极 16。

然后，使用公知的光刻技术，从外延层 6 表面向形成 P 型扩散层 11 的区域离子注入 P 型杂质，例如硼（B）。而且，在除去光致抗蚀剂后，将离子注入的杂质扩散。在该工序中，利用栅极电极 16 的一端侧，由自对准技术形成 P 型扩散层 11。

最后，如图 10 所示，使用公知的光刻技术，从外延层 6 表面形成 N 型扩散层 10、13、14 及 P 型扩散层 12。然后，在外延层 6 上堆积例如 BPSG 膜及 SOG 膜等作为绝缘层 31。然后，使用公知的光刻技术，由例如使用  $\text{CHF}_3 + \text{O}_2$  类气体的干式蚀刻在绝缘层 31 上形成接触孔 32、33、34。

其次，在接触孔 32、33、34 内壁等形成势垒金属膜 35。然后，由钨（W）膜 36 埋设接触孔 32、33、34 内。然后，利用 CVD 法在钨（W）膜 36 上面堆积铝铜（AlCu）膜、势垒金属膜。然后，使用公知的光刻技术，选择地除去 AlCu 膜及势垒金属膜，形成源极电极 37 及漏极电极 38。另外，在图 10 所示的剖面，对栅极电极 16 进行配线的配线层没有图示，但在其它区域与配线层连接。另外，图中未图示，但形成于 N 型扩散层 14 上的电极 39 与漏极电极 38 同电位而电连接。

如上所述，在本实施例中，形成 N 型埋入扩散层 5，使其与 P 型埋入扩散层 4 重叠。而且，将位于 N 型埋入扩散层 5 底面的 P 型埋入扩散层 4 的杂质浓度维持高浓度。根据该制造方法，容易地将两埋设扩散层 4、5 的 PN 结区域的击穿电压调整为所希望的范围。

另外，在本实施例中，在 N 型埋入扩散层 5 上进一步形成 N 型埋入扩散层 7，将两埋入扩散层 4、5 连接。根据该制造方法，可从 P 型埋入扩散层 4 导出连接的 N 型埋入扩散层 5、7。

另外，在本实施例中，对通过连接两个 N 型埋入扩散层来形成作为过电压保护结构的 PN 结区域的情况进行了说明，但不限于此情况。例如，也可以由一次扩散工序或多次扩散工序形成所希望的 N 型埋入扩散层的情况。即，若为可在过电压保护结构中使用的形成 PN 结区域的方法，则可进行任意的设计变更。另外，在不脱离本发明主旨的范围内，可进行各种变更。





图 1






图 3




图 4




图 5




图 6




图 7




图 8




图 9




图 10