

(19) 日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2010-157230

(P2010-157230A)

(43) 公開日 平成22年7月15日 (2010.7.15)

(51) Int.Cl.	F I	テーマコード (参考)
G 0 6 F 21/22 (2006.01)	G 0 6 F 9/06 6 6 0 Z	5 B 2 7 6
G 0 6 F 9/445 (2006.01)	G 0 6 F 9/06 6 1 0 K	5 B 3 7 6

審査請求 有 請求項の数 23 O L (全 15 頁)

(21) 出願番号	特願2009-292870 (P2009-292870)	(71) 出願人	593096712
(22) 出願日	平成21年12月24日 (2009.12.24)		インテル コーポレーション
(31) 優先権主張番号	12/317, 852		アメリカ合衆国 9 5 0 5 2 カリフォル
(32) 優先日	平成20年12月30日 (2008.12.30)		ニア州 サンタ クララ ミッション カ
(33) 優先権主張国	米国 (US)		レッジ ブールバード 2 2 0 0
		(74) 代理人	100070150
			弁理士 伊東 忠彦
		(74) 代理人	100091214
			弁理士 大貫 進介
		(74) 代理人	100107766
			弁理士 伊東 忠重
		(72) 発明者	ホームズド エム. コスラヴィ
			アメリカ合衆国 9 7 2 2 9 オレゴン州
			ポートランド ノースウェスト レイニ
			ア テラス 4 7 3 7

最終頁に続く


(54) 【発明の名称】 ランタイムインテグリティ検証のための装置及び方法

(57) 【要約】

【課題】ランタイムファームウェアインテグリティ検証を効果的に実行するシステム及び方法を提供すること。

【解決手段】本発明の一特徴は、少なくとも1つのプロセッサと、前記少なくとも1つのプロセッサに接続される少なくとも1つのメモリと、コードブロックと、プロセッサベースシステムにより実行可能なコードとを有するプロセッサベースシステムであって、前記コードは、当該プロセッサベースシステムに、当該プロセッサベースシステムの再起動にตอบสนองして、前記コードブロックのインテグリティ情報を生成させ、前記インテグリティ情報をセキュアに格納させ、前記セキュアに格納されているインテグリティ情報を用いて、当該プロセッサベースシステムの実行中に前記コードブロックのインテグリティを検証させるシステムに関する。

【選択図】図1



【特許請求の範囲】**【請求項 1】**

少なくとも 1 つのプロセッサと、
前記少なくとも 1 つのプロセッサに接続される少なくとも 1 つのメモリと、
コードブロックと、
プロセッサベースシステムにより実行可能なコードと、
を有するプロセッサベースシステムであって、
前記コードは、当該プロセッサベースシステムに、
当該プロセッサベースシステムの再スタートにตอบสนองして、前記コードブロックのインテ
グリティ情報を生成させ、
前記インテグリティ情報をセキュアに格納させ、
前記セキュアに格納されているインテグリティ情報を用いて、当該プロセッサベースシ
ステムの実行中に前記コードブロックのインテグリティを検証させるシステム。

10

【請求項 2】

前記コードブロックは、ファームウェアエレメント、BIOS (Basic Input
Output System) エレメント及び SMM (System Management Mode) エレメントの 1 つに対応する、請求項 1 記載のシステム。

【請求項 3】

前記コードはさらに、当該プロセッサベースシステムに、前記セキュアに格納されてい
るインテグリティ情報を用いて、実行中に前記コードブロックのインテグリティを定期的
に再検証させる、請求項 1 記載のシステム。

20

【請求項 4】

前記コードはさらに、当該プロセッサベースシステムに、複数のコードブロックに対応
するインテグリティ情報のリストをセキュアに格納させる、請求項 1 記載のシステム。

【請求項 5】

前記コードはさらに、当該プロセッサベースシステムに、前記複数のコードブロックに
ついて前記少なくとも 1 つのプロセッサに接続される少なくとも 1 つのメモリをスキャン
させ、前記セキュアに格納されているインテグリティ情報のリストを用いて、実行中に前
記スキャンされたコードブロックのインテグリティを検証させる、請求項 4 記載のシステ
ム。

30

【請求項 6】

ネットワークコンポーネントをさらに有し、
前記コードはさらに、当該プロセッサベースシステムに、前記検証が失敗した場合にリ
モートアラートを送信させる、請求項 5 記載のシステム。

【請求項 7】

少なくとも 1 つのプロセッサと、
前記少なくとも 1 つのプロセッサに接続されるシステム管理メモリと、
前記少なくとも 1 つのプロセッサと前記システム管理メモリとに接続される管理可能性
エンジンを含むチップセットと、
プロセッサベースシステムにより実行可能なコードと、
を有するプロセッサベースシステムであって、
前記コードは、前記チップセットの管理可能性エンジンに当該プロセッサベースシステ
ムの実行中に前記システム管理メモリのコンテンツを検証させるシステム。

40

【請求項 8】

前記コードはさらに、当該プロセッサベースシステムに、
当該プロセッサベースシステムの再スタートにตอบสนองして、前記システム管理メモリのコ
ンテンツのインテグリティ情報を生成させ、
前記インテグリティ情報を前記チップセットの管理可能性エンジンに転送させ、
前記管理可能性エンジンによりアクセス可能な位置に前記インテグリティ情報をセキュ
アに格納させる、請求項 7 記載のシステム。

50

【請求項 9】

前記コードはさらに、前記管理可能性エンジンに、前記セキュアに格納されているインテグリティ情報を用いて、当該プロセッサベースシステムの実行中に前記システム管理メモリのコンテンツを定期的に再検証させる、請求項 8 記載のシステム。

【請求項 10】

前記コードはさらに、前記管理可能性エンジンに、前記システム管理メモリをスキャンさせ、前記セキュアに格納されているインテグリティ情報を用いて、前記スキャンされたメモリのインテグリティを検証させる、請求項 9 記載のシステム。

【請求項 11】

ネットワークコンポーネントをさらに有し、

10

前記コードはさらに、前記管理可能性エンジンに、前記検証が失敗した場合にリモートアラートを送信させる、請求項 10 記載のシステム。

【請求項 12】

前記管理可能性エンジンによりアクセス可能な位置は、前記管理可能性エンジンのメモリサブシステムを含む、請求項 10 記載のシステム。

【請求項 13】

前記管理可能性エンジンは、別のプロセッサを有し、

前記コードの少なくとも一部は、前記管理可能性エンジンの別のプロセッサにより実行可能である、請求項 10 記載のシステム。

【請求項 14】

20

プロセッサベースシステムのためのランタイムインテグリティ検証を実行する方法であって、

前記プロセッサベースシステムの再起動にตอบสนองして、コードブロックのインテグリティ情報を生成するステップと、

前記インテグリティ情報をセキュアに格納するステップと、

前記セキュアに格納されているインテグリティ情報を用いて、実行中に前記コードブロックのインテグリティを検証するステップと、
を有する方法。

【請求項 15】

前記コードブロックは、ファームウェアエレメント、BIOS (Basic Input Output System) エレメント及び SMM (System Management Mode) エレメントの 1 つに対応する、請求項 14 記載の方法。

30

【請求項 16】

前記セキュアに格納されているインテグリティ情報を用いて、実行中に前記コードブロックのインテグリティを定期的に再検証するステップをさらに有する、請求項 14 記載の方法。

【請求項 17】

複数のコードブロックに対応するインテグリティ情報のリストをセキュアに格納するステップをさらに有する、請求項 14 記載の方法。

【請求項 18】

40

前記複数のコードブロックについて少なくとも 1 つのプロセッサに接続される少なくとも 1 つのメモリをスキャンし、前記セキュアに格納されているインテグリティ情報のリストを用いて、実行中に前記スキャンされたコードブロックのインテグリティを検証するステップをさらに有する、請求項 17 記載の方法。

【請求項 19】

前記検証が失敗した場合にリモートアラートを送信するステップをさらに有する、請求項 18 記載の方法。

【請求項 20】

プロセッサベースシステムのためのランタイムインテグリティ検証を実行する方法であって、

50

前記プロセッサベースシステムの再スタートに応答して、システム管理メモリのコンテンツのインテグリティ情報を生成するステップと、

前記インテグリティ情報を前記プロセッサベースシステムのチップセットの管理可能性エンジンに転送するステップと、

前記管理可能性エンジンによりアクセス可能な位置に前記インテグリティ情報をセキュアに格納するステップと、

を有する方法。

【請求項 21】

前記セキュアに格納されているインテグリティ情報を用いて、前記プロセッサベースシステムの実行中に前記管理可能性エンジンにより前記システム管理メモリのコンテンツを定期的に再検証するステップをさらに有する、請求項 20 記載の方法。

10

【請求項 22】

前記システム管理メモリをスキャンし、前記セキュアに格納されているインテグリティ情報を用いて、前記スキャンされたメモリのインテグリティを検証するステップをさらに有する、請求項 21 記載の方法。

【請求項 23】

前記検証が失敗した場合に前記管理可能性エンジンからリモートアラートを送信するステップをさらに有する、請求項 22 記載の方法。

【発明の詳細な説明】

【技術分野】

20

【0001】

本発明は、インテグリティ検証に関する。より詳細には、本発明の実施例は、ランタイムファームウェアインテグリティ検証に関する。

【背景技術】

【0002】

コンピュータなどのプロセッサベースシステムは、ハードウェア及びソフトウェアセキュリティの各種レベルを要求又は利用する。

【発明の概要】

【発明が解決しようとする課題】

【0003】

30

本発明の課題は、ランタイムファームウェアインテグリティ検証を効果的に実行するシステム及び方法を提供することである。

【課題を解決するための手段】

【0004】

上記課題を解決するため、本発明の一特徴は、少なくとも 1 つのプロセッサと、前記少なくとも 1 つのプロセッサに接続される少なくとも 1 つのメモリと、コードブロックと、プロセッサベースシステムにより実行可能なコードとを有するプロセッサベースシステムであって、前記コードは、当該プロセッサベースシステムに、当該プロセッサベースシステムの再スタートに応答して、前記コードブロックのインテグリティ情報を生成させ、前記インテグリティ情報をセキュアに格納させ、前記セキュアに格納されているインテグリティ情報を用いて、当該プロセッサベースシステムの実行中に前記コードブロックのインテグリティを検証させるシステムに関する。

40

【発明の効果】

【0005】

本発明によると、ランタイムファームウェアインテグリティ検証を効果的に実行するシステム及び方法を提供することができる。

【図面の簡単な説明】

【0006】

【図 1】図 1 は、本発明の実施例による電子システムのブロック図である。

【図 2】図 2 は、本発明の実施例による他の電子システムのブロック図である。

50

【図 3】図 3 は、本発明の実施例によるフロー図である。

【図 4】図 4 は、本発明の実施例による他のフロー図である。

【図 5】図 5 は、本発明の実施例による他のフロー図である。

【図 6】図 6 は、本発明の実施例による他のフロー図である。

【図 7】図 7 は、本発明の実施例による他の電子システムのブロック図である。

【図 8】図 8 は、一例となるファイル構造の図である。

【発明を実施するための形態】

【0007】

以下の説明では、限定することなく説明のため、特定の構造、アーキテクチャ、インタフェース、技術などの具体的詳細が、本発明の各種態様の完全な理解を提供するために与えられる。しかしながら、本発明の各種態様はこれらの具体的詳細から逸脱した他の実施例により実現可能であることは、本開示の利益を有する当業者に明らかであろう。ある実施例では、周知の装置、回路及び方法の説明は、不要な詳細により本発明の説明を不明りようにしないように省略される。

【0008】

図 1 を参照するに、本発明の実施例によると、プロセッサベースシステム 10 は、少なくとも 1 つのプロセッサ 11 と、少なくとも 1 つのプロセッサ 11 に接続される少なくとも 1 つのメモリ 12 と、コードブロック 13 (メモリ 12 などに格納される) とを有する。システム 10 はさらに、プロセッサベースシステム 10 にその再スタートにตอบสนองしてコードブロック 13 のインテグリティ情報を生成させ、インテグリティ情報をセキュアに格納させ、格納されているインテグリティ情報を用いてプロセッサベースシステム 10 の実行中にコードブロック 13 のインテグリティを検証させるため、プロセッサベースシステム 10 により実行可能なコードを有する。例えば、コードブロック 13 は、ファームウェアエレメント、BIOS (Basic Input Output System) エレメント、及びシステムマネージメントモード (SMM) エレメントの 1 つに対応するものであってもよい。

【0009】

本発明の実施例では、システム 10 はさらに、プロセッサベースシステム 10 にセキュアに格納されているインテグリティ情報を用いて実行中にコードブロック 13 のインテグリティを定期的に再検証させるためのコードを有してもよい。本発明の実施例では、システム 10 はさらに、プロセッサベースシステム 10 に複数のコードブロック 13 に対応するインテグリティ情報のリストをセキュアに格納させるためのコードを有してもよい。例えば、本発明の実施例では、システム 10 はさらに、プロセッサベースシステム 10 に複数のコードブロック 13 について少なくとも 1 つのプロセッサ 11 に接続される少なくとも 1 つのメモリ 12 をスキャンさせ、セキュアに格納されているインテグリティ情報のリストを用いて実行中にスキャンされたコードブロック 13 のインテグリティを検証させるためのコードを有してもよい。システム 10 はさらに、ネットワークコンポーネント 14 と、プロセッサベースシステム 10 に検証が失敗した場合にリモートアラートを送信させるためのコードとを有してもよい。例えば、ネットワークコンポーネントは、イーサネット (登録商標) 接続などの有線ネットワーク接続及び / 又は Wi-Fi 接続などの無線ネットワーク接続を含むものであってもよい。

【0010】

図 2 を参照するに、本発明の実施例によると、プロセッサベースシステム 20 は、少なくとも 1 つのプロセッサ 21 と、少なくとも 1 つのプロセッサ 21 に接続されるシステム管理メモリ 22 と、少なくとも 1 つのプロセッサ 21 及びシステム管理メモリ 22 に接続される管理可能性エンジン 24 を含むチップセット 23 とを有する。システム 20 はさらに、チップセット 23 の管理可能性エンジン 24 にプロセッサベースシステム 20 の実行中にシステム管理メモリ 22 のコンテンツを検証させるため、プロセッサベースシステム 20 により実行可能なコードを有する。例えば、システム 20 はさらに、プロセッサベースシステム 20 にその再スタートにตอบสนองしてシステム管理メモリ 22 のコンテンツにつ

いてインテグリティ情報を生成させ、インテグリティ情報をチップセット23の管理可能性エンジン24に転送させ、管理可能性エンジン24によりアクセス可能な位置にインテグリティ情報を安全に格納させるためのコードを有してもよい。

【0011】

本発明の実施例では、システム20はさらに、管理可能性エンジン24にセキュアに格納されているインテグリティ情報を用いてプロセッサベースシステム20の実行中にシステム管理メモリ22のコンテンツを定期的に再検証させるためのコードを有してもよい。例えば、システム20はさらに、管理可能性エンジン24にシステム管理メモリ22をスキャンさせ、セキュアに格納されているインテグリティ情報を用いてスキャンされたメモリ22のインテグリティを検証させるためのコードを有してもよい。例えば、システム20はさらに、ネットワークコンポーネント25と、管理可能性エンジン24に検証が失敗した場合にリモートアラートを送信させるためのコードとを有してもよい。本発明の実施例では、管理可能性エンジン24によりアクセス可能な位置は、管理可能性エンジン24のメモリサブシステム26を含むものであってもよい。本発明の実施例では、管理可能性エンジン24は、別のプロセッサ27を有してもよく、コードの少なくとも一部は、管理可能性エンジン24のプロセッサ27により実行可能であってもよい。

【0012】

図3を参照するに、本発明の実施例によると、プロセッサベースシステムのランタイムインテグリティ検証を実行する方法は、プロセッサベースシステムの再起動にตอบสนองしてコードブロックのインテグリティ情報を生成し（ブロック30などにおいて）、インテグリティ情報をセキュアに格納し（ブロック31などにおいて）、セキュアに格納されているインテグリティ情報を用いて実行中にコードブロックのインテグリティを検証する（ブロック32などにおいて）ことを含む。例えば、コードブロックは、ファームウェアエレメント、BIOS（Basic Input Output System）エレメント及びシステムマネジメントモード（SMM）エレメント（ブロック33などにおいて）の1つの対応するものであってもよい。

【0013】

例えば、本発明の実施例はさらに、セキュアに格納されているインテグリティ情報を用いて実行中にコードブロックのインテグリティを定期的に再検証する（ブロック34などにおいて）ことを含むものであってもよい。例えば、本発明の実施例はさらに、複数のコードブロックに対応するインテグリティ情報のリストをセキュアに格納する（ブロック35などにおいて）ことを含むものであってもよい。例えば、本発明の実施例はさらに、複数のコードブロックについて少なくとも1つのプロセッサに接続される少なくとも1つのメモリをスキャンし、セキュアに格納されているインテグリティ情報のリストを用いて実行中にスキャンされたコードブロックのインテグリティを検証する（ブロック36などにおいて）ことを含むものであってもよい。本発明の実施例はさらに、検証が失敗した場合にリモートアラートを送信する（ブロック37などにおいて）ことを含むものであってもよい。

【0014】

図4を参照するに、本発明の実施例によると、プロセッサベースシステムのランタイムインテグリティ検証を実行する方法は、プロセッサベースシステムの再起動にตอบสนองしてシステム管理メモリのコンテンツのインテグリティ情報を生成し（ブロック40などにおいて）、インテグリティ情報をプロセッサベースシステムの管理可能性エンジンに送信し（ブロック41などにおいて）、管理可能性エンジンによりアクセス可能な位置にインテグリティ情報をセキュアに格納し（ブロック42などにおいて）、セキュアに格納されているインテグリティ情報を用いてプロセッサベースシステムの実行中に管理可能性エンジンによるシステム管理メモリのコンテンツを検証する（ブロック43などにおいて）ことを含む。

【0015】

例えば、本発明の実施例はさらに、セキュアに格納されているインテグリティ情報を用

いてプロセッサベースシステムの実行中に管理可能性エンジンによりシステム管理メモリのコンテンツを定期的に再検証する（ブロック４４などにおいて）を含むようにしてもよい。例えば、本発明の実施例はさらに、システム管理メモリをスキャンし、セキュアに格納されているインテグリティ情報を用いてスキャンされたメモリのインテグリティを検証する（ブロック４５などにおいて）ことを含むようにしてもよい。例えば、本発明の実施例はさらに、検証が失敗した場合に管理可能性エンジンからリモートアラートを送信する（ブロック４６などにおいて）ことを含むようにしてもよい。

【００１６】

効果的には、本発明の実施例は、管理可能性エンジン（ＭＥ）／チップセットを用いたシステム管理モード（ＳＭＭ）ランタイムインテグリティ検証のための方法及び／又は装置を提供する。各種のセキュリティの労力は、ＳＭＭ／ＢＩＯＳ及びオペレーティングシステム（ＯＳ）のための信頼されるブート又はブートタイムインテグリティに注力されてきた。例えば、プレＯＳ　ＵＥＦＩ（Unified Extensible Firmware Interface）／ＢＩＯＳプラットフォームインテグリティ検証は、インストール時（署名されたアップデートなど）及び／又はブート時（検証されたロード）に実行されてもよい。効果的には、本発明の実施例は、Time Of Check（プレＯＳへのコードのロード中）／Time Of Use（例えば、ＳＭＩイベントに 응답した実行中のコードの呼び出し時など）（ＴＯＣＴＯＵ）アタック及び／又はコード投入アタックなどのランタイムアタックに対するセキュリティを向上させる。Authentic code又は埋め込まれたシグネチャブロックによる他の公開鍵ベース機構を用いたＵＥＦＩ　ＳＭＭ実行可能ＰＥ　ＣＯＦＦイメージによる署名されたアップデートに対して、ＭＥはまた、イメージに係る公開検証鍵が無効にされているか確認するため、Certificate Authorityによりリモート検証することが可能である。

【００１７】

例えば、本発明の実施例は、チップセット管理可能性エンジンを用いて、ＳＭＭハンドラ（ＢＩＯＳコード）のランタイムインテグリティ検証を提供するようにしてもよい。効果的には、本発明の実施例は、ＳＭＭに対するランタイムアタックを無効にし、ＯＳに独立し、異なるＳＭＭコードの改訂に対してスケーラビリティを提供するものであってもよい。効果的には、本発明の実施例はまた、実行中のオペレーティングシステムのカーネルと同じ位置にあるＯＥＭのＵＥＦＩ（Unified Extensible Firmware Interface）におけるランタイムアタックに対してガードするものであってもよい。効果的には、本発明の実施例によるランタイムインテグリティ検証を提供するため、ハードウェアベースのチップセットの管理可能性エンジンを利用することは、ソフトウェアベースのセキュリティと比較して、プラットフォームにおいてよりセキュアで隔離された位置を提供する。

【００１８】

ＳＭＭルートキットは、アンチウイルスソフトウェアによる検出が困難なコンピュータメモリのプロテクト部分において実行される悪意的なルートキットソフトウェアである。例えば、ＳＭＭルートキットは、秘密情報を隠すのに利用可能なキーロギング及び／又は通信ソフトウェアなどの悪質な機能を有するかもしれない。効果的には、本発明の実施例は、ＳＭＭルートキットアタックに対してガードするようにしてもよい。

【００１９】

本発明の実施例によると、ＳＭＩハンドラは以下のように実現されてもよい。すなわち、ＳＭＭに入ると、プロセッサは物理アドレスＳＭＢＡＳＥ＋０×８０００（これは、ＳＭＩハンドラがＳＭＲＡＭの内部のオフセット０×８０００にある必要があることを意味する）にジャンプする。Ｄ＿ＯＰＥＮビットが設定されているとき、コードはＳＭＲＡＭにあるかもしれないため、ＳＭＩトリガーは当該コードを実行させるよう強制される。

【００２０】

【表 1】

SMBASE+0x1FFFF	-----		
SMBASE+0xFFFF	-----		
		State save area	
SMBASE+0xFE00	-----		
		Code, Heap, Stack	
SMBASE+0x8000	-----	-> First SMI Handler	
instruction			
SMBASE=0xA0000	-----		

図 5 を参照するに、本発明の実施例では、管理可能性エンジン（ME）は、システムブート中に HECI（Host Embedded Control Interface）を介し BIOS から SMM ホワイトリストを受信する（ブロック 51 などにおいて）。例えば、ホワイトリストは、認証されたコードモジュールのリストに対応するものであってもよい。例えば、管理可能性エンジンは、PECOFF（Portable Execution and Common Object File Format）ファイルを使用して、マニフェストを生成し、それらをフラッシュにセキュアに格納する（ブロック 52 などにおいて）。管理可能性エンジンは、ランタイムインテグリティ検証チェックを定期的に行う。例えば、管理可能性エンジンは、ランタイムインテグリティチェックタイマーを設定し、タイマーが経過したとき（ブロック 52 などにおいて）、管理可能性エンジンは、SMM ハンドラと UEF I ランタイムテーブルについて、ホストメモリ及び / 又はシステム管理ランダムアクセスメモリ（SMRAM）をスキャンしてもよい（ブロック 53 などにおいて）。管理可能性エンジンは、格納されているマニフェストを用いて SMM / BIOS コードを検証する（ブロック 54 などにおいて）。管理可能性エンジンは、SMM ハンドラのポインタがテーブルポイントを有効なコード領域にディスパッチすることを検証する（ブロック 55 などにおいて）。効果的には、本発明の実施例は、管理可能性エンジンがそのコンテンツをスキャンするため、SMRAM へのアクセスをチップセットに開放する。チップセットは、SMRAM に部分的にある SMM についてインテグリティ検証を提供する。

【 0 0 2 1 】

インテグリティチェックが失敗した場合（ブロック 57 などにおいて）、管理可能性エンジンは、アラートをリモート IT / AV サーバ及び / 又は他のリモートサービスに送信する。例えば、管理可能性エンジンはまた、システムが破壊する可能性があることをユーザに警告するようにしてもよい。例えば、管理可能性エンジンはまた、実行を停止してもよい。例えば、管理可能性エンジンはまた、システムを既知の信頼される状態に再格納し、及び / 又はシステムを再スタートしてもよい。インテグリティチェックが成功した場合、管理可能性エンジンは、タイマーをリセットし、次のタイマーの中断を待機する（ブロック 58 などにおいて）。

【 0 0 2 2 】

例えば、www.uefi.org の UEFI Platform Initialization (PI) 仕様書の Volume 4 又は www.intel.com/technology/framework の SMM - CIS に記載されるような UEFI ベースの SMM インフラストラクチャについて、ポリシーベースのディスパッチャがある。このポリシーベースのディスパッチャは、UEFI PE / COFF (<http://microsoft.com/whdc/system/platform/firmware/PECOFF.mspx>) executable の系列を検出し、SMRAM にロードする。本発明の実施例は、以下の擬似コードを実現してもよい。

【 0 0 2 3 】

【 表 2 】

For each UEFI SMM Driver D_raw_i in Firmware Volume FV_j (

 If D_raw_i meets integrity constraint (

 Load D_raw_i into SMRAM

 Relocate D_raw_i for its SMRAM-based execution

address

 Now have D_relocated_i in SMRAM

 If exist HECI interface (

 Pass D_relocated_i to ME via HECI in
 order to store for runtime whitelisting

)

)

)

例えば、本発明の実施例は、以下の擬似コードを実現してもよい。

【 0 0 2 4 】

10

20

30

40

【表 3】

```

from [SmmBase.c]
// Load UEFI DXE SMM driver into SMRAM
Status = mPeLoader->LoadPelImage (
    mPeLoader, mImageHandle, Args->FilePath,
    Args->SrcBuffer, Args->SrcSize, Address,
    &Index, Args->ImageHandle, NULL,
    EFI_LOAD_PE_IMAGE_ATTRIBUTE_NONE
);

if (!EFI_ERROR (Status) || Status ==
EFI_BUFFER_TOO_SMALL) {
    return EFI_INVALID_PARAMETER;
}

// Register the Image w/ the ME
CheckAndFixHeciForAccess ();
if (!EFI_ERROR (Status) || Status ==
EFI_BUFFER_TOO_SMALL) {
    return EFI_INVALID_PARAMETER;
}

HeciIntegrityPacket->ImageBase = Args->SrcBuffer;
HeciIntegrityPacket->ImageSize = Args->SrcSize;

Status = HeciPacketSend(HeciIntegrityPacket);

if (!EFI_ERROR (Status) || Status ==
EFI_BUFFER_TOO_SMALL) {
    return EFI_INVALID_PARAMETER;
}

```

上記フローとは対照的に、SMMルートキットは、上記ロードシーケンスの後の何れかの時点において、コードをSMRAMに追加しようとする。ルートキットは、SMRAMをアクセス不可にするD__LCKビットのチップセットにおける非設定（オプションのROMの実行前又はOSのブート前にBIOSが通常設定する）などのBIOSバグを介し（<http://www.cs.ucf.edu/~czou/research/SM>

M - Rootkits - Securecom08.pdf)、又はT - SEGがメモリアタックコードにエイリアスされるキャッシュアタックなどのハードウェアアタックを紹介(http://risesecurity.org/papers/smm_hack.txt)、自らをインストールすることが可能である。あるいは、SMMルートキットは、終了されていないBIOSフレームワークAPIを使用することによりSMRAMに入ることが可能である(<https://www.blackhat.com/presentations/bh-usa-07/Heasman/Presentation/bh-usa-07-heasman.pdf>)。

【0025】

図6を参照するに、本発明の実施例による一例となるUEFIブートフロー全体は、電源オン(又は再スタート)と、preEFIステージ及びDXE(Driver Execution Environment)ステージを含むプラットフォーム初期化とを含む。DXEステージにおけるこのブートフローのサブセットは、SMMドライバのロードである。本発明の実施例によると、SMMドライバに関するインテグリティ情報は、システムブート中に生成され、管理可能性エンジンに転送される。例えば、ルートキーにより認証された署名付きのUEFI DXE SMM executableに関する情報が、管理可能性エンジンに格納されてもよい。例えば、リロケートされたUEFI DXE SMMイメージのベース及びハッシュが、管理可能性エンジンに記録されてもよい。

【0026】

図7を参照するに、本発明の実施例による電子システム70は、メモリコントロールハブ(MCH)72とI/Oコントロールハブ(ICH)73とに接続されるCPU71を有する。例えば、メインメモリDRAM74は、MCH72に接続されてもよい。例えば、ICH73は、SATA及びUSBを含む各種I/Oインタフェースをサポートするようにしてもよい。例えば、BIOSコード、管理可能性エンジン(ME)コード及び他のシステムコードを格納するフラッシュメモリ75が、ICH73に接続されてもよい。例えば、管理可能性エンジン(ME)を含むチップセット76が、ICH73に接続されてもよい。DRAM74のセグメントは、SMRAMとして指定される。例えば、SMRAMの先頭セグメントは、T - SEGと呼ばれるかもしれない。本発明の実施例では、T - SEG SMRAMは、チップセット76の管理可能性エンジン(ME)により実行時にモニタされる。

【0027】

図8を参照するに、一例となるPECOFF実行可能ファイルは、図示されるようなファイル構造を有する。例えば、PECOFF executableは、MEによる観察中のオブジェクトを構成してもよい。例えば、T - SEGは、UEFI PI SMMインフラストラクチャのPECOFF実行可能イメージの系列により占有されてもよい。上記実行可能コンテンツ又はSMRAMにおける認証されたリストを超えた実行可能コンテンツをハイジャック又は変更しようとする試みは、アタックを構成する。

【0028】

効果的には、実行時のホワイトリスティングSMMに加えて、本発明の実施例は、実行時に他のエンティティをモニタする。例えば、本発明の実施例は、UEFI__SYSTEM__TABLE__RUNTIME__SERVICESデータオブジェクトと関連するファンクションポインタ及びルーチンとをモニタするようにしてもよい。例えば、これらのエンティティは、GetTime()、UEFI変数のGetSet()、CapsuleUpdate()などのOSカーネルランタイムファームウェアインタラクション/コールを実現するため、プラットフォームファームウェアからOSカーネルランタイムにわたされてもよい。例えば、これらのエンティティの一部は、実行時にOSカーネルと一緒に配置され、OSカーネルプロテクションがこれらのオブジェクトに対して利用されてもよい。効果的には、これらのコード及びデータオブジェクトをプロテクトするため、MEによるランタイムインテグリティ検証の実行は、よりロウバスタなUEFIの実現を可能にする。

10

20

30

40

50

【 0 0 2 9 】

ここに記載される実施例の多くは特定の実行環境に関する用語を使用するが、当業者は、本発明がこれらの特定の実施例に限定されず、均等なルーチン及び／又は構造が、セキュリティ機能が所望される他のプロセッサベース環境により実現可能であることを理解するであろう。同様に、ここで言及された各種コンポーネント、コントローラ、バーチャルモジュール、プロトコル及びレジスタは、等価な構成を提供し、等価な機能を実行しながら、他のプラットフォームにおける他の用語により記載されてもよい。

【 0 0 3 0 】

当業者は、本開示の利益が与えられると、他の多数の回路とハードウェア及び／又はソフトウェアの組み合わせが、ここに記載される実施例及び本発明の他の実施例に従って各種方法、回路及びシステムを実現するよう構成されてもよいことを理解するであろう。図 1 ～ 8 の実施例は、適切な実施例の非限定的な例である。

10

【 0 0 3 1 】

本発明の上記及び他の特徴は、個別に及び組み合わせて実現される。本発明は、特定の請求項により明示的に要求されない場合、このような特徴の 2 以上を要求するものとして解釈されるべきでない。さらに、本発明は好適な実施例であると現在考えられているものに関して説明されたが、本発明は開示された実施例に限定されず、本発明の趣旨及び範囲内に含まれる各種変更及び均等な構成をカバーするものであると理解されるべきである。


【 符号の説明 】

【 0 0 3 2 】


20

- 1 0 , 2 0 システム
- 1 1 , 2 1 プロセッサ
- 1 2 , 2 2 メモリ
- 1 3 コードブロック
- 2 3 チップセット
- 2 4 管理可能性エンジン


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】



【図 7】



【図 8】



メモリのEFIイメージ

EFIイメージはPE/COFF
実行可能である

MEは、ランタイムチェックの
ためこれらのホワイトリストを
維持する

フロントページの続き

(72)発明者 ヴィンセント ジェイ . ジンマー

アメリカ合衆国 9 8 0 0 3 ワシントン州 フェデラルウェイ サウス 3 6 9 番 ストリート
1 9 3 7

(72)発明者 ディヴィヤ ナイドゥ コーラー サンダー

アメリカ合衆国 9 7 1 2 4 オレゴン州 ヒルズボロ ノースイースト アレックス ウェイ
1 3 1 4 ナンバー 1 8 7

Fターム(参考) 5B276 FD00

5B376 AD24 AD25