

【公報種別】特許法第 17 条の 2 の規定による補正の掲載

【部門区分】第 6 部門第 2 区分

【発行日】平成22年2月12日 (2010.2.12)

【公開番号】特開2008-241832(P2008-241832A)

【公開日】平成20年10月9日 (2008.10.9)

【年通号数】公開・登録公報2008-040

【出願番号】特願2007-78758(P2007-78758)

【国際特許分類】

G 0 9 G 3/36 (2006.01)

G 0 9 G 3/20 (2006.01)

G 0 2 F 1/133 (2006.01)

【F I】

G 0 9 G 3/36

G 0 9 G 3/20 6 2 4 B

G 0 9 G 3/20 6 2 1 B

G 0 9 G 3/20 6 1 1 E

G 0 9 G 3/20 6 7 0 K

G 0 9 G 3/20 6 8 0 H

G 0 2 F 1/133 5 5 0

G 0 2 F 1/133 5 2 5

【手続補正書】

【提出日】平成21年12月21日 (2009.12.21)

【手続補正 1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項 1】

液晶層に基板面方向の電界を印加して液晶分子の配向制御を行う、第 1 の画素電極および第 2 の画素電極を備える横電界方式の液晶素子と、

各画素回路に設けられ、第 1 の電圧および第 2 の電圧の供給源として機能するメモリ回路と、

各画素回路に設けられ、前記メモリ回路から供給される前記第 1 および第 2 の電圧の各々を、前記液晶素子の前記第 1 の画素電極および前記第 2 の画素電極のいずれに供給するかを切り換えることにより、前記液晶素子に印加する電圧を反転させる印加電圧反転回路と、

前記液晶素子に印加する電圧を保持する保持コンデンサと、
を有し、

前記印加電圧反転回路は、前記メモリ回路の前記第 1 および第 2 の電圧の供給端と、基準電源電位との間に直列に接続された、第 1 および第 2 のスイッチ素子と、

前記メモリ回路の前記第 1 および第 2 の電圧の供給端と、前記基準電源電位との間に直列に接続された、第 3 および第 4 のスイッチ素子と、を有し、

前記第 1 および第 2 のスイッチ素子の共通接続点および前記第 3 および第 4 のスイッチ素子の共通接続点の少なくとも 1 つに前記保持コンデンサの一端が接続され、さらに前記第 1 および第 2 のスイッチ素子の共通接続点と前記第 3 および第 4 のスイッチ素子の共通接続点の各々に、前記液晶素子の前記第 1 の画素電極および第 2 の画素電極の各々が接続されると共に、

前記第 1 および第 4 のスイッチ素子を選択的にオンさせるか、前記第 2 および第 3 のスイッチ素子を選択的にオンさせるか、あるいは前記第 1 ~ 第 4 のスイッチ素子をすべてオフさせるかを、切換制御信号によって制御することを特徴とする液晶装置。

【請求項 2】

請求項 1 記載の液晶装置であって、

前記保持コンデンサは、前記第 1 および第 2 のスイッチ素子の共通接続点と、前記第 3 および第 4 のスイッチ素子の共通接続点との間に接続されていることを特徴とする液晶装置。

【請求項 3】

請求項 1 記載の液晶装置であって、

前記保持コンデンサは、その一端が前記第 1 および第 2 のスイッチ素子の共通接続点または前記第 3 および第 4 のスイッチ素子の共通接続点と接続され、他端は所定の直流電位と接続されることを特徴とする液晶装置。

【請求項 4】

請求項 2 記載の液晶装置であって、

前記第 1、第 2、第 3 および第 4 のスイッチ素子の各々は、同一導電型のトランジスタによって構成され、

前記液晶素子に印加される電圧の更新期間には、前記第 1 および第 3 のスイッチ素子と、第 2 および第 4 のスイッチ素子とは、互いに逆相の前記切換制御信号によって相補的に駆動され、前記液晶素子に印加される電圧を前記保持コンデンサにて保持する期間中には、前記第 1 および第 3 のスイッチ素子ならびに前記第 2 および第 4 のスイッチ素子は前記切換制御信号によってすべてオフ状態となることを特徴とする液晶装置。

【請求項 5】

請求項 4 記載の液晶装置であって、

前記 1 本の走査線に接続され、前記各画素回路に設けられた前記メモリ回路の各々に対して表示データを書き込んでいる期間において、前記 1 走査線に接続された画素回路に設けられた前記印加電圧反転回路を構成する前記第 1 および第 3 のスイッチ素子ならびに前記第 2 および第 4 のスイッチ素子はすべてオフ状態となり、

前記 1 走査線に接続され、前記各画素回路に設けられた前記メモリ回路の各々への前記表示データの書き込みが終了すると、前記第 1 および第 2 のスイッチ素子あるいは前記第 3 および第 4 のスイッチ素子がオン状態となって、前記更新された表示データの電圧が前記液晶素子に印加されることを特徴とする液晶装置。

【請求項 6】

請求項 4 記載の液晶装置であって、

前記全ての走査線に接続され、前記各画素回路に設けられた前記メモリ回路の各々に対して表示データを書き込んでいる期間において、前記全ての走査線に接続された画素回路に保持された前記印加電圧反転回路を構成する前記第 1 および第 3 のスイッチ素子ならびに前記第 2 および第 4 のスイッチ素子はすべてオフ状態となり、

前記全ての走査線 (WL) に接続され、前記各画素回路に設けられた前記メモリ回路の各々に対して前記表示データの書き込みが終了すると、前記第 1 および第 2 のスイッチ素子、あるいは前記第 3 および第 4 のスイッチ素子がオン状態となって、前記更新された表示データの電圧が液晶に印加されることを特徴とする液晶装置。

【請求項 7】

請求項 1 ~ 請求項 6 のいずれか記載の液晶装置を搭載した電子機器。

【手続補正 2】

【補正対象書類名】明細書

【補正対象項目名】発明の名称

【補正方法】変更

【補正の内容】

【発明の名称】液晶装置および電子機器