(12) 公表特許公報(A)

(11) 特許出願公表番号

特表2009-540565

(P2009-540565A)

(43) 公表日 平成21年11月19日 (2009.11.19)

| (51) Int.Cl. HO1L 29/78 HO1L 21/20 HO1L 21/336 HO1L 29/786 HO1L 21/205 | FI (2006.01) HO1L (2006.01) HO1L (2006.01) HO1L (2006.01) HO1L (2006.01) HO1L (2006.01) HO1L 審査請求 未) | 29/78 301S 21/20 29/78 616L 29/78 616T 29/78 616V 清求 予備審査請求 未請求 | テーマコード(参考) 5F045 5F110 5F140 5F152 (全 28 頁) 最終頁に続く |
|--|--|--|--|
| (21)出願番号 (86)(22)出願日 (85)翻訳文提出日 (85)国際出願番号 (87)国際公開日 (31)優先権主張番号 (32)優先日 (33)優先権主張国 (31)優先権主張国 (33)優先相 (33)優先日 (33)優先権主張国 | 特願2009-514271 (P2009-514271) 平成19年5月11日 (2007.5.11) 平成21年2月5日 (2009.2.5) PCT/US2007/011464 W02007/145758 平成19年12月21日 (2007.12.21) 60/811,703 平成18年6月7日 (2006.6.7) 米国 (US) 11/536,463 平成18年9月28日 (2006.9.28) 米国 (US) | (71) 出願人 500019890 エーエスエム テッド アメリカ合衆国 アリゾナ州 7 ユニバーシティ (74) 代理人 100127328 弁理士 八木湾 (74) 代理人 100122817 弁理士 鈴木 (74) 代理人 110000796 特許業務法人目 | アメリカ インコーポレイ 国 85034-7200 フィーニックス イースト (ドライブ 3440 羅 史彦 正夫 E枝国際特許事務所 |
| | | | 最終頁に続く |

(54) 【発明の名称】半導体膜の選択的なエピタキシャル形成

(57)【要約】

反復して行うブランケット堆積と選択的エッチングと のサイクル的なプロセスによって、半導体ウィンドウ(114)内にエピタキシャル層(125)を選択的に形 成する。ブランケット堆積フェーズは、フィールド酸化 物等の絶縁領域(112)上へ非エピタキシャル材料(120)を残し、選択的なエッチングフェーズは、優先 的に非エピタキシャル材料(120)を除去し、且つ、 堆積されるエピタキシャル材料(125)はサイクル毎 に堆積される。エピタキシャル材料(125)の品質は 、絶縁体(112)上で堆積が発生しない選択的プロセ スよりも向上する。プロセスのエッチングフェーズ中に ゲルマニウム触媒を使用することは、エッチング速度を 促進し、且つ、複数のサイクルを介する等温および / ま たは等圧条件の維持費用の節約を容易にする。スループ ットおよび品質は、トリシランの使用、絶縁領域(11 2)上への非晶質材料(120)の形成、および各堆積 フェーズにおける非晶質:エピタキシャル材料の厚さの 比の最小化によって向上する。 【選択図】図5A



(19) 日本国特許庁(JP)

【特許請求の範囲】

【請求項1】

半導体ウィンドウ内に半導体材料を選択的に形成する方法であって、

絶縁表面と単結晶半導体表面とを備える基板を、化学気相蒸着チャンバ内に設ける工程と、

前記絶縁表面上の非エピタキシャル半導体材料と前記単結晶半導体表面上のエピタキシャル半導体材料との厚さの比が約1.6:1未満となるように、前記基板の前記絶縁表面上および前記単結晶半導体表面上へ、半導体材料をブランケット堆積する工程と、

前記絶縁表面から前記非エピタキシャル半導体材料を選択的に除去する工程とを含み、 ブランケット堆積する前記工程と、選択的に除去する前記工程とを、前記化学気相蒸着 ¹⁰

チャンバ内で実行する方法。

【請求項2】

ブランケット堆積する前記工程と選択的に除去する前記工程とを複数のサイクルで反復 する工程をさらに含み、各サイクルが、前記単結晶半導体表面上のエピタキシャル材料に 厚さを追加する、請求項1記載の方法。

【請求項3】

前記半導体材料は炭素ドープシリコンを含む、請求項2記載の方法。

【請求項4】

【請求項5】

前 記 炭 素 ド ー プ シ リ コ ン は 約 0 . 1 原 子 % ~ 3 . 6 原 子 % の 置 換 炭 素 を 含 む 、 請 求 項 3 記 載 の 方 法 。

20

30

40

前記単結晶半導体表面はリセスされたソース / ドレイン領域を含み、前記エピタキシャル材料は中間のチャネル領域上へ応力を加える、請求項 2 記載の方法。

【請求項6】

選択的に除去する前記工程は、前記リセスされたソース / ドレイン領域の側壁からエピ タキシャル材料を除去し、且つ、前記リセスされたソース / ドレイン領域の底部にエピタ キシャル材料を残す工程を含む、請求項 5 記載の方法。

【請求項7】

- ブランケット堆積する前記工程は、非選択的に堆積する工程を含む、請求項2記載の方 法。
- 【請求項8】

ブランケット堆積する前記工程は、ハロゲン化物を用いずに気相ソースをフローする工 程を含む、請求項2記載の方法。

【請求項9】

ブランケット堆積する前記工程は、前記絶縁表面上へ、圧倒的に非晶質である半導体材 料を形成する工程を含む、請求項2記載の方法。

【請求項10】

ブランケット堆積する前記工程の各々は、前記絶縁表面上の非エピタキシャル物質と前 記単結晶半導体表面上のエピタキシャル材料との厚さの比を、約1.0:1~約1.3:

1 で堆積する、請求項2記載の方法。

【請求項11】

前記エピタキシャル材料は、インサイチュ燐および炭素ドープシリコンを含む、請求項 2記載の方法。

【請求項12】

前記エピタキシャル材料は約0.4m ・cm~2m ・cmの抵抗率を有する、請求 項11記載の方法。

【 請 求 項 1 3 】

ブランケット堆積する前記工程と選択的に除去する工程とは共に、互いに±10の範 囲内で実行される、請求項2記載の方法。

【請求項14】

の範囲

10

20

30

40

ブランケット堆積する前記工程と選択的に除去する工程とは共に、互いに±5

内で実行される、請求項2記載の方法。 【請求項15】 選択的に除去する前記工程は、ゲルマニウムソースおよびハロゲン化物ソースを前記化 学気相蒸着チャンバ内へフローする工程を含む、請求項1記載の方法。 【請求項16】 ブランケット堆積する前記工程は、トリシランを前記化学気相蒸着チャンバ内へフロー する工程を含む、請求項1記載の方法。 【請求項17】 ブランケット堆積する前記工程は、適切な炭素ソースおよび適切な電気的ドーパントソ ースを、前記化学気相蒸着チャンバ内へフローする工程をさらに含む、請求項16記載の 方法。 【請求項18】 エピタキシャル半導体材料を選択的に形成する方法であって、 基 板 の 単 結 晶 半 導 体 領 域 上 へ エ ピ タ キ シ ャ ル 材 料 を 形 成 し 、 か つ 前 記 基 板 の 絶 縁 領 域 上 へ非エピタキシャル材料を形成するために、半導体材料をブランケット堆積する工程と、 ブランケット堆積された前記半導体材料を、ハロゲン化物ソースおよびゲルマニウムソ ースを含むエッチング化学物質に露出することにより、前記絶縁領域上から前記非エピタ キシャル材料を選択的に除去する工程と、 ブランケット堆積する前記工程と選択的に除去する前記工程とを、少なくとも一度反復 する工程とを含む方法。 【請求項19】 ブランケット堆積する前記工程は、前記基板を収容する化学気相蒸着チャンバ内へトリ シランをフローする工程を含む、請求項18記載の方法。 【請求項20】 ブランケット堆積する前記工程は、各サイクルにおいて約1nm~10nmで堆積する 工程を含む、請求項18記載の方法。 【請求項21】 ブランケット堆積する前記工程および選択的に除去する工程は、化学気相蒸着チャンバ 内で実行される等温および等圧プロセスである、請求項18記載の方法。 【請求項22】 前記半導体領域はリセスされた領域を含む、請求項18記載の方法。 【請求項23】 前 記 リ セ ス さ れ た 領 域 内 の 前 記 エ ピ タ キ シ ャ ル 材 料 は 、 前 記 基 板 の 隣 接 す る 領 域 に 歪 み を加える、請求項22記載の方法。 【請求項24】 前記半導体材料は炭素ド-プシリコンを含む、請求項18記載の方法。 【請求項25】 基板上の選択される位置にシリコン含有材料を形成する方法であって、 単 結 晶 半 導 体 の 露 出 さ れ た ウ ィ ン ド ウ を 複 数 の フ ィ ー ル ド 分 離 領 域 間 に 有 す る 基 板 を 設 ける工程と、 前記基板上へトリシランをフローすることにより、単結晶材料の前記ウィンドウおよび

前記基板エペトリシラノをノローすることにより、単結晶材料の前記ワイノトリのよ前記フィールド分離領域上へ、シリコン含有材料をブランケット堆積する工程と、前記フィールド分離領域上から前記シリコン含有材料を選択的に除去する工程と、

ブランケット堆積する前記工程と選択的に除去する前記工程とを複数回のサイクルで反 復する工程とを含む方法。

【請求項26】

前記シリコン含有材料をブランケット堆積する前記工程は、前記基板上へ、トリシラン を用いて炭素ソース蒸気をフローする工程を含み、前記シリコン含有材料は炭素ドープシ リコンを含む、請求項25記載の方法。 【請求項27】

選択的に除去する前記工程は、単結晶半導体の前記ウィンドウ上からエピタキシャル材 料を除去する工程よりも速い速度で、前記フィールド分離領域上から非エピタキシャル材 料をエッチングする工程を含む、請求項26記載の方法。

【請求項28】

前記ウィンドウはリセスを備え、選択的に除去する前記工程は、前記リセスの側壁から エピタキシャル材料を除去し、且つ、前記リセスの底部にエピタキシャル材料を残す工程 をさらに含む、請求項27記載の方法。

【請求項29】

選択的に除去する前記工程は、前記基板をハロゲン化物エッチャントおよびゲルマニウ ¹⁰ ムソースに露出する工程を含む、請求項25記載の方法。

【請求項30】

単結晶半導体の前記ウィンドウは、前記フィールド分離領域の上面に対してリセスを備える、請求項25記載の方法。

【請求項31】

ブランケット堆積する前記工程および選択的に除去する前記工程は、等温および / また は等圧条件下で実行される、請求項25記載の方法。

【請求項32】

ブランケット堆積する前記工程および選択的に除去する前記工程は、前記シリコン含有 材料の、毎分約4nm~11nmの正味の成長速度を提供する、請求項25記載の方法。 20 【請求項33】

エピタキシャル半導体材料を選択的に形成する方法であって、

絶縁領域と当該絶縁領域内に形成される半導体ウィンドウとを、基板に提供する工程と

前 記 絶 縁 領 域 上 へ 非 晶 質 半 導 体 材 料 を 堆 積 し 、 か つ 前 記 半 導 体 ウィンド ウ 上 へ エ ピ タ キ シ ャ ル 半 導 体 材 料 を 堆 積 す る 工 程 と 、

前記絶縁領域上から前記非晶質半導体材料を選択的にエッチングし、且つ、前記半導体ウィンドウ内に少なくとも幾分かのエピタキシャル半導体材料を残す工程と、

ブランケット堆積する前記工程と選択的に除去する前記工程とを、複数回のサイクルで 反復する工程とを含む方法。

【請求項34】

前記半導体ウィンドウは、前記絶縁領域の上面から下方にリセスを備え、反復する前記 工程は、前記リセスをエピタキシャル半導体材料で充填する工程を含む、請求項33記載 の方法。

【請求項35】

堆積する前記工程は、前記リセスを炭素ドープシリコンで充填して、リセスされたソース/ドレイン構造を形成する工程を含む、請求項34記載の方法。

【請求項36】

堆積する前記工程は、前記リセスされたソース / ドレイン構造へ、電気的ドーパントを インサイチュ供給する工程をさらに含む、請求項 3 5 記載の方法。

【請求項37】

堆積する前記工程は、炭素ドープシリコンを形成する工程を含む、請求項35記載の方法。

【請求項38】

堆積する前記工程は、前記炭素ドープシリコン上へ、炭素フリーのキャップ層を形成する工程をさらに含む、請求項37記載の方法。

【請求項39】

反復する前記工程は、隆起されたソース / ドレイン構造を形成する工程を含む、請求項 33記載の方法。

【請求項40】

50

40

記載の方法。 【請求項41】 前記半導体ウィンドウは、前記絶縁領域の上面から下方にリセスを備え、前記リセス内 の前記エピタキシャル半導体材料は、隣接する領域に横方向の引張歪みを加える、請求項 33記載の方法。 【請求項42】 前記隣接する領域はトランジスタチャネル領域である、請求項41記載の方法。 【請求項43】 10 選択的に除去する前記工程は、前記リセスの側壁からエピタキシャル材料を除去し、且 つ、前記リセスの底部にエピタキシャル材料を残す工程をさらに含む、請求項41記載の 方法。 【請求項44】 選択的にエッチングする前記工程は、前記基板を塩素ソースおよびゲルマニウムソース に露出する工程を含む、請求項33記載の方法。 【請求項45】 堆積の各工程において、前記絶縁領域上の非晶質半導体材料と前記半導体ウィンドウ上 の前記エピタキシャル半導体材料との厚さの比が約1.6:1未満である、請求項33記 載の方法。 20 【請求項46】 前記比は約1.0:1~1.3:1である、請求項45記載の方法。 【発明の詳細な説明】 【技術分野】 $\begin{bmatrix} 0 & 0 & 0 & 1 \end{bmatrix}$ 本 発 明 は 、 概 し て 半 導 体 プ ロ セ ス に お け る シ リ コ ン 含 有 材 料 の 堆 積 に 関 し 、 よ り 具 体 的 には、半導体ウィンドウ上へのシリコン含有材料の選択的形成に関する。 【背景技術】 関連する出願の相互参照 本出願は、2006年6月7日付け出願の米国仮特許出願第60/811,703号に 対する、米国特許法第119条(e)に基づく優先権の利益を主張する。 [0003]また、本出願は、米国特許出願第11/343,275号(2006年1月30日付け 出願、Attorney Docket ASMEX.511A)、米国特許出願第11 / 3 4 3 , 2 6 4 号 (2 0 0 6 年 1 月 3 0 日付け出願、Attorney Docket A S M E X . 5 1 7 A)、米国特許出願公報第2003/0036268(2002年 5月29日付け出願、Attorney Docket ASMEX.317A)、およ び米国特許第6,998,305号(2004年1月23日付け出願、Attorney Docket ASMEX.425A)に関連する。これら関連する出願すべての全開 示を、参照により本明細書に組み込む。 [0004]集積回路の形成においては、多くの場合、エピタキシャル層は、複数のフィールド分離 領域間に存在する活性領域メサ等の選択されたロケーション内に位置すること、またはよ り具体的には、画定されたソースドレイン領域上に位置することが望まれる。非エピタキ シャル (非 晶 質 ま た は 多 結 晶) 材 料 は 、 堆 積 後 に フィ ー ル ド 分 離 領 域 上 か ら 選 択 的 に 除 去 される場合があるが、典型的には、化学気相蒸着法(CVD)およびエッチング用の化学

し、露出された半導体ウィンドウ上に正味のエピタキシャル堆積を形成させることがより 効率的であるとされる。選択的なエピタキシャルCVDとして知られるこのプロセスは、 シリコン酸化物またはシリコン窒化物のような絶縁体上において、典型的な半導体堆積プ

物質を同時に供給し、かつ条件を調整して、結果的に絶縁領域上での正味の堆積をゼロに

30

40

50

(5)

堆積する前記工程は、燐および炭素ドープシリコンを堆積する工程を含む、請求項33

ロセスの遅い核生成を利用する。また、このような選択的なエピタキシャルCVDは、非 晶質および多結晶材料のエッチング剤に対する感受性が、エピタキシャル層の感受性より も大きいという性質を利用する。

(6)

【 0 0 0 5 】

半導体層の選択的なエピタキシャル形成が望まれる多くの状況の例には、歪みを生成す るための幾つかのスキームが含まれる。シリコン、ゲルマニウムおよびシリコンゲルマニ ウム合金等の半導体材料の電気的特性は、これらの材料が歪まされる程度によって影響を 受ける。例えば、シリコンは引張歪みの下では電子移動度の向上を示し、シリコンゲルマ ニウムは圧縮歪みの下では正孔移動度の向上を示す。半導体材料のパフォーマンスを向上 させる方法はかなりの関心事であり、様々な半導体プロセスアプリケーションにおいて潜 在的な用途を有する。半導体プロセスは、必然的に特に厳しい品質要求を伴い、典型的に は、集積回路の製造、並びに様々な他の分野において使用される。例えば、半導体プロセ ス技術は、広範な技術を使用するフラットパネルディスプレイの製造、並びに微小電子機 械システム(「MEMS」)の製造においても使用される。

シリコン及びゲルマニウム含有材料に歪みを導入する幾つかのアプローチは、様々な結 晶質間の格子定数の相違を活用することに焦点を当てている。例えば、結晶ゲルマニウム の格子定数は5.65 であり、結晶シリコンでは5.431 、ダイヤモンド炭素では 3.567 である。ヘテロエピタキシは、堆積層が、基層である単結晶材料の格子定数 を取り入れるようにして、特定の結晶材料の薄い層を異なる結晶材料上へ堆積することを 含む。例えば、このアプローチを使用すれば、歪みシリコンゲルマニウム層は、単結晶シ リコン基板上へのヘテロエピタキシャル堆積によって形成されることが可能である。ゲル マニウム原子はシリコン原子より僅かに大きいが、堆積されるヘテロエピタキシャルなシ リコンゲルマニウムが、その下に存在するシリコンのより小さい格子定数に拘束されるこ とから、シリコンゲルマニウムは、ゲルマニウム含有量の関数として変化する程度まで圧 縮的に歪まされる。典型的には、シリコンゲルマニウム層のバンドギャップは、純粋なシ リコンの1.12eVから純粋なゲルマニウムの0.67eVへと、シリコンゲルマニウ ム内のゲルマニウム含有量が増大するにつれて単調減少する。別のアプローチでは、弛緩 したシリコンゲルマニウム層上へシリコン層をヘテロエピタキシャルに堆積することによ って、引張歪みが薄い単結晶シリコン層内に与えられる。この例では、ヘテロエピタキシ ャルに堆積されるシリコンは、その格子定数がその下に存在する弛緩したシリコンゲルマ ニウムのより大きい格子定数に拘束されることに起因して、歪まされる。引張歪みを受け るヘテロエピタキシャルシリコンは、典型的には電子移動度の増大を示す。これらのアプ ローチのどちらにおいても、デバイス(例えば、トランジスタ)が製造される前の基板レ ベルで歪みが生成される。

【0007】

これらの例では、格子構造内のシリコン原子を他の原子で置換することによって、単結 晶シリコン含有材料内へ歪みが導入される。この技術は、一般的には置換ドーピングと称 される。例えば、単結晶シリコンの格子構造に含まれるシリコン原子の幾つかをゲルマニ ウム原子で置換すると、ゲルマニウム原子は置換されるシリコン原子より大きいので、結 果的に生じる置換ドープされた単結晶シリコン材料内に圧縮歪みが生成される。炭素原子 は置換されるシリコン原子より小さいので、炭素を使用する置換ドーピングを行えば、単 結晶シリコン内へ引張歪みを導入することが可能である。さらなる詳細は、"Substituti onal Carbon Incorporation and Electronic Characterization of Si_{1-y}C_y/Si and Si₁₋ _{x-y}Ge_xC_y/Si Heterojunctions" by Judy L. Hoyt, Chapter 3 in "Silicon-Germanium Carbon Alloy", Taylor and Francis, pp. 59-89 (New York 2002)に記載されている。 本文献の開示内容を本参照により組み込み、以後、本明細書において本開示を「Hoyt 文献」と称する。しかしながら、非置換型の不純物は歪みを生じさせない。 【0008】

同様に、電気的に活性であるために、電気的ドーパントもまたエピタキシャル層内へ置 50

20



換的に組み込まれるべきである。どちらのドーパントも、堆積されて組み込まれるか、あ るいは、所望のレベルの置換可能性およびドーパント活性化を達成するためにアニールさ れる必要がある。アニーリングがサーマルパジェットを消費するので、調整された格子定 数のための不純物の、または電気的ドーパントの何れかのインサイチュドーピングは、多 くの場合、エクサイチュ(ex‐situ)オーバードーピングを行い、後続のアニーリ ングを行うことで、ドーパントを格子構造内へ導入するのが好適である。しかしながら実 際には、インサイチュ置換ドーピングは、堆積を行う間のドーパントが非置換的に組み込 まれる傾向、例えば格子構造においてシリコン原子を置換するのではなく、シリコン内の ドメインまたはクラスタ内に割込み式に組み込むことにより複雑化する。非置換ドーピン グは、例えば、シリコンの炭素ドーピングと、シリコンゲルマニウムの炭素ドーピングと 、電気活性ドーパントによるシリコンおよびシリコンゲルマニウムのドーピングとを複雑 にする。Hoy t 文献の第73ページの図3.10が示すように、インサイチュドープさ れた置換炭素の含有量が2.3原子%に達する結晶シリコンを生成するために、先行技術 による堆積方法が使用されている。これは、5.4 を超える格子面間隔および1.0G Pa未満の引張歪みに相当する。

【発明の概要】

【課題を解決するための手段】

[0009]

本発明の別の態様によれば、半導体ウィンドウ内に半導体材料を選択的に形成する方法 が提供される。本方法は、化学気相蒸着チャンバ内に基板を設ける工程を含み、前記基板 は絶縁表面と単結晶半導体表面とを備える。半導体材料は、絶縁表面上の非エピタキシャ ル半導体材料と単結晶半導体表面上のエピタキシャル半導体材料との厚さの比が約1.6 :1未満となるように、基板の絶縁表面上および単結晶半導体表面上へブランケット堆積 される。非エピタキシャル半導体材料は、絶縁表面上から選択的に除去されるが、ブラン ケット堆積および選択的除去は、化学気相蒸着チャンバ内で実行される。 【0010】

本発明の別の態様によれば、エピタキシャル半導体材料を選択的に形成する方法が提供 される。半導体材料は、基板の単結晶半導体領域上へエピタキシャル物質を形成し、かつ 基板の絶縁領域上へ非エピタキシャル物質を形成するために、プランケット堆積される。 非エピタキシャル物質は、ブランケット堆積された半導体材料を、ハロゲン化物ソースお よびゲルマニウムソースを含むエッチング化学物質に露出することにより絶縁領域上から 選択的に除去される。ブランケット堆積および選択的除去は、少なくとも一回は反復され る。

[0011]

本発明の別の態様によれば、基板上の選択される位置にシリコン含有材料を形成する方法が提供される。本方法は、単結晶半導体の露出されたウィンドウを複数のフィールド分離領域間に有する基板を設ける工程を含む。シリコン含有材料は、基板上へトリシランをフローすることにより、単結晶材料のウィンドウおよびフィールド分離領域上へブランケット堆積される。シリコン含有材料は、フィールド分離領域上から選択的に除去される。 ブランケット堆積および選択的除去は、複数回のサイクルで反復される。 【0012】

本発明の別の態様によれば、エピタキシャル半導体材料を選択的に形成する方法が提供 される。本方法は、絶縁領域と当該絶縁領域内に形成される半導体ウィンドウとを、基板 に提供する工程を含む。絶縁領域上には非晶質半導体材料が堆積され、半導体ウィンドウ 上にはエピタキシャル半導体材料が堆積される。非晶質半導体材料は、絶縁領域上から選 択的にエッチングされ、且つ、エピタキシャル半導体材料の少なくとも幾分かは、半導体 ウィンドウ内に残される。ブランケット堆積および選択的除去は、複数回のサイクルで反 復される。

[0013]

本明細書に開示する方法およびシステムの実施形態の一例を、単なる例示を目的とする 50

20

10

40

添付の図面に示す。図面は下記の図を含み、図面を通じて類似の構成部分には類似の数字 を付す。 【図面の簡単な説明】 [0014]【図1】混合基板のリセスされたソース/ドレイン領域内に炭素ドープシリコン薄膜を堆 積させる特定の実施例を使用して、エピタキシャル半導体層を選択的に形成するためのプ ロセスを示すフローチャートである。 【図2】半導体基板内に形成されたパターニングされた絶縁領域を備える、部分的に形成 された半導体構造を示す概略図である。 【 図 3 】 図 2 の 部 分 的 に 形 成 さ れ た 半 導 体 構 造 の 、 混 合 基 板 表 面 上 へ の 炭 素 ド ー プ シ リ コ ン薄膜のブランケット堆積を実行後を示す概略図である。 【図4】図3の部分的に形成された半導体構造の、選択的な化学気相エッチングプロセス を 実 行 し て 混 合 基 板 の 酸 化 物 領 域 か ら 炭 素 ド ー プ シ リ コ ン を 除 去 し た 後 を 示 す 概 略 図 で あ る。 【 図 5 A 】 図 4 の 部 分 的 に 形 成 さ れ た 半 導 体 構 造 の 、 ブ ラ ン ケ ッ ト 堆 積 お よ び 選 択 的 エ ッ チングのさらなるサイクルの実行後を示す概略図である。

【図 5 B】図 4 の部分的に形成された半導体構造の、ブランケット堆積および選択的エッチングのさらなるサイクルの実行後を示す概略図である。

【図 5 C】図 4 の部分的に形成された半導体構造の、ブランケット堆積および選択的エッチングのさらなるサイクルの実行後を示す概略図である。

20

10

【図 5 D】図 4 の部分的に形成された半導体構造の、ブランケット堆積および選択的エッチングのさらなるサイクルの実行後を示す概略図である。

【図 6】炭素ドープシリコン薄膜の非晶質領域のエッチング速度をエッチング化学物質におけるHC1分圧の関数として示すグラフである。

【図7】様々なエッチング化学物質について、エッチング速度と非晶質(「 a 」)および 単結晶(「 c 」)エッチング速度比とをエッチング化学物質のGeH₄フローの関数とし て示すグラフである。

【図8】炭素ドープシリコン薄膜の非晶質領域のエッチング速度をチャンバ圧力の関数と して示すグラフである。

【図9】炭素ドープシリコン薄膜の非晶質領域のエッチング速度を温度の逆数の関数とし ³⁰ て示すグラフである。

【図10】炭素ドープシリコン薄膜の非晶質領域の厚さをエッチングの累積時間の関数として示すグラフである。

【図11】ウェーハ上へ堆積される炭素ドープシリコン薄膜の非晶質領域のエッチング速 度をウェーハ上の半径方向位置の関数として示すグラフである。

【図12】エッチングサイクルの様々な持続時間について、ウェーハ上へ堆積される炭素 ドープシリコン薄膜の非晶質領域の厚さをウェーハ上の半径方向位置の関数として示すグ ラフである。

【図13】G e H ₄ エッチャントの様々なエッチング化学物質およびエッチングサイクルの様々な持続時間について、ウェーハ上へ堆積される炭素ドープシリコン薄膜の非晶質領 域の厚さをウェーハ上の半径方向位置の関数として示すグラフである。

□ 四の厚さをリェーハエの半径方向位置の関数として示すクラフである。
【図14】パターニングされた基板上にブランケット堆積および部分的エッチングのサイクルを実行することにより生成される、部分的に形成された炭素ドープシリコン構造の一例を示す顕微鏡写真である。

【図15】本明細書に開示する所定の技術を使用して形成された、部分的に形成された例 示的な炭素ドープシリコン薄膜について、元素濃度を深さの関数として示すグラフである 。

【図16】パターニングされた基板上に複数回の堆積およびエッチングサイクルを実行す ることにより生成された、例示的に形成された炭素ドープシリコン構造を示す顕微鏡写真 である。

【図17】本明細書に開示する所定のサイクル技術を使用して選択的に形成されたエピタ キシャル炭素ドープシリコン薄膜の原子間力顕微鏡分析を示す。

(9)

【図18】本明細書に開示する所定のサイクル技術を使用して堆積された炭素ドープシリコン薄膜のX線回折の変動するカーブを示す。

【発明を実施するための形態】

【0015】

多くの場合、堆積技術は、基板の異なる領域において、堆積の量または種類に合わせた 調製を試行する。例えば、米国特許第6,998,305号は、エッチングおよび堆積の 同時的反応が、シリコン酸化物上への堆積を伴わないシリコン上への選択的堆積で知られ ていることを認識する。第3のタイプの表面、即ち露出されるトランジスタゲート上の堆 積を制御するために、この第6,998,305号特許は、エッチングフェーズと共に選 択的堆積をサイクル的に交替させることを教示する。しかしながら、本発明の発明者は、 選択的堆積の化学物質が、時として堆積フェーズに望ましくない影響を与えることを認識 する。説明する実施形態は、NMOSアプリケーション用の炭素ドープシリコンという特 定の実施例に関連するが、当該技術分野における熟練者は、本明細書に開示する方法が、 層の選択的形成は望まれるもののエッチャントが堆積層の望ましい特性を妨害する可能性 のある、様々な半導体アプリケーションに用途を有することを認識するであろう。 【0016】

堆積方法には、様々な置換ドープ単結晶シリコン含有材料の製造に有効であるものが存 在する。例えば、トリシラン(Si₃ H₈)をシリコンソースとして、かつ炭素含有ガス または蒸気を炭素ソースとして使用して、比較的高速で堆積を実行することにより、結晶 シリコンのインサイチュ置換炭素ドーピングを実行することが可能である。炭素ドープシ リコン含有合金は、シリコンゲルマニウム系に対して相補的な性質を有する。置換ドーピ ングの程度は、シリコン内の炭素ドーパント(置換型および非置換型)の総量をベースと する置換炭素ドーパントの重量比で70%以上である。炭素ドープシリコン含有材料を形 成するための技術は、炭素とシリコンとの間の多大な格子不整合、シリコンにおける炭素 の低い溶解性、および炭素ドープシリコンの沈殿傾向を含む幾つかの課題を克服する。結 晶シリコンのインサイチュ置換炭素ドーピングに関するさらなる詳細は、米国特許出願第 11/343,275号(2006年1月30日付け出願、Attorney Dock et ASMEX.511A)に記述されている。

【0017】

本明細書において、「シリコン含有材料」およびこれに類似する用語は、シリコン(結 晶シリコンを含む)、炭素ドープシリコン(Si:C)、シリコンゲルマニウム、および 炭素ドープシリコンゲルマニウム(SiGe:C)を含むがこれらに限定されない広範な シリコン含有材料の意味で使用される。本明細書で使用するように、「炭素ドープシリコ ン」、「Si:C」、「シリコンゲルマニウム」、「炭素ドープシリコンゲルマニウム」 」「SiGe:C」、およびこれらに類似する用語は、表示する化学元素を様々な比率で 含み、任意選択として少量の他の元素を含む材料を意味する。例えば、「シリコンゲルマ ニウム」は、シリコン、ゲルマニウム、および任意選択として、例えば炭素および電気活 性ドーパント等のドーパントといった、他の元素を含む材料である。「Si:C」および 「SiGe:C」等の用語は、それ自体が化学量論的な化学式ではなく、よって表示する 元素を特定の割合で含む物質に限定されない。さらに、Si:CおよびSiGe:C等の 用語は、他のドーパントの存在を排除するように意図されるものではなく、よってSi: Cという用語および Si: C: Pという用語には、燐及び炭素ドープシリコン材料が含ま れる。シリコン含有薄膜におけるドーパント(炭素、ゲルマニウムまたは電気活性ドーパ ント等)の比率は、本明細書では別段の記載のない限り、薄膜全体をベースとする原子パ ーセントで表される。

【0018】

シリコン含有材料内に置換ドープされる炭素の量は、ドープされるシリコン含有材料の 垂直方向の格子面間隔をX線回折により測定し、次いで単結晶シリコンと単結晶炭素(ダ

10

30

イヤモンド)との間で直線補間を実行して、 Vegardの法則を当てはめることにより 決定することが可能である。例えば、シリコン内に置換ドープされる炭素の量は、ドープ されるシリコンの垂直方向の格子面間隔をX線回折により測定し、次いでVegardの 法則を当てはめることによって決定することが可能である。この技術に関するさらなる詳 細は、Hoyt文献に記述されている。ドープシリコンに含まれる炭素の合計含有量は、 二次イオン質量分析法(「SIMS」)によって決定することが可能である。非置換炭素 含有量は、炭素の合計含有量から置換炭素含有量を減算して決定することが可能である。 他のシリコン含有材料内に置換ドープされる他の元素の量も、類似の方法で決定すること が可能である。

【0019】

本明細書において使用する「基板」という用語は、その上で堆積を行うことが望まれる ワークピース、もしくは、1つ以上の堆積ガスへ露出される表面の何れかを意味する。例 えば、或る実施形態では、基板は、単結晶シリコンウェーハまたはセミコンダクタ・オン ・インシュレータ(「SOI」)基板、或いは、ウェーハ上へ堆積されるエピタキシャル シリコン表面、シリコンゲルマニウム表面またはIII-V族物質である。ワークピース はウェーハに限定されず、ガラス、プラスチック、または半導体プロセスに採用される他 の基板も含む。参照によりその全開示を本明細書に組み込む米国特許第6,900,11 5号で論じられているように、「混合基板」とは、 2つ以上の異なるタイプの表面を有す る基板である。例えば、或るアプリケーションでは、混合基板は、第1の表面形態を有す る第1の表面と、第2の表面形態を有する第2の表面とを備える。或る実施形態では、隣 接する誘電体または絶縁体上での堆積を最小限に抑えながら、より好適には回避しながら 、 炭 素 ド ー プ シ リ コ ン 含 有 層 が 単 結 晶 半 導 体 材 料 上 へ 選 択 的 に 形 成 さ れ る 。 誘 電 材 料 の 例 には、二酸化シリコン(シリコンの炭素ドープおよびフッ素ドープ酸化物等の低誘電定数 のフォームを含む)、シリコン窒化物、金属酸化物および金属シリケートが含まれる。「 エピタキシャル」、「エピタキシャルに」、「ヘテロエピタキシャル」、「ヘテロエピタ キシャルに」およびこれらに類似する用語は、本明細書では、堆積層が基板の格子定数を 取り入れる、または前記格子定数に従うように、結晶基板上へ結晶シリコン含有材料を堆 積することの意味で使用される。堆積層の組成が基板のそれとは異なる場合、エピタキシ ャル堆積は概してヘテロエピタキシャルであるとされる。

【0020】

複数の表面が同じ元素から製造される場合であっても、それら表面の形態(結晶性)が 異なっていれば、これらの表面は異なるものとされる。本明細書において記述するプロセ スは、様々な基板上へのシリコン含有薄膜の堆積に有益であるが、混合された表面形態を 有する混合基板に特に有益である。このような混合基板は、第1の表面形態を有する第1 の表面と、第2の表面形態を有する第2の表面とを備える。このコンテキストにおいて、 「表面形態」は基板表面の結晶構造を意味する。非晶質および結晶は、異なる形態の例で ある。多結晶形態は、秩序正しい結晶の無秩序な配列から成り、よって中間の秩序度を有 する結晶構造である。多結晶材料内の原子は、各結晶内では秩序立てられているが、結晶 自体は互いに対して長距離秩序を欠く。単結晶形態は、高度の長距離秩序を有する結晶構 造である。エピタキシャル薄膜は、成長の基層である基板、典型的には単結晶、と同一の 結晶構造および配向を特徴とする。これらの材料における原子は、(原子規模で)比較的 長い距離に渡って連続する格子状構造に配列される。原子が明確な周期的配列を欠くこと から、非晶質形態は低い秩序度を有する非晶質構造である。他の形態には、微晶性材料と 、非晶質及び結晶材料の混合体とが含まれる。したがって、「非エピタキシャル」は、非 晶質、多結晶、微晶質およびこれらの混合体を包含する。本明細書で使用する「単結晶」 または「エピタキシャル」は、トランジスタ製造に一般に使用されるような、許容可能な 数の欠陥を内部に有する圧倒的に大きい結晶構造を記述するために使用される。層の結晶 性は、概して非晶質から多結晶、単結晶へと連続して低下し、多くの場合、結晶構造は、 低密度という欠陥にも関わらず単結晶またはエピタキシャルとされる。混合基板の特定の 例には、単結晶 / 多結晶、単結晶 / 非晶質、エピタキシャル / 多結晶、エピタキシャル /

10

20

10

20

30

40

非晶質、単結晶 / 誘電体、エピタキシャル / 誘電体、導電体 / 誘電体および半導体 / 誘電 体が含まれるが、これらに限定されない。「混合基板」という用語は、 2 つ以上の異なる タイプの表面を有する基板を包含する。本明細書に記述する、 2 つのタイプの表面を有す る混合基板上へシリコン含有薄膜を堆積させるための方法は、 3 つ以上の異なるタイプの 表面を有する混合基板へも適用可能である。

[0021]

リセスされたソース/ドレイン領域内へ成長される場合、引張歪み炭素ドープシリコン 薄膜(Si:C膜)は、引張歪みシリコンチャネルへ、NMOSデバイスに特に有益な電 子移動度の向上を与える。これは、歪みシリコン層を支持するための弛緩したシリコンゲ ルマニウムバッファ層を設ける必要性を有利に排除する。このようなアプリケーションで は、ドーパントソースまたはドーパント前駆物質を使用するインサイチュドーピングによ り、電気活性ドーパントが有利に組み込まれる。燐を使用する高レベルの電気活性置換ド ーピングも、引張歪みに寄与する。電気的ドーパントの好適な前駆物質は、ホスフィン、 ヒ素蒸気、およびアルシン等のn型ドーパント前駆物質を含むドーパント水素化物である 。例えば(HュSi)ュ」、PR、であるシリルホスフィンと、例えば(HュSi)ュ」 _x A s R _x (但しx = 0、1または2、 R _x = Hおよび / または重水素 (D)である)で あるシリルアルシンとは、燐およびヒ素ドーパントの代替的な前駆物質である。燐および ヒ素は、NMOSデバイスのソース/ドレイン領域のドーピングに特に有益である。Sb H。およびトリメチルインジウムは、各々アンチモンおよびインジウムの代替的なソース である。このようなドーパント前駆物質は、後述する好適な薄膜、好適には、ボロンドー プシリコン、燐ドープシリコン、アンチモンドープシリコン、インジウムドープシリコン 、およびヒ素ドープシリコンと、Si:C、シリコンゲルマニウム、およびSiGe:C の薄膜および合金の製造に有益である。

【 0 0 2 2 】

引張歪みSi:C薄膜の選択的なエピタキシャル形成

現在、混合基板のリセスされたソース / ドレイン領域等の露出された半導体ウィンドウ 内に、引張歪みSi:C薄膜を選択的に形成するための技術が開発されている。このよう な選択的な形成は、例えば、(a)シリコン前駆物質としてトリシランを使用して、混合 基板上へSi:C薄膜をブランケット堆積し、かつ(b)混合基板の絶縁体部分上へ結果 的に形成される非エピタキシャル層を、選択的にエッチングすることによって達成するこ とが可能である。任意選択として、ステップ(a)および(b)は、リセスされたソース /ドレイン領域上にエピタキシャル薄膜の目標厚さが達成されるまでサイクル的に反復さ れる。

[0023]

リセスされたソース / ドレイン領域は、乾式エッチングおよびこれに続くHF洗浄およ びインサイチュアニーリングによって形成することが可能である。乾式エッチングが使用 される実施形態では、選択的に成長される薄い(約1nm~約3nm)シリコンシード層 の堆積が、エッチダメージの低減に役立つ。シード層はまた、先行するドーパント注入プ ロセスにより生じるダメージを覆う手助けもする。一実施形態例では、このようなシード 層は、HC1およびジクロロシランの同時的供給を使用して、約700 ~約800 堆積温度で選択的に堆積されてもよい。

【0024】

好適な実施形態に従って、サイクル的なブランケット堆積およびエッチングプロセスの フローチャートを図1に示し、部分的に形成される半導体構造の概略図を図2~図5Dに 示す。これらの図には、リセスされたソース / ドレイン領域内にSi: C堆積を行うこと が示されているが、本明細書に記述する技術は、任意のゲート画定に先行してフィールド 分離により囲まれ、且つリセスされない活性領域アイランド上への選択的形成など、他の 状況におけるエピタキシャル薄膜の選択的形成に有利であることが認識されるであろう。 【0025】

具体的には、図1は、オペレーションブロック10において、絶縁領域とリセスされた ⁵⁰

(11)

ソース / ドレイン領域とを有する混合基板がプロセスチャンバ内に配置されることを示す 。 図 2 は、 シリコンウェーハ等の半導体基板 1 0 0 内に形成された、パターニングされた 絶縁体110を含む例示的な混合基板を示す概略図である。図示されている絶縁体110 は、酸化物が充填されたシャロー・トレンチ・アイソレーション(STI)の形態であり . フィールド分離領域112を画定し、かつゲート電極115構造の両側に示されている リセスされたソース / ドレイン領域114に隣接する。ゲート電極115は、基板のチャ ネル領域117上に存在することに留意されたい。チャネル117とソース/ドレイン領 域114とは共に、隣接するデバイスとのクロストークを防止するために、典型的にはフ ィールド分離112により包囲されるトランジスタの活性領域を画定する。他の配置では フィールド分離によって複数のトランジスタが包囲されることができる。あるケースで は、ゲート構造115の頂部が図のように誘電体でキャップされてもよい。するとこの表 面は、その上の堆積に対するフィールド領域110に類似する振る舞いを示し、フィール ド領域における選択性を保持するという条件が、ゲート頂部にも適用される。ゲート11 5 が誘電体でキャップされないケースでは、ゲート表面に多結晶材料が成長する可能性が あり、これはその後多結晶材料のインサイチュエッチングによって除去されることが可能 であるが、フィールド110上に多結晶材料が残留しないことを確実にするために使用さ れる条件に匹敵する、選択性条件の異なるセット(圧力、ガスフロー、他)が適用される であろう。

[0026]

20 図1のオペレーションブロック20が示すように、かつ図3に概略的に示されているよ うに、次に、トリシランをシリコン前駆物質として使用して、混合基板上へブランケット Si:C層が堆積される。その結果、酸化物領域112上へ非晶質または多結晶(非エピ タキシャル)堆積120が生成され、かつ、リセスされたソース/ドレイン領域114上 へ、下部エピタキシャル堆積125および側壁部エピタキシャル堆積130が生成される 。「ブランケット堆積」とは、各堆積フェーズにおいて、非晶質絶縁体110上および単 結晶領域114上の双方に結果的にもたらされる、正味の堆積を意味する点に留意された い。堆積を「非選択的」と考えることもできるケースであるブランケット堆積では、エッ チャントの欠如(例えば、ハロゲン化物の欠如)が好適であるが、以下でより詳しく論じ るように、幾分かの量のエッチャントが存在して、様々な領域上の堆積厚さの割合を調整 することが望ましい場合もある。このような少量のエッチャントが望ましい場合では、各 堆積フェーズは、絶縁体110上および単結晶領域114上の双方に正味の堆積を有する であろうことから、堆積プロセスは部分的に選択的であってもよく、それでもやはりブラ ンケット堆積であってもよい。

次に、オペレーションブロック30(図1)において、非晶質または多結晶堆積120 領域および側壁部エピタキシャル堆積130領域が選択的にエッチングされ、よって、図 4 に概略的に示される構造がもたらされる。好適には、この選択的エッチングの間、エピ タキシャル堆積されたSi:Cは、リセスされたソース / ドレイン領域114内の下部エ ピタキシャル層125からは、ほとんど或いは全く除去されない。後により詳細に論じる ように、気相エッチングの化学物質は、好適にはハロゲン化物(例えば、フッ素含有、臭 素含有または塩素含有の気相混合物)と、特にはHC1またはC1ヶ等の塩素ソースとを 含む。より好適には、エッチング化学物質は、エッチング速度を向上させるゲルマニウム ソース (例 え ば 、 モ ノ ゲ ル マ ン (G e H ₄) 、 G e C l ₄ 、 有 機 金 属 G e 前 駆 物 質 、 固 体 ソースGe等のゲルマン)も含む。非エピタキシャル材料120が選択的に除去されるの と同時に、幾分かのエピタキシャル材料は残され、幾分かは除去される。側壁部エピタキ シャル層130は、下部エピタキシャル層125とは異なる平面であり、かつ下部エピタ キシャル層125より欠陥が多い(2つの表面上での成長速度差による)。したがって、 側壁部エピタキシャル層130は、非エピタキシャル材料120と共により容易に除去さ れる。したがって、本プロセスの各サイクルは、リセス114の大幅なボトムアップ充填 を達成するように調整されることが可能である。装置によっては、エピタキシャル材料は 10

30

、それが高品質であり且つ選択的充填という目的を妨げなければ、本プロセスにより側壁 上にも残されてもよい。

【0028】

決定ブロック40(図1)が示すように、そして図5A(ブランケットSi: C層12 0の第2のサイクルの堆積)および図5B(Si: C層の第2のサイクルのエッチングを 行い、リセスされたソース / ドレイン領域114内に、エピタキシャル層125の厚さが 増大されたエピタキシャルSi: C層を残す)に概略的に示されているように、このプロ セスは、リセスされたソース / ドレイン領域114上に、エピタキシャルSi: C薄膜の 目標厚さが達成されるまで反復される。図5Cは、再充填されたエピタキシャルソース / ドレイン領域114を残すためのさらなるサイクルの結果を示し、選択的エピタキシャル 層125はフィールド酸化物110とほぼ同一平面となっている。図5Dは、選択的に隆 起されたソース / ドレイン領域114としてエピタキシャル層125を残すためのさらな るサイクルの結果を示す。

【0029】

選択的形成プロセスは、さらに、ブランケット堆積と、誘電体領域上からの選択的エッ チバックの追加のサイクルとを、キャップ層を形成する炭素ドーピングなしに含んでもよい。キャップ層は、電気的ドーパントを含んでいても含まなくてもよい。例えば、図5D に示すソース / ドレイン領域125の、当初の基板表面より上(即ち、チャネル117よ り上)に位置する隆起部分は、チャネル117上の歪みに寄与しないことから、炭素フリ ーであってもよい。

[0030]

例示的な一実施形態では、堆積されるSi:C薄膜は、任意選択として、燐またはヒ素 等の特にNMOSデバイスに適する電気活性ドーパントを1つ含み、よって、燐ドープS i:C薄膜またはヒ素ドープSi:C薄膜が堆積される(各々、Si:C:P薄膜または Si:C:As薄膜)ことを可能にする。好適にはSi:C薄膜は、絶縁体上およびリセ スされたソース/ドレイン領域上の薄膜厚さがほぼ等しくなるように、好適には約1.0 : 1 ~ 約1.6:1、より好適には約1.0:1~約1.3:1、そして最も好適には約 1.0:1~約1.1:1の非晶質対エピタキシャル成長速度比で堆積される。非晶質(または、より一般的に非エピタキシャル)対エピタキシャル成長速度比の操作は、有利な ことに、後続のエッチングプロセス後の非晶質と結晶Si:Cとの間の界面において、フ ァセット角の操作を可能とし、かつ絶縁体上のより大きい厚さに対して、除去用のエッチ ング持続時間を最小限に抑える。好適には、Si:C堆積の非晶質領域には結晶性がほと んど、または全くなく(即ち、圧倒的に非晶質であり)、よってこのような領域における 後続のエッチングを容易にする。さらに、厚さの割合を1:1に近づけることによる過剰 な非エピタキシャル堆積の最小化は、非エピタキシャル堆積をフィールド領域から(およ び任意選択としてゲートから)除去するために必要なエッチングフェーズの長さを低減す る。

[0031]

好適な実施形態では、Si:C薄膜は、インサイチュ化学気相エッチング技術を使用して、混合基板から選択的にエッチングされる。化学気相エッチング技術は、任意選択として、短時間の温度スパイクと同時に実行される。一実施形態では、温度スパイクは、米国特許出願公報第2003/0036268(2002年5月29日付け出願、Attorney Docket ASMEX.317A)に記述されているプロセスを使用して実行される。本公報に記述されているように、コールド・クォーツまたは他の透明な壁を介した放射加熱を伴う枚葉式ウェーハエピタキシャル堆積ツールを使用して、温度スパイクは、下側のランプへのパワー比をデカップルすると同時に、上側のランプへ短い持続時間に渡って(例えば、約12秒~約15秒間)フルパワーを利用することができる。この方法では、サセプタ温度が著しく低下する一方、ウェーハ温度は急速に上昇することができる。ウェーハ温度は、好適にはローディング温度から約100 ~約400 、より好適には約200 ~約350 だけ上昇する。温度スパイクおよびエッチングフェーズの持

10

20

30

50

続時間が短いことに起因して、サセプタがピーク温度に達する機会を得る前に、ウェーハ は冷却することが可能となる。この方法では、ウェーハがその温度でのサイクルに要する 時間は、ウェーハ / サセプタのより大規模な組み合わせの同時的な温度サイクルに比べて 遙かに短い。この温度スパイク技術用の反応器の一例は、ASM America,In c.(アリゾナ州フェニックス)から市販されている枚葉式ウェーハエピタキシャル化学 気相蒸着チャンバのEPSILON(登録商標)シリーズである。 【0032】

しかしながら、別の実施形態では、温度ランプ / 安定化時間を最短化すると同時に、高 濃度の置換炭素および電気活性ドーパントの保持を促進するために、好適にはエッチング 温度は低く保たれる。エッチングに低温を使用することはまた、エッチングの間に電気活 性ドーパント原子が非活性化される可能性を低下させる。例えば、C1₂ガスを使用する エッチングは、有利なことに、エッチング温度の低減を可能とし、よって置換炭素および 電気活性ドーパントの保持に寄与する。

【 0 0 3 3 】

エッチングフェーズの低温は、低温で達成される高いドーパントの取り込みを利用しな がら、堆積フェーズの温度へのおおよそのマッチングを可能とする。スループットを向上 させるために温度をフラッシュランピングさせる代わりに、エッチングフェーズの間にゲ ルマニウムソース(例えば、GeH₄、GeC1₄、有機金属Ge前駆物質、固体ソース Ge)を含めることにより、スループットを犠牲にすることなくエッチング速度が増大さ れて、これらのより低い温度が可能となる。本明細書において使用する「等温」サイクル のブランケット堆積およびエッチングは、設定温度が双方のステップ間で互いに±50 の範囲内、好適には±10 の範囲内、そして最も好適には±5 の範囲内での堆積およ びエッチングを意味する。有利なことに、等温プロセスは、スループットを向上させ、且 つ温度のランピングおよび安定化に要する時間を最短化する。同様に、プランケット堆積 およびエッチングプロセスは共に、好適には「等圧」、即ち互いに±50 Torrの範囲 内にあり、好適には±20 Torrの範囲内にある。等温および/または等圧状態は、ラ ンプおよび安定化時間を回避するためのより優れたスループットを促進する。

図1に示すように、ブランケット堆積とこれに続く選択的エッチングとを実行する2段 階プロセスは、任意選択として、リセスされたソース / ドレイン領域上に目標のエピタキ シャル薄膜厚さが達成されるまで、サイクル的に反復される。下記の表Aは、例示的なプ ロセスパラメータをまとめたものであり、好適な動作ポイントを、括弧に入れた好適な動 作範囲と共に記す。表Aから明らかであるように、チャンバ温度、チャンバ圧力、および キャリアガスフロー等のプロセス条件は、好適には堆積フェーズおよびエッチングフェー ズで実質的に類似し、これにより、スループットの向上が可能となる。したがって、下記 の例は、サイクルの双方のフェーズに等温および等圧条件を採用する。他の実施形態では 、他のパラメータが使用される。

[0035]

10

20

| - | | |
|---|---|--|
| 表 | 1 | |

プロセスフェーズ 表A フラッシュ ベーク後の 堆積後の ベーク前の チャンバ温度 堆積前 堆積 ベーク温度ス プロセスガ エッチャン 冷却および および スのパージ パイク トの安定 温度の安定 雰囲気の安定 (任意選択) 5 12.5 15 6.5 5 5 時間(秒) (2.5 - 7.5)(2.5 - 7.5)(3.0 - 10)(10 - 15)(2.5 - 7.5)(5-20)550 550 550 550 550 550 temp (500-(500-温度 (℃) (500-(500-(500 - 650)(500spike 650) 650) 650) 650) 650) 64 64 64 圧力 64 64 64 64 (Torr) (50 - 200)(50 - 200)(50 - 200)(50 - 200)(50 - 200)(50 - 200)(50 - 200)H₂/He 2.0 2.0 2.0 2.0 2.0 2.0 2.0 (0.5-20) (0.5-20) (slm) (0.5 - 20)(0.5 - 20)(0.5 - 20)(0.5 - 20)(0.5 - 20)Ct2/HCt 200 200 200 (5-1000) (sccm) (5 - 1000)(5 - 1000)75 75 Si₃H₈ 75 (50 - 200)(50 - 200)(50 - 200)(mg/min) CH₃SiH₃ 150 150 150 (10 - 300)(10 - 300)(10 - 300)(sccm) PH₃ 50 50 50 (10 - 200)(10 - 200)(sccm) (10 -

TABLE A

[0036]

表Aに挙げたパラメータを使用すれば、リセスされたソース / ドレイン領域内に選択的 に堆積されるエピタキシャルSi:C:P薄膜に対して、好適には毎分約4nm~約11 nm、そしてより好適には毎分約8nm~約11nmの正味の成長速度を達成することが 可能である。また、Vegardの法則により決定される3.6%までの置換炭素の含有 量と、約0.4m cm~約2.0m cmの抵抗率とを有するSi:C:P薄膜を達成 することも可能である。堆積条件を操作すれば、他の薄膜特性を達成することが可能であ る。

200)

【0037】

本明細書に開示するエッチングプロセスの間、エピタキシャルSi:Cは、各エッチン グフェーズにおいて非晶質または多結晶Si:Cより遙かに遅くエッチングされる(エッ チング選択性は10:1~30:1)。エッチングフェーズでは、欠陥性のエピタキシャ ル材料も優先的に除去される。好適な実施形態では、堆積およびエッチングプロセスのサ イクル条件は、酸化物上の正味の成長を低減または排除すると同時に、各サイクルにおい て、エピタキシャルにリセスされたソース / ドレイン領域内で正味の成長が達成されるよ うに調整される。このサイクルプロセスは、堆積およびエッチング反応が同時に発生する 点で、従来の選択的堆積プロセスと区別可能である。

[0038]

下表 B および C は、表 A のそれに類似するレシピを使用した、堆積およびエッチング持続時間と、結果的な厚さとの 2 つの例を示す。レシピは、 S i ₃ H ₈の分圧を増大させ且 つエッチャントの分圧を最適化することにより、堆積速度およびエッチング速度の双方を 調整して、個別にチューニングされている。

[0039]

10



【表2】

Table B

(16)

| 堆積フェーズ | | | エッチングフェーズ |
|-----------------------------------|-------|-------|--------------------------------|
| 成長速度 [nm/分] | 28 | 13 | αエッチ速度 [nm/分] |
| 堆積時間[秒] | 22 | 47.4 | 最短エッチング時間 [秒] |
| | | 60 | オーバーエッチング% |
| · · · | | 75.8 | 有効エッチング時間 [秒] |
| 堆積された α 厚さ [n m] | 10.27 | 16.43 | 除去された α 厚さ [nm] |
| 堆積ステップ当たりの堆積されたエピタ キシャル厚さ [nm] | 9.78 | 0.82 | エッチングステップ当たりの除去された c厚さ [nm] |
| α/エピタキシャル成長速度比 | 1.05 | 20 | インサイチュエッチング選択性 |
| パージ(エピタキシャル前+エピタキシャル後) [秒] | 25 | 25 | パージ (エピタキシャル前+エピタキシャル後) [秒] |

| 最終時間/サイクル[秒] | 122.8 |
|----------------|-------|
| 最終厚さ/サイクル [nm] | 8.96 |
| 平均成長速度 [nm/分] | 4.38 |

.

【表3】

TABLE C

| 堆積フェーズ | | | エッチング相 |
|-----------------------------------|-------|-------|--------------------------------|
| 成長速度 [nm/分] | 80 | 25 | エッチ速度 [nm/分] |
| 堆積時間[秒] | 8 | 25.6 | 最短エッチング時間 [秒] |
| | | 30 | オーバーエッチング% |
| | | 33.28 | 有効エッチング時間〔秒〕 |
| 堆積された α 厚さ [n m] | 10.67 | 13.87 | 除去されたα厚さ [nm] |
| 堆積ステップ当たりの堆積されたエピタ キシャル厚さ [nm] | 10.67 | 0.693 | エッチングステップ当たりの除去された c厚さ [nm] |
| α/エピタキシャル成長速度比 | 1 | 20 | インサイチュエッチング選択性 |
| パージ(エピタキシャル前+エピタキシャル後) [秒] | 20 | 20 | パージ(エビタキシャル前+エピタキシャル後) [秒] |

| 最終時間/サイクル [秒] | 61.3 |
|----------------|-------|
| 最終厚さ/サイクル [nm] | 9.977 |
| 平均成長速度 [nm/分] | 9.76 |

【0041】

表 A に記載されているプロセスパラメータは、 C 1 2 / H C 1 エッチング化学物質を表示する。他の実施形態では、エッチング触媒として、約20sccm ~約200sccm の10%G e H 4 がエッチング化学物質内に含まれる。或る実施形態では、エッチング化 学物質内へのゲルマニウムソース(例えば、G e H 4、G e C 1 4、有機金属G e 前駆物

.

質、固体ソースG e 等のゲルマン)の包含は、有利なことに、エッチング速度およびエッ チング選択性を高める。さらに、等温プロセスの論考において先に述べたように、触媒と してのゲルマニウムの使用も、有利なことに、より低いエッチング温度が使用されること を可能とし、かつエッチングの間の温度スパイクが除外されることを可能とする。非晶質 、多結晶および単結晶シリコンにおけるゲルマニウムの拡散と、これに続くG e リッチシ リコン材料のエッチングとに関するさらなる情報は、文献に記載されている。例えば、Mi tchell et al., "Germanium diffusion in polysilicon emitters of SiGe heterojunct ion bipolar transistors fabricated by germanium implantation", J. of Appl. Phys , 92(11), pp. 6924-6926 (1 December 2002), Wu et al., "Stability and mechanism of selective etching of ultrathin Ge films on the Si(100) surface," Phys. Rev. B, 69 (2004), and Bogumilowicz et al., "Chemical vapour etching of Si, SiGe and Ge with HCl; applications to the formation of thin relaxed SiGe buffers and to the revelation of threading dislocations upon chlorine adsorption," Semicond. S ci. & Tech., no. 20, pp. 127-134, (2005)を参照されたい。

(17)

図6は、600 の一定温度における炭素ドープシリコン薄膜の非晶質領域のエッチング速度を、エッチング化学物質に含まれるHC1分圧の関数として示すグラフである。H 2 キャリアフローを低減することにより、HC1およびGeH4の分圧は増大され、これ により、或る実施形態では非晶質エッチング速度が大幅に増大する。例えば、図6は、エ ッチング化学物質内に20sccmの10%GeH4を包含した結果(記号 および) 、非晶質エッチング速度が実質的に増大することを示す。

【0043】

図7は、600 の一定温度、2s1mの一定のH₂キャリアフロー、および64To rrの一定のチャンバ圧力における、エッチング速度と非晶質/エピタキシャルエッチン グ速度比とをエッチング化学物質に含まれるGeH₄フローの関数として示すグラフであ る。非晶質エッチング速度は凡例では接頭辞「a」で表示され、エピタキシャルエッチン グ速度は凡例では接頭辞「c」で表示され、かつエッチング速度比は凡例では「ER」で 表示されている。GeH₄フローの増加は、非晶質/エピタキシャルエッチング速度比を あるポイントまで増大させ、このポイントを超えると、GeH₄の追加はエッチング選択 性を低減させる。例えば、図7は、200sccmHC1および約30~40sccmの 10%GeH₄を包含するエッチング化学物質が、それより低い、或いは高いGeH₄フ ローでは達成され得ない非晶質/エピタキシャルエッチング速度比を提供することを示す

[0044]

図8は、550 の一定温度、2s1mの一定のH₂キャリアフロー、および200s ccmの一定のHC1エッチャントフローにおける、Si:C薄膜の非晶質領域のエッチ ング速度を、エッチング化学物質に含まれる様々なGeH₄フロー速度のチャンバ圧力の 関数として示すグラフである。チャンバ圧力を約80Torrを超えて増大させると、G eH₄フローに対するエッチング速度の依存度は低減される。しかしながら、エッチング 化学物質内に50sccmの10%GeH₄が包含される場合に、チャンバ圧力を約64 Torr~約80Torrに増大させると、非晶質エッチング速度は約2倍に増大する。 【0045】

図9は、64Torrの一定のチャンバ圧力、2slmの一定のH₂キャリアフロー、 200sccmの一定のHClエッチャントフロー、および50sccmの10%GeH 4の一定のGeH₄エッチャントフローにおける、炭素ドープシリコン薄膜の非晶質領域 のエッチング速度を、温度の逆数の関数として示すグラフである。これらの化学物質につ いては、絶対的なエッチング速度は超低温においても極めて高い。 【0046】

図 1 0 は、 6 4 T o r r の一定のチャンバ圧力、 5 5 0 の一定のチャンバ温度、 2 s 1 mの一定のH₂ キャリアフロー、および 2 0 0 s c c mの一定のH C 1 エッチャントフ

10

30

ローにおける、炭素ドープシリコン薄膜の非晶質領域の厚さを、エッチングの累積時間の 関数として示すグラフである。図10にプロットされている線の勾配は、非晶質Si:C 薄膜のエッチング速度に対応する。図に示すように、堆積される薄膜の中心部におけるエ ッチング速度は、堆積される薄膜のエッジにおけるエッチング速度より高い。したがって 、好適な実施形態では、ウェーハは、非晶質Si:Cがエッチング速度の遅いウェーハの エッジから除去される可能性を高めるために「オーバーエッチング」される。図10にプ ロットされている線をy軸へ外挿することで、非晶質薄膜の初期の厚さおよび成長速度を 推定することが可能である。同様に、図10にプロットされている線を×軸へ外挿するこ とで、非晶質材料全体のエッチングに要する時間を推定することが可能である。図10は 、与えられたプロセスパラメータにより、毎分約140 のエッチング速度が達成される ことを示す。

(18)

[0047]

図11は、550 の一定のチャンバ温度、64Torrの一定のチャンバ圧力、2s 1mの一定のH₂キャリアフロー、および200sccmの一定のHClエッチャントフ ローにおける、ウェーハ上へ堆積された炭素ドープシリコン薄膜の非晶質領域のエッチン グ速度を、ウェーハ上の半径方向位置の関数として示すグラフである。図11は、ウェー ハ中心部よりもウェーハエッジにおいて、エッチング速度が僅かに遅いことを示す。 【0048】

図12は、550 の一定のチャンバ温度、80Torrの一定のチャンバ圧力、2s 1mの一定のH₂キャリアフロー、200sccmの一定のHC1エッチャントフロー、 および6.5sccmの一定のGeH₄エッチャントフローにおける、ウェーハ上へ堆積 された炭素ドープシリコン薄膜の非晶質領域の厚さを、エッチングサイクルの様々な持続 時間について、ウェーハ上の半径方向位置の関数として示すグラフである。 【0049】

図13は、ウェーハ上へ堆積された炭素ドープシリコン薄膜の非晶質領域の厚さを、G eH₄エッチャントの様々なエッチング化学物質およびエッチングサイクルの様々な持続 時間について、ウェーハの半径方向位置の関数として示すグラフである。図13に示すよ うに、より長いエッチングサイクルおよびより高いGeH₄フロー速度は、より非一様な エッチングをもたらす。他の実施形態では、この効果は、延長された持続時間の最終エッ チングサイクルを設けることによって補償され、これにより、ウェーハ中心部に残留する 非晶質Si:Cを除去するための十分な「オーバーエッチング」がもたらされる。したが って、堆積およびエッチングは、各サイクルにおいて比較的小さい厚さで、好適にはサイ クル当たり約1nm~10nm、より好適にはサイクル当たり約2nm~5nmの厚さで 行なうことが望ましい。先に述べたように、表Aに類似する条件を使用して、毎分4~1 1nmの正味の堆積速度が達成されている。

[0050]

[0051]

図14は、パターニングされた基板上に1堆積サイクルおよび1エッチングサイクルを 実行することにより生成された、部分的に形成された炭素ドープシリコン構造の一例を示 す写真である。図に示すように、結晶性のSi:C:Pがエピタキシャル基板領域上に存 在し、一方で、非晶質のSi:C:Pが酸化物上に存在する。堆積は、露出される結晶軸 方向に依存して異なる成長速度で発生することから、非晶質/エピタキシャル界面には、 アモルファスポケットが存在する。図14に示す構造では、非晶質エッチング速度とエピ タキシャルエッチング速度との比が20を超える。図16は、パターニングされた基板上 に複数回の堆積およびエッチングサイクルを実行することにより生成された、部分的に形 成された炭素ドープシリコン構造の一例を示す写真である。図14と比較すると、非晶質 のSi:C:Pは、実質的に全て酸化物表面から除去されていて、結果的に、選択的なエ ピタキシャル形成が擬似的に生じている。図17は、本明細書に開示する所定の技術を使 用して選択的に堆積されたエピタキシャル炭素ドープシリコン薄膜の原子間力顕微鏡分析 を示す。

10

30

20

50

図15は、本明細書に開示する所定の技術を使用して形成された、部分的に形成された 炭素ドープシリコン薄膜の一例について、元素濃度を深さの関数として示すグラフである 。図に示すように、エッチングフェーズ中のGeH₄の使用に起因して、比較的少ないレ ベルのゲルマニウムがSi:C薄膜内に組み込まれる。好適には、ゲルマニウムの組込み は約5原子%未満、より好適には約2原子%未満、最も好適には約1原子%未満である。 【0052】

図18は、本明細書に開示する所定の技術を使用して堆積された炭素ドープシリコン薄膜のX線回折の変動するカーブを示す。これらの曲線は、異なる量の堆積/エッチングサイクルを示し、かつ増大するモノメチルシラン(「MMS」)フロー速度に対応し、このことは、シリコンエピタキシャル薄膜におけるより高い置換C濃度に対応する。 【0053】

Si: C薄膜の選択的なエピタキシャル堆積について本明細書に開示する技術は、従来 技術を凌ぐ幾つかの優位点を提供する。例えば、絶縁領域からの多結晶または非晶質Si : Cのサイクル的な除去は、非晶質Si: CとエピタキシャルSi: Cとの間の界面の改 良を促進する。具体的には、このサイクルプロセスが、もしそうでなければ非エピタキシ ャル成長が発生するであろう界面領域において、エピタキシャル成長の発生を可能にする 。さらに、エッチング中の温度スパイクが除外され、よってエッチングサイクルが堆積サ イクルに等しい、または堆積サイクルより僅かに上昇された温度で実行される実施形態で は、より低い温度が多くの優位点をもたらす。スループットは、温度(および/または圧 力)ランプおよび安定化時間を最小化することによって向上される。堆積温度は、引き続 き、高い置換炭素含有量(例えば、1.0~3.6炭素%)を達成するのに十分な低さで あることが可能であり、置換炭素および電気活性ドーパントの大部分は、エッチングの間 に所定位置に留まり、よって、結果的には、最終的な薄膜内に、高濃度の置換炭素および

【0054】

高スループットには、幾つかの特徴が寄与する。例えば、トリシランの使用は、超低温 において堆積速度を向上させ、よって例えば、より低い温度およびより高い堆積速度から 結果的に生じる、堆積される置換ドーパントの高い濃度を犠牲にすることなく、堆積フェ ーズの持続時間を最短化することが見い出されている。前駆物質のシーケンスおよび選択 はまた、非晶質絶縁領域上の大部分のまたは全面の非晶質堆積を促進し、同時に単結晶領 域上および非晶質領域上双方に比較的一様な厚さ(厚さ比1.6:1未満)をもたらして 、エッチングフェーズ中の全体的なエッチング時間を最短化する。

【 0 0 5 5 】

前述の詳細な説明は、本発明の幾つかの実施形態を開示するが、本開示は単なる例示を 目的とするものであって、本発明を限定するものでないことが理解されるべきである。本 明細書に開示する特定の構成および動作が前述のものとは異なる可能性があること、およ び本明細書に開示する方法が半導体デバイスの製造以外のコンテキストで使用され得るこ とが認識されるべきである。 20



(20)





FIG. 1









【図4】













FIG. 5D





【図7】



【図9】





【図10】









【図13】





【図14】







【図16】

(24)





FIG. 17

【図18】



| | | | PCT/US2007/011464 | |
|------------------|---|--|--|--|
| A. CLASS | FICATION OF SUBJECT MATTER | | <u></u> | |
| INV. | H01L21/20 | | | |
| | | | | |
| According t | o International Patent Classification (IPC) or to both national cla | assilication and IPC | | |
| B. FIELDS | SEARCHED | | · · · · · · · · · · · · · · · · · · · | |
| Minimum a | scumentation searched (classification system followed by class | sification symbole) | | |
| | | | | |
| Documents | tion searched other than minimum documentation to the extent | that such documents are incl | luded in the fields searched | |
| | | | | |
| Electronico | late base consulted during the International search (name of d | ata base and, where practical | al search terms used) | |
| EPO-In | ternal. INSPEC | , | 1 | |
| | | | | |
| | | | | |
| 0.000 | | • | · · · · · · · · · · · · · · · · · · · | |
| Gatecov* | Citation of dogument with indication, where entrance of | the relevant nerverses | Deleventer | |
| | | nio icio vani passageo | | |
| X : | CHOWDHURY A I ET AL: "IN-STT | J REAL-TIME | 1-14 16 | |
| | MASS SPECTROSCOPIC SENSING AND | MASS | 17, | |
| | BALANCE MODELING OF SELECTIVE | AREA SILICON | 25-28, | |
| | AIP CONFERENCE PROCEEDINGS AN | MERICAN | 30-43, | |
| | INSTITUTE OF PHYSICS, NEW YORK | HYSICS, NEW YORK,NY, US, no. 1998 (1998–03–23), pages | | |
| | 449, 23 March 1998 (1998-03-23 | | | |
| | ISSN: 0094-243X | | | |
| | page 363 - page 364 | | | |
| | | 1 | | |
| | | -/ | | |
| | | | | |
| | | | | |
| | | • , | | |
| | | | | |
| | | | , | |
| | ····· | · · · · · · · · · · · · · · · · · · · | | |
| X Furt | her documents are listed in the continuation of Box C. | X See patent far | miy annex, | |
| * Special o | alegones of cited documents : | T later document nut | Dished after the International films date | |
| 'A' docum | ant defining the general state of the lart which is not lered to be of particular relevance | or priority date and clied to understan | id not in conflict with the application but ad the principle or theory underlying the | |
| "E" earlier | Soument but published on or after the international | noifnevni citraq to fnemucob "X" | allar relevance; the claimed invention | |
| L' docume | nt which may throw doubts on priority claim(s) or | cannot be conside involve an inventi | ered novel or cannot be considered to we step when the document is taken alone | |
| citatio | no store to concurrent die presidential diele of anomer h of other special reason (as specified) aff referenze to a conditioner to a conditioner to a | "Y" document of partice cannot be conside | ular relevance; the claimed invention ered to involve an inventive step when the | |
| other | ana activity to an oral disclosure, use, exhibition of means | accument is comb ments, such comb in the est | bined with one or more other such docu- bination being obvious to a person skilled | |
| iater t | na purester prior to the international tiling date but tan the priority date claimed | "&" document member | r of the same patent family | |
| Date of the | actual completion of the international search | Date of mailing of t | the International search report | |
| | | 02/10/0 | 2007 | |
| Line of the | A November 2007 | 1 1157 1272 | 2007 | |
| | 4 November 2007 | | | |
| Laie of the I | 4 November 2007 nalling address of the ISA/ European Patent Office, P.B. 6818 Patentlean 2 | Authorized officer | | |
| Name and I | 4 November 2007 nalling address of the ISA/ European Patent Office, P.B. 6818 Patentlean 2 NI 2280 HV Rijewijk Tel. (+31-70) 340-2040, Tx. 31 651 epo nf. | Authorized officer | Contrast | |

| | INTERNATIONAL SEARCH REPORT | International application No |
|------------|---|--|
| | | PCT/US2007/011464 |
| C(Continua | tion). DOCUMENTS CONSIDERED TO BE RELEVANT | |
| Category* | Cillation of document, with indication, where appropriate, of the relevant passages | Relevant to claim No. |
| X | SMITH L L ET AL: "Plasma enhanced selective area microcrystalline silicon deposition on hydrogenated amorphous silicon: Surface modification for controlled nucleation" JOURNAL OF VACUUM SCIENCE AND TECHNOLOGY A. VACUUM, SURFACES AND FILMS, AMERICAN INSTITUTE OF PHYSICS, NEW YORK, NY, US, vol. 16, no. 3, May 1998 (1998-05), pages 1316-1320, XP012003944 ISSN: 0734-2101 Abstract; II. EXPERIMENT | 1-14,16, 17, 25-28, 30-43, 45,46 |
| X | US 2006/115934 A1 (KIM YIHWAN [US] ET AL) 1 June 2006 (2006-06-01) | 1-14,16, 17, 25-28, 30-43, 45,46 |
| | paragraphs [dur9] ~ [dus0]; clatins | |
| X | US 2005/176220 A1 (KANEMOTO KEI [JP]) 11 August 2005 (2005-08-11) | 1-14,16, 17, 25-28, 30-43, 45,46 |
| |] paragraphs [0064] - [0074]; claims | |
| X | US 2002/022347 A1 (PARK JUNG-WOO [KR] ET AL) 21 February 2002 (2002-02-21) | 1-14,16, 17, 25-28, 30-43, 45,46 |
| ł | paragraphs [0021] - [0028]; clatmis; figure 1 | l |
| A | US 2004/185665 A1 (KISHIMOTO DAISUKE [JP] ET AL) 23 September 2004 (2004-09-23) paragraphs [0036] - [0066]; figures | 1-46 |
| ₽,X | US 2007/006800 A1 (LEE DEOK-HYUNG [KR] ET AL) 11 January 2007 (2007-01-11) | 15, 18-24, 29 44 |
| | paragraphs [0035], [0036], [0059], [0061]; figure 3 | |
| | | |

Form PCT/ISAV210 (continuation of second street) (April 2006)

1

page 2 of 2

| Patient document cited in search report Publication date Patient territy member(8) Publication date US 2006115934 A1 01-06-2006 EP 1829086 A2 05-09-2007 US 2006166414 A1 27-08-2007 US 2006166414 A1 27-07-2006 US 2005176220 A1 11-08-2005 JP 2005158786 A 16-06-2005 US 2002022347 A1 21-02-2002 DE 10136682 A1 28-02-2002 US 2002022347 A1 21-02-2002 TN 487957 B 21-02-2002 US 2004185665 A1 23-09-2004 DE 102004016576 A1 14-10-2004 US 2007006800 A1 11-01-2007 NONE 30-09-2004 US 2007006800 A1 11-01-2007 | Patient document ofted in search report Publication date Publication date Publication number(is) Publication date US 2006115934 A1 01-06-2006 EP 1829086 A2 05-09-2007 US 200-70086439 A 27-08-2007 US 200-70086439 A 27-08-2007 US 200-70086439 A 27-08-2007 US 200-70-7006 US 20005166414 A1 27-07-2006 US 28-09-2007 US 200-60-2005 JP 2005158766 A 16-06-2005 JP 2005158766 A 16-06-2005 JP 2002057115 A 22-02-2002 GB 2368726 A 08-05-2002 JP 200202115 A 22-02-2002 JP 2002013197 A 20-02-2002 JP 2002013197 A 20-02-2002 US 2004185665 A1 23-09-2004 DE 102040401676 A1 14-10-2004 JP 2004273742 A 30-09-2004 US 2007006800 A1 11-01-2007 NOME | | information | ion on patent family members | | | PCT/US2007/011464 | | | |
|--|---|---|-------------|------------------------------|----------------------------------|--|---|--|--|--|
| US 2006115934 A1 01-06-2006 EP 1829086 A2 05-09-2007 KR 20070086439 A 27-08-2007 US 2005166414 A1 27-07-2006 US 2005176220 A1 11-08-2005 JP 2005158786 A 16-06-2005 US 2002022347 A1 21-02-2002 DE 10136682 A1 28-02-2002 GB 2368726 A 08-05-2002 US 200213197 A 22-02-2002 KR 2002013197 A 22-02-2002 US 2004185665 A1 23-09-2004 DE 102004010676 A1 14-10-2004 JP 2004273742 A 30-09-2004 US 2007006800 A1 11-01-2007 NONE | US 2006115934 A1 01-06-2006 EP 1829086 A2 05-09-2007 KR 20070086439 A 27-08-2007 US 200616414 A1 27-07-2006 US 200620146 A1 28-09-2007 WO 2006060339 A2 08-06-2006 US 2002022347 A1 21-08-2002 JP 2005158766 A 16-06-2005 US 2002022347 A1 21-02-2002 DE 10136682 A1 28-02-2002 KR 2002013197 A 22-02-2002 US 2004185665 A1 23-09-2004 DE 102004010676 A1 14-10-2004 JP 2004273742 A 30-09-2004 US 2007006800 A1 11-01-2007 NONE | Patent document cited in search report | | Publication date | | Patent family member(s) | | Pub | lication late | |
| US 2005176220 A1 11-08-2005 JP 2005158786 A 16-06-2005 US 2002022347 A1 21-02-2002 DE 10136682 A1 28-02-2002 GB 2368726 A 08-05-2002 JP 2002057115 A 22-02-2002 KR 20020013197 A 20-02-2002 US 2004185665 A1 23-09-2004 DE 102004010676 A1 14-10-2004 JP 2004273742 A 30-09-2004 US 2007006800 A1 11-01-2007 NONE | US 2005176220 A1 11-08-2005 JP 2005158786 A 16-06-2005 US 2002022347 A1 21-02-2002 DE 10136682 A1 28-02-2002 GB 2368726 A 08-05-2002 JP 2002057115 A 22-02-2002 KR 20020013197 A 20-02-2002 US 2004185665 A1 23-09-2004 DE 102004010676 A1 14-10-2004 JP 2004273742 A 30-09-2004 US 2007006800 A1 11-01-2007 NONE | US 2006115934 | A1 | 01-06-2006 | EP KR US US US WD | 182908 2007008643 200616641 200621687 200720759 200606033 | 6 A2 9 A 4 A1 6 A1 6 A1 9 A2 | 05- 27- 27- 28- 06- 08- | 09-2007 08-2007 07-2006 09-2006 09-2007 06-2006 | |
| US 2002022347 A1 21-02-2002 DE 10136682 A1 28-02-2002 GB 2368726 A 08-05-2002 JP 2002057115 A 22-02-2002 KR 20020013197 A 20-02-2002 TW 487957 B 21-05-2002 US 2004185665 A1 23-09-2004 DE 102004010676 A1 14-10-2004 JP 2004273742 A 30-09-2004 US 2007006800 A1 11-01-2007 NONE | US 2002022347 A1 21-02-2002 DE 10136682 A1 28-02-2002 GB 2368726 A 08-05-2002 JP 2002057115 A 22-02-2002 KR 20020013197 A 20-02-2002 US 2004185665 A1 23-09-2004 DE 102004010676 A1 14-10-2004 JP 2004273742 A 30-09-2004 US 2007006800 A1 11-01-2007 NONE | US 2005176220 | A1 | 11-08-2005 | JP | 200515878 | 6 A | 16- | 06-2005 | |
| US 2004185665 A1 23-09-2004 DE 102004010676 A1 14-10-2004 JP 2004273742 A 30-09-2004 US 2007006800 A1 11-01-2007 NONE | US 2004185665 A1 23-09-2004 DE 102004010676 A1 14-10-2004 JP 2004273742 A 30-09-2004 US 2007006800 A1 11-01-2007 NONE | US 2002022347 | Al | 21-02-2002 | DE GB JP KR TW | 1013668 236872 200205711 2002001319 48795 | 2 A1 6 A 5 A 7 A 7 B | 28- 08- 22- 20- 21- | 02-2002 05-2002 02-2002 02-2002 02-2002 | |
| US 2007006800 A1 11-01-2007 NONE | US 2007006800 A1 11-01-2007 NONE | US 2004185665 | A1 | 23-09-2004 | DE 1 JP | 0200401067 200427374 | 6 A1 2 A | 14- 30- | -10-2004 -09-2004 | |
| | | US 2007006800 | A1 | 11-01-2007 | NONE | | | | | |
| | | | · · | | | | | · | | |
| | | , · · · | | | | | | | | |

Form PCT/ISA/210 (patent family annex) (April 2005)

テーマコード(参考)

(51) Int.CI.

F I H 0 1 L 29/78 6 2 7 B H 0 1 L 21/205

(81)指定国 AP(BW,GH,GM,KE,LS,MW,MZ,NA,SD,SL,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,MD,RU,TJ,TM), EP(AT,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HU,IE,IS,IT,LT,LU,LV,MC,MT,NL,PL,PT,RO,SE,SI,SK,TR),OA(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AT,AU,AZ,BA,BB,BG,BH,BR,BW,BY,BZ,CA,CH, CN,CO,CR,CU,CZ,DE,DK,DM,DZ,EC,EE,EG,ES,FI,GB,GD,GE,GH,GM,GT,HN,HR,HU,ID,IL,IN,IS,JP,KE,KG,KM,KN,KP,K R,KZ,LA,LC,LK,LR,LS,LT,LU,LY,MA,MD,ME,MG,MK,MN,MW,MX,MY,MZ,NA,NG,NI,NO,NZ,OM,PG,PH,PL,PT,RO,RS,RU,SC ,SD,SE,SG,SK,SL,SM,SV,SY,TJ,TM,TN,TR,TT,TZ,UA,UG,US,UZ,VC,VN,ZA,ZM,ZW

- (72)発明者 バウアー マティアス
 アメリカ合衆国 85042 アリゾナ州 フィーニックス エス. ゴルフィスデ レーン 7
 205
- (72)発明者 ウィークス キース ドラン

アメリカ合衆国 85233 アリゾナ州 ギルバート エス. ゴールデン キー 730 F ターム(参考) 5F045 AA03 AB02 AB03 AB05 AC01 AC13 AC19 DB03 HA13 HA23 5F110 AA01 CC02 DD01 DD02 GG02 GG06 GG12 GG42 HK08 HK25 HK32 HK41 HK42 NN65 QQ04 5F140 AA01 AC28 AC36 BA01 BA16 BA17 BF56 BH06 BH07 BH27 BK09 BK17 BK18 BK23 CB04 CE10 CF03 5F152 LL03 LN08 LN33 MM04 NN03 NQ02 NQ03