

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第5611552号
(P5611552)

(45) 発行日 平成26年10月22日 (2014. 10. 22)

(24) 登録日 平成26年9月12日 (2014. 9. 12)

(51) Int. Cl.

F I

G 0 9 G 3/36 (2006. 01)**G 0 9 F** 9/40 (2006. 01)**G 0 9 G** 3/20 (2006. 01)**A 4 7 F** 3/00 (2006. 01)**A 4 7 F** 5/00 (2006. 01)

G 0 9 G 3/36

G 0 9 F 9/40 3 0 1

G 0 9 G 3/20 6 3 3 R

G 0 9 G 3/20 6 3 1 Q

G 0 9 G 3/20 6 3 1 U

請求項の数 9 (全 17 頁) 最終頁に続く

(21) 出願番号 特願2009-172796 (P2009-172796)

(22) 出願日 平成21年7月24日 (2009. 7. 24)

(65) 公開番号 特開2011-27950 (P2011-27950A)

(43) 公開日 平成23年2月10日 (2011. 2. 10)

審査請求日 平成24年2月29日 (2012. 2. 29)

前置審査

(73) 特許権者 591128453

株式会社メガチップス

大阪府大阪市淀川区宮原一丁目1番1号

(74) 代理人 100125704

弁理士 坂根 剛

(74) 代理人 100104444

弁理士 上羽 秀敏

(74) 代理人 100112715

弁理士 松山 隆夫

(74) 代理人 100120662

弁理士 川上 桂子

(72) 発明者 浅見 友順

大阪市淀川区宮原4丁目1番6号 株式会
社メガチップス内

最終頁に続く

(54) 【発明の名称】 表示装置

(57) 【特許請求の範囲】

【請求項1】

水平走査線方向に配列された複数の表示パネルと、

画像データをデコードし、前記複数の表示パネルにより構成される仮想表示領域に対応する画素情報を生成し、前記仮想表示領域に対応する画素情報を、前記仮想表示領域に前記画素情報を表示させると仮想した場合に必要なとされる水平同期信号及びピクセルクロックに同期させて出力する画素情報生成部と、

前記仮想表示領域と、各表示パネルの個別表示領域との対応関係を示す対応情報を格納する対応情報格納部と、

前記画素情報生成部から出力される前記仮想表示領域の前記水平同期信号及び前記ピクセルクロックに基づいて、前記仮想表示領域の一水平走査線に含まれる画素情報のうち各表示パネルに対応する画素情報を前記対応情報に基づいて特定し、前記一水平走査線に含まれる画素情報の特定を終了するたびに各表示パネルに対応する画素情報を各表示パネルの制御情報とともに各表示パネルに出力する表示パネル特定部と、
を備えることを特徴とする表示装置。

【請求項2】

請求項1に記載の表示装置において、

前記複数の表示パネルは、

相互に隣接する第1の表示パネル及び第2の表示パネル、
を含み、

10

20

前記表示パネル特定部は、

前記一水平走査線に含まれる画素情報のうち前記第1の表示パネルの個別表示領域と前記第2の表示パネルの個別表示領域との間に挟まれたギャップ領域に対応する画素情報を、前記対応情報に基づいて判定する判定部と、
前記ギャップ領域に対応する画素情報を破棄する画素情報破棄部と、
を含むことを特徴とする表示装置。

【請求項3】

請求項2に記載の表示装置において、

前記判定部は、

前記一水平走査線に含まれる画素情報のうち各表示パネルの個別表示領域のいずれにも対応しない画素情報を、前記ギャップ領域に対応する画素情報であると判定することを特徴とする表示装置。

10

【請求項4】

請求項1ないし請求項3のいずれかに記載の表示装置において、

前記画素情報生成部は、

前記画像データのうちデコードする範囲を指定するデコード範囲指定部、
を含み、

前記画素情報生成部は、前記画像データのうち前記デコード範囲指定部により指定された範囲をデコードして画素情報を生成することを特徴とする表示装置。

20

【請求項5】

請求項2に記載の表示装置において、

前記第1の表示パネル及び前記第2の表示パネルが隣接する方向は、各表示パネルの水平走査線方向であることを特徴とする表示装置。

【請求項6】

請求項5に記載の表示装置において、

前記表示パネル特定部は、

各表示パネルに対応する複数のバッファと、

各表示パネルに対応する画素情報を各表示パネルに対応するバッファに格納するバッファ書き込み部と、

前記一水平走査線に含まれる画素情報の表示先が特定された場合、各バッファに書き込まれた画素情報を各表示パネルに出力する出力制御部と、
を含むことを特徴とする表示装置。

30

【請求項7】

請求項6に記載の表示装置において、

各表示パネルの水平走査線の数及び一水平走査線あたりの画素数は同一であり、

各表示パネルに出力される制御情報は、同一の情報であることを特徴とする表示装置。

【請求項8】

請求項1ないし請求項7のいずれかに記載の表示装置において、さらに、

前記複数の表示パネルの表示面の角度を調節するチルト調節部、
を備えることを特徴とする表示装置。

40

【請求項9】

請求項1ないし請求項8のいずれかに記載の表示装置において、

各表示パネルは、液晶表示パネルであることを特徴とする表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、薄型の表示パネルを用いた表示装置に関する。

【背景技術】

【0002】

スーパーマーケットあるいはコンビニエンスストアなどの小売業では、店舗に陳列棚を

50

設置し、商品を陳列棚に陳列する形態が一般的である。そして、陳列棚に陳列された商品の販売促進などを目的として、電子POP（Point Of Purchase）と呼ばれる手法が従来から用いられている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開2001-100683号公報

【特許文献2】特開2007-289636号公報

【発明の概要】

【発明が解決しようとする課題】

10

【0004】

上記特許文献1には、液晶表示パネルなどの薄型の表示パネルを用いた電子POP装置が開示されている。特許文献1に開示されている電子POP装置は、記憶媒体に保存されている動画データなどを再生して、液晶表示パネルなどに広告用の映像を表示する。しかし、特許文献1に係る電子POP装置を使用するためには、電子POP装置の設置用スペースを、商品を陳列するスペースとは別に用意しなければならない。

【0005】

上記特許文献2には、電子POP用の映像を表示することができる陳列棚が開示されている。陳列棚の内部にプロジェクタが設置され、商品を載せる棚板の前面に透過型のスクリーンが取り付けられる。プロジェクタから投射された広告用の映像がスクリーンに表示されることにより、広告用の映像が陳列棚全体に表示される。特許文献2に係る陳列棚は、電子POP装置を設置するスペースを必要とせずに広告用の映像を表示することができ、小売店の売り場を効率よく利用することができる。

20

【0006】

そこで、本発明は前記問題点に鑑み、陳列棚の前面などの限られたスペースに設置することができ、コストの削減が容易な表示装置を提供することを目的とする。

【課題を解決するための手段】

【0007】

上記課題を解決するため、請求項1記載の発明は、表示装置であって、水平走査線方向に配列された複数の表示パネルと、画像データをデコードし、前記複数の表示パネルにより構成される仮想表示領域に対応する画素情報を生成し、前記仮想表示領域に対応する画素情報を、前記仮想表示領域に前記画素情報を表示させると仮想した場合に必要とされる水平同期信号及びピクセルクロックに同期させて出力する画素情報生成部と、前記仮想表示領域と、各表示パネルの個別表示領域との対応関係を示す対応情報を格納する対応情報格納部と、前記画素情報生成部から出力される前記仮想表示領域の前記水平同期信号及び前記ピクセルクロックに基づいて、前記仮想表示領域の一水平走査線に含まれる画素情報のうち各表示パネルに対応する画素情報を前記対応情報に基づいて特定し、前記一水平走査線に含まれる画素情報の特定を終了するたびに各表示パネルに対応する画素情報を各表示パネルの制御情報とともに各表示パネルに出力する表示パネル特定部と、を備えることを特徴とする。

30

40

【0008】

請求項2記載の発明は、請求項1に記載の表示装置において、前記複数の表示パネルは、相互に隣接する第1の表示パネル及び第2の表示パネル、を含み、前記表示パネル特定部は、前記一水平走査線に含まれる画素情報のうち前記第1の表示パネルの個別表示領域と前記第2の表示パネルの個別表示領域との間に挟まれたギャップ領域に対応する画素情報を、前記対応情報に基づいて判定する判定部と、前記ギャップ領域に対応する画素情報を破棄する画素情報破棄部と、を含むことを特徴とする。

【0009】

請求項3記載の発明は、請求項2に記載の表示装置において、前記判定部は、前記一水平走査線に含まれる画素情報のうち各表示パネルの個別表示領域のいずれにも対応しない

50

画素情報を、前記ギャップ領域に対応する画素情報であると判定することを特徴とする。

【0010】

請求項4記載の発明は、請求項1ないし請求項3のいずれかに記載の表示装置において、前記画素情報生成部は、前記画像データのうちデコードする範囲を指定するデコード範囲指定部、を含み、前記画素情報生成部は、前記画像データのうち前記デコード範囲指定部により指定された範囲をデコードして画素情報を生成することを特徴とする。

【0011】

請求項5記載の発明は、請求項2に記載の表示装置において、前記第1の表示パネル及び前記第2の表示パネルが隣接する方向は、各表示パネルの水平走査線方向であることを特徴とする。

10

【0012】

請求項6記載の発明は、請求項5に記載の表示装置において、前記表示パネル特定部は、各表示パネルに対応する複数のバッファと、各表示パネルに対応する画素情報を各表示パネルに対応するバッファに格納するバッファ書き込み部と、前記一水平走査線に含まれる画素情報の表示先が特定された場合、各バッファに書き込まれた画素情報を各表示パネルに出力する出力制御部と、を含むことを特徴とする。

【0013】

請求項7記載の発明は、請求項6に記載の表示装置において、各表示パネルの水平走査線の数及び一水平走査線あたりの画素数は同一であり、各表示パネルに出力される制御情報は、同一の情報であることを特徴とする。

20

【0014】

請求項8記載の発明は、請求項1ないし請求項7のいずれかに記載の表示装置において、さらに、前記複数の表示パネルの表示面の角度を調節するチルト調節部、を備えることを特徴とする。

【0015】

請求項9記載の発明は、請求項1ないし請求項8のいずれかに記載の表示装置において、各表示パネルは、液晶表示パネルであることを特徴とする。

【発明の効果】

【0016】

30

本発明に係る表示装置は、複数の表示パネルを一定方向に配列させることにより、一つの画像データを表示するための仮想表示領域を構成する。陳列棚などの棚板の前面などの限られたスペースに対応した表示パネルを別途作成する必要がないため、表示装置のコストを削減することができる。

【0017】

本発明に係る表示装置は、画像データをデコードして仮想表示領域に対応する画素情報を生成し、対応情報に基づいて複数の表示パネルのいずれかに画素情報を表示させる。このように、本発明に係る表示装置は、各表示パネルを個別に制御せずに、仮想表示領域の表示状態を制御すればよいため、画像データの表示処理を簡略化することができる。

【0018】

40

本発明に係る表示装置は、画素情報がギャップ領域に対応した情報である場合、その画素情報を破棄する。これにより、仮想表示領域に表示される映像がギャップ領域の存在により歪むことを防止し、視聴者が違和感を覚えることの少ない映像を表示することができる。

【0019】

本発明に係る表示装置は、画像データをデコードする範囲が指定されている場合、指定された範囲に対応する画素情報を生成する。これにより、本発明に係る複数の表示装置を用いて一つの画像データを表示するときにも、表示装置間で発生するギャップに伴って仮想表示領域に表示される映像が歪むことを防ぐことができる。

【0020】

50

本発明に係る表示装置において、チルト調節部が表示パネルの表示面の向きを調節する。表示装置の取り付け位置に応じて表示パネルの表示面を変更することにより、鮮明な映像を表示することが可能となる。

【図面の簡単な説明】

【0021】

【図1】第1の実施の形態に係る表示装置の斜視図である。

【図2】表示装置の使用状態の一例を示す図である。

【図3】(a)表示装置の表示面を水平方向に向けた状態を示す図である。(b)表示装置の表示面を上方に向けた状態を示す図である。

【図4】(a)液晶表示パネルの表示領域を示す図である。(b)仮想パネルの表示領域を示す図である。(c)仮想パネルに対応した画像データを示す図である。

10

【図5】(a)画像データを単に分割して表示した状態を示す図である。(b)ギャップ補正処理を適用して画像データを表示した状態を示す図である。(c)ギャップ補正処理により液晶表示パネルに表示されない領域を示す図である。

【図6】表示装置の機能的構成を示すブロック図である。

【図7】ブリッジ回路の機能的構成を示すブロック図である。

【図8】ブリッジ回路の動作を示すフローチャートである。

【図9】パラメータテーブルの一例を示す図である。

【図10】第2の実施の形態に係る表示装置の機能的構成及び配置状態を示す図である。

【図11】(a)仮想パネルの表示領域を示す図である。(c)仮想パネルに対応した画像データを示す図である。(c)仮想パネルに表示された画像データを示す図である。

20

【発明を実施するための形態】

【0022】

{第1の実施の形態}

<表示装置1の外観及び取付状態>

以下、図面を参照しつつ本発明の実施の形態について説明する。図1は、本発明の第1の実施の形態に係る表示装置1の斜視図である。表示装置1は、電子POP装置として利用可能な装置である。表示装置1は、液晶表示パネル11a、11b、11cと、筐体12と、取り付け部13と、チルト調節部14とを備える。

【0023】

30

液晶表示パネル11a~11cは、水平走査線方向に一行に並べられた汎用の小型液晶パネルであり、同様の構成を有している。液晶表示パネル11a~11cは、一つの仮想パネルを構成し、全体として一つの画像を表示する。本実施の形態では、液晶表示パネル11a~11cが、個別に画像を表示することはない。以下、液晶表示パネル11a~11cをセットで説明するときには、液晶表示パネル11と呼ぶことにする。

【0024】

液晶表示パネル11a~11cには外枠などの外縁部が存在するため、仮想パネルには画像を表示することができないギャップが発生する。仮想パネルに表示される映像は、ギャップの発生に伴って歪んで見えることがある。そこで、表示装置1は、ギャップ補正処理を実行することにより、仮想パネルに表示される映像の歪みを補正する。ギャップ補正処理の詳細については、後述する。

40

【0025】

筐体12は、液晶表示パネル11の制御部15(図6参照)などを収納するとともに、液晶表示パネル11a~11cを同一平面上に固定する。取り付け部13は、表示装置1を固定する。チルト調節部14は、液晶表示パネル11の表示面の向きを調節する。

【0026】

図2は、表示装置1の使用状態の一例を示す図である。表示装置1は、商品の陳列に用いられる陳列棚50の棚板51の前面に取り付けられる。棚板51の前面に取り付けられた表示装置1は、陳列棚50に陳列された商品の広告映像などを表示する。

【0027】

50

表示装置 1 は、棚板 5 1 の前面などの限られたスペースに対応するために、複数の液晶表示パネル 1 1 a ~ 1 1 c を組み合わせて仮想パネルを構成する。このため、表示装置 1 は、棚板 5 1 の前面のサイズに対応した液晶表示パネルを使用する必要がないため、大幅なコスト削減が可能となる。

【0028】

図 3 (a)、図 3 (b) は、チルト調節部 1 4 の動作を説明する図である。表示装置 1 は、チルト調節部 1 4 を用いて液晶表示パネル 1 1 の表示面の向きを変更することができる。配線 5 2 は、表示装置 1 への電力供給などに用いられる。

【0029】

表示面の向きは、ユーザが手動で変更することができる。なお、チルト調節部 1 4 は、ユーザが設定した角度に基づいて、表示面の向きを自動的に調節するようにしてもよい。

【0030】

図 3 (a) は、表示面を水平方向に向けた状態を示す図である。たとえば、表示装置 1 が顧客の視線の高さとほぼ同じ高さの棚板 5 1 に取り付けられるときに、表示面の向きが水平方向となるように調節される。

【0031】

図 3 (b) は、表示面を上方に向けた状態を示す図である。表示装置 1 が陳列棚 5 0 の下側の棚板 5 1 に取り付けられたときなどに、表示面の向きが図 3 (b) のように上方に向けられる。なお、表示装置 1 が高所に取り付けられる場合には、表示面の向きを下向きに調節することができる。

【0032】

液晶表示パネル 1 1 a ~ 1 1 c の視野角は一般的に狭いとされている。しかし、表示装置 1 は、図 3 に示すように、表示面の向きを調節可能である。表示装置 2 は、取り付け位置に関係なく、陳列棚 5 0 の前にいる顧客に対して鮮明な映像を見せることのできるため、販売促進の効果を高めることができる。

【0033】

<仮想パネルの概要>

次に、液晶表示パネル 1 1 により構成される仮想パネルについて詳しく説明する。図 4 (a) は、液晶表示パネル 1 1 の表示領域を示す図である。

【0034】

図 4 (a) に示すように、液晶表示パネル 1 1 a ~ 1 1 c は、互いに隣接した状態で水平走査方向 (X 方向) に一列に配列されている。液晶表示パネル 1 1 a, 1 1 b, 1 1 c の表示領域 1 1 0 a, 1 1 0 b, 1 1 0 c のサイズは、X 方向が 3 2 0 ピクセルであり、垂直走査方向 (Y 方向) が 2 4 0 ピクセルである。

【0035】

図 4 (b) は、仮想パネルの表示領域 (以下、「仮想表示領域」という) 2 0 を示す図である。仮想表示領域 2 0 は、表示領域 1 1 0 a ~ 1 1 0 c と、ギャップ 2 1, 2 1 とにより構成される。ギャップ 2 1 は、表示領域 1 1 0 a, 1 1 0 b の間に挟まれた領域と、表示領域 1 1 0 b, 1 1 0 c の間に挟まれた領域である。ギャップ 2 1 は、液晶表示パネル 1 1 a ~ 1 1 c の外枠などに対応しており、映像を表示することができない。ギャップ 2 1 の X 方向の幅を、4 0 ピクセルとする。仮想表示領域 2 0 のサイズは、X 方向が 1 0 4 0 ピクセルであり、Y 方向が 2 4 0 ピクセルである。

【0036】

図 4 (c) は、仮想表示領域 2 0 に表示される画像データ 3 0 を示す。画像データ 3 0 のサイズは、仮想表示領域 2 0 のサイズ (1 0 4 0 × 2 4 0 ピクセル) に対応している。画像データ 3 0 には、円 3 0 1 と直角三角形 3 0 1 が描画されている。表示装置 1 のユーザは、広告用の映像データである画像データ 3 0 を、予め記憶部 1 5 1 (図 6 参照) に格納しておく。

【0037】

<ギャップ補正処理の概要>

10

20

30

40

50

次に、ギャップ補正処理の概要を説明する。画像データ30は、仮想表示領域20に表示される場合、X方向に分割された状態で表示領域110a~110cにそれぞれ表示される。しかし、画像データ30が単に分割された状態で表示領域110a~110cに表示された場合、仮想表示領域20に表示される画像データ30に歪みが発生する。

【0038】

図5(a)は、画像データ30に描画された円301と直角三角形302とを、単に分割して表示領域110a, 110bに表示した状態を示す図である。この場合、円301は、半円の状態で表示領域110a, 110bに表示される。表示領域110a, 110の間にはギャップ21が存在するため、仮想表示領域20に表示される円301は、楕円として顧客に認識される。同様に、単に分割されて表示領域110a, 110bに表示された直角三角形302は、ギャップ21の存在により、のこぎり状の形状として顧客に認識される。

10

【0039】

このように、画像データ30が単に分割されて表示領域110a~110cに表示されることにより、表示装置1に表示される映像に対して、顧客が違和感を覚えるおそれがある。特に、画像データ30が動画像データである場合には、歪みが強調される。

【0040】

そこで、表示装置1は、画像データ30を仮想表示領域20に表示する際に、ギャップ補正処理を実行する。ギャップ補正処理は、画像データ30のうちギャップ21に対応する領域のデータを、表示領域110a~110cのいずれにも表示させない処理である。これにより、表示装置1は、顧客が違和感を覚えることの少ない映像を表示することが可能となる。

20

【0041】

図5(b)は、ギャップ補正処理の適用後に仮想表示領域20に表示された画像データ30を示す図である。図5(c)は、画像データ30においてギャップ21に対応する領域を示す図である。ギャップ補正処理により、画像データ30のうち、図5(c)に示すハッチングの領域が、表示領域110a~110cのいずれにも表示されない。この結果、顧客は、視覚効果により、ギャップ21を挟んで表示領域110a, 110bに表示されている円301が本来の形状(円)であると類推することができる。顧客は、ギャップ21を挟んで表示領域110b, 110cに表示されている直角三角形302が、本来の形状(直角三角形)であると類推することができる。したがって、表示装置1は、仮想表示領域20に表示される画像データ30の歪みを抑制し、違和感の少ない映像を表示することができる。

30

【0042】

<表示装置1の機能的構成>

図6は、表示装置1の機能的構成を示すブロック図である。表示装置1は、制御部15と、ブリッジ回路16とを備える。制御部15及びブリッジ回路16は、IC(Integrated Circuit)の状態で筐体12の中に設置される。

【0043】

制御部15は、表示装置1の全体制御を行う。制御部15は、記憶部151と、デコーダ152と、フレームメモリ153と、仮想パネル制御部154とを備える。

40

【0044】

記憶部151は、フラッシュメモリなどであり、画像データ30を格納する。画像データ30は、動画像データ及び静止画像データのいずれでもよい。制御部15は、記憶部151に代えて、メモリカードスロットを備えていてもよい。この場合、メモリカードスロットには、画像データ30が記録されたメモリカードが挿入される。

【0045】

デコーダ152は、画像データ30をデコードして、仮想表示領域20に表示するフレームデータ60を作成する。フレームデータ60は、仮想表示領域20のアドレスに対応したピクセルデータ61の集合である。

50

【0046】

フレームメモリ153は、デコーダ152が作成したフレームデータ60を格納する。

【0047】

仮想パネル制御部154は、フレームメモリ153からフレームデータ60を読み出し、フレームデータ60に含まれるピクセルデータ61を、ブリッジ回路16に順次出力する。仮想パネル制御部154は、ピクセルデータ61の出力と同期して、仮想パネル制御信号62及びピクセルクロック63をブリッジ回路16に出力する。仮想パネル制御信号62は、仮想パネルの表示状態を制御する水平同期信号及び垂直同期信号などを含む。ピクセルクロック63は、ピクセルデータ61の入力と同期したクロック信号である。

【0048】

仮想パネル制御部154は、液晶表示パネル11a～11cにより構成される単一の仮想パネルを制御し、液晶表示パネル11a～11cを個別に制御することはない。仮想パネル制御部154は、仮想パネルに対応したサイズの液晶表示パネルを制御する機能を有していれば良い。このため、仮想パネル制御部154には、汎用の液晶表示パネルを制御するLCD(Liquid Crystal Display)コントローラを利用することができ、表示装置1の部品コストを削減することができる。

【0049】

ブリッジ回路16は、仮想パネル制御部154から出力されたピクセルデータ61の表示先を特定し、特定した表示先にピクセルデータ61を出力する。また、ブリッジ回路16は、ギャップ補正処理を実行する。

【0050】

図7は、ブリッジ回路16の機能的構成を示すブロック図である。ブリッジ回路16は、ラインバッファ161a、161b、161cと、パラメータテーブル格納部162と、書き込み制御回路163と、液晶表示パネル制御回路164とを備える。

【0051】

ラインバッファ161a～161cは、液晶表示パネル11a～11cにそれぞれ対応して設けられており、表示領域110a～110cに対応するピクセルデータ61を格納する。ラインバッファ161a～161cは、それぞれ第1メモリ165及び第2メモリ166を含む。第1メモリ165及び第2メモリ166は、FIFO(First In First Out)メモリである。第1メモリ165及び第2メモリ166の一方は、制御部15から出力されたピクセルデータ61の書き込み用として動作し、他方は、ラインバッファに書き込まれたピクセルデータ61を液晶表示パネル11に出力するために読み出し用として動作する。

【0052】

パラメータテーブル格納部162は、仮想表示領域20のアドレスと、表示領域110a～110cとの対応関係を示すパラメータテーブル70を格納する。

【0053】

書き込み制御回路163は、入力されたピクセルデータ61の書き込み先となるラインバッファを、パラメータテーブル162に基づいて特定する。書き込み制御回路163は、特定したラインバッファに対して、入力されたピクセルデータ61の書き込みを指示する。

【0054】

液晶表示パネル制御回路164は、ラインバッファ161a～161cに書き込まれたピクセルデータ61を液晶表示パネル11に出力する。ピクセルデータ61は、各液晶表示パネル11を制御する液晶表示パネル制御信号64と同期して出力される。

【0055】

<ブリッジ回路16の動作>

図8は、ブリッジ回路16の動作を示すフローチャートである。図8において、第1液晶パネル～第3液晶パネルは、液晶表示パネル11a～11cにそれぞれ対応する。第1ラインバッファ～第3ラインバッファは、ラインバッファ161a～161cにそれぞれ

10

20

30

40

50

対応する。

【0056】

ブリッジ回路16は、水平同期信号（H-Sync）が入力されることにより、図8に示す処理を開始する。ラインバッファ161a～161cにおいて、第1メモリ165が書き込み用に設定されているとする。

【0057】

書き込み制御回路163は、ピクセルデータ61が入力された場合（ステップS11でYes）、入力されたピクセルデータ61のXアドレスを確認する（ステップ12）。ピクセルデータ61のXアドレスは、仮想表示領域20に対応している。書き込み制御回路163は、水平同期信号が入力されてからピクセルクロック63をカウントしている。ピクセルクロック63のカウント値が、入力されたピクセルデータ61の仮想表示領域20におけるXアドレスとして用いられる。

10

【0058】

書き込み制御回路163は、入力されたピクセルデータ61のXアドレスが表示領域110aに対応するか否かを、パラメータテーブル70に基づいて判定する（ステップS13）。

【0059】

図9は、パラメータテーブル70の一例を示す図である。パラメータテーブル70には、表示領域110a～110cと、仮想表示領域20のXアドレスとの対応関係を示している。表示領域110aに対応する仮想パネルのXアドレスは、1～320である。表示領域110bに対応する仮想パネルのXアドレスは、361～680である。表示領域110cに対応する仮想パネルのXアドレスは、721～1040である。仮想表示領域20のギャップ21に対応するXアドレス（321～360、681～720）は、パラメータテーブル70に設定されていない。

20

【0060】

入力されたピクセルデータ61のXアドレスが表示領域110aに対応する場合（ステップS13においてYes）、入力されたピクセルデータ61は、ラインバッファ161aの第1メモリ165に書き込まれる（ステップS14）。具体的には、ライトイネーブル信号65が、書き込み制御回路163からラインバッファ161aに入力される。ラインバッファ161aは、ライトイネーブル信号65の入力に応じて、入力されたピクセルデータ61を書き込む。このとき、ラインバッファ161b、161cがピクセルデータ61の書き込み処理を行うことはない。

30

【0061】

入力されたピクセルデータ61のXアドレスが表示領域110aに対応しない場合（ステップS13においてNo）、入力されたピクセルデータ61のXアドレスが表示領域110bに対応するか否かが判定される（ステップS15）。入力されたピクセルデータ61のXアドレスが表示領域110bに対応する場合（ステップS15でYes）、ラインバッファ161bの第1メモリ165に、入力されたピクセルデータ61が書き込まれる（ステップS16）。

【0062】

入力されたピクセルデータ61のXアドレスが表示領域110bに対応しない場合（ステップS15においてNo）、入力されたピクセルデータ61のXアドレスが表示領域110cに対応するか否かが判定される（ステップS17）。入力されたピクセルデータ61のXアドレスが表示領域110cに対応する場合（ステップS17でYes）、ラインバッファ161cの第1メモリ165に、入力されたピクセルデータ61が書き込まれる（ステップS18）。

40

【0063】

入力されたピクセルデータ61のXアドレスが表示領域110cに対応しない場合（ステップS17でNo）、書き込み制御回路163は、入力されたピクセルデータ61がギャップ21に対応すると判定し、入力されたピクセルデータ61を破棄する（ステップS

50

19)。つまり、入力されたピクセルデータ61は、いずれの表示領域にも対応しないため、ラインバッファ161a~161cのいずれにも書き込まれない。

【0064】

仮想表示領域20の一水平走査線分のピクセルデータ61の書き込みが終了していない場合（ステップS20においてNo）、ステップS11~S20の処理が繰り返される。一方、仮想表示領域20の一水平走査線分のピクセルデータ61の書き込みが終了した場合（ステップS20においてYes）、各ラインバッファの第1メモリ165が書き込み用から読み出し用に切り替えられる（ステップS21）。同時に、各ラインバッファの第2メモリ166が書き込み用に切り替えられる。

【0065】

液晶表示パネル制御部164は、ラインバッファ161a~161cにリードイネーブル信号66を出力する。これにより、ラインバッファ161a~161cの第1メモリ165から、液晶表示パネル11a~11cに対してピクセルデータ61がそれぞれ出力される（ステップS22）。第1メモリ165がFIFOメモリであるため、仮想表示領域20のXアドレスが小さいピクセルデータ61（第1メモリ165に最初に書き込まれたピクセルデータ61）から順次出力される。

【0066】

第1メモリ165からのピクセルデータ61の出力は、液晶表示パネル制御信号65と同期して行われる。液晶表示パネル制御信号65は、液晶表示パネル11a~11cの水平同期信号、垂直同期信号及びピクセルクロックなどを含む。液晶表示パネル11a~11cは、同一の構成であるため、液晶表示パネル制御部164は、液晶表示パネル11a~11cで共通に利用できる単一の制御信号を生成すればよい。同一の構成を有する液晶表示パネル11a~11cを利用することにより、液晶表示パネル11a~11cの制御を簡略化することができる。ただし、本発明は、互いに構成の異なる液晶表示パネル11a~11cの使用を制限するものではない。

【0067】

ラインバッファ161a~161cから各液晶表示パネル11a~11cへのピクセルデータ61の出力と並行して、ブリッジ回路16は、図7に示す処理を実行する。つまり、第1メモリ165からのピクセルデータ61の読み出しと並行して、次の水平走査線に対応するピクセルデータ61が、ラインバッファ161a~161cの第2メモリ166に書き込まれる。このように、ラインバッファ161a~161cをダブルバッファ構成とすることにより、ラインバッファの書き込み処理及び読み出し処理に伴って画像データ30の表示に遅延が発生することを抑制できる。

【0068】

図8に示す処理では、ブリッジ回路16は、入力されたピクセルデータ61が液晶表示パネル11a~11cに対応するか否かを連続的に判定しているが（ステップS13、S15、S17）、これに限られない。ブリッジ回路16は、ピクセルデータ61が仮想表示領域21のXアドレス順に入力されることを利用して、ピクセルデータ61が液晶表示パネル11a~11cに対応するか否かを連続的に判定することのない処理を実行することも可能である。

【0069】

具体的には、ピクセルデータ61の入力が開始された場合、ブリッジ回路16は、パラメータテーブル70を参照してピクセルデータ61のXアドレスが1であることを確認する。ピクセルデータ61のXアドレスが320となるまで、ピクセルデータ61は、ラインバッファ161aに書き込まれる。ピクセルデータ61のXアドレスが321以上となった場合、ブリッジ回路16は、ギャップ21に対応するピクセルデータ61と判定して、ピクセルデータ61を破棄する。このとき、ブリッジ回路16は、ステップS13、S15、S17の処理を連続的に実行することはない。

【0070】

続いて、ピクセルデータ61のXアドレスが361となったときに、ラインバッファ1

10

20

30

40

50

61bへのピクセルデータ61の書き込みが開始される。ピクセルデータ61のXアドレスが680となるまで、ラインバッファ161bへの書き込み処理が継続される。ブリッジ回路16は、ピクセルデータ61が液晶表示パネル11aに対応するか否かを判定する（ステップS13）ことはない。ラインバッファ162cへのピクセルデータ61への書き込み処理も、同様に実行される。上記の処理は、ラインバッファ161a～161cへのピクセルデータ61の書き込み処理をハードウェア回路によって実装する場合に有効である。上記の処理をハードウェア回路に適用することで、ラインバッファ161a～161bへのピクセルデータ61への書き込み処理が効率化され、ハードウェア回路の規模を抑制することができる。

【0071】

10

以上説明したように、本実施の形態に係る表示装置1は、複数の液晶表示パネル11a～11cを一行に配列して仮想パネルを構成し、仮想パネルに一つの画像データを表示する処理を行う。これにより、陳列棚50の幅に対応した液晶表示パネルを作成する必要がない。したがって、表示装置1の製造コストを大幅に削減することが可能となる。

【0072】

また、制御部15は、複数の液晶表示パネル11a～11cを単一の仮想パネルとして用いる。このため、表示装置1は、一つの画像データ30を分割して処理しなくてもよく、液晶表示パネル11a～11cの制御を簡略化することができる。

【0073】

また、表示装置1にチルト調節部14を設けることにより、液晶表示パネル11の表示面の向きを調節することができる。したがって、液晶表示パネル11の表示面の向きを顧客が映像を見やすい向きに調節することにより、販売促進効果を高めることが可能となる。

20

【0074】

なお、本実施の形態では、表示装置1が3つの液晶表示パネル11a～11cを有する例について説明したが、これに限られない。陳列棚50の幅に応じて、表示装置1が有する液晶表示パネルを2つにしてもよいし、3つ以上としてもよい。

【0075】

また、本実施の形態では、ピクセルデータ61がピクセルクロック63と同期してブリッジ回路16に入力される例について説明したが、これに限られない。たとえば、ピクセルデータ61は、仮想表示領域20におけるアドレス情報とともにブリッジ回路16に入力されてもよい。この場合、ブリッジ回路16は、アドレス情報に基づいて、ピクセルデータ61がどの表示領域に対応するかを判定する。

30

【0076】

また、本実施の形態では、液晶表示パネル11a～11cとして、水平走査線方向の長さが垂直走査線方向の長さよりも大きいものを使用する例について説明したが、これに限られない。液晶表示パネル11a～11cとして、垂直走査線方向の長さが水平走査線方向の長さよりも大きいものを使用してもよい。図4(a)に示す仮想表示領域21を形成するためには、液晶表示パネル11a～11cを90度回転させて、垂直走査線方向に一行に配列させる必要がある。この結果、仮想表示領域21のXアドレスとYアドレスとが入れ替わることになる。

40

【0077】

したがって、上記第1の実施の形態とは、以下の点で処理が異なる。デコーダ152は、動画像データ35から生成したフレームデータ60を90度回転させた上で、フレームメモリ153に書き込む。ギャップ補正処理が垂直走査線方向を基準として行われるため、パラメータテーブル70には、表示領域110a～110cと、仮想表示領域21のYアドレスとの対応情報が記録される。ブリッジ回路16には一水平走査線単位でピクセルデータ61が入力される点では同じであるが、ピクセルデータ61をXアドレスに応じてラインバッファ161a～161cに分割する必要がない。このため、ブリッジ回路16は、ラインバッファ161aのみを有していればよい。

50

【0078】

{第2の実施の形態}

以下、本発明の第2の実施の形態について説明する。本実施の形態では、複数の表示装置によって仮想パネルが構成される。以下、上記第1の実施の形態と異なる点を中心に説明し、同様の点については説明を省略する。

【0079】

図10は、本実施の形態に係る表示装置1, 8の構成と配置状態とを示す図である。表示装置1, 8の構成は、上記第1の実施の形態に係る表示装置1の構成と基本的に同じである。制御部15では、記憶部151及びデコーダ152以外の表示を省略している。

【0080】

記憶部151は、画像データ30に代えて、画像データ35を格納する。画像データ35は、表示装置1, 8により構成される仮想パネルの表示領域に対応したサイズで作成されている。デコーダ152は、画像データ35のデコード範囲を指定するデコード範囲指定情報36を保持している。

【0081】

表示装置1は、液晶表示パネル11a~11cを備える。表示装置8は、液晶表示パネル81a~81cを備える。液晶表示パネル11a~11c, 81a~81cがX方向（水平走査方向）に一直列に並ぶように、表示装置1, 8は配置される。

【0082】

図11(a)は、表示装置1, 8により構成される仮想パネルの表示領域（以下、「仮想表示領域」という）25を示す図である。仮想表示領域25は、表示領域110a~110c, 810a~810cと、ギャップ21, 21, 21, 21と、装置間ギャップ26とにより構成される。

【0083】

仮想表示領域25のサイズは、X方向が2140ピクセル、Y方向が240ピクセルである。表示装置1は、仮想表示領域25のうちXアドレスが1~1040ピクセルの領域に対応する。表示装置8は、仮想表示領域25のうちX方向で1101~2140ピクセルの領域に対応する。仮想表示領域25には、表示領域110a~110c, 810a~810cの間に発生するギャップ21の他に、表示装置1, 8により形成される装置間ギャップ26が発生する。装置間ギャップ26は、X方向の幅を60ピクセルであり、Xアドレスが1041~1100の領域に対応する。

【0084】

図11(b)は、仮想表示領域25に表示される画像データ35を示す図である。画像データ35は、仮想表示領域25のサイズに対応して作成されるため、X方向のサイズが2140ピクセル、Y方向のサイズが240ピクセルとなる。

【0085】

仮想表示領域25に画像データ35を表示させる場合、表示装置1, 8は、画像データ35をデコードして、デコード範囲指定情報36で指定された範囲に対応するフレームデータ60を作成する。表示装置1では、デコード範囲指定情報36として、X方向のアドレス1~1140が設定されている。表示装置8では、デコード範囲指定情報36として、X方向のアドレス1101~2140が設定されている。この結果、画像データ35は、図11(c)に示すような状態で表示される。

【0086】

ギャップ21に対応する領域は、上記第1の実施の形態で説明したように、液晶表示パネル11a~11c, 81a~81cのいずれにも表示されない。

【0087】

また、装置間ギャップ26に対応する領域（Xアドレスが1041~1100の範囲）は、表示装置1, 8のいずれにも表示されない。これは、表示装置1, 8のデコード範囲指定情報36のいずれにも、装置間ギャップ26に対応するXアドレスが指定されていないためである。この結果、図10(c)に示すように、装置間ギャップ26の位置に表示

10

20

30

40

50

される直角三角形 2 1 2 が、のこぎり状の形状ではなく、本来の形状（直角三角形）として類推できるように表示される。

【0088】

このように、表示装置 1, 8 は、画像データ 3 5 のうち、それぞれのデコード範囲指定情報 3 6 で指定された範囲をデコードしてピクセルデータ 6 1 を生成し、ピクセルデータ 6 1 をそれぞれの仮想パネルに表示する。デコード範囲指定情報 3 6 は、装置間ギャップ 2 6 を考慮して設定される。したがって、仮想表示領域 2 5 に画像データ 3 5 が表示される際に、装置間ギャップ 2 6 により発生する画像データ 3 5 の歪みを補正することができる。

【0089】

なお、上記第 2 の実施の形態では、二つの表示装置 1, 8 を用いる例について説明したが、図 2 に示すように、棚板 5 1 の前面に並べられた 3 つ以上の表示装置を用いて仮想パネルを構成してもよい。表示装置 1, 1・・・のデコード部 1 5 2 が保持するデコード範囲指定情報 3 6 に、各表示装置に対応する仮想表示領域のアドレス範囲を設定すればよい。

【0090】

また、上記第 2 の実施の形態では、二つの表示装置 1, 8 のデコーダ 1 5 2 は、デコード範囲指定情報 3 6 に基づいて画像データ 3 5 をデコードする例について説明したが、これに限られない。表示装置 1, 8 は、仮想表示領域 2 5 のうちそれぞれの表示領域に対応する画像データ 3 5 を保持してもよい。表示装置 1 は、X アドレスが 1 ～ 1 0 4 0 の領域に対応する画像データ 3 5 を保持する。表示装置 8 は、X アドレスが 1 1 0 1 ～ 2 1 4 0 の領域に対応する画像データを保持する。この場合、表示装置 1, 8 は、上記第 1 の実施の形態と同様の処理を実行する。画像データ 3 5 のデータサイズを抑制することができるため、記憶部 1 5 1 に大容量のフラッシュメモリを用いる必要がない。したがって、表示装置 1, 8 のコストを削減できる。

【0091】

また、上記第 2 の実施の形態では、水平走査方向に配列された複数の表示装置を用いて単一の画像データ 3 5 を表示する例について説明したが、これに限られない。たとえば、垂直走査方向に配列された複数の表示装置を用いて、一つの画像データを表示してもよい。たとえば、図 2 に示す棚板 5 1, 5 1 に設置された 6 つの表示装置 1 を用いて、一つの画像データを表示することができる。Y 方向のデコード範囲を指定するために、各表示装置 1 のデコード範囲指定情報 3 6 には、Y 方向のアドレス範囲が指定される。

【0092】

このとき、Y 方向の装置間ギャップを考慮して、各表示装置 1 のデコード領域範囲情報 3 6 に Y 方向のアドレス範囲を設定してもよい。これにより、Y 方向の装置間ギャップに伴う画像の歪みを抑制できる。

【0093】

Y 方向に生じるギャップの大きさは、棚板 5 1, 5 1 の間隔にほぼ対応する。このため、Y 方向の装置間ギャップを補正しても、視覚効果により Y 方向の映像の歪みを抑制する効果が十分に得られないケースがある。この場合、Y 方向のアドレス範囲を設定する際に、Y 方向の装置間ギャップを考慮しなくてもよい。Y 方向の装置間ギャップを考慮しない場合、Y 方向の装置間ギャップを考慮する場合と比べて、画像データ 3 5 のデータサイズを抑制することができる。

【符号の説明】

【0094】

- 1, 8 表示装置
- 1 1, 1 1 a, 1 1 b, 1 1 c 液晶表示パネル
- 1 2 筐体
- 1 3 取り付け部
- 1 4 チルト調節部

10

20

30


40

50

- 1 5 制御部
- 1 6 ブリッジ回路
- 1 5 1 記憶部
- 1 5 2 デコーダ
- 1 5 3 フレームメモリ
- 1 5 4 仮想パネル制御部
- 1 6 1 a, 1 6 1 b, 1 6 1 c ラインバッファ
- 1 6 2 パラメータテーブル格納部
- 1 6 3 書き込み制御回路
- 1 6 4 液晶表示パネル制御回路


【図 1】

FIG. 1




【図 2】

FIG. 2




【図 3】


FIG. 3




【図 4】
FIG. 4




【図 5】
FIG. 5




【図 6】
FIG. 6



【図 7】



【図 8】
FIG. 8




【図 9】
FIG. 9


パラメータテーブル

	開始 X アドレス	終了 X アドレス
表示領域 110a (液晶表示パネル 11a)	1	320
表示領域 110b (液晶表示パネル 11b)	361	680
表示領域 110c (液晶表示パネル 11c)	721	1040

【図 10】



【図 11】



フロントページの続き

(51)Int.Cl.	F I		
	G 0 9 G	3/20	6 6 0 Q
	G 0 9 G	3/20	6 3 2 A
	G 0 9 G	3/20	6 8 0 E
	A 4 7 F	3/00	D
	A 4 7 F	5/00	E

審査官 中村 直行

(56)参考文献 特開2003-066933 (JP, A)
特開2005-227579 (JP, A)
特開2003-180494 (JP, A)
特開2003-330382 (JP, A)
特開2003-224788 (JP, A)
特開平08-211849 (JP, A)

(58)調査した分野(Int.Cl., DB名)

G 0 9 G	3/00	—	5/42
G 0 9 F	9/40		
A 4 7 F	3/00		
A 4 7 F	5/00		