(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2007 年10 月18 日 (18.10.2007)

PCT

(10) 国際公開番号
WO 2007/116512 A1

(51) 国際特許分類:
H01L 21/66 (2006.01) *H01L 21/02* (2006.01)

(21) 国際出願番号: PCT/JP2006/307488

(22) 国際出願日: 2006 年4 月7 日 (07.04.2006)

(25) 国際出願の言語: 日本語

(26) 国際公開の言語: 日本語

(71) 出願人 (米国を除く全ての指定国について): 株式会社トプコン (TOPCON CORPORATION) [JP/JP]; 〒1748580 東京都板橋区蓮沼町７５番１号 Tokyo (JP).

(72) 発明者; および

(75) 発明者/出願人 (米国についてのみ): 山田 恵三 (YAMADA, Keizo) [JP/JP]; 〒2130011 神奈川県川崎市高津区久本３－５－７ ファブソリューション株式会社内 Kanagawa (JP). 松澤 実 (MATSUZAWA, Minoru) [JP/JP]; 〒2130011 神奈川県川崎市高津区久本３－５－７ ファブソリューション株式会社内 Kanagawa (JP).

(74) 代理人: 志賀 正武, 外(SHIGA, Masatake et al.); 〒1048453 東京都中央区八重洲２丁目３番１号 Tokyo (JP).


(81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

(84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD,

[続葉有]

(54) **Title:** METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE

(54) **発明の名称:** 半導体デバイス製造方法



200... WAFER FOR EVALUATION
202... PROCESS EXECUTION RESULT EVALUATING DEVICE
201... PROCESSOR
203... DATABASE
204... OPTIMUM PROCESS RECIPE SELECTING MEANS

(57) **Abstract:** It is possible to optimize a semiconductor manufacturing process and prevent lowering of the manufacturing efficiency of a semiconductor device even if the process execution characteristics of a semiconductor processor change with time. A method for manufacturing the semiconductor device comprises a step of applying an electron beam to a semiconductor wafer process-executed by the processor to obtain the result of the process evaluation, a step of comparing the result of the process evaluation to the result of an evaluation recorded in a database, and a step of selecting a new process recipe according to the result of the comparison to apply it to the process execution by the processor.

(57) 要約: 本発明の課題は、半導体プロセス装置のプロセス処理特性が経年変化したとしても、半導体製造プロセスにおけるプロセスを最適化し、半導体デ

[続葉有]

WO 2007/116512 A1

SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

添付公開書類:
— 国際調査報告書

２文字コード及び他の略語については、定期発行される各*PCT*ガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

バイスの製造効率の低下を有効に防止することにある。　本発明に係る半導体デバイス製造方法は、プロセス装置によりプロセス処理された半導体ウェハーに対して電子ビームを照射してプロセス評価結果を得るステップと、前記プロセス評価結果とデータベースに記録された評価結果とを比較するステップと、比較結果に基づいて新たなプロセスレシピを選択して、前記プロセス装置によるプロセス処理に適用するステップと、を含む。

明 細 書

半導体デバイス製造方法

技術分野

[0001] 本発明は、半導体デバイス製造方法に関し、特に電子ビームを利用してプロセス装置の特性管理を行うのに好適な方法に関する。

背景技術

[0002] 半導体製造工場では、複数種類のプロセス装置を使用している。また、量産を行う際には、研究開発用の試作とは異なり同一製品を大量に製造するため、同一種類の半導体製造装置を複数台同時に使用している。そこでは、製造する製品が決定した際にその製品に対応した最適なプロセスレシピが作成され、半導体製造装置はそのプロセスレシピに従って半導体ウェハーに対してプロセス処理を行い、製品の大量生産が行われている。

しかし、プロセス装置は、プロセス処理特性が経年変化する性質を持っている。例えばエッチングプロセスを考えた場合、一旦プロセスレシピがある製品に対して最適化されても、時間が経過するに従いエッチング装置のエッチング処理特性が変化してしまい、製品のエッチング状態が初期状態とは異なった状態に遷移する。その遷移した状態では、所望のエッチング処理結果を得られず、ホールの貫通不良やゲート材料のエッチング不足等が生じ、製品が不良品となる。

[0003] しかしながら、プロセス装置のプロセス処理特性に経年変化があるか否かは、一連の半導体製造プロセスがすべて終了して製品又はTEG(Test Element Group)が完成した後に、その製品又はTEGの電気的テストを行った時点で初めて判明していた。TEGを用いてプロセス処理特性を確認する例として、例えば特許文献1に記載の技術がある。

[0004] 一方、上述の様なプロセス装置の経年変化に対応するために、半導体製造工場ではプロセス装置の予防的メンテナンスが行われている。例えば、エッチング装置などではプロセス処理結果に関わらず強制的に200時間毎にダウン状態に移行され、メンテナンスが行われている。しかし、メンテナンスを行うとプロセス装置の基本特性が

変化する場合があるため、メンテナンス後に実際に半導体ウェハーに対してエッチング処理を行い、その半導体ウェハーを割り、SEM(Scanning Electron Microscope)やTEM(Transmission Electron Microscope)を用いてその断面構造の解析を行ってプロセス結果を確認していた。

特許文献1:特表2003－517193号公報

発明の開示

発明が解決しようとする課題

[0005] 上述のように、半導体製造工場には多数のプロセス装置が存在するが、プロセス装置は時間の経過と共にプロセス処理特性が変化するため、同一のプロセスレシピに従ってプロセス処理を続けると、やがて製品の不良が発生するという課題があった。

また、プロセス装置の経年変化によりプロセス処理結果が不良の状態で製品が製造され続けていた場合でも、製品又はTEGの電気的テストに至るまでには数ヶ月の時間を要するために、プロセス不良が判明するまでの期間に多数の不良品を作製し続けてしまうといった課題があった。

[0006] 本発明は上記事情を考慮してなされたもので、その目的は、半導体プロセス装置のプロセス処理特性が経年変化したとしても、半導体製造プロセスにおけるプロセスを最適化し、半導体デバイスの製造効率の低下を有効に防止することである。

課題を解決するための手段

[0007] 上記の課題を解決するため、本発明に係る半導体デバイス製造方法は、プロセス装置によりプロセス処理された半導体ウェハーに対して電子ビームを照射してプロセス評価結果を得るステップと、前記プロセス評価結果とデータベースに記録された評価結果とを比較するステップと、比較結果に基づいて新たなプロセスレシピを選択して、前記プロセス装置によるプロセス処理に適用するステップと、を含む。

[0008] 前記半導体デバイス製造方法において、前記プロセス評価結果を得るステップは、半導体ウェハーを第一プロセスレシピに従って、プロセス装置によってプロセス処理し、プロセス処理済半導体ウェハーを得るステップと、前記プロセス処理済み半導体ウェハーの表面に電子ビームを照射するステップと、前記電子ビームの照射に伴って前記プロセス処理済半導体ウェハーに発生する基板電流を測定するステップと、

前記基板電流の波形からプロセス評価結果を得るステップと、を含み、前記比較するステップは、前記プロセス評価結果とデータベースに記録された標準プロセス評価結果とを比較して、プロセス評価結果の差を得るステップを含み、前記プロセス処理に適用するステップは、前記プロセス評価結果の差を打ち消す第二プロセスレシピを前記データベースから選択して、前記プロセス装置によるプロセス処理に適用するステップを含む事を特徴とする。

[0009] 前記半導体デバイス製造方法において、前記データベースに記録された複数のエレメントレシピを組み合わせて、前記プロセス評価結果の差を打ち消す第二プロセスレシピを合成するステップを含む事を特徴とする。

[0010] 前記半導体デバイス製造方法において、評価対象プロセスの直前のプロセスまで同一の条件で作製された複数の半導体ウェハーを用意するステップと、前記複数の半導体ウェハーに、該半導体ウェハーと1対1に対応する複数のプロセスレシピに従って、1枚ずつ標準状態の前記プロセス装置によってプロセス処理を行い、複数のプロセス処理済み半導体ウェハーを得るステップと、前記複数のプロセス処理済み半導体ウェハーの表面に1枚ずつ前記電子ビームを照射するステップと、前記電子ビームの照射に伴って前記複数のプロセス処理済み半導体ウェハーに発生する複数の基板電流を1枚ずつ測定するステップと、前記複数の基板電流波形から複数のプロセス評価結果を得るステップと、前記複数のプロセス評価結果と前記複数のプロセスレシピを対にして前記データベースに蓄積するステップと、を含む事を特徴とする。

[0011] 前記半導体デバイス製造方法において、それぞれの前記半導体ウェハー上に同一のレイアウトパターンが形成されている事を特徴とする。

[0012] 前記半導体デバイス製造方法において、それぞれの前記半導体ウェハー上に形成された同一のレイアウトパターンに、前記電子ビームを照射して前記プロセス評価結果を得る事を特徴とする。

[0013] 前記半導体デバイス製造方法において、それぞれの前記半導体ウェハー上にレイアウトパターンとして密ホールと疎ホールが形成されている事を特徴とする。

[0014] 前記半導体デバイス製造方法において、前記データベースに蓄積された前記複数のプロセス評価結果と前記複数のプロセスレシピの対の中から、1対以上の組をコン

ピュータディスプレイに表示する事を特徴とする。

[0015] 前記半導体デバイス製造方法において、前記プロセス装置でプロセス処理に使用している前記プロセスレシピの内容をコンピュータディスプレイに表示する事を特徴とする。

[0016] 前記半導体デバイス製造方法において、前記プロセス処理に用いた1つ以上の前記プロセスレシピと、前記プロセスレシピにそれぞれ対応する前記プロセス評価結果のヒストグラムと、をコンピュータディスプレイに表示する事を特徴とする。

[0017] 前記半導体デバイス製造方法において、前記プロセス処理に用いた1つ以上の前記プロセスレシピと、前記プロセスレシピにそれぞれ対応する前記プロセス評価結果の半導体ウェハー面内分布と、をコンピュータディスプレイに表示する事を特徴とする。

[0018] 前記半導体デバイス製造方法において、前記プロセス処理に用いた前記プロセスレシピと、前記プロセス評価結果と、を日時の関数としてコンピュータディスプレイに表示する事を特徴とする。

[0019] 前記半導体デバイス製造方法において、前記データベースの内容をホストコンピュータに対して通信回線を用いて伝達し、記憶させる事を特徴とする。

発明の効果

[0020] 本発明によれば、半導体プロセス装置のプロセス処理特性が経年変化したとしても、半導体製造プロセスにおけるプロセスを最適化し、半導体デバイスの製造効率の低下を有効に防止することが出来る。

図面の簡単な説明

[0021] [図1]本発明の実施形態に係る半導体デバイス製造方法を実施するために用いる半導体デバイス測定装置を示したブロック図である。

[図2]本実施形態に係る半導体デバイス製造装置の構成を示すブロック図である。

[図3]本実施形態に係るエッチング装置の特性およびその経年変化を調べるためのサンプルウェハーの構造を示した図である。

[図4]本実施形態に係るエッチング装置の特性およびその経年変化を調べるための製品ウェハーの構造を示した図である。

[図5]本実施形態に係る内部にTEGが作製された製品ウェハーの構造を示した図である。

[図6]本実施形態に係る製品ウェハー内部に作られたレイアウトパターンから測定対象領域をコンピュータ抽出して評価に用いるウェハーの構造を示した図である。

[図7]本実施形態に係るデータベースを作成する方法を示した図である。

[図8]本実施形態に係るエッチング装置制御用のプロセスレシピの内容を示した図である。

[図9]本実施形態に係る3種類のプロセスレシピ(A、B、C)に対応するエッチング結果の半導体ウェハー面内分布を模式的に示した図である。

[図10]本実施形態に係る3種類のプロセスレシピ(A、B、C)に対応するエッチング結果をヒストグラム化した図である。

[図11]本実施形態に係る3種類のプロセスレシピ(D、E、F)に対応するエッチング結果の半導体ウェハー面内分布を模式的に示した図である。

[図12]本実施形態に係る3種類のプロセスレシピ(D、E、F)に対応するエッチング結果をヒストグラム化した図である。

[図13]本実施形態に係るエッチング装置が標準状態の場合のプロセスレシピとプロセス処理結果の関係を示したデータベースの図である。

[図14]本実施形態に係るプロセスレシピ自動合成装置を示すブロック図である。

[図15]本実施形態に係る標準測定値と現在測定値とを比較する図である。

[図16]本実施形態に係るエッチング条件を設定するためのエレメントレシピ選択方法を示すフローチャートである。

[図17]本実施形態に係るプロセス処理結果の時間推移を示す図である。

[図18]本実施形態に係る半導体デバイス製造方法におけるホストコンピュータで情報を一元管理する装置構成を示すブロック図である。

符号の説明

[0022] 10 電子銃

11 電子ビーム源

12 コンデンサレンズ

13 アパーチャー

14 偏向電極

15 対物レンズ

20 チャンバー

21 XYステージ

22 トレイ

23 半導体基板

24 二次電子検出器

30 電流測定装置

40 高圧電源

100 偏向装置

110 2次元走査制御装置(パターンマッチングエンジン)

120 電流波形記録装置

130 波形整形装置

140 波形処理装置

150 表示装置

160 データベース装置

170 電子ビーム照射位置記録装置

180 電子ビーム照射位置測定装置

発明を実施するための最良の形態

[0023] 以下、図面を参照して本発明の一実施形態について説明する。

図1に、本発明に係る半導体デバイス製造方法を実施するために用いる半導体測定装置を示す。

この半導体測定装置は、測定対象物(試料)である半導体基板に電子ビームを照射し、該電子ビームによって誘起された基板電流を測定し、該基板電流から上記半導体基板に形成されたホール等の微細構造の評価値を得ることを基本原理としている。

[0024] 同図に示すように、測定対象物(試料)である半導体基板23を収容するチャンバー

20の上部には、電子ビームEBを発生する電子銃10が取り付けられている。電子銃10は電子ビーム源11を備え、この電子ビーム源11には高圧電源40が接続されている。電子銃10の内部には、上記電子ビーム源11からの電子流の放出方向に沿って、コンデンサレンズ12、アパーチャー13、偏向電極14、対物レンズ15がこの順に配置されている。このうち、偏向電極14には偏向装置100が接続され、電子ビームEBを高精度で偏向可能となっている。また、電子ビームEBのエネルギー、電流量、フォーカス状態も任意に制御可能となっている。

[0025] チャンバー20の内部には、半導体基板23を支持するためのXYステージ21と、このXYステージ21上に固定されたトレイ22とが収容され、トレイ22上には半導体基板23が載置されている。上記電子銃10から放出される電子ビームEBの照射方向は、トレイ22上に載置された半導体基板23の表面に向けられており、XYステージ21でトレイ22の位置を移動させることにより、半導体基板23に対する電子ビームEBの照射位置を調整することが可能となっている。

[0026] また、チャンバー20内部には、電子ビームEBの照射に伴って半導体基板23の表面から放出される二次電子を検出するための二次電子検出器24が設けられている。他には、チャンバー20内部には、半導体基板23にバイアス電圧を印加するための図示しない電極が設けられ、この電極にバイアス電圧を供給する電圧印加装置はチャンバー20外部に設けられている。チャンバー20の内部の真空度は、例えば10のマイナス6乗[torr]程度に維持される。

[0027] ここで、電子銃10から照射された電子ビームEBをnmオーダーの位置精度で半導体基板23に照射するために、固定された電子ビームEBの照射軸に対して相対的に半導体基板23の位置をXYステージ21により移動させるようになっている。XYステージ21の駆動装置としてはパルスモーターや超音波モーターあるいは圧電素子などが利用される。レーザー測長器やレーザースケール等高精度測定技術を併用することにより、XYステージ21上に載置された半導体基板23の位置精度は数nm程度に制御される。

[0028] トレイ22には、電流測定装置30が接続されており、半導体基板23に誘起された基板電流がトレイ22を介して電流測定装置30により測定されるようになっている。電流

測定装置30は、測定した基板電流値をデジタル信号にA／D変換するA／D変換器を備えており、測定値をデジタルデータとして出力する。

[0029] また、トレイ22には、半導体基板23上での電子ビームEBの照射位置を測定するための電子ビーム照射位置測定装置180が取り付けられている。電子ビーム照射位置測定装置180は、測定した電子ビーム照射位置の座標（電子ビームの照射座標）を出力する。この電子ビーム照射位置測定装置180によって得られた電子ビームの照射座標は、後述の二次電子画像および基板電流波形を形成するためのパラメータとして使用される。なお、電子ビームEBの照射位置の座標系は特に限定されない。

[0030] また、本半導体測定装置は、2次元走査制御装置（パターンマッチングエンジンを含む）110、電流波形記録装置120、波形整形装置130、波形処理装置140、表示装置150、データベース装置160、電子ビーム照射位置記録装置170を備え、これらは、コンピュータ等の情報処理装置上に構築されている。

[0031] このうち、2次元走査制御装置110は、基板電流の測定時に電子ビームEBが半導体基板23の表面を走査するように偏向装置100を制御すると共に、半導体基板23に対する電子ビームEBの照射位置を設定する際に電子ビームEBの照射位置を高精度に調整するためのパターンマッチングに関する制御を担うものである。

なお、本実施形態では、2次元走査とは、ライン状の走査を一定の間隔で複数回にわたって繰り返すことを意味し、例えばテレビ画面における水平走査および垂直走査と同様の概念である。

[0032] ここで、パターンマッチングについて補足説明すると、半導体基板上に形成されたホール等のパターンの位置は、同一ロットであっても半導体基板ごとにわずかに異なる。これを調整するため、XYステージ21による位置合わせと併用して、半導体基板ごとに実際のパターンと基準パターンとを比較するパターンマッチングを実施し、実際のパターンと基準パターンとが一致するように電子ビームEBの照射位置をシフトする。これにより、半導体基板ごとに数nmの精度で電子ビームの照射位置を正確に調整する。

[0033] 本半導体測定装置は、パターンマッチングにおいて電子ビームEBの照射位置を精度よくシフトさせるため、電子ビームEBを正確に直線走査するための高分解能の

偏向装置100を備えている。また、2次元走査制御装置110は、パターンマッチングを実施するための画像認識装置（パターンマッチングエンジンを含む）およびソフトウェアー等を備える。

[0034] 電流波形記録装置120は、電流測定装置30によって測定された基板電流値の波形を、そのときの電子ビームEBの照射座標あるいは時間と対応づけて記憶するものであり、この照射座標は、上述の電子ビーム照射位置記録装置170から読み出される。

[0035] 波形整形装置130は、上記基板電流値の波形を波形整形して不要なノイズ成分を除去するものである。波形処理装置140は、波形整形された基板電流波形を波形処理する事により、半導体基板23上に形成された微細構造の形状に関する評価値を演算するものである。表示装置150は、上記評価値を表示するものである。データベース装置160は、上記評価値をデータベース化して格納するものである。電子ビーム照射位置記録装置170は、電子ビーム照射位置測定装置180によって得られた電子ビームの照射座標を記録するものである。

[0036] 次に、本半導体測定装置の動作の概略を説明する。ここでは、コンタクトホールを測定対象として説明する。

測定時には、最初に、半導体基板23を保持しているXYステージ21の制御系に対して測定対象のホールの位置座標を指定してXYステージ21を移動させ、電子ビームEBの照射位置にホールの中心を大まかに合わせる。そして、電子ビームEBを、ホールを含む所定領域内で2次元走査しながら照射し、そのときに発生する二次電子による画像とテンプレート画像とを比較してパターンマッチングを行い、テンプレート画像の中心とホールの中心とのずれ量を算出する。このずれ量を偏向装置100に入力し、電子ビームEBの照射位置をシフトさせて電子ビームEBの照射位置を測定対象のホール中心に正確に合わせる。

[0037] 上述の位置合わせが終了すると、2次元走査制御装置110の制御の下、基板電流からホールの評価値を算出するための以下の一連の処理を実行する。

まず、半導体基板23に電子ビームEBを照射して基板電流波形を取得する。即ち、ホール中心を基準として電子ビームEBにより半導体基板23の表面上の所定領域を

2次元走査する。この2次元走査では、半導体基板23の表面に対して電子ビームEBを垂直に照射し、電子ビームEBの先端が所望のサイズになるように対物レンズ15のフォーカス位置を制御すると共に、偏向制御装置50に制御電圧を加えることにより1次元走査を等間隔かつ一定速度で繰り返し行う(例えば、等間隔で10回の1次元走査を行う)。この走査により、電子ビームEBが照射された半導体基板23の表面上の微小領域から二次電子および反射電子が生じ、また半導体基板23に基板電流が誘起される。

[0038] 上述の走査により半導体基板23に誘起された基板電流は、電流測定装置30によって測定され、必要なダイナミックレンジを有する電気信号に変換される。この電気信号は、信号の品質が劣化しないように即座にサンプリングされて、必要な分解能を持つデジタル信号に変換される。例えば、このデジタル信号の分解能は16ビットであり、そのサンプリング周波数は400MHzである。上述の基板電流の測定と並行して、電子ビーム照射位置測定装置180により電子ビームEBの照射位置が測定される。

[0039] このようにして電子ビームEBの走査により得られた基板電流の測定値は、ホールの底面の構造に関する情報を含み、上述の電子ビーム照射位置測定装置180により測定された測定座標(電子ビームの照射位置)又は測定時間(電子ビームEBの照射時刻)の関数で表される波形情報として、電流波形記録装置120(例えばメモリー、ハードディスク)にデジタル記録される。

[0040] 一方、上述の走査により半導体基板23の表面上の微小領域から発生した二次電子は、二次電子検出器24によって検出される。この二次電子の検出には良く知られたフォトマルチプライヤーやマルチチャンネルプレートあるいは単純な電極を用いて直接二次電子を回収し、電流信号とする方法がある。ここで、重要な事は、二次電子検出装置24で検出される二次電子の量が実際に発生する二次電子の量に比例する関係が得られる事であり、本実施形態では、二次電子検出器24の出力値は、入力した電子数に正確に比例するように設定される。これにより、小信号領域から大信号領域に至るまで二次電子を直線的に検出する。

[0041] これに対し、通常のSEMでは、二次電子を2値画像として表現する事を目的としているため、信号がある場合と無い場合で検出値が大きな差を持つように設定されてい

る。即ち、非常に少ない電子が検出器に入力されている場合は検出値は0とされ、ある閾値以上の電子が入力されると大きな検出値を発生するような非線形特性を有する増幅器になっている。

[0042] 上述の走査により得られた二次電子の測定値は、半導体基板23の表面構造に関する情報を含み、電子ビーム照射位置測定装置180により測定された測定座標（電子ビームの照射位置）又は測定時間（電子ビームEBの照射時刻）の関数で表される画像情報として、二次電子画像記録装置120（例えばメモリー、ハードディスク）にデジタル記録される。

また、半導体基板23の表面上の微小領域から発生した反射電子については、図示しない反射電子検出器によって検出され、その検出値から得られる反射電子画像が図示しない反射電子画像記録装置にデジタル記録される。

[0043] なお、二次電子と反射電子はエネルギーや放出方向の差によって区別出来るが、検出装置の種類によっては、区別せずに一緒にして取り扱うことも出来る。また、二次電子検出器24および反射電子検出器（図示なし）のそれぞれについては、複数台配置してもよく、その場合は検出器の台数に応じて独立に情報を記録出来る構成とすることが望ましい。もちろん、二次電子検出器24および反射電子検出器（図示なし）のそれぞれを1台ずつ配置してもよい。

[0044] 以上のようにして測定された基板電流の波形は、不要なノイズや高周波成分を除去するために、波形処理装置140により波形整形される。上記波形処理の例としては、移動平均フィルター処理、特定の周波数を取り除く波形処理、あるいは特定の周波数の信号だけを取り出すフィルター処理等がある。これらの波形整形処理はハードウェアで行われても、ソフトウェアーで行われても良い。

[0045] 続いて、波形処理装置140により、基板電流の波形からホールのエッジを抽出する。即ち、波形処理装置140は、エッジ抽出アルゴリズムを用いて、上述の基板電流波形の中からホールのエッジを抽出し、この抽出されたエッジの座標値をXY座標系に変換する。本実施形態は、このエッジ抽出アルゴリズムの原理に特徴を有しており、この詳細については後述する。

[0046] また、波形処理装置140は、変換されたXY座標値に対して円近似関数または楕

円近似関数を適用し、最少自乗法をもちいてカーブフィティングする。即ち、上述の電流波形のエッジ座標は、ホールのエッジ座標に対応しており、1次元走査によって得られた基板電流波形のエッジの座標値を結ぶことにより、ホールのエッジの形状を再現することが出来る。

[0047] そこで、上述のエッジの座標値に対して近似関数を適用することにより、ホールの2次元的形状を数学的に表現する。具体的には、上述の変換されたエッジの座標値に対して例えば円または楕円の近似関数を適用し、この近似関数の値とエッジの座標値との誤差が最小になるように、近似関数を規定する各種のパラメータをフィッティングする。これにより、ホールの2次元的形状が表現される。このような近似関数を用いると、ホールの相対位置がずれてもホール形状は正確に維持されるので、アライメントの誤差が生じても、ホールの測定値に与える影響を小さく抑えることが出来る。なお、近似関数としてどのような関数を採用するかは、測定対象のホールの設計パターンから適切に決定される。

[0048] また、波形処理装置140は、パラメータがフィッティングされた上述の近似関数を用いて、ホール形状の評価値を演算する。例えば、ホールの評価値としては、ホールの直径、ホール中心位置、ホール傾斜角度、ホール回転角度、ホール真円度、ホール歪量、エッジラフネス等が演算される。近似関数として楕円関数を用いた場合には、楕円の長径、短径、焦点、歪、回転などが演算される。これらの評価値は、コンピュータディスプレイ等の表示装置150に表示され、或いはデータベース装置160にデジタルデータとして保管される。

[0049] 次に、上述の波形処理装置140におけるエッジ抽出アルゴリズムの原理を簡単に説明する。本エッジ抽出アルゴリズムは、測定された基板電流の波形を微分波形と見なしたときの該基板電流の波形に基づき微細構造の評価値を得ることを本質としている。

[0050] 本実施形態では、上述の図1に示す半導体測定装置を用い、プロセス装置において所定のプロセスレシピに従ってプロセス処理された半導体ウェハーの特性を評価し、得られたプロセス評価結果に基づいてプロセスレシピを最適なプロセスレシピに変更する事でプロセス装置のプロセス処理特性を一定の状態に管理する。

また、本実施形態に係る半導体デバイス製造方法は、半導体製造プロセスにおける各プロセス(フォトレジストプロセス、エッチングプロセス等)に適用する事が可能であるが、本実施形態では、エッチングプロセスへ適用する例を説明する。

[0051] 図2は、本実施形態に係る半導体デバイス製造装置の構成を示すブロック図である。

本半導体デバイス製造装置は、評価用ウェハー200を処理するためのプロセス装置201と、プロセス処理結果評価装置202と、データベース203と、最適プロセスレシピ選択手段204とから構成される。プロセス処理結果評価装置202として、図1に示した電子ビーム誘起基板電流を用いた半導体デバイス評価装置(EBSCOPE)を使用する事で、従来の評価装置(SEM等)を使用する場合よりも精度の高いプロセス処理結果の測定が行えるため、微細加工プロセスにおけるエッチングプロセス結果等の微細構造を正確に評価する事が可能となり、それにより精度の高いプロセスレシピ選択が行える事が特徴である。

[0052] 本半導体デバイス製造装置を用いた半導体デバイス製造方法を以下に説明する。

まず、評価用ウェハー200を用いて、プロセス装置の処理特性が経年変化する前の初期状態におけるプロセス処理結果を取得して、データベース203を作成しておく。データベース203は、予め複数のプロセスレシピに従ってプロセス装置201により評価用ウェハー200と同一構造のウェハーを処理した際に得られるプロセス処理結果を、プロセスレシピ又はその識別番号と1対1に対応付けて蓄積する。このデータベース作成方法の詳細については後述する。

[0053] 上述のデータベース作成が終了している状態で、まず、初期状態のプロセス装置201に対して最適化された初期設定されているプロセスレシピに従って、プロセス装置201により評価用ウェハー200に対して所定のプロセス処理が行われる。なお、プロセス装置201は任意の装置状態で良い。

また、評価用ウェハー200は、TEGウェハー又は製品ウェハーの何れかの半導体ウェハーであり、これらのウェハー構造の詳細についても後述する。

[0054] 次に、プロセス処理済みの評価用ウェハー200内の所定のレイアウトパターンをプロセス処理結果評価装置202で測定し、種々のプロセス評価値を得る。プロセス処

理結果評価装置202として、図1に示した電子ビーム誘起基板電流を用いた半導体デバイス評価装置(EBSCOPE)を使用し、所定のレイアウトパターンに電子ビームを照射する事によって誘起される基板電流を測定して、この測定値からプロセス評価値を得る。例えばホールが測定対象の場合には、ホールの直径、ホール中心位置、ホール傾斜角度、ホール回転角度、ホール真円度、ホール歪量、エッジラフネス等のプロセス評価値を得る。

[0055] 最後に、最適プロセスレシピ選択手段204は、データベース203に蓄積された複数のプロセスレシピと1対1に対応するプロセス評価結果の関係を用いて、現在の状態のプロセス装置によって処理された半導体ウェハーのプロセス処理結果の評価値と基準となる標準プロセス評価結果の評価値との差を打ち消す様に、現在のプロセス装置の状態に応じた最適なプロセスレシピを選択する。そして、それ以降の半導体ウェハーに対し、プロセス装置は新しく選択されたプロセスレシピに従ってプロセス処理を行う。このプロセスレシピを選択する方法の詳細についても後述する。

量産時には、以上の一連の処理を任意の時間間隔で繰り返し行う。

[0056] 以上に述べたように、本半導体デバイス製造装置を用いる事によって、プロセス装置に対して適用されるプロセスレシピは常に同一ではなく、プロセス評価結果に応じて随時変更される。即ち、本装置を用いる事で、経年変化するプロセス装置の状態に応じて、プロセス処理結果が常に一定となる様に最適なプロセスレシピを随時選択して更新する事ができ、それによって半導体デバイスの製造効率の低下を有効に防止する事が出来る。

[0057] 以下に、上述の半導体デバイス製造装置に用いるサンプル例、データベース作成方法、プロセスレシピ選択方法を、この順序で図を用いて説明する。

最初に、最適なサンプル構造を求めるためにエッチング装置の特性について説明する。それは、凡そ次の3つの特性で表される。

1:半導体ウェハー全体の平均エッチング速度、及びその経年変化

2:エッチング速度の半導体ウェハー面内分布、及びその経年変化

3:パターン粗密差によるエッチング速度差、及びその経年変化

[0058] 以下に、1、2、3のそれぞれについて説明する。

半導体ウェハー全体の平均エッチング速度(1)の変化は、例えば半導体ウェハー表面に加えられる実効的なプラズマパワーが変化するために起こる。具体的に説明すると、エッチング装置が使用されるに従い、エッチング装置の電極やチャンバー壁の状態は変化していく。エッチング装置は、反応性の気体をプラズマ化して対象物に当ててエッチングするので、対象物と同時に電極自身もエッチングされる。そのため、初期の電極間隔と時間が経過した後の電極間隔とは一般的に異なってしまう。また、エッチング対象物に加えて、半導体ウェハー表面のフォトレジスト膜もエッチングにより削られるため、時間が経過した後ではそれらの残骸がエッチング装置のチャンバー壁に付着する。

[0059] 上述のような電極間隔の変化やチャンバー壁の汚れによって、半導体ウェハーと電極間の距離や半導体ウェハーとチャンバー壁間の距離が変化するため、チャンバーの電気特性(特に容量特性)に変化が生じる。半導体ウェハーと電極間や半導体ウェハーとチャンバー壁間の容量が変化すると、プラズマ発生源から半導体ウェハー表面に加えられるプラズマのエネルギーが初期状態とは変化して、半導体ウェハー全体の平均的なエッチング速度が変化する。

[0060] エッチング速度の半導体ウェハー面内分布(2)は、半導体ウェハーに加えられるプラズマエネルギーの面内分布およびチャンバー内のガスの流れなど化学物質の不均一分布が1つの原因となって起こる。その他にも、ガスの濃度や種類、基板の温度分布によっても速度分布が変化する事がある。

[0061] パターン粗密差により生じるエッチング速度差(3)は、一般的にマイクロローディング効果と呼ばれているものである。これは、エッチング対象物の密度の大小によりエッチングに伴って生成するガスの分布が異なったり、エッチングを行うために供給されるガスの分布が異なったりすることにより起こる場合がある。

エッチング装置の特性を正確に測定するためには、製品ウェハーのレイアウトに存在する任意の構造を選んで測定するよりも、上述の3種類の現象が現れやすいような構造を作製した評価用のサンプルを複数用意して測定し、互いに比較すると効果的である。

[0062] 以上のエッチング装置の特性を考慮して、図2に示した半導体デバイス製造装置に

用いるサンプル例を図3～6を用いて説明する。

図3は、エッチング装置の特性およびその経年変化を調べるためのサンプルウェハーの構造を示している。

1枚のエッチング特性確認用標準ウェハー300には複数の同一レイアウトを持つチップと呼ばれる領域が作られている。この例では、周辺チップ301や中心チップ302を始めとして、半導体ウェハー中のすべてのチップは同一のレイアウトを持つものとしている。この中の1つのチップの一部を拡大した領域303には、マイクローディング効果をより強く顕在化するために、密ホール304と疎ホール305が作られている。また、必要によってはホールのサイズも様々に変えたものを用意する。又は、ダマシン構造のようにホールの周辺に溝を付けたような構造を利用しても良い。図3ではホール形状として円のみを示しているが、楕円やその他の形状を加えても良い。

[0063] 以上で述べたレイアウトがレジストパターンによってシリコン酸化膜あるいは低誘電率絶縁薄膜等のエッチング対象となる薄膜上に形成された半導体ウェハーを、少なくともプロセスレシピの数だけ用意する。また、プロセスレシピによるエッチング特性差を厳密に比較するためには、サンプルウェハーの初期状態が厳密に等しい必要がある。これらの半導体ウェハーの状態は、その後に行われるプロセスの初期状態を規定するので、厳密に同じ形状を持つように注意して用意する。しかし、サンプルを完全に一致させることは困難なので、測定値を考察する場合は、サンプルウェハーの初期状態のばらつきを考慮することが望ましい。

[0064] 図4は、エッチング装置の特性およびその経年変化を調べるための製品ウェハーの構造を示している。

この図では、製品ウェハーであるエッチング特性確認用製品ウェハー400内の1つのチップの一部を拡大した領域401と、その領域中に形成されるホール402を示している。

例えば、メモリーデバイスのように、1つの製品（チップ）中に同一レイアウトを繰り返し持つ製品が同じような頻度で生産されており、そのレイアウトにプロセスレシピ間の差を検出するために必要な構造が含まれている場合は、製品の中の特定の場所を選択して測定対象としてもよい。

[0065] 一方、製品ウェハーは、下地に拡散領域やトランジスタなど複雑な構造を含むので、製造時期が異なる場合はそれらの構造が製品ウェハー毎に完全に同一ではなくなり、初期状態が全く同じ製品ウェハーを入手する事が困難な場合が多い。そこで、製品ウェハーを測定対象として用いる場合には、複数の製品ウェハーで同等な状態が得られる様に、予め同じ時期に大量に製品ウェハーをラインに仕込んで測定用サンプルとして作りこんでおき、真空中あるいは不活性ガスなどの充填された容器中で特性が変化しないように保管しておき、必要な時に取り出して使う必要がある。

[0066] 図5は、内部にTEGが作製された製品ウェハーの構造を示している。

この図では、エッチング特性確認用製品ウェハー(TEG領域付き)500内の1つのチップのTEG領域501と、その領域中に形成されるホール502を示している。

[0067] 製品ウェハーには、スクライブラインあるいはチップ内部の余った領域などにTEGと呼ばれるテストパターンを入れることができ、任意のパターンを形成して測定対象とする事が出来る。ただし、製品ウェハー中に用意されたTEGを測定対象として用いる場合は、種々のプロセス変動の影響を受けやすいので、同一時期に同一プロセス装置で作られた製品ウェハー同士を測定に使うことが望ましい。また、TEGの構造は、例えば下地に拡散層やトランジスタがない構造等、可能な限り下地の影響を受けないような構造を採用する必要がある。

[0068] 図6は、製品ウェハー内部に作られたレイアウトパターンから測定対象領域をコンピュータ抽出して評価に用いるウェハーの構造を示している。

この図では、製品ウェハーであるエッチング特性確認用製品ウェハー(選択領域付き)600内の1つのチップの選択領域601と、その領域中に形成されるホール602を示している。

[0069] この例では、製品チップ中から測定対象領域を決定する際に、レイアウトをコンピュータ解析して、プロセスの不具合が起こりやすい(プロセスウインドーが最も小さい)場所を選択領域として抽出する。エッチングプロセスの場合、前述したマイクローディング効果の様に、プロセスウインドーはレイアウトの粗密に敏感なので、例えばレイアウトからホールが最も密の場所、あるいは最も疎な場所を測定対象として選択する。

[0070] あるいは、微細加工プロセスにおける配線レイヤー(例えば銅配線レイヤー)は、後

に続くプロセス処理の影響を受けて配線パターンが縮み、配線の一番端にあるホールが配線パターン上から外れてしまう場合もあるので、そのような不良を検出するために配線の一番端にあるホールを測定対象としても良い。

又は、OPC(Optical Proximity Correction)用の付加パターンの様な複雑な構造はプロセスウインドーが小さいので、それを測定対象とする事も出来る。

この様に、コンピュータを利用した測定点抽出手段によって得られた座標群を組として表現する事で、あたかも製品をプロセスTEGのように働かせることが出来る。(バーチャルTEG)

[0071] 次に、データベース作成方法について図7～13を用いて説明する。

図7は、データベースを作成する方法を示した図である。

前述の図3～6に示した様な、同一のレイアウトパターンを持つ3枚の半導体ウェハーを、それぞれ異なる3種類のプロセスレシピに従って同一チャンバーを用いて順番にエッチング処理し、それぞれの半導体ウェハーの特性を測定してデータベース化する例を示している。

[0072] まず、評価対象プロセスの直前のプロセスまで同一条件で作製された同一レイアウトパターンと同一特性を持ったサンプルウェハーを、少なくともプロセスレシピの数だけ用意する。ここでは、評価用ウェハー又は量産用ウェハー1 700A、評価用ウェハー又は量産用ウェハー2 700B、評価用ウェハー又は量産用ウェハー3 700Cの3枚のウェハーを用意する。本実施形態ではエッチングプロセスが評価対象であるため、このサンプルウェハーはレジストパターン付きの半導体ウェハーである。

[0073] 次に、それらの半導体ウェハーを測定対象の同一チャンバーにおいて、順番に各プロセスレシピに従ってエッチング処理を行う(S701)。ここでは、評価用ウェハー又は量産用ウェハー1 700Aに対してはプロセスレシピAに従ってエッチング処理を行い、その後評価用ウェハー又は量産用ウェハー2 700Bに対してはプロセスレシピBに従ってエッチング処理を行い、その後評価用ウェハー又は量産用ウェハー3 700Cに対してはプロセスレシピCに従ってエッチング処理を行う。

[0074] 次に、それらプロセス処理の終了した半導体ウェハーを必要によってはレジストを剥離し、洗浄して、3種類の測定用ウェハーを得る。

その後、それらの測定用ウェハーを電子ビーム誘起基板電流を用いた半導体デバイス評価装置(EBSCOPE)に導入し、それぞれの半導体ウェハー内の各チップに関して順番に電子ビームを照射して、それにより誘起される基板電流値を測定し、種々のプロセス評価量を測定する(S702)。その際には、3枚の測定用ウェハーのそれぞれについて、測定用ウェハー内にある複数の各チップに設けられた測定用レイアウトの同一場所を同一条件で測定する。例えば、1枚の半導体ウェハーの中に100個のチップがあって、1つのチップの中に測定用レイアウトが1箇所設けられているときは、1枚の半導体ウェハー当たり100箇所を測定し、プロセスレシピの特性を取得するための基礎データとする。このデータから半導体ウェハー面内のエッチング特性分布の様子やレイアウト粗密によるエッチング特性差を定量化することが出来る。

[0075] 測定されるプロセス評価量の代表例としては、ホールの位置、ホールトップ径、ホールボトム径、ホール傾斜角、基板電流量、ホールボトム残渣量、ホール歪量、基板電流の時間推移などがある。その結果、3つのプロセスレシピ(A、B、C)に対応して各種の測定データを得る。それぞれのデータは、例えば位置座標の関数や時間の関数として各測定値がデジタルデータとしてデータベースに記録保持される。

[0076] 上述の測定を行った結果、3種類のプロセス評価結果を得る事が出来る。例えば、エッチング特性の半導体ウェハー面内分布である分布A 703A、分布B 703B、分布C 703Cを得て、これらをプロセスレシピの内容と1対1に対応付けてデータベースに記録する。つまり、例えばプロセスレシピAにはプロセス評価結果として分布A 703Aを対応付けてデータベースに記録する。

ここでは3種類のプロセスレシピの例を示したが、プロセスレシピの数だけ評価用ウェハーの準備と測定を繰り返してデータベースを拡充させる。プロセス装置は、同一種類であっても装置毎に特性が異なるため、これらのデータベース作成は同一のプロセス装置を利用して行う必要がある。同一種類であっても他のプロセス装置においてプロセスレシピの選択を実施するためには、そのプロセス装置において新たにデータベース作成を行うことが望ましい。

[0077] 次に、これまでに述べてきたプロセスレシピの内容を説明する。

図8は、エッチング装置制御用のプロセスレシピの内容を示した図である。

プロセスレシピ800には、一例として、プロセス処理に用いるガスの種類とその流量比率と、プロセスチャンバーの背圧と、プラズマパワーと、基板の温度と、エッチング時間とが記されている。なお、エッチング装置以外のプロセス装置制御用のプロセスレシピの場合は、そのプロセス処理を行うために必要な他のパラメータも記載される。

また、プロセスレシピの内容は、コンピュータディスプレイに表示する事ができる。

[0078] 次に、図9～12を用いて、図7に示したデータベース作成方法において得られたプロセスレシピ毎のプロセス評価結果の表示方法について説明する。

図9は、3種類のプロセスレシピ(A、B、C)に対応するエッチング結果の半導体ウェハー面内分布を模式的に示した図である。

この図は、図7を用いて説明したデータベース作成方法によって得られたデータである分布A、分布B、分布Cが、実際の半導体ウェハー面内でどの様に分布しているか、視覚的に理解しやすい様にそれぞれ模式的に表したものである。

プロセスレシピの違いによる面内分布表示画面900は、コンピュータディスプレイに表示された状態を示しており、3種類のプロセスレシピをプロセス装置に適用した結果得られる3種類のエッチング結果の半導体ウェハー面内分布を、使用したプロセスレシピ名とチャンバー名と共に、それらの差が確認しやすい様に同時に表示した一例である。なお、コンピュータディスプレイには、1種類以上の結果を表示する事が出来る。

[0079] プロセスレシピAを用いた場合に得られるエッチング結果の半導体ウェハー面内分布において、外周部901は、この半導体ウェハー面内で最もエッチング進行が遅い領域を示しており、中間部902は、外周部901よりもエッチングが進行しており、中心部903は、この半導体ウェハー面内で最もエッチングが進行している領域を示している。プロセスレシピAを用いた場合は、次に説明するプロセスレシピBやCを用いた場合よりも、半導体ウェハー面内における平均のエッチング進行速度が遅い事が分かる。

[0080] プロセスレシピBを用いた場合に得られるエッチング結果の半導体ウェハー面内分布における外周部904は、この半導体ウェハー面内ではエッチング進行が遅い領域を示しており、プロセスレシピAを用いた場合の中間部902と同じエッチング状態であ

る。中間部905は、外周部904よりもエッチングが進行しており、プロセスレシピAを用いた場合の中心部903と同じエッチング状態である。中心部906は、この半導体ウェハー面内で最もエッチングが進行している領域を示している。

[0081] プロセスレシピCを用いた場合に得られるエッチング結果の半導体ウェハー面内分布における外周部907は、この半導体ウェハー面内では最もエッチング進行が遅い領域を示しており、プロセスレシピBを用いた場合の中間部905と同じエッチング状態である。中間部908は、外周部907よりもエッチングが進行しており、プロセスレシピBを用いた場合の中心部906と同じエッチング状態である。中心部909は、この半導体ウェハー面内で最もエッチングが進行している領域を示している。プロセスレシピCを用いた場合は、プロセスレシピAやBを用いた場合よりも、半導体ウェハー面内における平均のエッチング進行速度が速い事が分かる。

[0082] 図10は、3種類のプロセスレシピ(A、B、C)に対応するエッチング結果をヒストグラム化した図である。

この図は、図9に示した3種類の半導体ウェハー面内分布の表示形態を変更したものであり、それらと同一の測定データを用いてヒストグラムを作成している。ヒストグラム表示画面1000は、コンピュータディスプレイに表示された状態を示しており、3種類のプロセスレシピによって得られる結果を同時に表示でき、それらの差が容易に確認出来る。なお、コンピュータディスプレイには、1種類以上の結果表示が可能である。縦軸は頻度を表し、横軸はプロセス評価結果であるEBS測定値(例えば基板電流値)を示している。

[0083] プロセスレシピAを用いた場合のEBS測定値のヒストグラム1001は、その平均値が80であり、分布が20である。平均値100が最適なエッチング量とすると、平均値が20低く、半導体ウェハー全体における平均エッチング量が不足している事を示している。

[0084] プロセスレシピBを用いた場合のEBS測定値のヒストグラム1002は、その平均値が100であり、分布が20である。平均値100が最適なエッチング量とすると、半導体ウェハー全体における平均エッチング量が最適である事を示している。

[0085] プロセスレシピCを用いた場合のEBS測定値のヒストグラム1003は、その平均値が

120であり、分布が20である。平均値100が最適なエッチング量とすると、この場合は平均値が20多く、半導体ウェハー全体の平均エッチング量が多すぎる事を示している。

[0086] この様に、同一のコンピュータディスプレイ上で、プロセスレシピ毎のエッチング結果を比較する事が容易に出来る。図9、10で例として示したプロセスレシピA、B、Cに従ってそれぞれプロセス処理を行った場合、半導体ウェハー全体のエッチング量の分布は変えずに、エッチング量の平均値のみが変更出来る事が分かる。即ち、プロセスレシピAに従ってエッチング処理を行った結果、平均エッチング量が80になってしまった場合、次にエッチング処理をする半導体ウェハーに対しては、プロセスレシピBを選択すればエッチング量が100に出来、最適化することが可能である。

[0087] 図11は、3種類のプロセスレシピ(D、E、F)に対応するエッチング結果の半導体ウェハー面内分布を模式的に示した図である。

この図は、図7を用いて説明したデータベース作成方法により、新たにプロセスレシピD、E、Fを適用した結果得られたデータである分布D、E、Fが、実際の半導体ウェハー面内でどの様に分布しているか、視覚的に理解しやすい様にそれぞれ模式的に表したものである。

プロセスレシピの違いによる面内分布表示画面1100は、コンピュータディスプレイに表示された状態を示しており、3種類のプロセスレシピを適用した結果得られる3種類のエッチング結果を、使用したプロセスレシピ名とチャンバー名と共に、それらの差が確認しやすい様に同時に表示した一例である。なお、コンピュータディスプレイには、1種類以上の結果表示が可能である。

[0088] プロセスレシピDを用いた場合に得られるエッチング結果の半導体ウェハー面内分布における外周部1101は、この半導体ウェハー面内でエッチング進行が最も遅い領域を示しており、中間部1102は、外周部901よりもエッチングが進行しており、中心部1103は、この半導体ウェハー面内で最もエッチングが進行している領域を示している。

[0089] プロセスレシピEを用いた場合に得られるエッチング結果の半導体ウェハー面内分布における外周部1104は、この半導体ウェハー面内では最もエッチング進行が遅

い領域を示しており、プロセスレシピAを用いた場合の中間部1102と同じエッチング状態である。中間部1105は、外周部1104と同じエッチング状態である。中心部1106は、この半導体ウェハー面内で最もエッチングが進行している領域を示している。

[0090] プロセスレシピFを用いた場合に得られるエッチング結果の半導体ウェハー面内分布における外周部1107は、この半導体ウェハー面内でエッチング進行が最も速い領域を示している。中間部1108は、外周部1107よりもエッチングが遅く、プロセスレシピEを用いた場合の中心部1106と同じエッチング状態である。中心部1109は、外周部1107と同じエッチング状態を示している。

[0091] 図12は、3種類のプロセスレシピ(D、E、F)に対応するエッチング結果をヒストグラム化した図である。

この図は、図11に示した3種類の半導体ウェハー面内分布の表示形態を変更したものであり、それらと同一の測定データを用いてヒストグラムを作成している。ヒストグラム表示画面1200は、コンピュータディスプレイに表示された状態を示しており、3種類のプロセスレシピによって得られる結果を同時に表示でき、それらの差が容易に確認出来る。なお、コンピュータディスプレイには、1種類以上の結果表示が可能である。縦軸は頻度を表しており、横軸はプロセス評価結果であるEBS測定値(例えば基板電流値)を示している。

[0092] プロセスレシピDを用いた場合のEBS測定値のヒストグラム1101は、その平均値が80であり、分布が80である。平均値100が最適なエッチング量とすると、平均値が20低く、半導体ウェハー全体における平均エッチング量が不足している事を示している。

[0093] プロセスレシピEを用いた場合のEBS測定値のヒストグラム1102は、その平均値が100であり、分布が50である。平均値100が最適なエッチング量とすると、半導体ウェハー全体における平均エッチング量が最適である事を示している。

[0094] プロセスレシピFを用いた場合のEBS測定値のヒストグラム1103は、その平均値が110であり、分布が80である。平均値100が最適なエッチング量とすると、平均値が10多く、半導体ウェハー全体における平均エッチング量が多すぎる事を示している。

図11、12で例として示したプロセスレシピD、E、Fに従ってそれぞれプロセス処理

を行った場合、半導体ウェハー面内のエッチング量の分布とエッチング量の平均値を共に変更出来る事が分かる。

[0095] 次に、図7に示したデータベース作成方法によって作成されるデータベースの例を説明する。

図13は、エッチング装置が標準状態の場合のプロセスレシピとプロセス処理結果の関係を示したデータベースの図である。

一例として、プロセスレシピデータベース1300には、プロセスレシピa～jの十種類が格納されており、それぞれのプロセスレシピを標準状態のエッチング装置に適用した場合に得られたプロセス処理結果が、残渣、ホールサイズ、分布に関して格納されている。例えば、残渣に関しては1，2，3の順に残渣が減る事を表し、ホールサイズに関しては1，2の順にサイズが大きくなる事を表し、分布に関しては1，2の順に分布が減る事を表す。

このプロセスレシピデータベース1300には、任意のプロセスレシピを蓄積出来るが、全ての組み合わせを実験的に求めることは時間が掛かるために実用的ではない。プロセスレシピセットの数は最小限にしたいので、その選択には工夫が必要である。

[0096] そこで、本データベースでは、プロセス処理結果が直交的に変化するレシピ群を集めていることが特徴である。ここで、直交的とは、1つのプロセス処理結果のパラメータのみが変化するようなプロセスパラメータを選択して実験し、データベースに蓄積する事を意味している。例えば、図13のレシピaとレシピbを比較すると、ホールサイズのみが1から2へ変化しており、残渣と分布は両者共に1であり変化していない。他のレシピでも、残渣、ホールサイズ、分布の内のそれぞれ1つのプロセス処理結果のみが変化する様に作成されている。

[0097] 一般的に、制御を伴うエッチング装置などのプロセス装置は、あるプロセスパラメータの変化に対してその効果が線形になるような領域で使われることが多い（線形制御）。その理由は、タグチメソッドなどで知られているように、プロセスパラメータの変化に対してプロセス処理結果が非線形に変化する場合は、意図しない副反応が起こっている場合が多く、不良が起こり易いためである。

あるプロセスパラメータの効き方は、他のプロセスパラメータの変化が小さい領域で

は線形であると仮定する事が出来る。つまり、エッチングプロセスを行うに当たっては、無限にプロセスレシピが存在するが、あるプロセス結果を達成するためには、最小限の関数群の組み合わせを考えることが出来る。任意のエッチング装置の状態は、それら関数群の適切な組み合わせによって表現されると考えられる。

[0098] 例えば、関数群として、ガス流量比、背圧、プラズマパワー、基板温度、エッチング時間を考え、これら単純な関数にある係数を掛け合わせ、それらの足し算でエッチング装置の複雑な装置状態を達成するための条件を表す事が出来る。つまり、あるエッチング装置の状態は、a×ガス流量比＋b×基板温度＋c×エッチング時間（a、b、cは定数）の様に表現出来る。一方、経年変化等によってプロセス装置の状態が正常状態から大幅に外れてしまい、上述の様な線形の範囲で表現できない場合は、制御不可能な状態であるので、その場合はメンテナンスが必要である事を示すワーニングを利用者に示し、プロセス装置をメンテナンスして機械的に初期状態に戻す必要がある。

[0099] 次に、図14～16を用いて、上述の手法で作成されたデータベースを利用して、最適なプロセスレシピを選択する方法について述べる。

図14は、プロセスレシピ自動合成装置を示すブロック図である。

これは、図2に示した半導体デバイス製造装置における最適レシピ選択手段204の一例である。

[0100] 本プロセスレシピ自動合成装置は、初期プロセスレシピによってプロセス処理された半導体ウェハーをプロセス評価装置にて評価したプロセス評価結果である測定量1400と、装置が標準状態にあるときに初期プロセスレシピによってプロセス処理された半導体ウェハーをプロセス評価装置にて評価した標準プロセス評価結果である標準量1401（図15を用いて後述する）とが入力される。差分解析エンジン1402は、測定量1400と標準量1401間の種々の評価値の差を解析して、データに変換する。

[0101] 合成関数処理部1403は、差分解析エンジン1402の解析結果に基づいて評価結果の差を打ち消す様に、データベースに記憶されているプロセスレシピの中から1つを選択するか、あるいはエレメントレシピセット1404から複数のエレメントレシピを選択して、それらから新たにプロセスレシピを合成し、プロセス状態を標準状態に戻す

事の出来る最適レシピ1405を作成する。

ここで、エレメントレシピセット1404とは、ホールのサイズを変更するレシピ、ホール底の残渣をなくすレシピ、エッチング面内分布を変更するレシピ等の様に、要素毎に特性を変更出来るプロセスレシピをそれぞれ独立に蓄積しておくものである。

[0102] 例えば、エッチング装置の特性が初期状態で、初期プロセスレシピに従ってプロセス処理が行われた場合のトータルエッチング量が100だと仮定する。しかし、エッチング装置の特性の経年変化により、そのまま初期プロセスレシピに従ってプロセス処理を行い続けた場合にトータルエッチング量が変化して80になった場合、初期に設定されているプロセスレシピの持つトータルエッチング量よりも20大きなトータルエッチング量を持つ新たなプロセスレシピをデータベースの中から選択するか、あるいはトータルエッチング量を20大きく出来る様にエレメントレシピセット1404から複数のエレメントレシピを選択し、それらから新たにプロセスレシピを合成する。エレメントレシピ選択方法の詳細に関しては後述する。

次に、その新たなプロセスレシピに従ってプロセス処理を行う事によって、エッチング装置の特性に経年変化があるにも関わらず、それ以降にエッチング処理される半導体ウェハーに対してはトータルエッチング量が100で正常にエッチングすることが出来る。

以上のように、本プロセスレシピ自動合成装置により最適プロセスレシピが選択あるいは合成され、プロセス装置を動作させるための新たなプロセスレシピとして出力される。

[0103] 図15は、標準測定値と現在測定値とを比較する図である。

この図は、標準測定値、現在測定値比較表示画面1500として、コンピュータディスプレイに表示された状態である。この図で、縦軸は頻度を表しており、横軸はプロセス評価結果であるEBS測定値(例えば基板電流値)を示している。標準測定値1501は、エッチング装置が初期状態(標準状態)にある時に初期プロセスレシピによりエッチング処理された半導体ウェハーの標準プロセス評価結果をヒストグラムとして表示したものである。EBS測定値の中心値は100、分布は20となっている。現在測定値1502は、時間が経過した後、エッチング装置が現在の状態において初期プロセスレシ

ピによりプロセス処理された半導体ウェハーのプロセス評価結果をヒストグラムとして表示したものである。EBS測定値の中心値は80、分布は20となっており、エッチング装置が初期状態の時の分布と比較して中心値が20低くなっている。

この図に示される様に、逐次、現在の状態のエッチング装置によって得られるエッチング結果の面内分布と、標準状態の時の面内分布を同時に確認する事ができ、現在のエッチング装置の経年変化によるエッチング特性の劣化度合いが容易に確認出来る。

[0104] 図16は、エッチング条件を設定するための別のプロセスレシピ選択方法であるエレメントレシピ選択方法を示すフローチャートである。

これは、図2に示した半導体デバイス製造装置における最適レシピ選択手段204の別の例である。

以下に、フローチャートに沿ってエレメントレシピ選択方法を説明する。まず、図1に示した電子ビーム誘起基板電流を用いた半導体デバイス評価装置(EBSCOPE)により所定のホールを測定し、基板電流値等の測定結果を得て、入力する(S1600)。

[0105] 次に、その測定結果を基にホールサイズ(ホール上部、下部)を確認する(S1601)。ここで、ホールサイズが小さい場合(S1601;Yes)、ホールを大きく開けるエレメントレシピを選択し(S1602)、その後残渣量の確認へ移行する(S1603)。一方、ホールサイズが適切であった場合には(S1601;No)、エレメントレシピを変更せずにそのまま残渣量の確認へ移行する(S1603)。

[0106] 次に、測定結果からホール底の残渣量を確認した結果、残渣がある場合は(S1603;Yes)、残渣をなくすエレメントレシピを選択し(S1604)、その後面内分布の確認へ移行する(S1605)。一方、残渣がない場合には(S1603;No)、エレメントレシピを変更せずにそのまま面内分布の確認へ移行する(S1605)。

[0107] 次に、測定結果から面内分布を確認した結果、面内分布がある場合(S1605;Yes)、面内分布をなくすエレメントレシピを選択し(S1606)、その後各エレメントレシピを維持する(S1607)。一方、面内分布がなかった場合には(S1605;No)、各エレメントレシピを維持する(S1605)。

上述の方法を用いて、経年変化したプロセス装置の特性に応じて適したエレメント

レシピを選択して更新していく事で、経年変化を打ち消し、常に一定のプロセス結果が得られる。

[0108] 次に、これまでに述べてきた半導体デバイス製造装置を用い、常にプロセス装置の状態が適切に維持される例を説明する。

図17は、プロセス処理結果の時間推移を示す図である。

デイリー装置状態トラッキング表示画面1700は、コンピュータディスプレイに表示された状態を示しており、グラフの横軸は経過日時を表し、縦軸はプロセス評価結果であるEBS測定値(例えば基板電流値)を表す。そして、所定の頻度で電子ビーム誘起基板電流を用いた半導体デバイス評価装置(EBSCOPE)を用いてプロセス処理の施された半導体ウェハーの測定を行い、基板電流値等のEBS測定値を得て、そのEBS測定値と選択されているプロセスレシピを日時の関数として表示する。この図では、一日に一度測定を行っている例を示している。

[0109] 以下に、図17について経過日時順に時間を追って説明する。まず、経過日時が1日目では、プロセスレシピAが選択されており、そのプロセスレシピAに従ってプロセス装置でプロセス処理された半導体ウェハーに対して、1日目の最初に行ったEBSCOPEによる測定の結果得られるEBS測定値1701は、管理値1706と一致しており、良好な状態である。この例では一日に一度の測定であるため、1日目のEBS測定値1701は、常に一定の値(最初の測定値)を示している。実際には、その後もプロセス装置においては、プロセスレシピAを用いて連続的に複数の半導体ウェハーがプロセス処理されており、プロセス装置の経年変化によって、時間の経過と共に徐々にプロセス処理結果は初期状態とは異なっていく。

[0110] そして、経過日時が2日目では、その日の最初に行った半導体ウェハーに対する測定において、プロセス装置の経年変化によってプロセス処理結果が初期状態とは異なってしまい、EBS測定値1702が管理値1706から外れている事が判明する。つまり、プロセス処理結果は1日目の初期状態とは異なっており、製造効率が悪くなっている。

そこで、経過日時が3日目では、前述の最適レシピ選択手段を用いてEBS測定値1702と管理値1706の差をなくす様にプロセスレシピBを選択する。そして、変更さ

れたプロセスレシピBに従ってプロセス処理を行った半導体ウェハーを測定した結果、再びEBS測定値1703が管理値1706と一致している。

[0111] 以上と同様に、経過日時が4日目の半導体ウェハー測定結果ではEBS測定値1704が再び管理値1706から外れ、経過日時が5日目でプロセスレシピをBからCに変更し、それによりEBS測定値1705が管理値1706と一致している。

この図では、5日経過した状態までを示しているが、さらに一日経過する度に測定を行い、管理値との差を判定する。

[0112] この様に、プロセス処理後の半導体ウェハーは定期的に測定され、測定値が管理値1706から外れるとプロセスレシピの変更がなされる。それにより、経年変化によってプロセス装置の特性が変化した場合でも、プロセスレシピを変更する事によって、プロセス処理された半導体ウェハーを測定した結果は常に管理値1706に近くなる様に制御される。その結果、プロセス処理結果を常に所望の特性範囲内に維持し続ける事ができ、製品の収率低下を防止する事が出来る。

[0113] 図17では、1日刻みで測定を行う例を示したために測定値が階段状に制御されているが、測定頻度を増加させればより連続的に制御でき、基準値からのずれがより小さい時点でプロセスレシピの変更が行える。しかし、その場合は測定に必要な時間が増加するため、結果として半導体ウェハーのプロセス処理量は減少し、製品の生産量が減少する事となる。

[0114] そこで、ある時間間隔で測定した際に装置の特性変動が、ある簡単な関数で記述出来る場合は、その関数に従って自動的にレシピを合成して利用する事も出来る。具体的に一例を挙げると、一度だけ条件決定のために6時間間隔で4回プロセス装置のプロセス処理結果を測定し、その1日分(4回)のプロセス処理結果を時間の関数で表す。そして、量産時にその関数を利用し、数時間おきに関数からプロセス装置の状態の変化分を予測して、それを補正する最適プロセスレシピを求め、プロセス装置はその最適プロセスレシピに従いプロセス処理を行う。実際に半導体ウェハーを測定する頻度は1日に一回程度で良く、又は関数の再現性が優れていればさらに測定頻度を下げても良い。

[0115] この手法を用いると、半導体ウェハーの測定頻度は低く出来る一方、プロセスレシ

ピの変更は1日に何度も行う事ができ、常にプロセス処理結果を管理値に近い状態に維持しておけるため、より収率の低下を防止出来る。そして、半導体ウェハーを頻繁にチャンバーから取り出して測定する必要が無いので、プロセス処理の時間的な効率を向上でき、生産能力を低下する事がない。

[0116] 図18は、ホストコンピュータで情報を一元管理する装置構成を示すブロック図である。

通常は、各種プロセス装置の情報(新規に作成したプロセスレシピ情報、新規に選択したプロセスレシピ情報等)は、プロセス処理結果評価装置1800がそれぞれに備えるローカルなデータベース1801に蓄積されるが、必要に応じてLAN(Local Area Network)、WAN(Wide Area Network)などの通信回線1802を用いて、ホストコンピュータ1803にアップロードして記憶させる。これにより、各種プロセス装置の情報は、工場を管理するプロセス管理システムにおいて一元管理出来る。さらに、工場に多数存在する同一種類のプロセス装置の自動プロセス管理に他のプロセス装置で作成したプロセスレシピを転用することも出来る。

[0117] 以下に、本実施形態による効果をまとめる。

上述の実施形態によれば、実際にプロセス処理のされた半導体ウェハーを測定する事によってプロセス装置の特性変動を把握でき、そのプロセス装置の経年変化によって生じるプロセス処理結果の変動を打ち消すプロセスレシピを最適選択してプロセスを続行可能なため、従来よりも長時間プロセス処理結果を一定に保つ事が出来る。

また、製品固有のレイアウト情報を基に最適なプロセスレシピを選択する事が出来るため、単一のTEGウェハーから得られるプロセスウインドーのみを用いてプロセス制御するよりも、個々の製品に対応した実効的に広いプロセスウインドーを利用することが可能となる。

[0118] 以上、本発明の実施形態を詳述してきたが、具体的な構成は本実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。

また、上述の実施形態では、本発明を半導体デバイス製造方法として表現したが、これに限定されず、半導体デバイス検査方法、半導体デバイス分析方法、半導体デ

バイス解析方法、半導体デバイス評価方法等として表現してもよい。LCD(Liquid Crystal Display)などのディスプレイデバイスも本発明の対象となる。

なお、上述の実施形態に記載したプロセス処理結果評価装置として、従来のSEM等を用いる事も出来る。

産業上の利用可能性

[0119] 本発明は、半導体デバイス製造プロセスにおけるプロセス最適化に用いて好適である。

請求の範囲

[1] プロセス装置によりプロセス処理された半導体ウェハーに対して電子ビームを照射してプロセス評価結果を得るステップと、

前記プロセス評価結果とデータベースに記録された評価結果とを比較するステップと、

比較結果に基づいて新たなプロセスレシピを選択して、前記プロセス装置によるプロセス処理に適用するステップと、

を含む半導体デバイス製造方法。

[2] 請求項1に記載の半導体デバイス製造方法において、

前記プロセス評価結果を得るステップは、

半導体ウェハーを第一プロセスレシピに従って、プロセス装置によってプロセス処理し、プロセス処理済半導体ウェハーを得るステップと、

前記プロセス処理済み半導体ウェハーの表面に電子ビームを照射するステップと、

前記電子ビームの照射に伴って前記プロセス処理済半導体ウェハーに発生する基板電流を測定するステップと、

前記基板電流の波形からプロセス評価結果を得るステップと、

を含み、

前記比較するステップは、

前記プロセス評価結果とデータベースに記録された標準プロセス評価結果とを比較して、プロセス評価結果の差を得るステップを含み、

前記プロセス処理に適用するステップは、

前記プロセス評価結果の差を打ち消す第二プロセスレシピを前記データベースから選択して、前記プロセス装置によるプロセス処理に適用するステップを含む事を特徴とする半導体デバイス製造方法。

[3] 請求項2に記載の半導体デバイス製造方法において、

前記データベースに記録された複数のエレメントレシピを組み合わせて、前記プロセス評価結果の差を打ち消す第二プロセスレシピを合成するステップを含む事を特徴とする半導体デバイス製造方法。

[4] 請求項1ないし3の何れか1項に記載の半導体デバイス製造方法において、

評価対象プロセスの直前のプロセスまで同一の条件で作製された複数の半導体ウェハーを用意するステップと、

前記複数の半導体ウェハーに、該複数の半導体ウェハーと1対1に対応する複数のプロセスレシピに従って、1枚ずつ標準状態の前記プロセス装置によってプロセス処理を行い、複数のプロセス処理済み半導体ウェハーを得るステップと、

前記複数のプロセス処理済み半導体ウェハーの表面に1枚ずつ前記電子ビームを照射するステップと、

前記電子ビームの照射に伴って前記複数のプロセス処理済み半導体ウェハーに発生する複数の基板電流を1枚ずつ測定するステップと、

前記複数の基板電流波形から複数のプロセス評価結果を得るステップと、

前記複数のプロセス評価結果と前記複数のプロセスレシピを対にして前記データベースに蓄積するステップと、

を含む事を特徴とする半導体デバイス製造方法。

[5] 請求項1ないし4の何れか1項に記載の半導体デバイス製造方法において、

それぞれの前記半導体ウェハー上に同一のレイアウトパターンが形成されている事を特徴とする半導体デバイス製造方法。

[6] 請求項5に記載の半導体デバイス製造方法において、

それぞれの前記半導体ウェハー上に形成された同一のレイアウトパターンに、前記電子ビームを照射して前記プロセス評価結果を得る事を特徴とする半導体デバイス製造方法。

[7] 請求項5に記載の半導体デバイス製造方法において、

それぞれの前記半導体ウェハー上にレイアウトパターンとして密ホールと疎ホールが形成されている事を特徴とする半導体デバイス製造方法。

[8] 請求項4に記載の半導体デバイス製造方法において、

前記データベースに蓄積された前記複数のプロセス評価結果と前記複数のプロセスレシピの対の中から、1対以上の組をコンピュータディスプレイに表示する事を特徴とする半導体デバイス製造方法。

[9] 請求項1ないし4の何れか1項に記載の半導体デバイス製造方法において、

前記プロセス装置でプロセス処理に使用している前記プロセスレシピの内容をコンピュータディスプレイに表示する事を特徴とする半導体デバイス製造方法。

[10] 請求項4に記載の半導体デバイス製造方法において、

前記プロセス処理に用いた1つ以上の前記プロセスレシピと、

前記プロセスレシピにそれぞれ対応する前記プロセス評価結果のヒストグラムと、

をコンピュータディスプレイに表示する事を特徴とする半導体デバイス製造方法。

[11] 請求項4に記載の半導体デバイス製造方法において、

前記プロセス処理に用いた1つ以上の前記プロセスレシピと、

前記プロセスレシピにそれぞれ対応する前記プロセス評価結果の半導体ウェハー面内分布と、

をコンピュータディスプレイに表示する事を特徴とする半導体デバイス製造方法。

[12] 請求項1ないし3の何れかに記載の半導体デバイス製造方法において、

前記プロセス処理に用いた前記プロセスレシピと、


前記プロセス評価結果と、

を日時の関数としてコンピュータディスプレイに表示する事を特徴とする半導体デバイス製造方法。


[13] 請求項1ないし4の何れか1項に記載の半導体デバイス製造方法において、

前記データベースの内容をホストコンピュータに対して通信回線を用いて伝達し、記憶させる事を特徴とする半導体デバイス製造方法。


[図1]


40
高圧電源
110
2次元走査制御装置
(パターンマッチングエンジン)
170
電子ビーム照射位置記録装置
120
電流波形記録装置
130
波形整形装置
140
波形処理装置
150
表示装置
100
偏向装置
10
24
180
EB
11
12
13
14
15
23
22
21
20
30
電流測定装置
160
データベース装置


[図2]


202
203
プロセス処理結果
評価装置
データベース
200
201
204
評価用ウエハー
プロセス装置
最適プロセスレシピ
選択手段


[図3]




[図4]




[図5]




[図6]




[図7]


703A
703B
703C
分布A
分布B
分布C
S702
各ウエハーの同一場所を同一条件でプロセス評価量の測定
S701:エッチング処理
プロセスレシピA
プロセスレシピB
プロセスレシピC
評価用ウエハー又は量産ウエハー1
評価用ウエハー又は量産ウエハー2
評価用ウエハー又は量産ウエハー3
700A
700B
700C


[図8]


800;プロセスレシピ
ガス流量比 xx/xx/xx
背圧 xxxxxx
プラズマパワー xxxxx
基板温度 xxxx
エッチング時間 xxxx


[図9]


900:プロセスレシピの違いによる面内分布表示画面
チャンバー1
プロセスレシピA
903
902
901
チャンバー1
プロセスレシピB
906
905
904
チャンバー1
プロセスレシピC
909
908
907


[図10]


1000:ヒストグラム表示画面
1001
プロセスレシピA
中心値80
分布 20
EBS測定値
チャンバー1
1002
プロセスレシピB
中心値100
分布 20
EBS測定値
チャンバー1
1003
プロセスレシピC
中心値120
分布 20
EBS測定値
チャンバー1
頻度

[図11]


1100:プロセスレシピの違いによる面内分布表示画面
チャンバー1
1103
1102
1101
プロセスレシピD
チャンバー1
1106
1105
1104
プロセスレシピE
チャンバー1
1109
1108
1107
プロセスレシピF

[図12]



1200:ヒストグラム表示画面
頻度
1201
プロセスレシピD
中心値80
分布 80
EBS測定値
チャンバー1
1202
プロセスレシピE
中心値100
分布 50
EBS測定値
チャンバー1
1203
プロセスレシピF
中心値110
分布 80
EBS測定値
チャンバー1

[図13]


1300;プロセスレシピデータベース

レシピ	残渣	ホールサイズ	分布
a	1	1	1
b	1	2	1
c	1	1	2
d	1	2	2
e	2	1	1
f	2	2	1
g	2	1	2
h	2	2	2
i	3	1	1
j	3	2	1


[図14]




[図15]


1500:標準測定値、現在測定値比較表示画面
標準
中心値100
分布 20
頻度
1501
EBS測定値
現在
中心値80
分布 20
頻度
1502
EBS測定値


[図16]


スタート
S1600
測定結果入力
S1601
ホール小
YES
ホールを大きく開ける
レシピを選択
S1602
NO
S1603
残渣あり
YES
残渣をなくす
レシピを選択
S1604
NO
S1605
面内分布あり
YES
分布をなくす
レシピを選択
S1606
NO
S1607
レシピを維持
エンド

[図17]


1700;デイリー装置状態トラッキング表示画面
EBS測定値
A
B
C
1706;管理値
A
B
1
2
3
4
5
6
1701
1702
1703
1704
1705
経過日時

[図18]


1803
ホストコンピュータ
1802;通信回線
1800
プロセス処理
結果評価装置
データベース
1801

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2006/307488

A. CLASSIFICATION OF SUBJECT MATTER
H01L21/66(2006.01), ***H01L21/02***(2006.01)

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)
H01L21/66(2006.01), ***H01L21/02***(2006.01)

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2006
Kokai Jitsuyo Shinan Koho	1971-2006	Toroku Jitsuyo Shinan Koho	1994-2006

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	JP 2002-176088 A (NEC Corp.), 21 June, 2002 (21.06.02), Par. Nos. [0015] to [0045] & US 2002/0070738 A1 & US 6614244 B2	1
X	JP 2005-77192 A (Hitachi, Ltd.), 24 March, 2005 (24.03.05),	1-6,8,9, 11-13
Y	Par. Nos. [0017] to [0096]	7
A	& US 2005/0048780 A1	10
Y	JP 2005-45214 A (Fujitsu Ltd.), 24 March, 2005 (24.03.05), Par. Nos. [0015] to [0103] & US 2005/0009215 A1	7

☐ Further documents are listed in the continuation of Box C. ☐ See patent family annex.

* Special categories of cited documents:
"A" document defining the general state of the art which is not considered to be of particular relevance
"E" earlier application or patent but published on or after the international filing date
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
"O" document referring to an oral disclosure, use, exhibition or other means
"P" document published prior to the international filing date but later than the priority date claimed
"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"&" document member of the same patent family

Date of the actual completion of the international search 29 June, 2006 (29.06.06)	Date of mailing of the international search report 11 July, 2006 (11.07.06)
Name and mailing address of the ISA/ Japanese Patent Office Facsimile No.	Authorized officer Telephone No.

国際調査報告

国際出願番号　ＰＣＴ／ＪＰ２００６／３０７４８８

Ａ．　発明の属する分野の分類（国際特許分類（ＩＰＣ））

Int.Cl.　*H01L21/66(2006.01), H01L21/02(2006.01)*

Ｂ．　調査を行った分野

調査を行った最小限資料（国際特許分類（ＩＰＣ））

Int.Cl.　*H01L21/66(2006.01), H01L21/02(2006.01)*

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	１９２２－１９９６年
日本国公開実用新案公報	１９７１－２００６年
日本国実用新案登録公報	１９９６－２００６年
日本国登録実用新案公報	１９９４－２００６年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

Ｃ．　関連すると認められる文献

引用文献のカテゴリー＊	引用文献名　及び一部の箇所が関連するときは、その関連する箇所の表示	関連する請求の範囲の番号
X	JP 2002-176088 A (日本電気株式会社) 2002.06.21, 【0015】～【0045】 & US 2002/0070738 A1 & US 6614244 B2	1
X	JP 2005-77192 A (株式会社日立製作所) 2005.03.24, 【0017】～【0096】 & US 2005/0048780 A1	1-6,8,9, 11-13
Y		7
A		10

☑　Ｃ欄の続きにも文献が列挙されている。　　☐　パテントファミリーに関する別紙を参照。

＊　引用文献のカテゴリー
「Ａ」特に関連のある文献ではなく、一般的技術水準を示すもの
「Ｅ」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「Ｌ」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
「Ｏ」口頭による開示、使用、展示等に言及する文献
「Ｐ」国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献
「Ｔ」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「Ｘ」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Ｙ」特に関連のある文献であって、当該文献と他の１以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「＆」同一パテントファミリー文献

国際調査を完了した日 ２９．０６．２００６	国際調査報告の発送日 １１．０７．２００６
国際調査機関の名称及びあて先 日本国特許庁（ＩＳＡ／ＪＰ） 郵便番号１００－８９１５ 東京都千代田区霞が関三丁目４番３号	特許庁審査官（権限のある職員）　４Ｒ　９０５５ 今井　淳一 電話番号　０３－３５８１－１１０１　内線　３４７１

Ｃ（続き）．　関連すると認められる文献

引用文献のカテゴリー＊	引用文献名　及び一部の箇所が関連するときは、その関連する箇所の表示	関連する請求の範囲の番号
Y	JP 2005-45214 A（富士通株式会社）2005.03.24, 【0015】～【0103】 & US 2005/0009215 A1	7