



(12)发明专利

(10)授权公告号 CN 107276382 B

(45)授权公告日 2019.07.02

(21)申请号 201610216922.5

(22)申请日 2016.04.08

(65)同一申请的已公布的文献号  
申请公布号 CN 107276382 A

(43)申请公布日 2017.10.20

(73)专利权人 中芯国际集成电路制造(上海)有限公司

地址 201203 上海市浦东新区张江路18号

专利权人 中芯国际集成电路制造(北京)有限公司

(72)发明人 翁芊 肖艳

(74)专利代理机构 北京集佳知识产权代理有限公司 11227

代理人 郭学秀 吴敏

(51)Int.Cl.

H02M 1/36(2007.01)

(56)对比文件

- CN 104682931 A, 2015.06.03,
  - CN 102403887 A, 2012.04.04,
  - CN 103280962 A, 2013.09.04,
  - CN 203617899 U, 2014.05.28,
  - CN 103647440 A, 2014.03.19,
  - CN 102386898 A, 2012.03.21,
  - CN 103762837 A, 2014.04.30,
  - US 2012075000 A1, 2012.03.29,
  - US 2007024351 A1, 2007.02.01,
- 周小军.MCU芯片的复位电路与多模式时钟系统设计.《万方数据知识服务平台》.2013,全文.

审查员 王春鹏


权利要求书2页 说明书6页 附图4页

(54)发明名称

软启动电路及其复位信号产生电路

(57)摘要

软启动电路及其复位信号产生电路,所述复位信号产生电路用于产生软启动时误差放大器电路所需的复位信号,包括:电源电压监控电路,适于基于非时钟信号,对电源电压进行监控,并根据监控结果输出相应的控制信号,包括:当确定所述电源电压上升至预设的第一预设电压时,输出第一控制信号,当确定所述电源电压上升至预设的第二预设电压时,输出第二控制信号;复位控制电路,适于当接收到所述第一控制信号时,控制所述误差放大器中电容进行放电,并将所述电容的电压复位至零;当接收到所述第二控制信号时,并向所述误差放大器发出软启动信号,以使得所述电容的电压逐渐上升。上述的方案,可以在实现软启动的同时,减小版图使用面积,降低成本。



1. 一种复位信号产生电路,用于产生软启动时误差放大器电路所需的复位信号,其特征在于,包括:

电源电压监控电路,适于基于非时钟信号,对电源电压进行监控,并根据监控结果输出相应的控制信号,包括:当确定所述电源电压上升至预设的第一预设电压时,输出第一控制信号,当确定所述电源电压上升至预设的第二预设电压时,输出第二控制信号;

复位控制电路,适于当接收到所述第一控制信号时,控制所述误差放大器中电容进行放电,并将所述电容的电压复位至零;当接收到所述第二控制信号时,向所述误差放大器发出软启动信号,以使得所述电容的电压逐渐上升;所述电源电压监控电路包括:

第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管和第六PMOS管,以及第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管;

所述第一PMOS管的源端与所述电源电压耦接,栅端分别与所述第二PMOS管的栅端和第三PMOS管的栅端耦接,漏端与所述第二PMOS管的源端耦接;

所述第二PMOS管的漏端与所述第三PMOS管的源端耦接,所述第三PMOS管的漏端与所述第四PMOS管的源端耦接;

所述第四PMOS管的栅端分别与所述第一NMOS管的栅端和所述第四NMOS管的漏端耦接,所述第四PMOS管的漏端与所述第一NMOS管的漏端耦接,所述第一NMOS管的源端和所述第二NMOS管的源端接地;

所述第五PMOS管的源端与所述第六PMOS管的源端和所述电源电压耦接,所述第五PMOS管的漏端分别与所述第五PMOS管的栅端、所述第六PMOS管的栅端、所述第二NMOS管的漏端和所述第三NMOS管的漏端耦接;

所述第三NMOS管的栅端分别与所述第四NMOS管的栅端、所述第四NMOS管的漏端、所述第五PMOS管的漏端和所述第四PMOS管的栅端和第一NMOS管的栅端耦接,第三NMOS管的源端与所述第四NMOS管的源端均接地。

2. 根据权利要求1所述的复位信号产生电路,其特征在于,所述电源电压监控电路还包括:第一电压下拉单元,耦接于所述第四NMOS管的栅端与地线之间,适于在处于开启状态时,将所述第四NMOS管的栅端电压下拉至地,以关闭所述第四NMOS管。

3. 根据权利要求2所述的复位信号产生电路,其特征在于,所述第一电压下拉单元为第五NMOS管;

所述第五NMOS管栅端与第一电压下拉控制信号耦接,漏端与所述第四NMOS管的栅端耦接,源端接地。

4. 根据权利要求1所述的复位信号产生电路,其特征在于,所述电源电压监控电路还包括:限流单元,耦接于所述第三NMOS管的源端与地线之间,适于对所述电源电压监控单元进行限流。

5. 根据权利要求4所述的复位信号产生电路,其特征在于,所述限流单元为电阻。

6. 根据权利要求4所述的复位信号产生电路,其特征在于,所述电源电压监控电路还包括:第二电压下拉单元,耦接于第二NMOS管的栅端与地线之间,适于在处于开启状态时,将所述第二NMOS管的栅端电压下拉至地,以关闭所述第二NMOS管。

7. 根据权利要求6所述的复位信号产生电路,其特征在于,所述第二电压下拉单元为第六NMOS管;

所述第六NMOS管的栅端与第二电压下拉控制信号耦接,漏端与第二NMOS管的栅端耦接,源端接地。

8. 根据权利要求1所述的复位信号产生电路,其特征在于,所述复位控制电路包括第一反相器、第二反相器和第七NMOS管;

所述第一反相器的输入端与所述第二NMOS管的栅端耦接,所述第一反相器的输出端与所述第二反相器的输入端耦接,所述第二反相器的输出端与所述第七NMOS管的栅端耦接,所述第七NMOS管的源端和漏端分别与所述误差放大器电路耦接。

9. 根据权利要求8所述的复位信号产生电路,其特征在于,所述第一反相器包括第七PMOS管和第八NMOS管;

所述第七PMOS管的栅端和第八NMOS管的栅端耦接,作为所述第一反相器的输入端;所述第七PMOS管的源端与所述电源电压耦接,所述第七PMOS管的漏端与所述第八NMOS管的漏端耦接,作为所述第一反相器的输出端;所述第八NMOS管的源端接地。

10. 根据权利要求9所述的复位信号产生电路,其特征在于,所述第二反相器包括第八PMOS管和第九NMOS管;

所述第八PMOS管的栅端和第九NMOS管的栅端耦接,作为所述第二反相器的输入端;所述第八PMOS管的源端与所述电源电压耦接,所述第八PMOS管的漏端与所述第九NMOS管的漏端耦接,作为所述第一反相器的输出端;所述第九NMOS管的源端接地。

11. 根据权利要求10所述的复位信号产生电路,其特征在于,所述误差放大器中电容复位时的电压与所述第七PMOS管、第八PMOS管、第八NMOS管和第九NMOS管的宽长比相关。

12. 根据权利要求1所述的复位信号产生电路,其特征在于,所述第二预设电压与所述第四PMOS管和所述第一NMOS管的宽长比相关。

13. 一种软启动电路,其特征在于,包括权利要求1-12任一项所述的复位信号产生电路和误差放大器电路,所述复位信号产生电路与所述误差放大器电路耦接;

所述复位信号产生电路,适于对电源电压进行监控;当检测到所述电源电压达到预设的第一预设电压时,控制所述误差放大器的电容进行放电并将所述误差放大器的电容电压复位至零,当确定所述电源电压上升至预设的第二预设电压时,向所述误差放大器输出软启动信号;

所述误差放大器电路,适于在电源电压未达到预设的第一预设电压,控制所述电容电压逐渐上升;当确定所述电源电压达到预设的第一阈值时,对所述电容进行放电,并将所述电容电压复位至零;当确定所述电源电压上升至预设的第二阈值时,控制所述电容的电压从零开始上升。

## 软启动电路及其复位信号产生电路

### 技术领域

[0001] 本发明涉及电路技术领域,特别是涉及一种软启动电路及其复位信号产生电路。

### 背景技术

[0002] 软启动电路是开关电源电路中常见的电路模块,其目的在于使误差放大器的反馈输入缓慢上升,不至于出现大的跳变,以使得开关放大器的输出不会出现过冲,以免造成负载电路的损坏。

[0003] 现有技术中,软启动电路中通常会由上电复位(Power-On Reset,POR)电路或者数字模拟转换(Digital to Analog Converter,DAC)电路来实现误差放大器电路中的电容电压的缓慢上升,从而达到软启动的目的。

[0004] 但是,无论POR电路还是DAC电路,均存在着占用版图面积大且成本高的问题。

### 发明内容

[0005] 本发明实施例要解决的技术问题是在实现软启动的同时,减小版图使用面积,降低成本。

[0006] 为了解决上述问题,本发明实施例提供一种复位信号产生电路,用于产生软启动时误差放大器电路所需的复位信号,所述复位信号产生电路包括:

[0007] 电源电压监控电路,适于基于非时钟信号,对电源电压进行监控,并根据监控结果输出相应的控制信号,包括:当确定所述电源电压上升至预设的第一预设电压时,输出第一控制信号,当确定所述电源电压上升至预设的第二预设电压时,输出第二控制信号;

[0008] 复位控制电路,适于当接收到所述第一控制信号时,控制所述误差放大器中电容进行放电,并将所述电容的电压复位至零;当接收到所述第二控制信号时,并向所述误差放大器发出软启动信号,以使得所述电容的电压逐渐上升。

[0009] 可选地,所述电源电压监控电路包括:

[0010] 第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管和第六PMOS管,以及第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管;

[0011] 所述第一PMOS管的源端与所述电源电压耦接,栅端分别与所述第二PMOS管的栅端和第三PMOS管的栅端耦接,漏端与所述第二PMOS管的源端耦接;

[0012] 所述第二PMOS管的漏端与所述第三PMOS管的源端耦接,所述第三PMOS管的漏端与所述第四PMOS管的源端耦接;

[0013] 所述第四PMOS管的栅端分别与所述第一NMOS管的栅端和所述第四NMOS管的漏端耦接,所述第四PMOS管的漏端与所述第一NMOS管的漏端耦接,所述第一NMOS管的源端和所述第二NMOS管的源端接地;

[0014] 所述第五PMOS管的源端与所述第六PMOS管的源端和所述电源电压耦接,所述第五PMOS管的漏端分别与所述第五PMOS管的栅端、所述第六PMOS管的栅端、所述第二NMOS管的漏端和所述第三NMOS管的漏端耦接;

[0015] 所述第三NMOS管的栅端分别与所述第四NMOS管的栅端、所述第四NMOS管的漏端、所述第五PMOS管的漏端和所述第四PMOS管的栅端和第一NMOS管的栅端耦接,第三NMOS管的源端与所述第四NMOS管的源端均接地。

[0016] 可选地,所述电源电压监控电路还包括:第一电压下拉单元,耦接于所述第四NMOS管的漏端与地线之间,适于在处于开启状态时,将所述第四NMOS管的栅端电压下拉至地,以关闭所述第四NMOS管。

[0017] 可选地,所述第一电压下拉单元所述第一电压下拉单元为第五NMOS管;

[0018] 所述第五NMOS管栅端与第一电压下拉控制信号耦接,漏端与所述第四NMOS管的栅端耦接,源端接地。

[0019] 可选地,所述电源电压监控电路还包括:限流单元,耦接于所述第三NMOS管的源端与地线之间,适于对所述电源电压监控单元进行限流。

[0020] 可选地,所述限流单元为电阻。

[0021] 可选地,所述电源电压监控电路还包括:第二电压下拉单元,耦接于第二NMOS管的栅端与地线之间,适于在处于开启状态时,将所述第二NMOS管的栅端电压下拉至地,以关闭所述第二NMOS管。

[0022] 可选地,所述第二电压下拉单元为第六NMOS管;

[0023] 所述第六NMOS管的栅端与第二电压下拉控制信号耦接,漏端与第二NMOS管的栅端耦接,源端接地。

[0024] 可选地,所述复位控制电路包括第一反相器、第二反相器和第七NMOS管;

[0025] 所述第一反相器的输入端与所述第二NMOS管的栅端耦接,所述第一反相器的输出端与所述第二反相器的输入端耦接,所述第二反相器的输出端与所述第七NMOS管的栅端耦接,所述第七NMOS管的源端和漏端分别与所述误差放大器电路耦接。

[0026] 可选地,所述第一反相器包括第七PMOS管和第八NMOS管;

[0027] 所述第七PMOS管的栅端和第八NMOS管的栅端耦接,作为所述第一反相器的输入端;所述第七PMOS管的源端与所述电源电压耦接,所述第七PMOS管的漏端与所述第八NMOS管的漏端耦接,作为所述第一反相器的输出端;所述第八NMOS管的源端接地。

[0028] 可选地,所述第二反相器包括第八PMOS管和第九NMOS管;

[0029] 所述第八PMOS管的栅端和第九NMOS管的栅端耦接,作为所述第二反相器的输入端;所述第八PMOS管的源端与所述电源电压耦接,所述第八PMOS管的漏端与所述第九NMOS管的漏端耦接,作为所述第一反相器的输出端;所述第九NMOS管的源端接地。

[0030] 可选地,从所述误差放大器中电容复位时的电压由所述第七PMOS管、第八PMOS管、第八NMOS管和第九NMOS管的宽长比相关。

[0031] 可选地,所述第二预设电压由所述第四PMOS管和所述第一NMOS管的宽长比相关。

[0032] 本发明实施例还提供了一种软启动电路,包括上述的复位信号产生电路和误差放大器电路,所述复位信号产生电路与所述误差放大器电路耦接;

[0033] 所述复位信号产生电路,适于对电源电压进行监控;当检测到所述电源电压达到预设的第一预设电压时,控制所述误差放大器的电容进行放电并将所述误差放大器的电容电压复位至零,当确定所述电源电压上升至预设的第二预设电压时,向所述误差放大器输出软启动信号;

[0034] 所述误差放大器电路,适于在电源电压未达到预设的第一预设电压,控制所述电容电压逐渐上升;当确定所述电源电压达到预设的第一阈值时,对所述电容进行放电,并将所述电容电压复位至零;当确定所述电源电压上升至预设的第二阈值时,控制所述电容的电压从零开始上升。

[0035] 与现有技术相比,本发明的技术方案具有以下有益效果:

[0036] 上述的方案,由于采用与时钟信号无关的复位信号产生电路,来实现误差放大器电路中的电容的复位,与现有技术中采用POR电路或者DAC电路相比,电路结构简单,因此,可以节省软启动电路所占用的版图面积,降低软启动电路的成本。

## 附图说明

[0037] 图1是本发明实施例中的一种复位信号产生电路的电路图;

[0038] 图2是本发明实施例中第四PMOS管和第一NMOS管的栅端电压的变化曲线示意图;

[0039] 图3是本发明实施例中第二NMOS管的栅端电压的变化曲线示意图;

[0040] 图4是本发明实施例中误差放大器电路中电容的电压变化曲线示意图;

[0041] 图5是本发明实施例中的复位信号产生电路与误差信号产生电路的连接关系示意图。

## 具体实施方式

[0042] 如前所述,现有技术中的软启动电路中通常会上电复位(POR)电路或者DAC电路来实现误差放大器电路中的电容电压的缓慢上升,从而达到软启动的目的。但是,无论POR电路还是DAC电路,均需要采用与时钟信号相关联的复位电路,来实现软启动的功能,因此,均存在着占用版图面积大且成本高的问题。

[0043] 为解决上述问题,本发明实施例的技术方案通过采用为与时钟信号无关的复位信号产生电路,由于所使用的复位信号产生电路使用时钟信号来实现误差放大器电路中的电容的复位,因此,可以节省软启动电路所占用的版图面积,降低软启动电路的成本。

[0044] 为使本发明的上述目的、特征和有益效果能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。

[0045] 图1示出了本发明实施例中的一种复位信号产生电路的结构示意图。如图1所示,在具体实施中,本发明实施例中的复位信号产生电路,可以包括:

[0046] 电源电压监控电路11,适于基于非时钟信号,对所述电源电压进行监控,并根据监控结果输出相应的控制信号,包括:当确定所述电源电压上升至预设的第一预设电压时,输出第一控制信号,当确定所述电源电压上升至预设的第二预设电压时,输出第二控制信号。

[0047] 复位控制电路12,适于当接收到所述第一控制信号时,控制所述误差放大器中电容进行放电,并将所述电容的电压复位至零;当接收到所述第二控制信号时,向所述误差放大器发出软启动信号,以使得所述电容的电压逐渐上升。

[0048] 上述的方案,由于与时钟信号无关的复位信号产生电路,来实现误差放大器电路中的电容的复位,与现有技术中采用POR电路或者DAC电路相比,电路结构简单,因此,可以节省软启动电路所占用的版图面积,降低软启动电路的成本。

[0049] 下面将对本发明实施例中的一种复位信号产生电路做进一步详细的介绍。

[0050] 请继续参见图1所示,在具体实施中,电源电压监控电路11可以包括第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5和第六PMOS管PM6,以及第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3和第四NMOS管NM4;

[0051] 其中,所述第一PMOS管的源端与所述电源电压AVDD耦接,栅端分别与所述第二PMOS管PM2的栅端和第三PMOS管PM3的栅端耦接,漏端与所述第二PMOS管PM2的源端耦接;

[0052] 所述第二PMOS管PM2的漏端与所述第三PMOS管PM3的源端耦接,所述第三PMOS管PM3的漏端与所述第四PMOS管PM4的源端耦接;

[0053] 所述第四PMOS管PM4的栅端分别与所述第一NMOS管NM1的栅端和所述第四NMOS管NM4的漏端耦接,所述第四PMOS管PM4的漏端与所述第一NMOS管NM1的漏端耦接,所述第一NMOS管NM1的源端和所述第二NMOS管NM2的源端接地;

[0054] 所述第五PMOS管PM5的源端与所述第六PMOS管PM6的源端和所述电源电压AVDD耦接,所述第五PMOS管PM5的漏端分别与所述第五PMOS管PM5的栅端、所述第六PMOS管PM6的栅端、所述第二NMOS管NM2的漏端和所述第三NMOS管NM3的漏端耦接;

[0055] 所述第三NMOS管NM3的栅端分别与所述第四NMOS管NM4的栅端、所述第四NMOS管NM4的漏端、所述第五PMOS管PM5的漏端和所述第四PMOS管PM4的栅端和第一NMOS管NM1的栅端耦接,第三NMOS管NM3的源端与所述第四NMOS管NM4的源端均接地。

[0056] 在具体实施中,所述电源电压监控电路11还可以包括第一电压下拉单元111;所述第一电压下拉单元,耦接于所述第四NMOS管NM4的栅端与地线AVSS之间,适于在处于开启状态时,将所述第四NMOS管NM4的栅端电压下拉至地,以关闭所述第四NMOS管NM4。

[0057] 在本发明一实施例中,所述第一电压下拉单元111为第五NMOS管NM5,所述第五NMOS管栅端与第一电压下拉控制信号PD1耦接,漏端与所述第四NMOS管的栅端耦接,源端接地。

[0058] 在具体实施中,所述电源电压监控电路11还可以包括限流单元112,耦接于所述第三NMOS管NM3的源端与地线AVSS之间,适于对所述电源电压监控单元11进行限流。

[0059] 在本发明一实施例中,所述限流单元112为电阻R。

[0060] 在具体实施中,所述电源电压监控电路11还可以包括第二电压下拉单元113,耦接于第二NMOS管NM2的栅端与地线AVSS之间,适于在处于开启状态时,将所述第二NMOS管NM2的栅端电压下拉至地,以关闭所述第二NMOS管NM2。

[0061] 在本发明一实施例中,所述第二电压下拉单元113为第六NMOS管NM6,其中,所述第六NMOS管的栅端与第二电压下拉控制信号PD2耦接,漏端与第二NMOS管的栅端耦接,源端接地。

[0062] 在具体实施中,所述复位控制电路12包括第一反相器121、第二反相器122和第七NMOS管NM7;

[0063] 所述第一反相器121的输入端与所述第二NMOS管NM2的栅端耦接,所述第一反相器121的输出端与所述第二反相器122的输入端耦接,所述第二反相器122的输出端与所述第七NMOS管NM7的栅端耦接,所述第七NMOS管NM7的源端和漏端分别与所述误差放大器电路(图中未示出)耦接。

[0064] 在本发明一实施例中,所述第一反相器121包括第七PMOS管PM7和第八NMOS管NM8;

[0065] 所述第七PMOS管PM7的栅端和第八NMOS管NM8的栅端耦接,作为所述第一反相器

121的输入端；所述第七PMOS管PM7的源端与所述电源电压AVDD耦接，所述第七PMOS管PM7的漏端与所述第八NMOS管NM8的漏端耦接，作为所述第一反相器121的输出端；所述第八NMOS管NM8的源端接地。

[0066] 在本发明一实施例中，所述第二反相器122包括第八PMOS管PM8和第九NMOS管NM9；

[0067] 所述第八PMOS管PM8的栅端和第九NMOS管NM9的栅端耦接，作为所述第二反相器122的输入端；所述第八PMOS管PM8的源端与所述电源电压AVDD耦接，所述第八PMOS管PM8的漏端与所述第九NMOS管NM9的漏端耦接，作为所述第二反相器122的输出端；所述第九NMOS管NM9的源端接地AVSS。

[0068] 在具体实施中，从所述误差放大器中电容复位时的电压可以与所述第七PMOS管PM7、第八PMOS管PM8、第八NMOS管NM8和第九NMOS管NM9的宽长比相关。

[0069] 在具体实施中，所述第二预设电压与所述第四PMOS管PM4和所述第一NMOS管NM1的宽长比相关。

[0070] 下面将对图1至图4，对发明实施例中的复位信号产生电路的工作原理做进一步详细的介绍。

[0071] 请继续参见图1所示，在工作初期，电源电压AVDD处于缓慢上升的阶段，但是并没有达到电路正常工作值，此时，在第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管的栅端施加低电平信号PD，以使得第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3和第四PMOS管PM4开启，从而使得第二NMOS管NM2的栅端电压随着电源电压AVDD的上升而上升。

[0072] 此时，第六PMOS管PM6的漏端电压，也即第四NMOS管NM4的源端电压，随着电源电压AVDD的上升而上升，并反馈至第四PMOS管PM4的栅端和第一NMOS管NM1的栅端，但因此时的第四PMOS管PM4的栅端和第一NMOS管NM1的栅端的电压尚未达到预设的第二预设电压，因此，第四PMOS管PM4将仍然保持开启状态，第一NMOS管NM1将继续保持关闭状态。

[0073] 在上述的过程中，电源电压AVDD经过第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3和第四PMOS管PM4的分压之后，将第二NMOS管NM2的栅端电压缓慢上拉，第二NMOS管NM2的电压变化曲线，请参见图2。

[0074] 与此同时，第二NMOS管NM2的栅端电压尚未达到第七NMOS管NM7的阈值电压，使得第七NMOS管NM7仍然处于关闭状态。此时的误差放大器电路中的电容电压将随着反馈输入端电压V0的上升而上升。

[0075] 请继续参见图2和图3所示，随着电源电压AVDD的继续缓慢上升，第二NMOS管NM2的栅端的电压VT2达到预设的第一预设电压（也即第七NMOS管NM7的阈值电压）时，通过复位控制电路12中的第一反相器121和第二反相器122的两次反相处理后，输出的高电平信号施加在第七NMOS管NM7的栅端，使得第七NMOS管NM7导通，进而使得误差放大器的电容开始放电，从而使得误差放大器的电容开始放电，并将误差放大器的电容电压复位至零。

[0076] 这里需要指出的是，从误差放大器的电容开始放电到电容电压复位至零所经历的时间长度，可以根据实际的需要进行设置。例如，在本发明一实施例中，通过调节第一反相器121中的第七PMOS管PM7、第八NMOS管NM8，以及第二反相器122中的第八NMOS管NM8和第九NMOS管NM9的宽长比，可以对电容从开始放电至复位置零所经历的时间长度进行调节。

[0077] 在具体实施中，当将误差放大器的电容复位至零时，对应的电源电压AVDD的数值也可以通过根据实际的需要进行设置。例如，在本发明一实施例中，通过第一NMOS管NM1和



第四PMS0管PM4的宽长比,可以实现从误差放大器的电容复位至零时对应的电源电压的数值的设置。

[0078] 接着,对着电源电压AVDD的继续上升,从第六PMOS管PM6的漏端电压,也即第四NMOS管NM4的漏端电压反馈至第四PMOS管PM4的栅端和第一NMOS管NM1的栅端电压VT1也随之上升,当上升至预设的第二预设电压时,第四PMOS管PM4关闭,第一NMOS管NM1开启,将第二NMOS管NM2管的栅端的电压逐渐下拉。当第二NMOS管NM2的栅端下拉至地时,第二NMOS管栅端的电压通过复位控制电路12的两级反相器,即第一反相器121和第二反相器122进行两次反相处理后,输出的低电平施加在第七NMOS管NM7的栅端,将第七NMOS管NM7关闭。

[0079] 同时,第七NMOS管NM7关闭时,误差放大器将同时可以接收到一个软启动信号,说明电源电压AVDD已经上升至软启动电路可以正常工作时的电压数值,此时,软启动电路开始正常充电,电压开始缓慢上升,其中,在上述的软启动过程中,误差放大器的电容电压VT3的变化曲线,请参见图4。

[0080] 这里需要指出的是,为了更好对本发明实施例中的复位信号产生电路进行控制和保护,本发明实施例中的复位信号产生电路中的电源电压监控电路还可以包括第一电压下拉单元、第二电压下拉单元和限流单元中的至少一项,以分别对复位信号产生电路的关闭和限流,在此不再赘述。

[0081] 通过上述的描述可以知道,本发明实施例中的复位信号产生电路并非基于时钟信号产生相应的复位信号,以控制误差放大器中的电容的复位,所采用的电路结构与DAC电路和基于脉冲信号的POR电路相比,具有电路结构简单、易于实现的优点,因此,可以节省电路所占用的版图面积,节省成本。

[0082] 在具体实施中,本发明实施例中的软启动电路可以复位信号产生电路501和误差放大器电路502,其中,所述复位信号产生电路501与所述误差放大器电路502耦接。

[0083] 其中,复位信号产生电路501和误差放大器电路的工作原理可以参照图1至图4中相应部分的介绍,在此不再赘述。

[0084] 虽然本发明披露如上,但本发明并非限于于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。




图1




图2




图3




图4




图5