

POLSKA
RZECZPOSPOLITA
LUDOWA



URZĄD
PATENTOWY
PRL

OPIS PATENTOWY

89473

Patent dodatkowy
do patentu _____

Zgłoszono: 10.10.73 (P. 165765)


Pierwszeństwo: _____

Zgłoszenie ogłoszono: 02.05.75

Opis patentowy opublikowano: 31.05.1977

MKP
H03k 5/20

Int. Cl.²
H03K 5/20



Twórcy wynalazku: Marek Moszyński, Janusz Szczepankowski, Wiesław Karnicki

Uprawniony z patentu: Instytut Badań Jądrowych, Warszawa (Polska)

Układ koincydencji i antykoincydencji, zwłaszcza dla potrzeb fizyki jądrowej

Przedmiotem wynalazku jest układ koincydencji i antykoincydencji, zwłaszcza dla potrzeb fizyki jądrowej, stosowany w zestawach pomiarowych spektrometrów koincydencyjnych współpracujących z wielokanałowymi analizatorami amplitudy.

Urządzenia koincydencyjne produkowane obecnie można podzielić na dwie grupy. Do grupy pierwszej zaliczamy proste urządzenia zawierające jedynie obwód koincydencji i układy wyjściowe. W takim rozwiązaniu o czasowej zdolności rozdzielczej urządzenia decyduje czas trwania impulsów podawanych na wejście układu. Drugą grupę stanowią urządzenia uniwersalne o regulowanej czasowej zdolności rozdzielczej mogące współpracować z dowolnymi blokami. Urządzenia te posiadają w kanałach koincydencji obwody wejściowe wstępnie ograniczające i standaryzujące impulsy wejściowe, a następnie układy formujące impulsy dla koincydencji. W dotychczasowych rozwiązaniach stosowane są jako układy formujące impulsy dla koincydencji – uniwibratory generujące impulsy o wymaganym czasie trwania.

Wadą dotychczasowych rozwiązań w przypadku koincydencji wielokrotnych jest konieczność jednoczesnego przełączania czasów trwania impulsów trzech – czterech uniwibratorów. W tym celu stosowane są rozbudowane przełączniki w obwodach impulsowych co sprzyja pasożytniczym sprzężeniom i komplikuje układ. Inną dość powszechnie spotykaną wadą jest występowanie dwóch odrębnych przełączników, jednego do włączania krotkości koincydencji, a drugiego do włączania poszczególnych kanałów koincydencji. Rozwiązania tego typu powodują dalszą komplikację układu, oraz utrudniają obsługę przyrządu.

Zgodnie z wynalazkiem wyjścia o polaryzacji ujemnej przerzutników bistabilnych przyłączone są do wejść zerujących wyżej wymienionych przerzutników bistabilnych poprzez czterowejsiowy cyfrowy obwód scalony typu NOR, oraz pętlę sprzężenia zwrotnego zawierającą układ opóźniający. Wyjścia o polaryzacji dodatniej przerzutników bistabilnych połączone są z wejściami cyfrowego obwodu scalonego typu NAND, którego wyjście jest połączone w znany sposób z układem wyjściowym poprzez bramkę antykoincydencyjną. W przerzutnikach bistabilnych wejścia inwerterów połączone są z przełącznikami, których jedne zaciski łączy się z masą, a drugie

z plusem napięcia zasilającego poprzez dzielniki oporowe, oraz wyjścia o polaryzacji dodatniej przerzutników bistabilnych połączone są z wejściami cyfrowego obwodu scalonego typu NAND.

Zaletą wynalazku jest maksymalne uproszczenie regulacji czasu rozdzielczego koincydencji spowodowane do pojedynczego jednopłytkowego przełącznika zmieniającego opóźnienia układu opóźniającego, całkowite wyeliminowanie przełącznika krotności koincydencji, mniejsza podatność na wzbudzenia, a w konsekwencji łatwiejsze uruchamianie i większa niezawodność przyrządu.

Przedmiot wynalazku jest przedstawiony w przykładzie wykonania uwidocznionym na rysunkach, na których fig. 1 przedstawia schemat blokowy układu koincydencji i antykoincydencji, a fig. 2 schemat ideowy przerzutnika bistabilnego wraz z pętlą sprzężenia zwrotnego.

Układ koincydencji i antykoincydencji przedstawiony blokowo na fig. 1 zawiera uniwbatory I formujące wstępnie impulsy wejściowe koincydencji, które następnie uruchamiają przerzutniki bistabilne II powodując zmianę stanów logicznych wyjść na przeciwne. Ujemne wyjścia impulsowe przerzutników II sterują cztery wejścia cyfrowego obwodu scalonego III typu NOR, a dodatkowo, cztery wejścia cyfrowego obwodu scalonego V typu NAND. Z cyfrowego obwodu scalonego III impulsy podawane są poprzez pętlę sprzężenia zwrotnego zawierającą układ opóźniający IV na zerujące wejście przerzutników bistabilnych II. Wyjściowy impuls cyfrowego obwodu scalonego V steruje bramką VI antykoincydencyjną, która stanowi dwuwejściowy cyfrowy obwód scalony typu NAND. Jeśli podany zostanie impuls na wejście koincydencyjne przy jednoczesnym braku impulsu na wejściu antykoincydencyjnym, to na wyjściu bramki VI pojawi się impuls, który po uformowaniu przez układ wyjściowy VII podawany jest na wyjścia przyrządu.

Przerzutnik bistabilny wraz z pętlą sprzężenia zwrotnego przedstawiony na fig. 2 zawiera przełącznik 1, który w pozycji 2 włącza kanał koincydencji, a w pozycji 3 powoduje jego wyłączenie poprzez wymuszenie za pośrednictwem inwertera 4 na wyjściu o polaryzacji dodatniej 6 przerzutnika stabilnego stanu logicznego „1”. Stan ten przeniesiony na jedno z wejść obwodu scalonego V typu NAND eliminuje to wejście z pracy. Mając możliwość eliminacji każdego z wejść obwodu V można uruchamiać żadaną ilość kanałów koincydencji. Z wyjścia cyfrowego obwodu scalonego III typu NOR impulsy podawane są poprzez pętlę sprzężenia zwrotnego zawierającą układ opóźniający IV na wejścia zerujące przerzutnika II. Zmiana opóźnienia układu opóźniającego IV w pętli sprzężenia zwrotnego umożliwia regulację czasu trwania impulsu na wyjściach 5 i 6 przerzutnika II, a więc i czasowej zdolności rozdzielczej koincydencji.

Zastrzeżenia patentowe

1. Układ koincydencji i antykoincydencji zwłaszcza dla potrzeb fizyki jądrowej, z n a m i e n n y t y m, że wyjścia o polaryzacji ujemnej (5) przerzutników bistabilnych (II) przyłączone są do wejść zerujących wyżej wymienionych przerzutników bistabilnych (II) poprzez czterowejściowy cyfrowy obwód scalony (III) typu NOR oraz pętlę sprzężenia zwrotnego zawierającą układ opóźniający (IV), natomiast wyjścia o polaryzacji dodatniej (6) przerzutników bistabilnych (II) połączone są z wejściami cyfrowego obwodu scalonego (V) typu NAND, którego wyjście jest połączone w znany sposób z układem wyjściowym (VII) poprzez bramkę antykoincydencyjną (VI).

2. Układ według zastrz. 1, z n a m i e n n y t y m, że w przerzutnikach bistabilnych (II) wejścia inwerterów (4) połączone są z przełącznikami (1), których jedne zaciski (2) łączy się z masą, a drugie zaciski (3) z plusem napięcia zasilającego poprzez dzielniki oporowe.




Fig. 1




Fig. 2