

發明專利說明書

200410367

(本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※ 申請案號： 92115846

※ 申請日期： 92.6.11

※IPC 分類：H01L21/8239

壹、發明名稱：(中文/英文)

相位改變記憶體及其製造方法

PHASE CHANGE MEMORY AND METHOD THEREFOR

貳、申請人：(共 1 人)

姓名或名稱：(中文/英文)

美商英特爾公司

INTEL CORPORATION

代表人：(中文/英文)

大衛 賽門

DAVID SIMON

住居所或營業所地址：(中文/英文)

美國加州聖塔卡拉瓦市米遜大學路 2200 號

2200 MISSION COLLEGE BLVD., SANTA CLARA, CA 95052,

U.S.A. —

國 籍：(中文/英文)

美國

U.S.A.

參、發明人：(共 1 人)

姓 名：(中文/英文)

查爾斯 H. 丹尼森

CHARLES H. DENNISON

住居所地址：(中文/英文)

美國加州聖荷西市阿爾岡京路 5719 號

5719 ALGONQUIN WAY, SAN JOSE, CALIFORNIA 95138, U.S.A.

國 籍：(中文/英文)

美國 U.S.A.

肆、聲明事項：

☐ 本案係符合專利法第二十條第一項☐第一款但書或☐第二款但書規定之期間，其日期為： 年 月 日。

☒ 本案申請前已向下列國家(地區)申請專利：

1. 美國；2002 年 12 月 13 日；10/319,753

2.

3.

4.

5.

☒ 主張國際優先權(專利法第二十四條)：

【格式請依：受理國家(地區)；申請日；申請案號數 順序註記】

1. 美國；2002 年 12 月 13 日；10/319,753

2.

3.

4.

5.

☐ 主張國內優先權(專利法第二十五條之一)：

【格式請依：申請日；申請案號數 順序註記】

1.

2. —

3.

☐ 主張專利法第二十六條微生物：

☐ 國內微生物 【格式請依：寄存機構；日期；號碼 順序註記】

☐ 國外微生物 【格式請依：寄存國名；機構；日期；號碼 順序註記】

☐ 熟習該項技術者易於獲得，不須寄存。

玖、發明說明：

【發明所屬之技術領域】

本發明係關於一種相位改變記憶體及其製造方法。

【先前技術】

相位改變記憶體裝置使用相位改變材料(即可在大體非結晶狀態與大體結晶狀態之間電切換的材料)，以供電子記憶體方面的應用。一種類型的記憶體元件使用一相位改變材料，在一應用中，此相位改變材料可以在大體非結晶之一結構狀態與大體結晶局部狀態之間電切換，或在橫跨位於完全非結晶狀態與完全結晶狀態之間之完整光譜的局部狀態之不同可偵測狀態之間電切換。

適合此種應用的典型材料，包括採用各種硫族化合物(chalcogenide)成分的材料。該等相位改變材料之狀態亦為非揮發性，其係因為，當其設定於結晶、半結晶、非結晶或半非結晶狀態，以代表一電阻值時，由於該值代表該材料的一相位或實體狀態(例如結晶或非結晶)，故該值會一直維持到重新設定為止。

一相位改變記憶體單元可包括置放於一介電材料上的一相位改變材料。然而，某些介電材料與相位改變材料之間可能不易以化學方式牢固黏合在一起。因此，該相位改變材料層可能會在隨後之相位改變裝置的製造過程中剝落，從而可能影響該裝置的良率或可靠性。

因此，繼續需要有替代方法，用於製造相位改變記憶體裝置。

【發明內容】

本發明係揭示一種相位改變記憶體及一種製造相位改變記憶體的方法，其係依據一項具體實施例來簡要說明。該相位改變記憶體可包括一電極、一黏合材料、位於該電極與該黏合材料之間的一絕緣材料，其中，該黏合材料之一部分、該絕緣材料之一部分以及該電極之一部分形成一實質平坦之表面。該相位改變記憶體可進一步包括位於該實質平坦表面之上的一相位改變材料，且該相位改變材料與該電極、該黏合材料以及該絕緣材料接觸。

【實施方式】

在以下的詳細說明中，所提出的許多特定細節係為了提供本發明之完整的瞭解。但是，本技術專業人士將可瞭解到，本發明可不使用這些特定細節來實施。在其他情況下，為了避免混淆本發明，不會詳細說明已熟知的方法、程序、組件及電路。

在下文的說明書及申請專利範圍中，可使用術語「耦合」與「連接」，以及其衍生術語。應知道，這些術語不預計當作彼此的同義字。而是，在特定具體實施例中，可使用「連接」來指示以直接實體或電互相接觸的兩個或兩個以上元件。「耦合」可表示以直接實體或電接觸的兩個或兩個以上元件。但是，「耦合」也可表示非以直接互相接觸的兩個或兩個以上元件，但仍然互相協作或互動。

圖1至9可用於說明一記憶體元件100之製造的一項具體實施例，且圖10與11可用於說明用來製造記憶體元件100的

另一項具體實施例。圖1所顯示為一基板110，如一半導體基板(例如一矽基板)，不過本發明之範圍於此方面未作限制。其它合適基板可為(但不限於)包括陶瓷材料、有機材料或一玻璃材料的基板。

在一項具體實施例中，可在基板110之一部分上形成如二矽化鈷(CoSi_2)等的一耐火金屬矽化物的一還原材料120。還原材料120可在一P+或N+摻雜接合處的頂部形成，該接合處或為一二極體之部分，或為一MOS電晶體之一源極/汲極區域之部分。

在圖1中說明的該項具體實施例中，還原材料120可形成於一P+區域101之上，而該P+區域101可形成於一N區域102之上。區域101與102可形成一PN二極體。

P+區域101可藉由在基板110中引入如硼等的一P型摻雜劑而形成。在一例子中，P型摻雜劑的一合適濃度為每立方釐米(atoms/cm^3)大約含 5×10^{18} 至約 1×10^{20} 個以上原子的等級，其可典型表現為P+。N區域102可為一P基板晶圓上的一互補金屬氧化物半導體(complementary metal-oxide semiconductor; CMOS)N井、一N基板晶圓上的一N井或一埋藏的N井/字元線(例如一二極體矩陣陣列中的BWL)。

一方面，還原材料120在製造周邊電路(例如定址電路)(圖1中未顯示)時可作為一相對較低電阻材料來使用。就形成所說明的一記憶體元件而言，可不需要還原材料120，然而，還原材料120可以包括在記憶體元件100之中，位於一相位改變材料(圖1中未顯示)與一隔離裝置或如一二極體或

一電晶體等的切換裝置(圖1中未顯示)之間。還原材料120可藉由向基板110之一部分內引入一耐火金屬(例如鈷)而形成。

記憶體元件100也可包括淺溝渠隔離(shallow trench isolation; STI)結構125。STI結構125可用於使單獨的記憶體元件互相隔開，並將其與形成於該基板之中及之上的關聯電路元件(如電晶體裝置)隔開。在一項具體實施例中，STI結構125可為氧化物或二氧化矽，不過並未於此方面限制本發明的範圍。

一導電插頭130可於還原材料120上形成。導電插頭130可作為一相對較低電阻路徑來使用，以便為一可程式化材料(如一相位改變材料)提供電流(圖1中未顯示)。導電插頭130可包括一外部U形阻障材料135與一內部導電材料136。雖然本發明之範圍於此方面未作限制，但阻障材料135可以為一導電材料。阻障材料135可以為氮化鈦(TiN)或氮化鉭(TaN)。導電材料136可以為鎢(W)或銅(Cu)。

一絕緣材料層129可在基板110之上形成。一開口(圖1中未顯示)可在絕緣材料129中形成，且導電插頭130可在此開口之中形成，其中，絕緣材料129環繞導電插頭130。絕緣材料129的例子可包括一氧化物、氮化物或一低K介電材料，不過本發明之範圍於此方面未作限制。

一絕緣材料層140可於絕緣材料129及導電插頭130之一部分之上形成。絕緣材料140可以為一電絕緣材料。絕緣材料140也可以為一隔熱材料。絕緣材料140的例子可包括一

氧化物、氮化物或一低K介電材料，不過本發明之範圍於此方面未作限制。絕緣材料140可具有從約500埃(Å)至約3,000埃範圍內的一厚度，不過本發明之範圍於此方面未作限制。

現在參考圖2，具有側壁155的一孔或開口150可藉由蝕刻絕緣材料140而形成。開口150可以為一通道或一溝渠，不過本發明之範圍於此方面未作限制。

在一項具體實施例中，開口150可採用微影蝕刻及蝕刻技術形成。例如，開口150可藉由在絕緣材料140上施加一光阻材料層(未顯示)並將其曝光而形成。一遮罩(未顯示)可用於曝露該光阻材料之選擇區域，該選擇區域定義欲移除(即蝕刻)之區域。該蝕刻可為一化學蝕刻，其可稱為一濕式蝕刻。或者，該蝕刻可以為一電解蝕刻或電漿(離子轟擊)蝕刻，其可稱為乾式蝕刻。在一項具體實施例中，該蝕刻可以係採用一乾式電漿蝕刻的一各向異性蝕刻，不過本發明之範圍於此方面未作限制。若開口150係採用微影蝕刻技術形成，則其直徑或寬度可至少為一特徵尺寸。

一結構之特徵尺寸可以指採用微影蝕刻技術可獲得的最小尺寸。例如，該特徵尺寸可以指一結構中一材料之一寬度或各材料的間距。已知道，微影蝕刻係指從一媒體向另一媒體轉移一圖案或影像的程序，例如採用紫外(ultra-violet; UV)光從一遮罩向一晶圓轉移圖案或影像。該轉移圖案的最小特徵尺寸可能會受到UV光的限制。小於該特徵尺寸的距離、尺寸或尺度可稱為次微影距離、尺寸或尺度。例如，某些結構可以具有約2500埃的特徵尺寸。

在此例子中，一次微影距離可指具有不到約2500埃之一寬度的一特徵。

可採用數種技術來獲得次微影尺度。儘管本發明之範圍於此方面未作限制，但可以使用相移遮罩、電子束微影或X光微影來獲得次微影尺度。電子束微影可指採用一電子束使抗蝕劑在一晶圓上曝露的一直接寫入微影技術。X光微影可指用於向一矽晶圓轉移圖案的一微影方法，其中使用的電磁輻射為X光，而非可見光。用於X光的較短波長(例如，約10至50埃，與用於紫外光的約2000至3000埃波長相比)可減少衍射，並可用於獲得約1000埃的特徵尺寸。而且，側壁間隔物可用於獲得次微影尺度。圖2可用於說明側壁間隔物160的使用，以獲得次微影尺度。

圖2以相同的斷面圖描述可選擇側壁間隔物160形成後的圖1之結構。在一項具體實施例中，側壁間隔物160可沿一硬質遮罩材料170的側壁175形成。該等側壁175之間的距離可為一特徵尺寸，並可採用微影蝕刻及蝕刻技術形成。側壁間隔物160可藉由在側壁175之間的間隔中沈積一層材料，並採用一如一各向異性蝕刻等的乾式蝕刻法使此材料圖案化而形成。

該等側壁間隔物160之間的距離可為一次微影距離。在一項具體實施例中，在側壁間隔物160形成後，可採用另一各向異性蝕刻來形成具有一次微影直徑的一開口150。例如，在一項具體實施例中，可採用一蝕刻劑將絕緣材料140各向異性蝕刻掉，該蝕刻劑係可選擇，以便該蝕刻劑可在導電

插頭130處停止或保護導電插頭130。如圖2所示，該蝕刻操作使導電插頭130之一部分透過開口150曝露出來。一方面，側壁間隔物160可用於減少在開口150中形成的電極材料(圖3中顯示的180)的數量。在一項具體實施例中，開口150的直徑可以小於約1,000埃，不過本發明之範圍於此方面未作限制。

雖然，本發明之範圍於此方面未作限制，但硬質遮罩材料170可以為多晶矽、非結晶矽或氮化矽。硬質遮罩材料170可具有從約1,000埃至約3,000埃範圍內的一厚度，不過本發明之範圍於此方面未作限制。側壁間隔物160可由如多晶矽、非結晶矽、氮氧化矽或氮氧化物等多種材料形成。

應該指出，使用側壁間隔物160來形成開口150並不構成對本發明的限制。其它次微影方法(如上所述)也可用於形成開口150，其中，開口150可具有一次微影直徑。或者，在替代具體實施例中，開口150可採用微影蝕刻技術形成，且因此可具有大於或等於約一特徵尺寸的一直徑。

圖3說明在絕緣材料140之上及開口150(圖2)之中保角沈積一電極材料180後的記憶體元件100。圖3係藉由在缺少或側壁間隔物160或硬質遮罩材料170或材料160與170移除後之後續材料的情況下說明記憶體元件100而得到簡化。間隔物160或硬質遮罩材料170可採用(例如)一蝕刻或一化學機械研磨(chemical-mechanical polish; CMP)方法選擇性移除。如上所述，某些具體實施例可使用側壁間隔物160來形成開口150(圖2)，而其它具體實施例可以不用側壁間隔物來形

成開口150。

在一項具體實施例中，電極材料180可以為一層碳或半金屬(如一過渡金屬)，其包括但不限於鈦、鎢、氮化鈦(TiN)、氮化鋁鈦(TiAlN)或氮化矽鈦(TiSiN)。例如，電極材料180可採用一化學汽相沈積(chemical vapor deposition; CVD)方法形成，然而，用於形成電極材料180的特殊方法不會對本發明之範圍構成限制。還應該理解，可採用替代方法來形成電極材料180。

引入電極材料180後，圖3中顯示的結構可實施平面化，其移除電極材料180之一部分，並可能移除絕緣層140之一部分。合適的平面化技術可包括化學或化學機械研磨(chemical-mechanical polish; CMP)技術。

圖4說明移除部分電極材料180後的圖3的結構。電極材料180之一部分可藉由圖案化或分割材料180來移除。在一項具體實施例中，材料180之一部分可採用(例如)一CMP方法移除。還應該理解，可採用替代方法來移除部分電極材料180。例如，可採用一覆蓋蝕刻(blanket etch)來移除部分電極材料180。

圖5說明移除部分絕緣材料140後的記憶體元件100。在一項具體實施例中，可將絕緣層140內凹或回蝕，以曝露電極材料180的側壁之一部分。在一項具體實施例中，採用一濕式回蝕或選擇性回蝕(例如，以氫氟酸(hydrofluoric acid; HF)稀釋的一選擇性氧化物蝕刻)可移除大約1000至約3000埃的絕緣層140。或者，也可採用一乾式蝕刻法。在此處理

階段的電極材料180可稱為一矛狀結構或一柱狀結構，並可作為記憶體元件100的一較低電極來使用。

圖6為在一後來製造階段的圖5的結構。圖6說明保角形成一絕緣材料210後的記憶體元件100，絕緣材料210係沿電極材料180之側壁形成於絕緣材料140之一頂面上，並形成於電極材料180之一頂面上。換言之，絕緣材料210可環繞電極材料180之上部形成，並與其接觸。

絕緣材料210可為一電絕緣及/或熱絕緣材料，如一氧化物、一氮化物、一低K介電材料、任何其它相對較低熱傳導性材料或任何其它相對較低導電性材料。絕緣材料210可用於為記憶體元件100提供電及/或熱隔離。使用一絕緣材料來環繞電極180可在程式化期間增加記憶體元件100的效率。而且，使用具有相對較高隔熱性能的一絕緣材料可增加熱效率(例如減少熱損失)，並可減少記憶體元件100程式化期間使用的電流總量。

用於已形成絕緣材料210的材料厚度與技術可依據記憶體元件100的所需特徵來選擇。在一項具體實施例中，絕緣材料210可具有從約500埃至約2,500埃範圍內的一厚度，不過並未於此方面限制本發明之範圍。在一項具體實施例中，絕緣材料210可採用一低壓化學汽相沈積(low pressure chemical vapor deposition; LPCVD)或電漿增強化學汽相沈積(plasma enhanced chemical vapor deposition; PECVD)法形成。

一材料層220可形成於絕緣層210之上。材料220可以為一

導電或一熱傳導材料。材料220可用做適合與一相位改變材料(例如圖9之相位改變材料300)黏合的黏合材料，並在此類應用中可稱為黏合材料、黏合層或膠合層。在材料220作為一黏合層使用的此例子中，所用的材料類型可依據記憶體元件100中所用的相位改變材料來選擇。使用合適的黏合材料與該相位改變材料黏合可減少任何與剝落有關的問題。若無材料220，則該相位改變材料可直接接觸絕緣材料210，且可能難以與絕緣材料210充分黏合。

材料220也可用做一熱基礎平面，以減少鄰近記憶體元件之間的熱干擾問題。在設計使該記憶體元件的該相位改變材料處於(例如)一非結晶狀態的過程中，當反覆加熱一目標記憶體或選擇記憶體元件時，熱干擾問題就可能出現。由於記憶體裝置比例縮小，使記憶體元件間的距離減小，所以在該目標記憶體元件加熱過程中，鄰近該目標記憶體元件的未選擇記憶體元件也會受熱。對鄰近未選擇記憶體元件的此不注意之加熱常常會造成該等未選擇的記憶體元件錯誤地改變狀態。如上所述，熱干擾問題可藉由提供適當厚度的材料220，用做一熱基礎平面而減少。增加材料220的厚度可改善熱散失，從而改善鄰近記憶體元件間的熱絕緣。

材料220之例子可包括含多晶矽或鈦的材料，不過未就此方面對該申請主題的範圍作出限制。用於已形成的材料220的材料厚度與技術可依據記憶體元件100的所需特徵來選擇。在一項具體實施例中，材料220可具有從約200埃至約

2,500埃範圍內的一厚度，不過並未於此方面限制本發明之範圍。在一項具體實施例中，材料220可採用一物理汽相沈積(physical vapor deposition; PVD)、LPCVD、或一PECVD方法來形成。

圖7說明移除部分材料180、210及220之後的圖6的結構。材料220之一部分、絕緣材料210之一部分以及電極材料180之一部分可形成一實質平坦表面250。在一項具體實施例中，可對圖6中顯示的該結構實施如一CMP方法等的一平面化方法，其可移除部分電極材料180、部分絕緣材料210、部分材料220。

從圖7中看到，可移除部分材料180、210及220，以曝露一部分電極材料180。再暫時轉至圖8，其係顯示記憶體元件100在圖7中說明的製造階段的俯視圖。在圖7與8中說明的具體實施例中，材料220可環繞電極材料180之一上部，並可藉由絕緣材料210與電極材料180分開。此外，絕緣材料210可環繞並接觸電極材料180之側壁的上部。

圖9說明在平坦表面250上形成如一相位改變材料300等的一可程式化材料後的圖7中顯示的該結構。如圖9所述，相位改變材料300可位於材料220之一部分、絕緣材料210之一部分以及電極材料180之一部分之上並與其接觸。

相位改變材料300的例子可包括(但不限於)碲-鍺-銻(tellurium-germanium-antimony; TexGeySbz)材料的硫族化合物元素化合物或GeSbTe合金，不過未將本發明之範圍僅限於此等材料。或者，可使用另外的相位改變材料，其電

性能(例如電阻)可藉由施加如光、熱或電流等能量來改變。在一項具體實施例中，相位改變材料300可具有從約150埃至約1,500埃範圍內的一厚度，不過並未於此方面限制本發明之範圍。在一項具體實施例中，相位改變材料300可採用一PVD方法形成。

在相位改變材料300形成後，一阻障材料310可在相位改變材料300上形成，且一導電材料320可在阻障材料310上形成。一方面，阻障材料310可用於防止相位改變材料300與導電材料320之間產生任何化學反應。雖然本發明之範圍於此方面未作限制，但阻障材料310可以為鈦、氮化鈦或碳，且導電材料320可包括(例如)鋁。阻障材料310為一可選擇層。在替代具體實施例中，導電材料320可於相位改變材料300上形成。

導電材料320可用做一定址線，以定址並設計記憶體元件100的相位改變材料300。導電材料320可稱為一位元線或行線。還原材料120也可用做一定址線，以設計相位改變材料300，並可稱為一字元線或列線。雖然並未顯示，但電極材料180可藉由還原材料120與如一二極體或電晶體等的一存取裝置耦合。該存取裝置也可稱為隔離裝置、選擇裝置或切換裝置。

對相位改變材料300進行設計，以改變該材料的狀態或相位的操作可藉由向導電材料320與還原材料120施加電壓電位來完成。施加至還原材料120的一電壓電位可藉由導電插頭130轉移至電極材料180。例如，一大約5伏特的電壓電位

差可以橫跨相位改變材料300及電極180之一底部部分施加，其係藉由向導電材料320施加約5伏特及向電極材料180之該底部部分施加約0伏特的電壓電位而實現。回應所施加的電壓電位，一電流可流過該相位改變材料300及電極180，並可導致相位改變材料300受熱。此受熱及隨後的冷卻可改變相位改變材料300的記憶體狀態或相位。

在設計期間，絕緣材料140與210可提供電隔離及熱隔離，且材料220可作為上述一熱基礎平面使用。

由於電流可垂流過位於上部及下部電極之間的相位改變材料300，故圖9中顯示的記憶體元件100可稱為一垂直相位改變記憶體結構。應該注意，記憶體元件100也可稱為一記憶體單元，並可在具有複數個用於儲存訊息的記憶體元件100之一相位改變記憶體陣列中使用。

在其它具體實施例中，可對記憶體元件100做不同排列，並包括額外層與結構。例如，可能需要形成隔離結構、周邊電路(例如定址電路)等。應理解，缺少此等元件並未對本發明之範圍構成限制。

圖9中說明的記憶體元件100的該具體實施例提供一自我對齊的黏合層，其係藉由一絕緣間隔物從一提升之底部電極處偏移。

圖10為依據用於製造記憶體元件100的另一項具體實施例，在一後來製造階段的圖5之結構。在此項具體實施例中，可採用(例如)蝕刻技術使絕緣材料210圖案化，以形成沿電極材料180的該等側壁佈置的間隔物210A。在形成間隔物

210A之後，材料220可於絕緣材料140、間隔物210A及電極材料180之頂面之上形成。

圖11說明移除部分材料180、210A及220之後的圖10之該結構。材料220之一部分、間隔物210A之一部分以及電極材料180之一部分可形成一平坦表面250。在一項具體實施例中，可對圖10中顯示的結構實施諸如(例如)一CMP方法等的一平面化方法，其可移除部分電極材料180、部分間隔物210A以及材料220。在另一項具體實施例中，可採用一蝕刻方法形成平坦表面250。在形成平坦表面250後，可在其上置放一相位改變材料。

圖12說明在平坦表面250上形成如一相位改變材料300等的一可程式化材料後的圖11中顯示的結構。如圖12所述，相位改變材料300可位於材料220之一部分、間隔物210A之一部分以及電極材料180之一部分之上並與其接觸。在相位改變材料300形成後，一阻障材料310可在相位改變材料300上形成，且一導電材料320可在阻障材料310上形成。

現在參考圖13，其係說明依據本發明之一項具體實施例的一系統500之一部分。系統500可在如一個人數位助理(personal digital assistant; PDA)、一具無線能力的膝上型或可攜式電腦、一網路輸入板、一無線電話、一呼叫器、一即時訊息裝置、一數位音樂播放器、一數位相機或其它適合於無線發射及/或接收資訊的裝置中使用。系統500可在以下任一系統中使用：無線局部區域網路(wireless local area network; WLAN)系統、無線個人區域網路(wireless

personal area network ; WPAN)系統或蜂巢式網路，不過未就此方面對本發明的範圍做出限制。

系統500可包括一控制器510、一輸入/輸出(I/O)裝置520(例如，一小鍵盤、顯示器)、一記憶體530以及一無線介面540，均藉由一匯流排550互相耦合。應該注意，並未將本發明之範圍限定於具有任一或全部此等組件的具體實施例。

控制器510可包括(例如)一或多個微處理器、數位信號處理器、微控制器或類似組件。記憶體530可用於儲存發射至系統500或藉由系統500發射的訊息。記憶體530也可選擇用於在系統500操作過程中，儲存藉由控制器510執行的指令，並可用於儲存使用者資料。記憶體530可藉由一或多個不同類型記憶體提供。例如，記憶體530可包括一揮發性記憶體(任何類型的隨機存取記憶體)、一非揮發性記憶體(如一快閃記憶體)及/或包括如圖9或12中說明的記憶體元件100的一相位改變記憶體。

使用者可使用I/O裝置520產生一訊息。系統500可以一射頻(radio frequency ; RF)信號利用無線介面540向一無線通訊網路發射訊息，並接收來自該網路的訊息。無線介面540之例子可包括一天線或一無線收發器，不過未就此方面對本發明的範圍做出限制。

雖然本發明之範圍於此方面未作限制，但系統500可使用以下通訊空中介面協定之一來發射並接收訊息：分碼多向近接(Code Division Multiple Access ; CDMA)蜂巢式無線電

話通訊系統、行動通訊全球系統(Global System for Mobile Communications ; GSM)蜂巢式無線電話系統、北美數位蜂巢(North American Digital Cellular ; NADC)蜂巢式無線電話系統、分時多向近接(Time Division Multiple Access ; TDMA)系統、擴展TDMA(Extended-TDMA ; E-TDMA)蜂巢式無線電話系統、如寬頻CDMA(Wide-band CDMA ; WCDMA)、CDMA-2000等的第三代(third generation ; 3G)系統或類似系統。

當本發明的某些特徵已在此處說明及描述時，本技術專業人士現在將可瞭解到許多修正、取代、改變或同等者。因此，應瞭解到所附申請專利範圍係要涵蓋所有此類修正及改變來包含在本發明的真正精神之內。

【圖式簡單說明】

關於本發明的主旨係在本說明書的結論部份特別指出及區別性地主張。但是，本發明中，對於組織及操作方法，以及其目的，特徵及好處，最佳地是參考以上的詳細說明並配合附圖來加以瞭解，其中：

圖1為依據本發明之一項具體實施例，在製造過程中的一記憶體元件之一部分的斷面圖；

圖2為依據本發明之一項具體實施例，在一後來製造過程中的圖1之結構的斷面圖；

圖3為圖2之結構在一後來的製造階段的斷面圖；

圖4為圖3之結構在一後來的製造階段的斷面圖；

圖5為圖4之結構在一後來的製造階段的斷面圖；

圖6為圖5之結構在一後來的製造階段的斷面圖；

圖7為圖6之結構在一後來的製造階段的斷面圖；

圖8為圖7之該結構在圖7中說明的製造階段的俯視圖；

圖9為圖7之結構在一後來的製造階段的斷面圖；

圖10為依據本發明之另一項具體實施例，在一後來製造過程中的圖5之結構的斷面圖；

圖11為圖10之該結構在一後來的製造階段的斷面圖；

圖12為依據本發明之另一項具體實施例，在一後來製造過程中的圖11之結構的斷面圖；並且

圖13為依據本發明之一項具體實施例的一系統之一部分的方塊圖。

其將可瞭解到，為了說明的簡化及清楚起見，圖中所示的元件並無必要依比例繪製。舉例而言，一些元件的尺寸可為了清楚的緣故而相對於其它元件放大。再者，所考慮的適當參考編號，其在圖式中會重複來代表相對應或類似的元件。

【圖式代表符號說明】

100	記憶體元件
101	P+區域
102	N區域
110	基板
120	還原材料
125	淺溝渠隔離結構
129	絕緣材料

130	導電插頭
135	阻障材料
136	內部導電材料
140	絕緣材料
150	開口
155	側壁
160	側壁間隔物
170	硬質遮罩材料
175	側壁
180	電極材料
210	絕緣材料
210A	間隔物
220	材料
250	平坦表面
300	相位改變材料
310	阻障材料
320	— 導電材料
500	系統
510	控制器
520	輸入/輸出裝置
530	記憶體
540	無線介面
550	匯流排

伍、中文發明摘要：

本發明係揭示一種相位改變記憶體及一種製造相位改變記憶體的方法，其係依據一項具體實施例來簡要說明。該相位改變記憶體可包括一電極、一黏合材料、位於該電極與該黏合材料之間的一絕緣材料，其中，該黏合材料之一部分、該絕緣材料之一部分以及該電極之一部分形成一實質平坦之表面。該相位改變記憶體可進一步包括位於該實質平坦表面之上的一相位改變材料，且該相位改變材料與該電極、該黏合材料以及該絕緣材料接觸。

陸、英文發明摘要：

Briefly, in accordance with an embodiment of the invention, a phase change memory and a method to manufacture a phase change memory is provided. The phase change memory may include an electrode, an adhesive material, an insulating material between the electrode and the adhesive material, wherein a portion of the adhesive material, a portion of the insulating material, and a portion of the electrode form a substantially planar surface. The phase change memory may further include a phase change material on the substantially planar surface and contacting the electrode, the adhesive material, and the insulating material.

拾、申請專利範圍：

1. 一種裝置，其包括：
 - 一電極；
 - 一黏合材料；
 - 一介電材料，其係位於該電極與該黏合材料之間，其中該黏合材料之一部分、該介電材料之一部分以及該電極之一部分形成一實質平坦之表面；及
 - 一相位改變材料，其位於該實質平坦表面之上，並與該電極、該黏合材料及該介電材料接觸。
2. 如申請專利範圍第1項之裝置，其中該介電材料與該電極之一側壁之一部分接觸。
3. 如申請專利範圍第2項之裝置，其中該黏合材料環繞該電極之一部分，且藉由該介電材料與該電極分開。
4. 如申請專利範圍第1項之裝置，
 - 其中該黏合材料包括多晶矽或鈦；
 - 其中該電極包括鈦、鎢、氮化鈦(TiN)、氮化鋁鈦(TiAlN)或氮化矽鈦(TiSiN)；及
 - 其中該介電材料包括一氧化物、一氮化物或一低K介電材料。
5. 如申請專利範圍第1項之裝置，其中該相位改變材料包括一硫族化合物材料。
6. 如申請專利範圍第1項之裝置，其中該電極係與一定址線耦合。
7. 如申請專利範圍第1項之裝置，其進一步包括位於該相位

改變材料之上的一導電材料。

8. 如申請專利範圍第7項之裝置，其中該導電材料包括鋁。

9. 一種裝置，其包括：

一電極材料；

一導電材料；

一絕緣材料，其係位於該電極材料與該導電材料之間，其中該導電材料之一部分、該絕緣材料之一部分以及該電極材料之一部分形成一實質平坦表面；及

一可程式化材料，其係位於該實質平坦表面之上，並與該電極材料、該導電材料及該絕緣材料接觸。

10. 如申請專利範圍第9項之裝置，其中該導電材料包括多晶矽或鈦。

11. 如申請專利範圍第9項之裝置，其中該可程式化材料為一相位改變材料。

12. 如申請專利範圍第9項之裝置，其中該導電材料係作為熱基礎平面使用。

13. 如申請專利範圍第9項之裝置，其中該絕緣材料環繞並接觸該電極材料之一上部。

14. 如申請專利範圍第9項之裝置，其中該絕緣材料接觸該電極材料之一側壁之一部分。

15. 如申請專利範圍第9項之裝置，其中該導電材料環繞該電極材料之一上部，並藉由該絕緣材料與該電極材料分開。

16. 一種方法，其包括：

環繞一電極之一部分形成一黏合材料；

移除該黏合材料之一部分及該電極之一部分，以曝露該電極之一部分；及

於該黏合材料及該電極之上形成一相位改變材料。

17. 如申請專利範圍第16項之方法，其進一步包括在該黏合材料與該電極之間形成一絕緣材料，並且其中形成一相位改變材料包括在該絕緣材料之上形成該相位改變材料。
18. 如申請專利範圍第17項之方法，其中移除進一步包括移除該絕緣材料之一部分。
19. 如申請專利範圍第18項之方法，其中移除包括採用化學機械研磨(CMP)法來移除部分該黏合材料、該絕緣材料以及該電極。
20. 如申請專利範圍第18項之方法，其進一步包括蝕刻該絕緣材料，以在移除該絕緣材料之一部分之前形成一間隔物。
21. 如申請專利範圍第17項之方法，其中移除包括移除部分該黏合材料、該電極以及該絕緣材料，以形成一實質平坦表面，並且其中形成一相位改變材料包括在該實質平坦表面之上形成該相位改變材料。
22. 如申請專利範圍第17項之方法，其進一步包括：
 在一介電材料中形成一開口；
 在該開口中形成該電極；及
 移除該介電材料之一部分，以使該電極之一上部表面位於該介電材料之一上部表面之上。
23. 如申請專利範圍第17項之方法，其中形成該絕緣材料進

一步包括在該電極之一上部表面之上以及該電極之一側壁之一部分上形成該絕緣材料，並且其中形成一黏合材料包括在該絕緣材料之上形成該黏合材料，其中該黏合材料係藉由該絕緣材料與該電極分開。

24. 一種系統，其包括：

一處理器；

一無線介面，其係與該處理器耦合；及

一記憶體，其係與該處理器耦合，該記憶體包括：

一電極；

一黏合材料；

一介電材料，其係位於該電極與該黏合材料之間，其中該黏合材料之一部分、該介電材料之一部分以及該電極之一部分形成一實質平坦之表面；及

一相位改變材料，其係位於該實質平坦表面之上，並與該電極、該黏合材料及該介電材料接觸。

25. 如申請專利範圍第24項之系統，其中該介電材料接觸該電極之一側壁之一部分。

26. 如申請專利範圍第25項之系統，其中該黏合材料環繞該電極之一上部，並藉由該介電材料與該電極分開。

拾壹、圖式：




圖 1






圖 3




圖 4




圖 5




圖 6




圖 7




圖 8




圖 9




圖 10




圖 11




圖 12




圖 13

柒、指定代表圖：

(一)本案指定代表圖為：第(12)圖。

(二)本代表圖之元件代表符號簡單說明：

100	記憶體元件
101	P+區域
102	N區域
110	基板
120	還原材料
125	淺溝渠隔離結構
130	導電插頭
135	阻障材料
136	內部導電材料
180	電極材料
210A	間隔物
220	材料
250	平坦表面
300	相位改變材料
310	阻障材料
320	導電材料

捌、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

—