



ÚŘAD PRO VYNÁLEZY
A OBJEVY

POPIS VYNÁLEZU K AUTORSKÉMU OSVEDČENÍU

261514

(11)

(51)

(51) Int. Cl.⁴
G 01 R 27/26

(22) Prihlášené 06 05 '86

(21) (PV 3300-86.D)

(40) Zverejnené 15 07 '88

(45) Vydané 15 05 89

(75)

Autor vynálezu

ONDREJKA JOZEF Ing., PIEŠŤANY, KOSTECKÝ PAVEL RNDr. Ing.,
TRNAVA

(54) Zapojenie pre linearizáciu výstupného údajá pri meraní kapacity
rezonančnou metódou využívajúce paralelnú sčítačku

1

Vynález sa týka zapojenia pre linearizáciu výstupného údajá pri meraní kapacity rezonančnou metódou, využívajúce paralelnú sčítačku.

Doteraz známe zapojenia pre meranie kapacity využívajúce rezonančnú metódu, ktorej organicky prislúcha integračný charakter merania a s tým súvisiaca vysoká presnosť, sú nútené rešpektovať fakt nelineárnej funkčnej závislosti medzi rozdielovou frekvenciou (rozladením) ako bezprostredne meranosnou veličinou s kapacitou, ktorá rozladenie vyvoláva. Ak je výstupná veličina požadovaná ako lineárna funkcia meranej kapacity, je nutné výstupný údaj linearizovať. Doteraz známe zapojenia toto realizujú buď analógovým spôsobom, t. j. prevedením nameranej rozdielovej frekvencie na úmerné jednosmerné napätie a jeho ďalšom spracovaní analógovým nelineárnym obvodom, alebo číslicovým spôsobom pomocou tabuľky korešpondujúcich korigovaných a nekorigovaných hodnôt uloženej v pamäti typu PROM pričom obvod realizuje vyhľadanie adresy tabuľkovej hodnoty najbližšej k nameranej frekvencie a vyčítanie hodnoty korigovanej (linearizovanej) výstupnej veličiny, alebo ďalším číslicovým spôsobom, a to priamym výpočtom (pomocou systému na báze mikroprocesora) funk-

2

cie inverznej k závislosti rozdielovej frekvencie na meranej kapacite s použitím nameranej hodnoty rozdielovej frekvencie ako vstupného argumentu.

Uvedené spôsoby sa vyznačujú nevýhodami, a to — v poradí uvedených spôsobov — všeobecne nízka presnosť a stálosť nastavenia analógových zariadení (prevodníkov pre meracie účely na analógovej báze), prípadne nutnosť použitia naprogramovanej súčiastky (pamäti PROM), pričom zostavený a zapísaný program vyhovuje iba pre jediný súbor parametrov merného obvodu (napr. základná frekvencia a základná kapacita obvodu rozladovaného oscilátora). Je síce možné inherentnú nespojitosť linearizácie ľubovoľne zmenšovať, ovšem za cenu nárastu potrebnej kapacity pamäti a zvýšenej zložitosti obvodu (generovanie adres, komparovanie nameraného údajá), prípadne nutnosť použitia kompletného mikroprocesorového výpočtového systému spolu s programom uloženým v pamäti. Výpočet je vždy nutné prevádzať aproximatívne — rozvojom inverznej funkcie do potenčného radu s uvažovaním konečného počtu členov, nakoľko táto funkcia obsahuje odmocninu. Pri použití bežných 8-bitových mikroprocesorov je dĺžka slova z hľadiska potrebnej presnosti nedostačujúca, čo si vynucuje použí-

vanie viacnásobnej aritmetiky, čo podstatne zväčšuje rozsah a čas vykonania programu. Táto okolnosť znesnaďňuje prípadné využitie mikroprocesorového systému pre riadenie celého merania v režime timesharing.

Uvedené nevýhody odstraňuje zapojenie pre linearizáciu výstupného údaju pri meraní kapacity rezonančnou metódou využívajúce paralelnú sčítačku podľa vynálezu, ktorého podstata je v tom, že obsahuje čítač korekcie, pomocný čítač korekcie a čítač korekčných cyklov, pričom čítacie vstupy týchto čítačov sú zapojené na výstup hradla, ktorého prvý vstup je zapojený na výstup zdroja merných pulzov, zatiaľčo druhý vstup je spojený s výstupom merného intervalu generátora merného intervalu, ktorého výstup nulovacieho pulzu je prepojený s nulovacími vstupmi čítača korekcie, pomocného čítača korekcie a čítača korekčných cyklov, ako aj s nulovacím vstupom hlavného čítača s možnosťou paralelného zápisu a čítací vstup čítača korekčných cyklov je spojený s výstupom indikácie naplnenia pomocného čítača korekcie, súčasne je paralelný výstup čítača korekčných cyklov spojený so vstupom prvého sčítanca paralelnej úplnej sčítačky, ktorej vstup druhého sčítanca je prepojený s paralelným výstupom hlavného čítača s možnosťou paralelného zápisu, pričom výstup paralelnej úplnej sčítačky je privedený súčasne na vstup paralelného zápisu do hlavného čítača s možnosťou paralelného zápisu aj na paralelný vstup prechodovej pamäti, pričom vstup povelu paralelného zápisu do hlavného čítača s možnosťou paralelného zápisu je spojený s výstupom povelu paralelného zápisu obvodu výroby povelového pulzu zápisu a súčasne vstup tohto obvodu je prepojený s výstupom indikácie naplnenia čítača korekcie, zároveň výstup hradla je spojený s čítacím vstupom hlavného čítača s možnosťou paralelného zápisu a kontaktuje súčasne čítacie vstupy čítača korekcie a pomocného čítača korekcie a vstup povelu paralelného zápisu do prechodovej pamäti je spojený s výstupom povelu zápisu od generátora merného intervalu, súčasne paralelný výstup prechodovej pamäti je spojený s výstupným zariadením.

Výhoda zapojenia podľa vynálezu spočíva v tom, že je jednoduchšie čo do počtu a druhu použitých súčiastok, ako aj čo do nastavovania a uvádzania do chodu. Využíva iba integrovaných obvodov nízkeho a stredného stupňa integrácie, bez toho, že by bolo nutné aplikovať obvody pamäťové, alebo obvody mikroprocesorového systému.

Je síce nutné použiť úplnú sčítačku, tá sa však bežne dodáva ako rozšíriteľný štandardný samostatný integrovaný obvod, a okrem toho sa vystačí s nižším počtom samostatných čítačov a riadenie činnosti celého zapojenia je jednoduchšie. Postup linearizácie rešpektuje kvadratický člen v

rozvoji funkcie inverznej k závislosti rozdielovej frekvencie na meranej kapacite do potenčného radu. Zapojenie je možné prispôbiť k zmene základných parametrov merného obvodu iba prestavením maximálnej kapacity čítača korekcie a pomocného čítača korekcie.

Príkladom konkrétneho vyhotovenia predmetu vynálezu je zapojenie podľa definície, znázornené na priloženom výkrese, ktorý objasňuje spojenie jednotlivých častí. Pre uskutočnenie linearizácie je použitý čítač 2 korekcie, pomocný čítač 3 korekcie a hlavný čítač 15 s možnosťou paralelného zápisu, ktorých čítacie vstupy 21, 31 a 154 sú zapojené na výstup 153 hradla 1, na prvý vstup 151, ktorého sú pripojené merané pulzy a ktorého druhý vstup 152 je zapojený na výstup 121 merného intervalu generátora 12 merného intervalu, pričom výstup 123 nulovacieho pulzu tohto generátora je súčasne zapojený na nulovacie vstupy 22, 32, 42 a 155 čítača 2 korekcie, pomocného čítača 3 korekcie, čítača 4 korekčných cyklov a hlavného čítača 15 s možnosťou paralelného zápisu, ktorého vstup 158 povelu paralelného zápisu je spojený s výstupom 162 povelu paralelného zápisu obvodu 16 výroby povelového pulzu zápisu, pričom vstup 161 tohto obvodu je spojený s výstupom 23 indikácie naplnenia čítača 2 korekcie, a výstup 33 indikácie naplnenia pomocného čítača 3 korekcie je zapojený na čítací vstup 41 čítača 4 korekčných cyklov, ktorého paralelný výstup 43 je privedený na vstup 131 prvého sčítanca paralelnej úplnej sčítačky 13 a jej vstup 132 druhého sčítanca kontaktuje paralelný výstup 156 hlavného čítača 15 s možnosťou paralelného zápisu a výstup 133 paralelnej úplnej sčítačky 13 je vedený zároveň na vstup 157 paralelného zápisu 157 do hlavného čítača 15 s možnosťou paralelného zápisu a paralelný vstup 111 prechodovej pamäti 11, ktorej vstup 112 povelu paralelného zápisu je zapojený na výstup 122 povelu zápisu od generátora 12 merného intervalu.

Pripočítanie dodatočných údajov v jednotlivých korekčných cykloch je uskutočňované paralelným spôsobom pomocou paralelnej úplnej sčítačky 13. Na konci každého korekčného cyklu, čiže po každom naplnení čítača 2 korekcie, je v čítači 4 korekčných cyklov uložený v paralelnej forme údaj o potrebnom prírastku obsahu hlavného čítača 15 s možnosťou paralelného zápisu. Tento dostáva pulzy pre postupné, t. j. sériové čítanie z výstupu 153 hradla 1, pričom povel pre paralelný zápis doňho je generovaný na výstupe 162 povelu paralelného zápisu obvodu 16 výroby povelového pulzu zápisu pri každom naplnení čítača 2 korekcie cez vstup 161 obvodu 16 výroby povelového pulzu zápisu.

Paralelný výstup 156 hlavného čítača 15 s možnosťou paralelného zápisu a paralel-

ný výstup 43 čítača 4 korekčných cyklov sú porade pripojené na vstup 132 druhého sčítanča a vstup 131 prvého sčítanča paralelnej úplnej sčítačky 13. Hodnota súčtu sa objaví v paralelnej forme na výstupe 133 paralelnej úplnej sčítačky 13 a vzápätí je táto presunutá impulzom na vstupe 158 povelu paralelného zápisu do hlavného čítača 15 s možnosťou paralelného zápisu a súčasne cez paralelný vstup 111 prechodovej pamäti 11 aj do nej. Po ukončení merného intervalu sa aktivuje výstup 123 nulovacieho pulzu od generátora 12 merného intervalu a cez nulovacie vstupy 22, 32 a 155 čítača 2 korekcie, pomocného čítača 3 korekcie a hlavného čítača 15 ako aj cez nulovací vstup 42 čítača 4 korekčných cyklov sa obnovuje východzí stav zapojenia.

Predmet vynálezu môže byť využitý jednak pri vlastnom meraní kapacít, najmä malých hodnôt rádovo do 1 000 pF — typickou možnosťou aplikácie sú merače kapacitno-napäťových závislostí polovodičových štruktúr — jednak pri používaní kapacitných čidiel (snímačov) neelektrických veličín — napr. pri meraní rozmerov a mechanických posuvov v priemyselnej automatizácii a robotizácii, kde sa vyžaduje meranie malých kapacít (uvedeného rádu), resp. kapacitných diferencií, pričom výstupná veličina v číslicovej forme sa požaduje ako lineárna funkcia meranej kapacity, resp. kapacitnej zmeny. Podobné použitie môže byť aj pre statické, či dynamické snímanie tlaku.

PREDMET VYNÁLEZU

Zapojenie pre linearizáciu výstupného údaja pri meraní kapacity rezonančnou metódou využívajúce paralelnú sčítačku vyznačujúce sa tým, že obsahuje čítač (2) korekcie, pomocný čítač (3) korekcie a čítač (4) korekčných cyklov, pričom čítacie vstupy (21, 31) týchto čítačov (2, 3) sú zapojené na výstup (153) hradla (1), ktorého prvý vstup (151) je zapojený na výstup zdroja merných pulzov, zatiaľ čo druhý vstup (152) je spojený s výstupom (121) merného intervalu generátora (12) merného intervalu, ktorého výstup (123) nulovacieho pulzu je prepojený s nulovacími vstupmi (22, 32, 42) čítača (2) korekcie, pomocného čítača (3) korekcie a čítača (4) korekčných cyklov, ako aj s nulovacím vstupom (155) hlavného čítača (15) s možnosťou paralelného zápisu a čítací vstup (41) čítača (4) korekčných cyklov je spojený s výstupom (33) indikácie naplnenia pomocného čítača (3) korekcie, súčasne je paralelný výstup (43) čítača (4) korekčných cyklov spojený so vstupom (131) prvého sčítanča paralelnej úplnej sčítačky (13), ktorej vstup (132) druhého sčítanča je prepo-

jený s paralelný výstupom (156) hlavného čítača (15) s možnosťou paralelného zápisu, pričom výstup (133) paralelnej úplnej sčítačky (13) je privedený súčasne na vstup (157) paralelného zápisu do hlavného čítača (15) s možnosťou paralelného zápisu aj na paralelný vstup (111) prechodovej pamäti (11), pričom vstup (158) povelu paralelného zápisu do hlavného čítača (15) s možnosťou paralelného zápisu je spojený s výstupom (162) povelu paralelného zápisu a súčasne vstup (161) obvodu (16) výroby povelového pulzu zápisu je prepojený s výstupom (23) indikácie naplnenia čítača (2) korekcie, zároveň výstup (153) hradla (1) je spojený s čítacím vstupom (154) hlavného čítača (15) s možnosťou paralelného zápisu a kontaktuje súčasne čítacie vstupy (21, 31) čítača (2) korekcie a pomocného čítača (3) korekcie a vstup (112) povelu paralelného zápisu do prechodovej pamäti (11) je spojený s výstupom (122) povelu zápisu od generátora (12) merného intervalu, súčasne paralelný výstup (113) prechodovej pamäti (11) je spojený s výstupným zariadením.

