

70 448  
LM 4805/91592



PATENTE Nº. 92 980

"Processo de controlar rapidamente a frequência de um receptor rádio coerente e disposição para realizar o processo"

para que

TELEFONAKTIEBOLAGET L M ERICSSON,  
pretende obter privilégio de invenção em Portugal.


#### R E S U M O

O presente invento refere-se a um processo e a uma disposição para controlar rapidamente a frequência de um receptor rádio que recebe sequências de sinal que foram sujeitas a interferência e que incluem uma sequência de sincronização e uma sequência de dados. A sequência de sinal é convertida num conversor A/D (analógico/digital) para fornecer pontos de sinal ( $E_T$ ) os quais se destinam a análise, e um algoritmo de Viterbi (10) é adaptado (12, 13) com a ajuda de sinais de adaptação ( $U_1^K$ ) obtidos da sequência de sincronização de interferências prevaletentes. A sequência de dados é sujeita a análise de Viterbi através de um grande número de estágios de cálculo, com a finalidade de determinar a sequência de bits (S1) da sequência de dados. De acordo com o invento, o ponto de sinal ( $E_T$ ) é derivado para cima para pontos de sinal de derivação ( $E_{T,1}$ ), cujo número é igual ao número de estados do algoritmo de Viterbi (10). Cada ponto de sinal de derivação individual é deslocado em fase (20) para um ponto de sinal corrigido ( $E_{T,1}$ ) e é comparado (21) com o seu sinal de adaptação ( $U_1^K$ ), o qual tem pontos de sinal separados (K). As distâncias ( $\Delta S_{T,1}^K$ ) e os desvios angulares ( $\Delta \phi_{T,1}^K$ ) são calculados entre o ponto de sinal corrigido ( $E_{T,1}$ ) e os pontos de sinal de adaptação de sinal ( $U_1^K$ ). É seleccionada uma transição ( $K^1$ ) através do algoritmo de Viterbi (10), com o



-2-

auxílio das distâncias ( $\Delta S_{T,1}^K$ ) e o desvio angular ( $\Delta \phi_{T,2}^K$ ) correspondendo a isso é seleccionado (22). Os desvios angulares seleccionados ( $\Delta \phi_{T,1}^K$ ), para pontos de sinal entrando sucessivos ( $E_T$ ) são filtrados passa baixo e integrados (22) para formarem um sinal de correcção de fase ( $V$ ) através do qual a fase dos pontos de sinal de derivação entrando sucessivamente ( $E_T$ ) são deslocados (20). Os sinais de correcção de fase correspondentas são calculados para os restantes estados do algoritmo de Viterbi (10).



MEMÓRIA DESCRITIVA

## CAMPO TÉCNICO

O presente invento inclui um processo para rapidamente controlar a frequência de um receptor-rádio coerente o qual, através de um canal que é sujeito a interferência, recebe sequências de sinal e que incluem, pelo menos, uma sequência de sincronização e, pelo menos, uma sequência de dados, incluindo o dito processo os passos de processamento de sinal seguintes dos:

- conversão de uma sequência de sinal recebida num sinal de banda de base;
- conversão A/D (analógico/digital) do sinal de banda de base em pontos num plano de análise pretendido;
- adaptação de um algoritmo de Viterbi, tendo um número desajado de estados, para as interferências prevalentes do canal com a ajuda de sinais de adaptação obtidos da sequência de sincronização, sendo o número dos ditos sinais de adaptação igual ao número de estados no algoritmo de Viterbi; e
- análise de Viterbi a sequência de pontos no plano de análise de sinal de modo a finalmente determinar a sequência de bits de dados, bem como uma disposição para realizar o processo.

## ARTE ANTERIOR

Em muitos dispositivos de transmissão rádio, por exemplo de tempo dividido assim chamados dispositivos TDMA, é importante que o transmissor e o receptor estejam bem sincronizados. É também altamente importante que o gerador de frequência local do receptor esteja sintonizado muito precisamente com a frequência do transmissor, particularmente no caso de dispositivos de transmissão coerentes. Uma disposição de aparelho para tal dispositivo de transmissão rádio é descrita no artigo "Radio Test Performance of a Narrowband System" por Sjervvall, Hedberg e Ekemark, publicado no IEEE Vehicular Tech. Tampa, Florida, Estados Unidos da América, Junho de 1987.

O erro de frequência, num receptor onde a frequência do

-4-

receptor foi, pelo menos, aproximadamente, ajustada, é estimado num órgão de cálculo de erro de frequência, e um processador de controlo gera um sinal de correcção para cada nova sequência de sinal transmitida de acordo com a grandeza da correcção obtida durante a sequência de sinal precedente e de acordo com o erro de frequência estimado. O sinal de correcção é enviado para um oscilador local controlável, de acordo com o artigo acima referido um chamado sintetizador de frequência, o qual é construído para gerar sinais de mistura, cujas frequências são corrigidas na dependência do sinal processador de controlo. Este sinal é digital e na prática é convertido para a forma analógica num conversor digital/analógico antes de ser enviado para o oscilador local. Em consequência, o número de estágios, nos quais a frequência de saída do oscilador pode ser ajustada, é dependente do número de bits binários, os quais o conversor consiga converter. Quando um conversor, relativamente pequeno e simples, é usado ou a máxima oscilação de frequência do oscilador local será pequena ou os estágios de frequência serão relativamente grandes.

O sinal transmitido pode ser sujeito a interferências em dispositivos do tipo acima mencionado. Estas interferências ou distúrbios podem, por exemplo, ser da forma de um sinal-ruído adicionado ou na forma de propagação de circuito-múltiplo devida a reflexão repetida do sinal contra edifícios, montanhas, etc.. Isto, é muitas vezes o caso em transmissões de rádios móveis, como é descrito num artigo publicado no jornal técnico Norueguês *Teletronikk* nº. 1, de Torleiv Maseng e Odd Tordal: "Adaptive digital phase modulation". O artigo descreve um receptor coerente, o qual incorpora um equalizador na forma de um analisador de Viterbi adaptado. O sinal transmitido inclui sequências de sinal repetindo-se periodicamente, as quais incluem uma sequência de sincronização e uma sequência de dados como mencionado anteriormente. Os sinais são misturados em frequência e convertidos num conversor analógico-digital, na maneira anteriormente descrita, e armazenados numa memória. O analisador de Viterbi é adaptado às características de transmissão prevaletentes do canal com a ajuda da sequência de sincronização,

sendo estas características determinadas inicialmente pela dita propagação de circuito múltiplo. A sequência de dados é analisada no analisador de Viterbi com a finalidade de extrair o conteúdo do sinal transmitido original.

Um artigo na Conferência de Comunicações Global IEEE/IEICE, Tóquio, 15-18 de Novembro 1987 de Franz Edbauer: "Coded Q-DPSK Modulation with Differentially Coherent Detection - An Efficient Modulation Scheme For Fading Channels" descreve um receptor de rádio equipado com um analisador de Viterbi. Este analisador auxilia no controlo da frequência de um sinal recebido. De acordo com este artigo, o analisador de Viterbi é ajustado permanentemente e não pode ser adaptado, por exemplo, para controlar variações em condições de canal.

Uma descrição mais detalhada, do algoritmo de Viterbi aplicado no analisador de Viterbi, é dada por Richard E. Blahut: "Theory and practice of error control codes", capítulo 12, Addison-Wesley, 1983.

#### DESCRIÇÃO DO INVENTO

Foi mencionado no artigo anterior, publicado no jornal Teletronikk, que durante a transmissão de sinal pode ocorrer um pequeno desvio em frequência, o qual se manifesta com a forma de um deslocamento de fase sucessiva dos bits de receptor. Quando esta deslocação de fase é pequena, não é necessária compensação. Quando a deslocação de fase alcança um dado valor, contudo, existe um perigo que um erro de decisão seja feito no analisador de Viterbi quando se analisa a sequência de dados. O presente invento é baseado no conceito de utilização dos estados os quais acontecem na análise de Viterbi para efectuar o ajustamento da fase do sinal destinado a análise no analisador de Viterbi. A este respeito todos os estados de análise de Viterbi são usados e os valores extraídos para cada estado são comparados com o sinal a ser analisado, de modo a conseguir o dito ajustamento de fase. O invento tem as configurações caracterizadoras de acordo com as reivindicações anexas.

**BREVE DESCRIÇÃO DOS DESENHOS**

Uma concretização exemplificadora do invento será agora descrita com referência às Figuras anexas 1 a 9 das quais

a Figura 1 é um esquema de blocos ilustrando um conhecido receptor rádio;

a Figura 2 é um diagrama ilustrando sequência de sinal num dispositivo de transmissão de tempo dividido;

a Figura 3 ilustra um dispositivo coordenado numérico complexo com modulação de sinal;

a Figura 4 é um diagrama ilustrando sequências de bit espaçadas no tempo;

a Figura 5 é um esquema de blocos de um conhecido equalizador de Viterbi apropriado;

a Figura 6 ilustra um dispositivo coordenado numérico complexo com pontos de sinal;


a Figura 7 é um esquema de bloco do equalizador de Viterbi incorporando a facilidade de controlo de frequência do invento;

a Figura 8 ilustra um dispositivo coordenado numérico com desvio de distância e ângulo entre pontos de sinal; e

a Figura 9 é um diagrama ilustrando um formato de sequência de sinal adicional.

**DESCRIÇÃO DE CONCRETIZAÇÕES PREFERIDAS**

A Figura 1 ilustra esquematicamente um receptor rádio o qual é destinado a ser usado com um dispositivo que incorpora transmissão de informação, dividida em tempo, na forma digital. Um sinal recebido S é misturado por baixo de uma maneira conhecida num estágio receptor 1 o qual inclui um estágio de baixa frequência e um estágio de frequência intermédia. O estágio receptor 1 recebe um sinal de alta frequência e um sinal de frequência intermédia do oscilador local 2, por exemplo um sintetizador de frequência. O sinal misturado, o sinal de banda



de base, é convertido num conversor analógico-digital e armazenado numa memória num tampão 3. É enviado um sinal do tampão para um bloco 4, o qual inclui um igualador, e meios para calcularem erros de frequência. Estes meios de cálculo de erro de frequência podem incluir uma unidade calculadora na qual o erro de frequência é calculado na base das posições de fase, mudadas sucessivamente do sinal recebido, em relação às posições de fase esperadas ou antecipadas do dito sinal. Dados, relacionados com o erro de frequência, são fornecidos a um processador de controlo 5, o qual calcula um sinal de controlo para correcção da frequência do oscilador local. Este sinal de controlo é digital e é convertido num conversor D/A (digital-analógico) 6, antes de ser enviado para o oscilador local 2. O sinal misturador gerado no oscilador, é alterado em pequenos incrementos devido ao facto de que o conversor D/A (digital-analógico) 2 converte apenas um número limitado de bits. Isto resulta num erro de frequência residual, o qual pode provocar erros no sinal transmitido. Tais erros de frequência podem também ocorrer em receptores nos quais a frequência é controlada com mais precisão.

O bloco 4 produz um sinal de saída S1 o qual corresponde ao sinal recebido S. O sinal S1 é enviado para um bloco 7 o qual inclui um descodificador de canal e um descodificador de linguagem, e meios para converterem o sinal descodificador S1 num sinal de linguagem analógico. O sinal de linguagem é enviado para um altifalante 8.

Os receptores rádio, do tipo descrito resumidamente anterior, podem ser incluídos num dispositivo que incorpora transmissão de sinal de tempo dividido. O dispositivo tem canais de tempo dividido os quais são N em número, como ilustrado na Figura 2. A cada utilizador é atribuído um dado lapso de tempo  $\tau$  durante o qual é transmitida uma frequência de sinal. Cada sequência de sinal inclui uma sequência de sincronização S0 e uma sequência de dados D0 as quais contém a informação a ser passada. Os sinais, nas sequências de sinal relevantes no caso do presente invento, são coerentes, e um exemplo de um tal sinal coerente é ilustrado

na Figura 3. O sinal é representado por um vector  $V_0$  num sistema de coordenadas de números complexos com o eixo real referenciado por I e o eixo complexo referenciado por Q. Um "1" transmitido corresponde a uma rotação de fase de um quarto de uma rotação no sentido positivo, enquanto que um "0" transmitido corresponde a uma rotação de fase de um quarto de uma rotação no sentido negativo entre os pontos A, B, C e D. O vector  $V_0$  pode ser exposto de uma maneira convencional, pelas suas partes real e imaginária, ou em coordenadas polares, em termos do seu comprimento e do seu ângulo em relação ao eixo I positivo.

Cada "1" e "0" transmitidos, toma um dado intervalo de tempo na sequência de sinal, o assim chamado tempo de bit. A Figura 4 ilustra esquematicamente um diagrama de sinal no qual T identifica o tempo e  $t_0$  é o tempo de bit. Como anteriormente mencionado, o sinal transmitido pode alcançar o receptor através de um circuito directo entre o transmissor e o receptor e através de um ou mais cursos ou circuitos ao longo dos quais o sinal é reflectido contra montanhas, edifícios, etc.. Os sinais reflectidos percorrem um circuito maior do que o sinal directo, o que resulta num desfasamento de tempo  $t_1$  entre os sinais directo e reflectido. O desfasamento de tempo  $t_1$  pode ser prolongado para vários tempos de bit, e provocar interferência entre símbolos do sinal recebido S. Quanto mais pequeno o tempo de bit, mais bits são acomodados no desfasamento de tempo e mais importante é a interferência entre símbolos.

Como mencionado atrás, o receptor da concretização da Figura 1 inclui um igualador. O sinal misturado de entrada e digitalizado é processado no equalizador, de modo a conseguir extrair o conteúdo do sinal transmitido originalmente. No caso de um receptor do invento construído de acordo com a Figura 5, o equalizador inclui numa maneira conhecida, um analisador de Viterbi 10 apropriado, o qual é usado, de acordo com o invento, para controlar a frequência do sinal entrando no analizador de Viterbi. O uso de um analisador de Viterbi como um equalizador apropriado é descrito no artigo anterior publicado no jornal *Teletronikk* e será delineado sumariamente aqui abaixo em ligação

com a Figura 5. O analisador de Viterbi é ligado ao tampão 3 mostrado na Figura 1. O tampão é também ligado a um circuito de correlação 12 o qual, na volta, é ligado a um circuito de filtro 13. A saída do circuito de filtro é ligada ao analisador de Viterbi. O analisador de Viterbi é munido com um número desejado de estados  $M = 2^m$ , onde  $m = 2, 3, \dots$ .

O analisador de Viterbi é adaptado da seguinte maneira, às condições de canal as quais prevalecem durante uma sequência de sinal. Como ilustrado na Figura 2, a sequência de sinal recebida inclui a sequência de sincronização S0, a qual é recebida pelo correlacionador 12 do tampão 3. A sequência de sincronização conhecida é armazenada no correlacionador e o correlacionador compara o modelo de bit da sequência de sincronização conhecida com a forma de onda da sequência de sincronização recebida. O correlacionador envia um sinal F para o circuito de filtro 13, no qual um filtro é construído de modo a corresponder às propriedades de transmissão do canal durante a duração da sequência de sinal recebida, assim chamada estima de canal. O analisador de Viterbi 10 recebe a sequência de dados D0 do tampão 3, e com o auxílio de um sinal G do circuito de filtro 13 é capaz de determinar o conteúdo da sequência de dados D0 pela realização de um grande número de cálculos de Viterbi tradicionais. Assumindo, por exemplo, que um dos pontos de sinal em D0, recebido pelo analisador de Viterbi 10, fica num ponto E1, como ilustrado na Figura 6. A posição deste ponto é contingente, "inter alia", do grau de precisão para o qual o transmissor e receptor estão sincronizados. Subsequente à análise completa, no analisador de Viterbi 10, é determinada uma sequência de bits final a qual é transmitida com o sinal S1 para conversão num sinal de linguagem de acordo com o Figura 1.

Como atrás mencionado, os bits recebidos podem tolerar um desfasamento de fase sucessivo, o qual em circunstâncias desfavoráveis pode ser tão grande como fazê-lo altamente improvável, que os bits possam ser referidos a qualquer dos pontos A, B, C ou D na Figura 3. Este problema é resolvido, de acordo com o invento, pela utilização dos estados e transições no



-10-

analisador de Viterbi 10 para controlar a frequência da sequência de sinal recebida. Este controle de frequência é realizado para cada estado e corresponde a um deslocamento sucessivo na posição de fase dos pontos de sinal recebidos.

Deveria ser notado que na concretização acima descrita os pontos de sinal foram dados num dispositivo coordenado numérico complexo tendo as coordenadas I, Q. Isto foi ilustrado na Figura 5 por circuitos de sinal duplos, um para cada coordenada. Os pontos de sinal, por exemplo o ponto de sinal E na Figura 6, podem ser dados por um raio R e um ângulo  $\phi$ .

De acordo com uma concretização do invento, descrita abaixo em referência às Figuras 7 e 8, o analisador de Viterbi apropriado anteriormente descrito pode ser usado para finalidades rápidas de controle de frequência. A Figura 7 ilustra o analisador de Viterbi 10 com o circuito correlacionador 12 e o circuito de filtro 13. O analisador de Viterbi é adaptado com o auxílio da sequência de sincronização do modo descrito acima com referência à Figura 5. Como anteriormente mencionado, as funções do analisador de Viterbi com estados individuais, os quais são  $M = 2^m$ ,  $m = 2, 3 \dots$ , em número, de acordo com o exemplo o  $m=2$ , e o sinal de entrada é derivado para cima com uma derivação 19 para cada estado. O ponto de sinal de entrada é referenciado  $E_T$ , onde o índice T significa que o ponto de sinal se refere ao ponto de tempo T. O procedimento de processamento de sinal será descrito unicamente em relação com o primeiro estado e os circuitos de sinal dos restantes estados foram indicados por linhas a tracejado na Figura 7. O ponto de sinal  $E_T$ , o qual é também mostrado na Figura 8, é aplicado a um deslocador de fase 20. No caso do primeiro estado, o deslocador de fase 20 deslocou  $E_T$  para um ponto  $E_{T,1}$ , onde o número de índice se refere ao número do estado.  $E_{T,1}$  é deslocado através de um ângulo  $V_{T,1}$ , o qual é a correcção predita para o primeiro estado no tempo T. O ponto de sinal  $E_{T,1}$  é enviado para um circuito de comparação 21, o qual também recebe um valor de ponto de sinal predito  $U_1^K$  do circuito de filtro 13. O número de índice 1 da referência " $U_1^K$ " refere-se ao primeiro estado, a letra K refere-se à transição



relevante entre os estados, no caso da concretização ilustrada, pode assumir qualquer um dos dois valores  $K=0$  e  $K=1$ . Os pontos de sinal  $U_1^0$  e  $U_1^1$  são ilustrados na Figura 8 e têm desvios angulares em relação a  $E_{T,1}$  designados  $\Delta \phi_{T,1}^0$  e  $\Delta \phi_{T,1}^1$  respectivamente. As distâncias, entre os pontos de sinal  $E_{T,1}$  e  $U_1^0$  e  $U_1^1$ , são respectivamente designadas  $\Delta S_{T,1}^0$  e  $\Delta S_{T,1}^1$ . O circuito de comparação 21 é eficaz para comparar as posições dos pontos de sinal  $E_{T,1}$  e  $U_1^0$  respectivo  $U_1^1$  e calcula os ditos desvios angulares  $\Delta \phi_{T,1}^K$  e as distâncias  $\Delta S_{T,1}^K$ . O circuito de comparação 21 envia o sinal  $\Delta \phi_{T,1}^K$  para um circuito de filtro de anel de controle 22 e o sinal  $\Delta S_{T,1}^K$  para o primeiro estado no analisador de Viterbi 10. O analisador de Viterbi escolhe o melhor circuito na memória de circuito do analisador, determinando portanto qual das transições  $K=0$  ou  $K=1$  é a melhor transição neste exemplo. Portanto o valor obtido designado por  $K^1$ , é usado para determinar qual dos valores variáveis internos, dos circuitos de filtro de anel de controle 22, são seleccionados para sobreviver como o estado interno do circuito de controle associado com o estado sucessor nº. 1. No exemplo, e de acordo com o princípio de transição de estado de Viterbi, as variáveis de circuito de controle de qualquer dos estados 1 ou  $M/2+1$  tornar-se-iam as novas variáveis de controle para o estado 1, de acordo com  $K^1=0$  ou 1. Um cálculo semelhante, na grade de Viterbi, decide-se os conteúdos de estado de Viterbi, incluindo os conteúdos do circuito de filtro de anel de controle 22, do estado 1 ou  $M/2+1$  sobrevive para se tornar nos novos conteúdos do estado 2. Semelhantemente o princípio de transição de estado de Viterbi, neste exemplo binário decide qual dos conteúdos de estado  $i$  ou estado  $(M/2+i)$  sobrevivem para se tornarem nos novos conteúdos dos estados  $2i-1$  e  $2i$ .

Num algoritmo de Viterbi mais geral talvez considerando sinais não binários ou tendo mais do que dois estados predecessores competindo para sobreviver como um estado sucessor, tornando os valores de circuito de filtro de anel de controle 22 do tal estado predecessor os quais sobrevivem, em valores de circuito de controle do estado sucessor.

Os valores de circuito de filtro de anal de controle podem, por exemplo, consistir num integral  $I_{T,K}$  de desvios angulares passado  $\Delta \phi_{T,1}$  designado para filtrar rapidamente flutuações devidas a ruído, tão bem como a  $\Delta \phi_{T,1}$ , da transição sobrevivente  $K^1$ , e uma estima  $F_{T,1}$  do erro de frequência (derivação de tempo de fase) o qual pode ser actualizado usando o valor sobrevivente  $\Delta \phi_{T,1}$  de acordo com a conhecida teoria de controle servo. Deste modo, um sinal de correcção de fase  $V_i$ , correspondente ao sinal  $V_{T,1}$ , é obtido, o qual desloca sucessivamente a fase de pontos de sinal de entrada para o primeiro estado. Quando são usados  $I_{T,K}$ ,  $\Delta \phi_{T,1}$  e  $F_{T,1}$  para prever o valor de fase seguinte no tempo  $T + \Delta T$  para o estado 1, um assim chamado controlador PID (derivativo integral proporcional) pode por exemplo ser construído. Pode ser nomeado que os parâmetros do algoritmo de controle, no circuito de filtro de anal de controle 22, podem ser programáveis e até escolhidos dependendo das características observadas de sinal recebido.

Como anteriormente mencionado, o ponto de sinal de entrada  $V_T$  é derivado para cima de modo a fornecer uma derivação para cada estado. Cada derivação é deslocada em fase por si num deslocador de fase 20 com um sinal de correcção de fase o qual é por si calculado para cada estado da maneira descrita acima em relação ao primeiro estado. As diferenças de distância, muitas vezes referidas como "métricas", são também por si calculadas para cada estado, de acordo com o acima. As diferenças de distância são processadas no analisador de Viterbi 10 numa maneira conhecida, e a análise resulta numa sequência de bits as quais são convertidos, por exemplo para um sinal de linguagem da maneira acima descrita com referência à Figura 1.

O invento, de acordo com a descrita concretização exemplificadora, pode ser aplicado a um dispositivo transmissor de sinal sempre que um analisador de Viterbi possa ser usado. Exemplos de formas de modulação, as quais podem ser utilizadas, são modulação-QAM, Modulação de Amplitude em Quadratura ou modulação-GMSK, Controle de Deslocamento Gaussiano Mínimo.

A forma de modulação-GMSK é descrita em mais detalhes na conferência "Conference Proceedings Digital Cellular Radio", de 12-14 de Outubro de 1988, Hagen, Westphalia FRG, num artigo de Ulrich Langewellpott: "Modulation, Coding and Performance".

Fei descrito, anteriormente, uma realização para controlar a fase do sinal chegando a um analisador de Viterbi. O invento também se refere a um processo de controlo de frequência o qual pode ser aplicado com a ajuda da disposição anteriormente descrita. Um processo preferido inclui os seguintes passos conhecidos:

a sequência de sinal S recebida é misturada com uma frequência conhecida para um sinal de banda de base. Este sinal é convertido num conversor analógico-digital para formar pontos de sinal (I, Q), os quais são então armazenados. O sinal recebido é sujeito a interferência durante o procedimento de transmissão de sinal, por exemplo, devido a propagação de circuito múltipla, e a velocidade de dados é relativamente alta e conseqüentemente a interferência entre símbolos pode acontecer. Conseqüentemente, o sinal recebido é equalado, o que no caso do processo do invento é efectuado com a ajuda de um conhecido algoritmo de Viterbi. Este algoritmo é adaptado para condições de canal prevalecentes de uma maneira conhecida, com a ajuda da sequência de sincronização SO. A sequência de dados transmitida DO é analisada no analisador de Viterbi através de um número relativamente grande de estágios de cálculo, de modo a extrair a sequência de bits da sequência de dados. O processo do invento inclui os seguintes passos adicionais:

o ponto de sinal  $E_T$  que entra é derivado em pontos de sinal idênticos, o número dos quais é igual ao número de estados no algoritmo de Viterbi seleccionado. Para o primeiro estado, a fase dos pontos de sinal é deslocada através de um ângulo  $V_{T,1}$ , o qual é a correcção de fase estimada para o primeiro estado em T. O deslocamento de fase é mudado da seguinte maneira. O ponto de sinal deslocado em fase  $E_{T,1}$  é comparado com os pontos de sinal  $U_1^K$ . Estes pontos de sinal são obtidos da sequência de sincronização SO da sequência de sinal de uma maneira conhecida

quando se adapta o algoritmo de Viterbi ao canal. Quando se realiza a comparação, os desvios angulares  $\Delta \phi_{T,1}^K$  e as distâncias  $\Delta S_{T,1}^K$ , no dispositivo coordenado numérico complexo 1, 2 são calculados para cada uma das transições no algoritmo de Viterbi. A melhor transição, das duas transições  $K=0$  ou  $K=1$ , é determinada em cada caso através da análise de Viterbi de uma maneira conhecida, com a ajuda das distâncias  $\Delta S_{T,1}^K$ . Um dos desvios angulares calculados  $\Delta \phi_{T,1}^{K1}$  é seleccionado junto com os valores internos de um dos circuitos de filtro de anal de controle 22 de acordo com o valor seleccionado de  $K$ . O valor seleccionado de  $\Delta \phi_{T,1}$  é usado para actualizar os valores de circuito de controle seleccionados de acordo com a teoria de controle conhecida, e os valores actualizados tornam-se nos valores de circuito de controle do novo estado sucessor. Desta maneira, o sinal de correcção de fase  $V_{T,1}$  é obtido, o qual é o novo valor de  $V_{T,1}$  para o primeiro estado. Correspondentemente, o sinal de deslocação de ângulo é calculado para os restantes estados, através dos quais os pontos de sinal derivados restantes  $S_T$  são deslocados em fase antes da análise de acordo com o algoritmo de Viterbi. As correcções de fase para os pontos de sinal entrando seguintes são sucessivamente calculados numa maneira semelhante.

Um formato para a sequência de sinal transmitida, incluindo uma sequência de sincronização SC e uma sequência de dados subsequentes DD, foi descrito com referência à Figura 2. A Figura 9 ilustra um formato de sequência de sinal alternativa, no qual a sequência de sincronização SC é localizada no centro da sequência de sinal e incluída em ambos os lados por sequências de dados D1 e D2. Um receptor do invento pode ser construído de modo a que a frequência do receptor será controlada da seguinte maneira, quando desmodular esta última sequência de sinal.

Como descrito anteriormente, o analisador de Viterbi é adaptado através da sequência de sincronização SC. A desmodulação de D1 começa num ponto D11 e termina num ponto D12. A desmodulação de D2 continua então, começando num ponto D21 e

terminando num ponto D22, ou vice-versa. Os ângulos, os quais correspondem a  $\Delta \phi_{T,1}^K$  para a sequência de dados D1 são calculados juntos sucessivamente e os ângulos são filtrados e integrados na maneira anteriormente descrita. Cálculos correspondentes para a sequência de dados D2 são realizados para este fim subsequentemente, em que os valores finais no circuito de filtro de anel de controlo 22 do melhor estado sobrevivendo de D1 pode ser usado para derivar valores de começo para os circuitos de controlo para a desmodulação de D2. Seria observado que quando a sequência de sinal transmitida tem o formato ilustrado na Figura 9, é necessário armazenar o sinal recebido numa memória, de preferência subsequente à conversão A/D. Não é necessário tal armazenamento no caso de um formato de sinal tal como ilustrado na Figura 2.

No caso das concretizações anteriormente descritas, a sequência de sinal transmitida 00, 00 foi modulada binariamente da maneira descrita com referência à Figura 3. O analisador de Viterbi 10 utilizado para desmodular a sequência de sinal tem duas transições possíveis entre os estados, correspondendo aos dois níveis do código binário. É também possível aplicar o invento naqueles casos quando a sequência de sinal transmitida tem vários níveis de modulação, os quais são muitas vezes o caso que quando o sinal é modulado de acordo com o anteriormente dito princípio de modulação QAM. O analisador de Viterbi usado neste caso para desmodulação e para conseguir o controlo de frequência do invento tem várias possíveis transições entre os estados. Mais especificamente, o número de transições é igual ao número de níveis de modulação para a forma de modulação seleccionada. O número de pontos de sinal  $U_1^K$  no sinal de adaptação do circuito de filtro também aumentarão. No exemplo descrito com referência à Figura 7 e 8, os pontos de sinal são dois em número  $K=0$  e  $K=1$ . No caso da forma de modulação mais geral, o número de pontos de sinal é igual ao número de níveis de modulação, e o número de desvios angulares  $\Delta \phi_{T,1}^K$ , e as distâncias  $\Delta \phi_{T,1}^K$  são também iguais ao número de níveis de modulação.

Um processo e uma realização nos quais o ponto de sinal  $T_T$

foi derivado com uma derivação 19 para cada estado, foram anteriormente descritos com referência à Figura 7. Todos os pontos de sinal de derivação são processados simultaneamente nas derivações paralelas mutuamente, e cada derivação inclui o deslocador de fase 20, o circuito de comparação 21 e o circuito de filtro de anel de controlo 22. Contudo, é possível de acordo com o invento processar os pontos de sinal derivados  $E_T$  para os estados individuais sequentemente no ponto de tempo  $T$ , ao vez de empregar o procedimento de processamento de sinal paralelo anteriormente dito. Neste caso alternativo, o ponto de sinal  $E_T$  é armazenado numa memória e os pontos de sinal de derivação são alimentados subsequenteemente. O ponto de sinal de derivação para cada estado é processado na maneira descrita com referência à Figura 7 para o primeiro estado. Os sinais de correcção de fase  $V$  para os estados individuais são armazenados em memórias e são utilizados na maneira anteriormente descrita para deslocamento sucessivo dos pontos de sinal de entrada subsequentes.

Pode ser mencionado que o invento pode no momento em que for implementado ser aplicado o sinal de correcção de fase  $V$  para cada estado para os sinais de adaptação  $U_1^K$  como uma alternativa para a aplicação aos pontos de sinal de entrada  $E_{T,i}$ .

REIVINDICAÇÕES

1 - Processo para controlar rapidamente a frequência de um receptor rádio coerente que recebe, através de um canal, que é sujeito a interferência, sequências de sinal que incluem, pelo menos, uma sequência de sincronização e, pelo menos, uma sequência de dados, incluindo o dito processo os passos de processamento de sinal seguintes:

- conversão de uma sequência de sinal recebida num sinal de banda de base;
- conversão analógico/digital (A/D) do sinal de banda de base, para pontos de sinal orientados para análise, num plano de sinal;
- adaptação de um algoritmo de Viterbi, tendo um número desejado de estados, para as interferências prevalecentes do canal com a ajuda de sinais de adaptação obtidos da sequência de sincronização, sendo o número dos ditos sinais de adaptação igual ao número de estados do algoritmo de Viterbi; e
- análise de Viterbi dos pontos de sinal orientados para análise, na sequência de dados, através de um número relativamente grande de estágios de cálculo, de modo a finalmente determinar a sequência de bits da sequência de dados;


caracterizado ainda por, o processo incluir os passos de processamento de sinal adicionais:

- separação num ponto de tempo ( $T$ ), dum dos pontos de sinal orientados para análise ( $E_T$ ), em pontos de sinal de derivação ( $E_T$ ), cujo número é igual ao número de estados do algoritmo de Viterbi;
- deslocamento de fase do ponto de sinal de derivação ( $E_T$ ) dos respectivos estados através de um ângulo ( $V_{T,1}$ ) o qual está associado com o respectivo estado, de modo a obter um ponto de sinal corrigido ( $E_{T,1}$ );
- comparação do ponto de sinal corrigido ( $E_{T,1}$ ), para os estados

- respectivos, com o sinal de adaptação ( $U_1^K$ ) para o seu estado, que tem pontos de sinal ( $U_1^0, U_1^1$ ) cujo número é igual ao número de transições de estado possíveis no algoritmo de Viterbi;
- cálculo, para cada estado, de desvios angulares ( $\Delta\phi_{T,1}^K$ ) entre o ponto de sinal corrigido ( $E_{T,1}$ ) e os pontos de sinal ( $U_1^0, U_1^1$ ) do sinal de adaptação;
  - cálculos, de acordo com o algoritmo de Viterbi, são feitos para cada estado, nas distâncias ( $\Delta S_{T,1}^K$ );
  - seleção, para cada estado, de uma das transições ( $K^1$ ) na base destes cálculos;
  - cálculo, separadamente para cada estado, de um desvio angular ( $\Delta\phi_{T,1}^{K^1}$ ) da transição seleccionada ( $K^1$ ) entre o ponto de sinal ( $E_{T,1}$ ) e o sinal de adaptação ( $U_1^{K^1}$ );
  - sujeição do desvio angular ( $\Delta\phi_{T,1}^{K^1}$ ) a um algoritmo de filtro de anel de controlo (22) para calcular um sinal de correcção de fase ( $V$ ) para cada estado; e
  - uso dos sinais de correcção de fase ( $V$ ) assim calculados, separadamente para cada estado para deslocar em fase ou o próximo ponto de sinal de derivação entrando ( $E_T$ ), na sequência de dados (DO) ou o sinal de adaptação ( $U_1^K$ ).

2 - Processo, de acordo com a reivindicação 1, caracterizado por, para cada estado do algoritmo de Viterbi, serem reiniciados estados internos de um algoritmo de filtro de anel de controlo (22) usando estados internos anteriores do algoritmo de filtro de anel de controlo (22) indicado pela transição seleccionada ( $K^1$ ), incluindo o algoritmo de filtro de anel de controlo, filtragem passa baixo, integração ou diferenciação para produzir um adequado comportamento de seguimento de fase de sinal.

3 - Processo, de acordo com a reivindicação 1 ou 2, caracterizado por se utilizarem os valores finais dos sinais de correcção de fase ( $V$ ) e dos estados internos do algoritmo de filtro de anel de controlo (22) no fim de processar uma das sequências de sinal (SO, DO) de modo a determinar estados



iniciais adequados tanto dos sinais de correção de fase (V) como do algoritmo de filtro deanel de controle no início do processamento da sequência de sinal seguinte.

4 - Processo, de acordo com as reivindicações 1, 2 ou 3, no qual a sequência de sinal consiste, em seqüenciar em tempo, uma sequência de dados, uma sequência de sincronização e uma sequência de dados adicional, na qual, pelo menos, a primeira sequência de dados é armazenada antes da análise de Viterbi, caracterizado pela utilização dos estados finais dos sinais de correção de fase (V) e do algoritmo de filtro deanel de controle depois do processamento da primeira sequência de dados para determinar os estados iniciais adequados dos sinais de correção de fase (V) e do algoritmo de filtro deanel de controle para começar o processamento da segunda sequência de dados.

5 - Disposição para realizar o processo da reivindicação 1, com um receptor rádio coerente que recebe através de um canal sujeito a interferência, sequências de sinal que incluem, pelo menos, uma sequência de sincronização e, pelo menos, uma sequência de dados, compreendendo a dita disposição:

- um andar receptor para recepção de sinal e conversão de uma sequência de sinal recebida num sinal de banda de base;
- um conversor A/D (analógico/digital) o qual é ligado ao andar receptor e o qual é eficaz para converter o sinal de banda de base em pontos de sinal orientados para análise;
- um analisador de Viterbi adaptativo, que está ligado ao conversor A/D e inclui circuitos de adaptação, tendo o analisador de Viterbi um número desejado de estados e que está adaptado para a interferência prevalecente no canal, com a ajuda de sinais de adaptação, cujo número iguala o número de estados, e que são derivados de uma sequência de sincronização, pelos circuitos de adaptação, processando, o analisador de Viterbi adaptado, os pontos de sinal orientados para análise na sequência de dados num número relativamente grande de estágios de cálculo, em consequência, determinando finalmente a



-20-

seqüência de bits da seqüência de dados, caracterizado por a disposição compreender adicionalmente:

- um circuito divisor de sinal (19) o qual, num ponto de tempo (T), é eficaz para dividir um dos pontos de sinal orientados para análise ( $E_T$ ), em pontos de sinal de derivação, cujo número é igual ao número de estados (M) do analisador de Viterbi (10);
- deslocadores de fase (20) que estão ligados ao circuito divisor de sinal (19) e que são eficazes para deslocarem em fase, o ponto de sinal de derivação, para o respectivo estado, através de um valor angular ( $V_{T,1}$ ) pertencendo ao dito estado, para formar com o mesmo um ponto de sinal corrigido ( $E_{T,1}$ );
- circuitos de comparação (21) os quais estão cada um ligados a um respectivo deslocador de fase (20) e aos circuitos de adaptação (13), sendo os ditos circuitos de comparação (21) eficazes para comparar o ponto de sinal corrigido ( $E_{T,1}$ ), para cada estado, com o sinal de adaptação ( $U_1^K$ ) para o estado que tem pontos de sinal ( $U_1^0, U_1^1$ ), cujo número corresponde a cada transição de estado possível ( $K=0, K=1$ ) no analisador de Viterbi (10), em que o circuito de comparação (21), para o estado respectivo entre o ponto de sinal corrigido ( $E_{T,1}$ ) e os pontos de sinal ( $U_1^0, U_1^1$ ) do sinal de adaptação, calcula distâncias ( $\Delta S_{T,1}^K$ ) e desvios angulares ( $\Delta \phi_{T,1}^K$ ) e envia as distâncias ( $\Delta S_{T,1}^K$ ) para o estado respectivo do analisador de Viterbi (10), e
- circuitos de controlo (22), sendo cada um ligado a um respectivo circuito de comparação (21) e a um estado correspondente no analisador de Viterbi, em que o analisador de Viterbi (10), de acordo com o seu algoritmo, para cada estado (M) realiza cálculos nas distâncias ( $\Delta S_{T,1}^K$ ), e na base destes cálculos envia, a transição seleccionada ( $K^1$ ), para o circuito de filtro de anel de controlo (22) que obtém os desvios angulares ( $\Delta \phi_{T,1}^K$ ) a partir do seu respectivo circuito de comparação (21) e processa o desvio angular ( $\Delta \phi_{T,1}^0$ , ou  $\Delta \phi_{T,1}^1$ ) correspondendo à transição seleccionada

70 443

LM 4305/91592


-21-

( $K^1$ ), constituindo este processamento de sinal um algoritmo de filtro de anel de controlo de acordo com a teoria de controlo conhecida que pode incluir integração, diferenciação ou outra forma de filtragem tal como calcular, separadamente, para cada estado um valor estimado do sinal de correcção de fase ( $V$ ).






Lisboa, 26. JAN. 1970

Por TELEFONAKTIEBOLAGET L M ERICSSON

- O AGENTE OFICIAL -

A handwritten signature in black ink, appearing to be 'L. M. Ericsson', written over a horizontal line.

*[Handwritten signature]*



*[Handwritten signature]*




Fig.5




Fig.6

