

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4212068号
(P4212068)

(45) 発行日 平成21年1月21日(2009.1.21)

(24) 登録日 平成20年11月7日(2008.11.7)

(51) Int. Cl.		F I		
G06F 21/06	(2006.01)	G06F 12/14	560E	
G06K 17/00	(2006.01)	G06K 17/00	E	
G06K 19/073	(2006.01)	G06K 19/00	P	

請求項の数 8 (全 20 頁)

(21) 出願番号	特願平9-128304	(73) 特許権者	000116024
(22) 出願日	平成9年5月19日(1997.5.19)		ローム株式会社
(65) 公開番号	特開平10-320293		京都府京都市右京区西院溝崎町2 1 番地
(43) 公開日	平成10年12月4日(1998.12.4)	(74) 代理人	100092956
審査請求日	平成15年9月25日(2003.9.25)		弁理士 古谷 栄男
審判番号	不服2006-1926(P2006-1926/J1)	(74) 代理人	100101018
審判請求日	平成18年2月3日(2006.2.3)		弁理士 松下 正
		(72) 発明者	生藤 義弘
			京都府京都市右京区西院溝崎町2 1 番地
			ローム株式会社内
		(72) 発明者	岡田 浩治
			京都府京都市右京区西院溝崎町2 1 番地
			ローム株式会社内

最終頁に続く

(54) 【発明の名称】 ICカードおよびICチップモジュール

(57) 【特許請求の範囲】

【請求項 1】

IC回路を設けたICチップと、
前記ICチップを収納する収納体と、
を有するICカードであって、
前記収納体が開封されたことを検出し、検知信号を出力する開封検出手段を設け、
前記開封検出手段により開封が検出されると、前記IC回路の機能の一部または全部が正常に機能しなくなるよう構成するとともに、イネーブル信号が入力された場合には一部または全部が正常に機能するよう構成し、
前記開封検出手段として並列に接続されるとともにICチップ上に分散して配置される複数の受光素子を有し、収納体が開封されたときに、前記複数の受光素子のうち2つ以上が外部からの光を検知することによって前記検知信号を出力すること、
を特徴とするICカード。

【請求項 2】

請求項1のICカードにおいて、
前記IC回路は、データを記憶するデータ記憶部を備え、
前記開封検出手段により開封が検出されると、前記データ記憶部のデータの一部または全部を採取不能とするよう構成したこと、
を特徴とするもの。

【請求項 3】

請求項 2 の IC カードにおいて、
前記開封検出手段により開封が検出されると、前記データ記憶部のデータの一部または全部を読出禁止とするよう構成したこと、
を特徴とするもの。

【請求項 4】

請求項 1 の IC カードにおいて、
前記 IC 回路は、データの処理を行なうデータ処理部を備え、
前記開封検出手段により開封が検出されると、前記データ処理部の機能の一部または全部を停止するよう構成したこと、
を特徴とするもの。

10

【請求項 5】

少なくとも一方の部材に IC 回路を設けた 2 以上の部材を一体に形成した IC チップモジュールであって、
当該 IC チップモジュールが開封されたことを検出し、検知信号を出力する開封検出手段を設け、前記開封検出手段により開封が検出されると、前記 IC 回路の機能の一部または全部が正常に機能しなくなるよう構成するとともに、イネーブル信号が入力された場合には一部または全部が正常に機能するよう構成し、
前記開封検出手段として並列に接続されるとともに IC チップ上に分散して配置される複数の受光素子を有し、収納体が開封されたときに、前記複数の受光素子のうち 2 つ以上が外部からの光を検知することによって前記検知信号を出力すること、
を特徴とする IC チップモジュール。

20

【請求項 6】

請求項 5 の IC チップモジュールにおいて、
前記 IC 回路は、データを記憶するデータ記憶部を備え、
前記開封検出手段により開封が検出されると、前記データ記憶部のデータの一部または全部を採取不能とするよう構成したこと、
を特徴とするもの。

【請求項 7】

請求項 6 の IC チップモジュールにおいて、
前記開封検出手段により開封が検出されると、前記データ記憶部のデータの一部または全部を読出禁止とするよう構成したこと、
を特徴とするもの。

30

【請求項 8】

請求項 5 の IC チップモジュールにおいて、
前記 IC 回路は、データの処理を行なうデータ処理部を備え、
前記開封検出手段により開封が検出されると、前記データ処理部の機能の一部または全部を停止するよう構成したこと、を特徴とするもの。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

40

この発明は IC カードおよび IC チップモジュールに関し、特に、IC カードおよび IC チップモジュールの安全性（セキュリティ）の向上に関する。

【0002】

【従来の技術】

スキー場のリフトや鉄道の自動改札、荷物の自動仕分け等に、非接触型の IC カードを用いた通信システムが用いられる。従来の非接触型の IC カードの一例を図 15 に示す。図 15 に示す IC カード 2 は、1 コイル型の IC カードであり、アンテナとして用いられるコイル 4、コンデンサ C1、C2、IC チップ 8 を備えている。

【0003】

コンデンサ C1、C2、IC チップ 8 は、フィルム状の合成樹脂基板に実装されている。

50

コンデンサC1、C2、ICチップ8を実装した基板を、タブ(tab: tape automated bonding)10という。

【0004】

図16Aに、ICカード2の断面図を示す。合成樹脂のコア部材12が一对の表層材14、16に挟まれている。コア部材12に設けられた空洞部18内に露出した表層材14に、コンデンサC1、C2、ICチップ8を実装したタブ10が固定されている。タブ10とICチップ8との接合部は、エポキシ樹脂などの封止材9で被覆されている。

【0005】

コイル4は、表層材14とコア部材12との間に配置されている。コイル4とタブ10とは、ワイヤ20により接続されている。

10

【0006】

図16Bに、ICカード2の回路図を示す。ICカード2は、リーダー/ライター(質問器、図示せず)から送られる電磁波を、コイル4およびコンデンサC1により構成される共振回路22で受け、これを電力源とする。なお、コンデンサC2は、電力平滑用のコンデンサである。

【0007】

また、該電磁波に重畳して送られる情報をICチップ8に設けられた制御部(図示せず)が解読し、ICチップ8に設けられた不揮発性メモリ(図示せず)の内容を書換えたり、リーダー/ライターに返答を行ったりする。返答は、共振回路22のインピーダンスを変化させることにより行なう。リーダー/ライターは、ICカード2側の共振回路22のインピーダンス変化に伴う自己の共振回路(図示せず)のインピーダンスの変化(インピーダンス反射)を検出することにより、返答内容を知る。

20

【0008】

このように、ICカード2を用いれば、カード内に電源を必要とせずかつ非接触でデータの授受を行なうことができる。

【0009】

【発明が解決しようとする課題】

しかしながら、上述のような従来のICカード2には、次のような問題点があった。従来のICカード2においては、搭載された不揮発性メモリ等の機能を製造過程等においてチェックするためのパッド(端子)がICチップ8の表面に設けられている(図示せず)。したがって、表層材14、16が剥がされると、このパッドが露出する。露出したパッドにプローブ(検査針)を当てることで、容易に不揮発性メモリのデータを読み出したり、ICチップ8を機能させたりすることができる。すなわち、機密保護に対する安全性がそれほど高くなかった。また、図17に示すように、制御部(図示せず)を備えたICチップ6および不揮発性メモリ(図示せず)を備えたICチップ7の2つのICチップをタブ10に実装したタイプのICカードもある。このようなタイプのICカードにおいては、前述のパッドに加え、2つのICチップを接続する配線24が露出しているため、不揮発性メモリのデータを読み出したりするのが、さらに容易である。

30

【0010】

この発明は、このような問題点を解決し、機密保護に対する安全性の高いICカードおよびICチップモジュールを提供することを目的とする。

40

【0011】

【課題を解決するための手段】

この発明のICカードは、IC回路を設けたICチップと、前記ICチップを収納する収納体と、を有するICカードであって、前記収納体が開封されたことを検出する開封検出手段を設け、前記開封検出手段により開封が検出されると、前記IC回路の機能の一部または全部が正常に機能しなくなるよう構成するとともに、イネーブル信号が入力された場合には一部または全部が正常に機能するよう構成したこと、を特徴とする。

【0012】

この発明のICカードは、前記IC回路が、データを記憶するデータ記憶部を備え、前

50

記開封検出手段により開封が検出されると、前記データ記憶部のデータの一部または全部を実質的に採取不能とするよう構成したこと、を特徴とする。

【0013】

この発明のICカードは、前記開封検出手段により開封が検出されると、前記データ記憶部のデータの一部または全部を读出禁止とするよう構成したこと、を特徴とする。

【0014】

この発明のICカードは、前記開封検出手段により開封が検出されると、前記データ記憶部のデータの一部または全部を消去するよう構成したこと、を特徴とする。

【0015】

この発明のICカードは、前記IC回路は、データの処理を行なうデータ処理部を備え、前記開封検出手段により開封が検出されると、前記データ処理部の機能の一部または全部を停止するよう構成したこと、を特徴とする。

10

【0016】

この発明のICカードは、前記開封検出手段は、収納体が開封されたときの外部からの光を検知することにより開封を検出すること、を特徴とする。

【0017】

この発明のICカードは、前記開封検出手段として、複数の受光素子を並列に配置したこと、を特徴とする。

【0021】

この発明のICチップモジュールは、少なくとも一方の部材にIC回路を設けた2以上の部材を一体に形成したICチップモジュールであって、当該ICチップモジュールが開封されたことを検出する開封検出手段を設け、前記開封検出手段により開封が検出されると、前記IC回路の機能の一部または全部が正常に機能しなくなるよう構成するとともに、イネーブル信号が入力された場合には一部または全部が正常に機能するよう構成したこと、を特徴とする。

20

【0022】

この発明のICチップモジュールは、前記IC回路が、データを記憶するデータ記憶部を備え、前記開封検出手段により開封が検出されると、前記データ記憶部のデータの一部または全部を実質的に採取不能とするよう構成したこと、を特徴とする。

【0023】

この発明のICチップモジュールは、前記開封検出手段により開封が検出されると、前記データ記憶部のデータの一部または全部を读出禁止とするよう構成したこと、を特徴とする。

30

【0024】

この発明のICチップモジュールは、前記開封検出手段により開封が検出されると、前記データ記憶部のデータの一部または全部を消去するよう構成したこと、を特徴とする。

【0025】

この発明のICチップモジュールは、前記IC回路が、データの処理を行なうデータ処理部を備え、前記開封検出手段により開封が検出されると、前記データ処理部の機能の一部または全部を停止するよう構成したこと、を特徴とする。

40

【0026】

この発明のICチップモジュールは、前記開封検出手段が、ICチップモジュールが開封されたときの外部からの光を検知することにより開封を検出すること、を特徴とする。

【0027】

この発明のICチップモジュールは、前記開封検出手段として、複数の受光素子を並列に配置したこと、を特徴とする。

【0035】

【発明の作用および効果】

この発明のICカードおよびICチップモジュールは、開封が検出されるとIC回路の機能の一部または全部が正常に機能しなくなるよう構成するとともに、イネーブル信号が

50

入力された場合には一部または全部が正常に機能するよう構成したことを特徴とする。

【 0 0 3 6 】

したがって、ＩＣカードを収納した収納体またはＩＣチップモジュールを開封すると、ＩＣ回路が正常に機能しなくなる。このため、不正にＩＣカードやＩＣチップモジュールを入手して開封したとしても、ＩＣ回路の機能を知ることは極めて困難である。すなわち、機密保護に対する安全性を高めることができる。また、必要に応じてデータを後で取り出すことも可能となるため、好都合である。

【 0 0 3 7 】

この発明のＩＣカードおよびＩＣチップモジュールは、ＩＣ回路がデータを記憶するデータ記憶部を備え、開封が検出されるとデータ記憶部のデータの一部または全部を実質的に採取不能とするよう構成したことを特徴とする。

10

【 0 0 3 8 】

したがって、ＩＣカードを収納した収納体またはＩＣチップモジュールを開封すると、データ記憶部のデータの一部または全部が実質的に採取不能となる。このため、不正にＩＣカードやＩＣチップモジュールを入手して開封したとしても、重要なデータを知ることは極めて困難である。

【 0 0 3 9 】

この発明のＩＣカードおよびＩＣチップモジュールは、開封が検出されると、データ記憶部のデータの一部または全部を読出禁止とするよう構成したことを特徴とする。

【 0 0 4 0 】

20

したがって、ＩＣカードを収納した収納体またはＩＣチップモジュールが開封された場合、データ記憶部のデータを読み出せなくするとともに、特別の処理を施すことで当該データを知り得るよう構成することができる。このため、第３者にデータを知られては困るが、データ自体を失いたくないときに好都合である。

【 0 0 4 3 】

この発明のＩＣカードおよびＩＣチップモジュールは、ＩＣ回路がデータの処理を行なうデータ処理部を備え、開封が検出されるとデータ処理部の機能の一部または全部を停止するよう構成したことを特徴とする。

【 0 0 4 4 】

したがって、ＩＣカードを収納した収納体またはＩＣチップモジュールを開封すると、データ処理部の機能の一部または全部が機能しなくなる。このため、不正にＩＣカードやＩＣチップモジュールを入手して開封したとしても、データ処理部の機能を知ることは極めて困難である。

30

【 0 0 4 5 】

この発明のＩＣカードおよびＩＣチップモジュールは、開封されたときの外部からの光を検知することにより開封を検出することを特徴とする。したがって、収納体またはＩＣチップモジュールの内部に受光素子等を配置することにより、簡単に開封を検出することができる。

【 0 0 4 6 】

この発明のＩＣカードおよびＩＣチップモジュールは、複数の受光素子を並列に配置したことを特徴とする。したがって小さな受光素子を、収納体またはＩＣチップモジュールの内部に複数配置することで、受光素子を目立たせないようにすることができる。また、複数の受光素子を分散して配置することにより、広範囲にわたり開封を検出することができる。

40

【 0 0 5 4 】

【発明の実施の形態】

図 1 に、この発明の一実施形態によるＩＣカード 30 を示す。ＩＣカード 30 は、１コイル型のＩＣカードであり、プリペイドカード、スキー場のリフトや鉄道の自動改札、荷物の自動仕分け等に用いることができる。

【 0 0 5 5 】

50

図2に、図1における要部断面(断面S2-S2)を示す。ICカード30は、表層材32、コア部材34、表層材36をこの順に積層した構造を有している。表層材32、36として、塩化ビニル、PET(ポリエチレンテレフタレート)等の合成樹脂を用いている。また、コア部材34は、合成樹脂により構成されている。表層材32、36およびコア部材34が、収納体に該当する。

【0056】

コア部材34で形成された層の中に空洞部38が設けられている。空洞部38には、ICチップ70や共振回路80(図3参照)を構成するコンデンサCを搭載したタブ(tape automated bonding)40が、配置されている。タブ40は、表層材32に固定されている。タブ40とICチップ70との接合部は、エポキシ樹脂などの封止材42で被覆されている。アンテナ82は、表層材32とコア部材34との間に配置されている。アンテナ82とタブ40とは、ワイヤ44により接続されている。

10

【0057】

また、タブ40には、図1に示すように、後述する開封センサー84(図3参照)を構成する、受光素子であるフォトダイオードD1、D2、D3、D4および抵抗R1が実装されている。

【0058】

なお、図2に示す空洞部38を合成樹脂などで充填することもできる。この場合、充填された合成樹脂も、上述の収納体に含まれる。また、空洞部38内を合成樹脂などで充填した場合には、表層材32、表層材36のいずれか一方または双方を設けないよう構成することもできる。

20

【0059】

図3に、ICカード30の回路構成を示す。質問器50は、制御部54の制御により、発振回路60からの高周波搬送波をアンテナ58から送り出している。質問器50に対してICカード30が接近すると、この高周波搬送波は、ICカード30のアンテナ82に受信される。電源生成回路72は、受信した高周波を直流電力に変換して、他の回路部分に供給する。このようにして、質問器50に近づくと、ICカード30が動作可能となる。

【0060】

質問器50からICカード30に対する情報送信は、制御部54の制御により、高周波搬送波を変復調回路52において変調することにより行う。ICカード30は、変調された高周波搬送波を変復調回路74において復調する。データ処理部であるCPU76は、復調された情報を得て、データ記憶部である不揮発性メモリ78の内容の書き換えや情報返信等の必要な処理を行う。

30

【0061】

上記と逆に、ICカード30から質問器50に対しての情報送信も行われる。ここで、ICカード30側には、発振回路が設けられていない。したがって、質問器50の側から無変調の高周波搬送波を送り出しておき、ICカード30側にて、変復調回路74により、共振回路80のインピーダンスを変化させるようにしている。質問器50は、このインピーダンス変化を、自己側の共振回路56のインピーダンス変化として、変復調回路52により検出して復調を行う。制御部54は、復調された情報を得て、必要な処理を行う。

40

【0062】

ICカード30が質問器50から遠ざかると、電力供給が無くなるので、ICカード30の動作は停止する。しかし、不揮発性メモリ78を用いているので、電力供給が無くなったとしても、記憶された情報は保持される。

【0063】

開封検出手段である開封センサー84は、表層材32、36(図2参照)が剥がされたことを検出すると、開封検出信号をCPU76に与える。CPU76は、開封検出信号を得ると、予め定められた処理、例えば不揮発性メモリ78のデータの消去などを行なう。

【0064】

図4は、開封センサー84の一例を示す回路図である。開封センサー84は、並列接続し

50

た4つのフォトダイオードD1~D4と、抵抗R1とを、直列に接続することにより構成されている。開封センサー84には、電源生成回路72(図3参照)から電源電圧Eが印加されている。開封センサー84の2つの出力端子Tは、CPU76(図3参照)に接続されている。

【0065】

フォトダイオードD1~D4のいずれにも光が当たらないときは、2つの出力端子T間の電圧は、所定のしきい値以下になるよう設定されている。フォトダイオードD1~D4のいずれかに光が当たると、2つの出力端子T間の電圧は前記しきい値以上になるよう設定されている。

【0066】

通常は、図2に示すように、表層材32、36およびコア部材34により封鎖された空洞部38内にフォトダイオードD1~D4が配置されている。したがって、2つの出力端子T間の電圧はしきい値以下である。ところが、ICカード30が開封された場合、たとえば、表層材36が剥がされた場合には、空洞部38に光が差し込み、フォトダイオードD1~D4のいずれかに光が当たる。これにより、2つの出力端子T間の電圧はしきい値以上になる。2つの出力端子T間に生ずる当該しきい値以上の電圧が、上述の開封検出信号に該当する。

【0067】

なお、この例においては、フォトダイオードD1~D4のいずれかに光が当たると、2つの出力端子T間の電圧がしきい値以上になるよう設定したが、フォトダイオードD1~D4のうち2つ以上、3つ以上、または全てに光が当たった場合に、2つの出力端子T間の電圧がしきい値以上になるよう設定することもできる。このように設定すれば、フォトダイオードD1~D4個々の容量が小さくて済むため、フォトダイオードD1~D4を目立たなくすることができる。

【0068】

また、この例においては、4つのフォトダイオードD1~D4を並列接続して用いたが、並列接続するフォトダイオードの数は、4つに限定されるものではない。また、フォトダイオードを1つだけ用いることもできる。

【0069】

また、この例においては、光を検出する手段としてフォトダイオードを例に説明したが、光を検出する手段としては、フォトダイオードの他に、たとえばフォトトランジスタなどを用いることもできる。なお、外部からの光を検知することにより開封を検出する手段は、上述の回路等に限定されるものではない。

【0070】

つぎに、図5に、開封センサー84の他の例を示す。図5Aは、他の例による開封センサー84を用いたICカード30の要部断面を示す図である。図5Bは、当該開封センサー84の回路図である。

【0071】

図5Bに示すように、開封センサー84は、2つの抵抗R2およびR3を直列に接続することにより構成されている。図4に示される例と同様に、開封センサー84には、電源生成回路72から電源電圧Eが印加され、開封センサー84の2つの出力端子Tは、CPU76に接続されている。

【0072】

図5Aに示すように、表層材32の内側には電極46が固着され、表層材36の内側には電極48が固着されている。電極46と電極48との間のコア部材34は、所定の電気抵抗R2を有するよう設定されている。すなわち、コア部材34が、図5Bに示す抵抗R2に該当する。電極46、48は、それぞれ、ワイヤ62、64を介して、タブ40に接続されている。抵抗R3は、タブ40の適所に配置されている(図示せず)。

【0073】

電極46、48間の抵抗値がR2に等しいときは、2つの出力端子T間の電圧は、所定の

10

20

30

40

50

しきい値以下になるよう設定されている。電極 46、48間の抵抗値がR2より大きくなると、2つの出力端子T間の電圧は前記しきい値以上になるよう設定されている。

【0074】

通常は、図5に示すように、電極46、48間にコア部材34が密着した状態になっている。したがって、2つの出力端子T間の電圧はしきい値以下である。ところが、ICカード30が開封された場合、たとえば、表層材36が剥がされた場合には、表層材36に固着された電極48と、コア部材34とが分離してしまうため、電極46、48間の抵抗値が極めて大きくなる。これにより、2つの出力端子T間の電圧はしきい値以上になる。図4に示される例と同様に、2つの出力端子T間に生ずる当該しきい値以上の電圧が、上述の開封検出信号に該当する。なお、抵抗値の変化を検知することにより開封を検出する手段は、上述の回路等に限定されるものではない。

10

【0075】

つぎに、図6に、開封センサー84のさらに他の例を示す。図6Aは、さらに他の例による開封センサー84を用いたICカード30の要部断面を示す図である。図6Bは、当該開封センサー84の回路図である。

【0076】

図6Bに示すように、開封センサー84は、コンデンサCsおよび抵抗R4を直列に接続することにより構成されている。上述の各例と同様に、開封センサー84には、電源生成回路72から電源電圧Eが印加され、開封センサー84の2つの出力端子Tは、CPU76に接続されている。

20

【0077】

図6Aに示すように、表層材32の内側には電極46が固着され、表層材36の内側には電極48が固着され、電極46、48は、それぞれ、ワイヤ62、64を介して、タブ40に接続されている点は、図5に示す例と同様である。ただし、図6に示す開封センサー84においては、電極46と電極48との間のコア部材34は、所定の誘電率を有するよう設定されている。すなわち、電極46、48およびコア部材34により、所定の静電容量Csを有するコンデンサCsを構成している。抵抗R4は、タブ40の適所に配置されている(図示せず)。

【0078】

2つの出力端子T間の電圧は、電源E投入後、コンデンサCsおよび抵抗R4により定まる時定数で、電源電圧に達する。そこで、抵抗R4の値を適当な値に設定することで、電極46、48間の静電容量がCsに等しいときには、電源投入後所定時間経過後における2つの出力端子T間の電圧が、所定のしきい値以下になるように設定している。電極46、48間の静電容量がCsより小さくなると、すなわち時定数が小さくなると、電源投入後所定時間経過後における2つの出力端子T間の電圧が、前記しきい値以上になるよう設定されている。

30

【0079】

通常は、図6に示すように、電極46、48間にコア部材34が密着した状態になっている。したがって、電源投入後所定時間経過後における2つの出力端子T間の電圧はしきい値以下である。ところが、ICカード30が開封された場合、たとえば、表層材36が剥がされた場合には、表層材36に固着された電極48とコア部材34とが分離するとともに、表層材36に固着された電極48と、表層材32に固着された電極46との距離が大きくなる。これにより、電極46、48間の静電容量がCsより小さくなるため、時定数が小さくなる。この結果、電源投入後所定時間経過後における2つの出力端子T間の電圧はしきい値以上になる。この例においては、電源投入後所定時間経過後において2つの出力端子T間に生ずる当該しきい値以上の電圧が、上述の開封検出信号に該当する。

40

【0080】

なお、静電容量の変化を検知することにより開封を検出する手段は、上述の回路等に限定されるものではない。たとえば、コンデンサとコイルとにより共振回路を構成し、コンデンサの静電容量の変化に起因する当該共振回路の共振周波数の変化を検出することにより

50

開封を検出するよう構成することもできる。

【 0 0 8 1 】

なお、上述の各実施形態においては、図 3 に示すように、開封センサー 8 4 を IC チップ 7 0 の外部に設けるよう構成したが、開封センサー 8 4 を設ける位置は、特に限定されるものではない。たとえば、図 1 2 に示すように、開封センサー 8 4 を IC チップ 7 0 の内部に設けるよう構成することもできる。また、開封センサー 8 4 の一部を IC チップ 7 0 の内部に設け、他の部分を IC チップ 7 0 の外部に設けるよう構成することもできる。

【 0 0 8 2 】

開封センサー 8 4 の一部または全体を、IC チップ 7 0 の内部に設けるようすることで、開封センサー 8 4 の存在が IC チップ 7 0 の外部から判り難くなり、さらに機密保護に対する安全性を高めることができる。また、IC チップ 7 0 を製造する際、開封センサー 8 4 の一部または全体を造り込むことができるので、IC カード 3 0 の製造コストの上昇を抑えることが可能となる。なお、後述する IC チップモジュールにおいても、IC カード 3 0 の場合と同様に、開封センサー 8 4 の一部または全体を、IC チップの内部に設けることができる。

【 0 0 8 3 】

図 1 3 は、前述の開封センサー 8 4 (図 4 参照) を構成するフォトダイオード D 1 , D 2 , D 3 , D 4 を、IC チップ 7 0 に設けられた IC 回路の一部を用いて構成した場合における、IC チップ 7 0 の構成の一部を示す図面である。図 1 3 A は、IC チップ 7 0 の平面構成を模式的に表わした図面である。図 1 3 B は、IC チップ 7 0 の主要断面図である。

【 0 0 8 4 】

図 1 3 B に示すように、IC チップ 7 0 の p 型半導体基板 1 0 0 内に、複数 (この例では 4 つ) の n ウェル領域 1 0 2 が形成されている。各 n ウェル領域 1 0 2 内に p+領域 1 0 4 が形成されている。それぞれの n ウェル領域 1 0 2 と p+領域 1 0 4 とにより、フォトダイオード D 1 , D 2 , D 3 , D 4 が構成される。

【 0 0 8 5 】

各 p+領域 1 0 4 は、層間膜 1 0 6 に設けられたコンタクトホール 1 0 6 a を介して、アルミ配線 1 0 8 により、相互に接続される。同様に、各 n ウェル領域 1 0 2 も、アルミ配線 1 1 0 (図 1 3 A 参照) により、相互に接続される。このように、アルミ配線 1 0 8 とアルミ配線 1 1 0 とを用いて、4 つのフォトダイオード D 1 , D 2 , D 3 , D 4 を並列に接続している。これらを覆うようにパッシベーション膜 1 1 2 が形成されている。

【 0 0 8 6 】

前述 (図 2 参照) の場合同様、IC カード 3 0 が開封された場合、たとえば、表層材 3 6 が剥がされた場合には、パッシベーション膜 1 1 2、層間膜 1 0 6 を透過した光が、IC チップ 7 0 の表面近くに形成されたフォトダイオード D 1 ~ D 4 に当たる。これにより、開封検出信号が生成される。

【 0 0 8 7 】

このように、フォトダイオード D 1 , D 2 , D 3 , D 4 を、IC チップ 7 0 に設けられた IC 回路の一部を用いて構成することは、製造技術上、比較的容易である。また、このように、小さなフォトダイオードを複数分散させて造り込むようにすれば、フォトダイオードの存在が IC チップ 7 0 の外部から、いっそう判り難くなるため好都合である。

【 0 0 8 8 】

なお、図 1 3 の例では、p 型半導体基板 1 0 0 内に、フォトダイオード D 1 , D 2 , D 3 , D 4 に対応させて、複数の n ウェル領域 1 0 2 を形成するよう構成したが、図 1 4 のように、p 型半導体基板 1 0 0 内に、フォトダイオード D 1 , D 2 , D 3 , D 4 に兼用して用いられる一つの n ウェル領域 1 0 2 を形成するよう構成してもよい。このように構成すれば、アルミ配線 1 1 0 を短くすることができ、好都合である。

【 0 0 8 9 】

つぎに、IC カード 3 0 が開封された場合に CPU 7 6 が行なう処理の一例について、図 3 または図 1 2、および図 7 のフローチャートを参照しつつ説明する。上述のように、I

10

20

30

40

50

Cカード30は、内部に電源をもっていない。したがって、ICカード30が開封されたとしても、CPU76が作動していないときには、CPU76はICカード30が開封されたことを知るできない。

【0090】

ICカード30を開封した者が、CPU76の動作や不揮発性メモリ78のデータを調べるために、露出したICチップ70の電源用のパッド(図示せず)を探し、これにプローブなどを当てて、ICチップ70に電源を与えたとする。電源が与えられることにより、CPU76が起動する(ステップS1)。

【0091】

CPU76は、起動後、まず、開封センサー84から開封検出信号が与えられているか否かを調べる(ステップS2)。開封検出信号が与えられていない場合には、通常の処理を行なう。

10

【0092】

上述のように、ICカード30が開封された場合には、開封センサー84から開封検出信号が与えられている。したがって、このときには、CPU76は、不揮発性メモリ78のデータを全て消去する(ステップS3)。

【0093】

このように、ICカード30を開封すると、不揮発性メモリ78のデータが全て消去されるため、いったん開封されると、誰も当該データを知ることはできなくなる。このように構成することで、機密保護に対する安全性を極めて高くすることができる。

20

【0094】

なお、この例においては、ICカード30が開封されると不揮発性メモリ78のデータを全て消去するよう構成したが、ICカード30が開封されると、不揮発性メモリ78の一部のデータのみを消去するよう構成することもできる。このように構成すれば、第三者に知られてはならないデータのみを選択的に消去するとともに、その他のデータを保存することができるため、好都合である。

【0095】

図8は、ICカード30が開封された場合にCPU76が行なう処理の他の例を示すフローチャートである。CPU76が開封を検出するまでの処理(ステップS11、S12)は、図7に示される例と同様である(ステップS1、S2参照)。ただし、この例においては、開封を検出すると、CPU76は、不揮発性メモリ78のデータを全て読出し不能とする(ステップS13)。

30

【0096】

また、図7に示される例と異なり、この例においては、読出し不能とされた不揮発性メモリ78のデータを、特別の処理を施すことにより、再度読み出すこともできる。

【0097】

すなわち、CPU76は、ICチップ70に設けられた所定のパッド(図示せず)から所定のイネーブル信号(読出し許可信号)が入力されたか否かを監視しており(ステップS14)、該イネーブル信号が入力された場合に限り、不揮発性メモリ78のデータを、再度読出し可能とする(ステップS15)。なお、イネーブル信号を暗号化しておけば、第三者によるデータの読み出しを、ある程度防止することができる。

40

【0098】

このように、ICカード30を開封すると不揮発性メモリ78のデータが全て読出し不能となるよう構成するとともに、特別の処理を施すことで当該データを知り得るよう構成すれば、第三者にデータを知られる危険が少なく、かつ、必要に応じてデータを後で取り出すことも可能となるため、好都合である。

【0099】

なお、この例においては、ICカード30が開封されると不揮発性メモリ78のデータを全て読出し不能とするよう構成したが、ICカード30が開封されると、不揮発性メモリ78の一部のデータのみを読出し不能とするよう構成することもできる。

50

【 0 1 0 0 】

また、イネーブル信号が入力された場合、読出不能とされた全ての不揮発性メモリ 7 8 のデータを再度読出し可能とするよう構成したが、イネーブル信号が入力された場合、読出不能とされた不揮発性メモリ 7 8 のデータのうち、一部のデータのみを再度読出し可能とするよう構成することもできる。このように構成すれば、第三者に絶対知られてはならないデータについては、だれも読み出すことができなくなるため、機密保持の点で好ましい。

【 0 1 0 1 】

図 9 は、IC カード 3 0 が開封された場合に CPU 7 6 が行なう処理のさらに他の例を示すフローチャートである。CPU 7 6 が開封を検出するまでの処理（ステップ S 2 1、S 2 2）は、上述の各例と同様である。ただし、この例においては、開封を検出すると、CPU 7 6 は、CPU 7 6 自身を作動不能とする（ステップ S 2 3）。

10

【 0 1 0 2 】

このように、IC カード 3 0 を開封すると、CPU 7 6 が機能しなくなるので、不正に IC カードや IC チップモジュールを入手して開封したとしても、データ処理の機能を知るとは極めて困難となる。

【 0 1 0 3 】

図 8 に示される例と同様に、この例においても、いったん作動不能となった CPU 7 6 を、特別の処理を施すことにより、再度作動可能にすることができる。すなわち、IC チップ 7 0 に設けられた所定のパッド（図示せず）から所定のイネーブル信号（CPU 作動許可信号）が入力された場合に限り、CPU 7 6 が、再度作動可能となる。（ステップ S 2 4、S 2 5）。

20

【 0 1 0 4 】

なお、この例においては、IC カード 3 0 が開封されると CPU 7 6 の機能全体を作動不能とするよう構成したが、IC カード 3 0 が開封されると、CPU 7 6 の機能の一部のみを停止させ、他の機能を停止させないよう構成することもできる。このように構成すれば、第三者に知られてはならない処理機能のみを停止させ、その他の一般的な機能は停止させないようにすることができるため、好都合である。

【 0 1 0 5 】

また、イネーブル信号が入力された場合、停止された CPU 7 6 の機能の全てを作動可能とするよう構成したが、イネーブル信号が入力された場合、停止された CPU 7 6 の機能のうち、一部の機能のみを、再度作動可能とするよう構成することもできる。このように構成すれば、第三者に絶対知られてはならない処理機能については、だれも知ることができなくなるため、機密保持の点で好ましい。

30

【 0 1 0 6 】

なお、この例においては、所定のイネーブル信号を入力することにより、停止された CPU 7 6 の機能を、再度作動可能とするよう構成したが、いったん停止された CPU 7 6 の機能は、再び作動可能とならないよう構成することもできる。

【 0 1 0 7 】

つぎに、図 1 0 A に、この発明の他の実施形態による IC チップモジュール 9 2 の分解斜視図を示す。IC チップモジュール 9 2 は、プリペイドカード、スキー場のリフトや鉄道の自動改札、荷物の自動仕分け等に用いる IC カードに内蔵される。

40

【 0 1 0 8 】

IC チップモジュール 9 2 は、IC チップ 8 6 と IC チップ 8 8 とを異方性導電体 9 0 により接着することにより形成されている。この実施形態においては、IC チップ 8 6 に、CPU、変復調回路、電源生成回路などの主要回路（図示せず）が搭載され、IC チップ 8 8 に不揮発性メモリ（図示せず）が搭載されている。IC チップ 8 6 の上面には複数の端子 8 6 a、8 6 b、・・・が設けられ、IC チップ 8 8 の下面には、前述の端子 8 6 a、8 6 b、・・・と対向する位置に、端子 8 8 a、8 8 b、・・・が、それぞれ設けられている。

50

【0109】

異方性導電体90は、一方向にのみ導電性を有する導電体で、接着性を有している。異方性導電体として、たとえば熱硬化性の接着剤であるアニソルム（日立化成）を用いることができる。このような異方性導電体90を用いることにより、ICチップ86およびICチップ88を強固に接着することができる。異方性導電体90を用いて、ICチップ86およびICチップ88を接着することにより、互いに対向する位置に設けられた各端子86a, 86b, …と、端子88a, 88b, …とが、電氣的に接続される。このようにして、ICチップモジュール92を形成することができる。

【0110】

端子86c, 86d, …と、端子88c, 88d, …とが、電氣的に接続されることにより、ICチップ86に設けられた主要回路とICチップ88に設けられた不揮発性メモリとが電氣的に接続される。なお、このようにして形成されたICチップモジュール92と、アンテナを含む共振回路（図示せず）とを収納体（図示せず）に封入することにより、非接触式のICカードが完成する。

10

【0111】

ICチップモジュール92は、開封センサー84を備えている。図10Bに、この実施形態における開封センサー84の回路図を示す。図10Bに示すように、開封センサー84は、配線89と抵抗R5とを直列に接続することにより構成されている。上述の各開封センサー84（たとえば図5B）に示される例と同様に、開封センサー84には、ICチップ86に設けられた電源生成回路（図示せず）から電源電圧Eが印加され、開封センサー84の2つの出力端子Tは、ICチップ86に設けられたCPU（図示せず）に接続されている。

20

【0112】

図10Aに示すように、ICチップ88に設けられた端子88aと端子88bとは、ICチップ88の内部で、配線89により電氣的に接続されている。したがって、ICチップ86に設けられた端子86aと端子86bとは、異方性導電体90、端子88a、配線89、端子88bを介して電氣的に接続されている。なお、図10Bに示す抵抗R5は、ICチップ86内の適所に配置されている（図示せず）。

【0113】

2つの出力端子T間が配線89により導通されているときは、2つの出力端子T間の電圧は、所定のしきい値以下になるよう設定されている。2つの出力端子T間が非導通状態（断線状態）になると、2つの出力端子T間の電圧は前記しきい値以上になるよう設定されている。

30

【0114】

通常は、ICチップ86とICチップ88とは異方性導電体90を介して接続されているため、2つの出力端子T間が導通状態になっている。このため、2つの出力端子T間の電圧はしきい値以下である。ところが、ICチップモジュール92が開封された場合、すなわち、ICチップ86とICチップ88とが分離された場合には、端子86aと端子86bとは非導通状態となる。これにより、2つの出力端子T間の電圧はしきい値以上になる。2つの出力端子T間に生ずる当該しきい値以上の電圧が、上述の開封検出信号に該当する。

40

【0115】

なお、配線が断線状態となったことを検知することにより開封を検出する手段は、上述の回路等に限定されるものではない。

【0116】

また、異方性導電体90を用いることなく、他の方法、たとえばハンダ付けや、共晶結合を利用したバンプ技術などを用いて、端子86a, 86b, …と、端子88a, 88b, …とを電氣的に接続するよう構成することもできる。

【0117】

つぎに、図11Aに、この発明の他の実施形態によるICチップモジュール98の分解斜

50

視図を示す。ICチップモジュール98は、ICチップ94と、ICチップ94の上面に貼り付けられたシール状部材96とを備えている。上述のICチップモジュール92(図10参照)の場合と異なり、この実施形態においては、ひとつのICチップ94に、CPU、変復調回路、電源生成回路などの主要回路および不揮発性メモリを搭載している。

【0118】

ICチップ94の上面には2個の端子94a, 94b、および不揮発性メモリのチェック等に使用するパッド95が設けられている。シール状部材96はこれらの端子94a, 94b、およびパッド95を覆うように貼り付けられている。シール状部材96の接着面側の、少なくとも端子94a, 94bに対向する帯状の部分は、導電性の材料で形成された帯状配線97を構成している。

10

【0119】

ICチップモジュール98の開封センサー84の回路図を図11Bに示す。この実施形態における開封センサー84の回路は、前述の図10Bに示す回路と同様である。すなわち、図11Aに示すように、ICチップ94に設けられた端子94aと端子94bとは、シール部材96に形成された帯状配線97を介して、電気的に接続されている。

【0120】

上述のICチップモジュール92の場合同様、通常は、ICチップ94の上面にシール部材96が貼り付けられているため、2つの出力端子T間が導通状態になっている。このため、2つの出力端子T間の電圧は、しきい値以下である。ところが、ICチップモジュール98が開封された場合、すなわち、パッド95にプローブ等をあてるためにICチップ94の上面のシール部材96が剥がされた場合には、端子94aと端子94bとは非導通状態となる。これにより、2つの出力端子T間の電圧は、しきい値以上になる。2つの出力端子T間に生ずる当該しきい値以上の電圧が、開封検出信号に該当するのは、上述のICチップモジュール92の場合と同様である。開封検出信号を得ることにより、CPUは、ICチップモジュール98が開封されたことを知る。

20

【0121】

なお、図10および図11に示す実施形態においては、配線が断線状態(非導通状態)となったことを検知することによりICチップモジュールが開封されたことを検出する場合を例に説明したが、上述のICカード30の場合同様、ICチップモジュールが開封されたときの外部からの光を検知することにより開封を検出するよう構成することもできる。また、ICチップモジュールが開封されたときの静電容量の変化を検知することにより開封を検出するよう構成したり、ICチップモジュールが開封されたときの抵抗値の変化を検知することにより開封を検出するよう構成することもできる。

30

【0122】

さて、ICチップ86(図10参照)またはICチップ94(図11参照)に内蔵されたCPUは、開封検出信号を得ると、上述のICカード30の場合と同様の処理、例えばCPUを作動不能とするような処理(図9参照)を行なう。

【0123】

なお、ICチップモジュール98(図11参照)のように、CPUと不揮発性メモリとを同一のICチップに設けるよう構成した場合には、不揮発性メモリのデータの一部または全部を消去するよう処理(図7参照)や、データの一部または全部を読出禁止とするよう処理(図8参照)を行なうよう構成することもできる。

40

【0124】

なお、上述の各実施形態においては、1コイル型の非接触型のICカードに、この発明を適用した場合を例に説明したが、この発明は、いわゆる複数コイル型の非接触型のICカードにも適用することができる。また、非接触型のICカード以外に、接触型のICカードにも適用することができる。さらに、ICチップを搭載したICカード一般に適用することができる。ここでいうICカードとは、収納体にICチップを収納したものをいい、形状、大きさを問わない。収納体は、略板状の部材の他、箱状の部材をも含む概念である。また、ICカードのみならず、IC回路を設けた部材を含むICチップモジュールにも

50

適用することができる。

【図面の簡単な説明】

【図 1】この発明の一実施形態による IC カード 30 を示す図面である。

【図 2】図 1 における要部断面（断面 S 2 - S 2）を示す図面である。

【図 3】IC カード 30 の回路構成を示す図面である。

【図 4】開封センサー 84 の一例を示す回路図である。

【図 5】図 5 A は、他の例による開封センサー 84 を用いた IC カード 30 の要部断面を示す図である。図 5 B は、当該開封センサー 84 の回路図である。

【図 6】図 6 A は、さらに他の例による開封センサー 84 を用いた IC カード 30 の要部断面を示す図である。図 6 B は、当該開封センサー 84 の回路図である。

10

【図 7】IC カード 30 が開封された場合に CPU 76 が行なう処理の一例を示すフローチャートである。

【図 8】IC カード 30 が開封された場合に CPU 76 が行なう処理の他の例を示すフローチャートである。

【図 9】IC カード 30 が開封された場合に CPU 76 が行なう処理のさらに他の例を示すフローチャートである。

【図 10】図 10 A はこの発明の他の実施形態による IC チップモジュール 92 の分解斜視図である。図 10 B は、この実施形態における開封センサー 84 の回路図である。

【図 11】図 11 A はこの発明の他の実施形態による IC チップモジュール 98 の分解斜視図である。図 11 B は、この実施形態における開封センサー 84 の回路図である。

20

【図 12】開封センサーを IC チップの内部に設けた場合の IC カードの構成を示す図面である。

【図 13】図 13 A は、IC 回路の一部を用いてフォトダイオードを構成した場合における、IC チップ 70 の平面構成の一例を表わした図面である。図 13 B は、図 13 A に示す IC チップ 70 の主要断面図である。

【図 14】図 14 A は、IC 回路の一部を用いてフォトダイオードを構成した場合における、IC チップ 70 の平面構成の他の例を表わした図面である。図 14 B は、図 14 A に示す IC チップ 70 の主要断面図である。

【図 15】従来の非接触型の IC カードの一例を示す図面である。

【図 16】図 16 A は、図 15 における断面 S 1 - S 1 を示す図面である。図 16 B は、IC カード 2 の回路図である。

30

【図 17】従来の非接触型の IC カードの他の例を示す図面である。

【符号の説明】

30 IC カード


70 IC チップ

76 CPU


78 不揮発性メモリ

84 開封センサー


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】



【図16】



【 図 17 】



フロントページの続き

合議体

審判長 赤川 誠一

審判官 中里 裕正

審判官 鈴木 匡明

- (56)参考文献 特開平4 - 2 6 4 6 4 3 (J P , A)
特開平8 - 1 1 5 2 6 7 (J P , A)
特開平6 - 3 2 5 2 2 3 (J P , A)
特開昭6 2 - 2 3 1 3 5 2 (J P , A)
特開昭6 1 - 8 4 0 5 4 (J P , A)
特開平2 - 7 1 3 4 5 (J P , A)
特開平6 - 2 0 4 5 4 8 (J P , A)
特開平2 - 4 4 4 4 7 (J P , A)

- (58)調査した分野(Int.Cl. , D B名)

G06F12/14

G06K19/00