

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第6069403号
(P6069403)

(45) 発行日 平成29年2月1日(2017.2.1)

(24) 登録日 平成29年1月6日(2017.1.6)

(51) Int.Cl.	F I
HO 1 L 29/786 (2006.01)	HO 1 L 29/78 6 1 8 B
HO 1 L 21/822 (2006.01)	HO 1 L 27/04 C
HO 1 L 27/04 (2006.01)	HO 1 L 27/06 1 0 2 A
HO 1 L 21/8234 (2006.01)	HO 1 L 27/08 3 3 1 E
HO 1 L 27/06 (2006.01)	HO 1 L 29/78 6 1 3 Z
請求項の数 4 (全 36 頁) 最終頁に続く	

(21) 出願番号	特願2015-86877 (P2015-86877)	(73) 特許権者	000153878
(22) 出願日	平成27年4月21日(2015.4.21)		株式会社半導体エネルギー研究所
(62) 分割の表示	特願2011-181935 (P2011-181935) の分割	(72) 発明者	山崎 舜平
原出願日	平成23年8月23日(2011.8.23)		神奈川県厚木市長谷398番地 株式会社
(65) 公開番号	特開2015-164213 (P2015-164213A)		半導体エネルギー研究所内
(43) 公開日	平成27年9月10日(2015.9.10)	審査官	竹口 泰裕
審査請求日	平成27年4月30日(2015.4.30)		
(31) 優先権主張番号	特願2010-190856 (P2010-190856)		
(32) 優先日	平成22年8月27日(2010.8.27)		
(33) 優先権主張国	日本国(JP)		
		最終頁に続く	

(54) 【発明の名称】 半導体装置

(57) 【特許請求の範囲】

【請求項1】

ゲート電極と、
ゲート絶縁膜と、
In - Ga - Zn系酸化物と、を有し、
前記In - Ga - Zn系酸化物は、絶縁物として機能し、
前記In - Ga - Zn系酸化物は、非単結晶であり、
前記In - Ga - Zn系酸化物は、結晶部を有し、
前記結晶部は、前記In - Ga - Zn系酸化物の表面に垂直な方向に沿うように配向したc軸を有し、
前記In - Ga - Zn系酸化物は、前記ゲート絶縁膜の端部と一致する端部を有することを特徴とする半導体装置。

【請求項2】

ゲート電極と、
ゲート絶縁膜と、
In - Ga - Zn系酸化物と、
前記In - Ga - Zn系酸化物の第1の領域と接する、ソース電極と、
前記In - Ga - Zn系酸化物の第2の領域と接する、ドレイン電極と、を有し、
前記In - Ga - Zn系酸化物は、絶縁物として機能し、
前記In - Ga - Zn系酸化物は、非単結晶であり、

10

20

前記 In - Ga - Zn 系酸化物は、結晶部を有し、

前記結晶部は、前記 In - Ga - Zn 系酸化物の表面に垂直な方向に沿うように配向した c 軸を有し、

前記 In - Ga - Zn 系酸化物は、前記ゲート絶縁膜の端部と一致する端部を有することを特徴とする半導体装置。

【請求項 3】

請求項 1 又は請求項 2 において、

前記 In - Ga - Zn 系酸化物の比誘電率は、1.4 乃至 1.6 であることを特徴とする半導体装置。

【請求項 4】

請求項 1 乃至請求項 3 のいずれか一において、

前記ゲート電極は、モリブデン、チタン、タングステン、タンタル、アルミニウム、銅、クロム、ネオジウム、又はスカンジウムを有することを特徴とする半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、薄膜トランジスタの作製方法、液晶表示装置の作製方法、及び半導体装置の作製方法に関する。

【0002】

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、半導体回路、記憶装置、撮像装置、表示装置、電気光学装置及び電子機器などは全て半導体装置である。

【背景技術】

【0003】

近年、ガラス基板等の絶縁性表面を有する基板上に形成された、厚さ数 nm ~ 数百 nm 程度の半導体薄膜により構成される薄膜トランジスタが注目されている。薄膜トランジスタは、IC (Integrated Circuit) 及び電気光学装置を始めとした電子デバイスに広く応用されている。薄膜トランジスタは、特に液晶表示装置等に代表される、画像表示装置のスイッチング素子として開発が急がれている。アクティブマトリクス型液晶表示装置では、選択されたスイッチング素子に接続された画素電極と、該画素電極に対応する対向電極の間に電圧が印加されることにより、画素電極と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。ここで、アクティブマトリクス型液晶表示装置とは、マトリクス状に配置された画素電極をスイッチング素子により駆動することによって、画面上に表示パターンが形成される方式を採用した液晶表示装置をいう。

【0004】

上記のようなアクティブマトリクス型液晶表示装置の用途は拡大しており、画面サイズの大面積化、高精細化及び高開口率化の要求が高まっている。また、アクティブマトリクス型液晶表示装置には高い信頼性が求められ、その生産方法には高い生産性及び生産コストの低減が求められる。生産性を高め、生産コストを低減する方法の一つに、工程の簡略化が挙げられる。

【0005】

アクティブマトリクス型液晶表示装置では、スイッチング素子として主に薄膜トランジスタが用いられている。薄膜トランジスタの作製において、フォトリソグラフィ工程を削減または簡略化することは、工程全体の簡略化のために重要である。例えばフォトリソグラフィ工程が 1 つ増加すると、レジスト塗布、プリベーク、露光、現像、ポストベーク等の工程と、その前後の工程において、被膜の形成及びエッチング工程、更にはレジスト剥離、洗浄及び乾燥工程等が必要になる。そのため、作製工程におけるフォトリソグラフィ工程が 1 つ増加するだけで、工程数が大幅に増加する。そのため、作製工程におけるフォトリソグラフィ工程を削減または簡略化するために、数多くの技術開発がなされている。

10

20

30

40

50

【 0 0 0 6 】

薄膜トランジスタは、チャネル形成領域がゲート電極より下層に設けられるトップゲート型と、チャネル形成領域がゲート電極より上層に設けられるボトムゲート型に大別される。これらの薄膜トランジスタは、少なくとも5枚のフォトマスクにより作製されることが一般的である。

【 0 0 0 7 】

フォトリソグラフィ工程を簡略化させる従来の技術としては、裏面露光、レジストリフロー又はリフトオフ法といった複雑な技術を用いるものが多く、特殊な装置を必要とするものが多い。このような複雑な技術を用いることで、これに起因する様々な問題が生じ、歩留まりの低下の一因となっている。また、薄膜トランジスタの電気的特性を犠牲にせざるを得ないことも多い。

10

【 0 0 0 8 】

また、薄膜トランジスタの作製工程における、フォトリソグラフィ工程を簡略化するための代表的な手段として、多階調マスク（ハーフトーンマスク又はグレートーンマスクと呼ばれるもの）を用いた技術が広く知られている。多階調マスクを用いて作製工程を低減する技術として、例えば特許文献1が挙げられる。

【 先行技術文献 】

【 特許文献 】

【 0 0 0 9 】

【 特許文献1 】 特開 2 0 0 3 - 1 7 9 0 6 9 号公報

20

【 発明の概要 】

【 発明が解決しようとする課題 】

【 0 0 1 0 】

本発明の一態様は、薄膜トランジスタの作製に用いるフォトリソグラフィ工程を従来よりも少なくすることを課題の一とする。

【 0 0 1 1 】

本発明の一態様は、新たなフォトマスクを用いることなく薄膜トランジスタを有する液晶表示装置のパターニングを行うことを課題の一とする。

【 0 0 1 2 】

本発明の一態様は、薄膜トランジスタを有する表示装置の作製に用いるフォトマスクの枚数を従来よりも少なくすることを課題の一とする。

30

【 0 0 1 3 】

消費電力が低減された液晶表示装置を提供することを課題の一とする。

【 0 0 1 4 】

信頼性の高い液晶表示装置を提供することを課題の一とする。

【 課題を解決するための手段 】

【 0 0 1 5 】

半導体層のエッチングと、コンタクトホール形成を、同一のフォトリソグラフィ工程を介して行う。具体的には、島状の半導体層を形成するためのフォトリソグラフィ工程を、画素電極とドレイン電極を接続するためのコンタクトホール形成のためのフォトリソグラフィ工程と同時に行う。

40

【 0 0 1 6 】

本発明の一態様は、基板上に、第1のフォトリソグラフィ工程によりゲート電極を形成し、ゲート電極上にゲート絶縁層を形成し、ゲート絶縁層上に半導体層を形成し、半導体層上に、第2のフォトリソグラフィ工程によりソース電極及びドレイン電極を形成し、ソース電極及びドレイン電極上に絶縁層を形成し、第3のフォトリソグラフィ工程により、ドレイン電極と重なる絶縁層の一部を選択的に除去して行うコンタクトホール形成と、ソース電極及びドレイン電極と重ならない絶縁層一部と半導体層の一部とゲート絶縁層の一部の除去を行ない、絶縁層上に、第4のフォトリソグラフィ工程により画素電極を形成することを特徴とする。

50

【0017】

また、基板とゲート電極の間に、基板からの不純物元素の拡散を防止する機能を有する絶縁層を設けても良い。

【0018】

本発明の一態様は、基板上に第1の絶縁層を形成し、第1の絶縁層上に第1の電極を形成し、第1の電極上に第2の絶縁層を形成し、第2の絶縁層上に半導体層を形成し、半導体層上に第2の電極と第3の電極を形成し、第2の電極と第3の電極を覆って第3の絶縁層を形成し、第2の電極または第3の電極と重なる第3の絶縁層の一部を除去して行うコンタクトホール形成と、第3の絶縁層、半導体層、及び第2の絶縁層の一部を除去する工程を、同一の工程で行うことを特徴とする。

10

【0019】

第2の絶縁層はゲート絶縁層として機能し、第3の絶縁層は保護絶縁層として機能する。また、第1の電極はゲート電極として機能し、第2の電極はソース電極またはドレイン電極の一方として機能し、第3の電極はソース電極またはドレイン電極の他方として機能する。

【0020】

コンタクトホール形成と、第3の絶縁層、半導体層、及び第2の絶縁層の一部の除去は、ドライエッチングまたはウェットエッチング、もしくはドライエッチングとウェットエッチングを組み合わせで行うことができる。

【0021】

ゲート電極、ソース電極、ドレイン電極、もしくはこれらの電極に接続する配線を、銅またはアルミニウムを含む材料で形成することにより、配線抵抗を低減し、信号の遅延を防ぐことができる。

20

【0022】

また、半導体層に酸化物半導体を用いることで、消費電力が少なく、信頼性の高い液晶表示装置を実現できる。

【0023】

なお、電子供与体（ドナー）となる水分または水素などの不純物が低減されて高純度化された酸化物半導体（purified OS）は、その後、酸化物半導体に酸素を供給して、酸化物半導体内の酸素欠損を低減することによりi型（真性）の酸化物半導体又はi型に限りなく近い（実質的にi型化した）酸化物半導体とすることができる。i型化または実質的にi型化されたトランジスタは、オフ電流が著しく低いという特性を有する。具体的に、高純度化された酸化物半導体は、二次イオン質量分析法（SIMS: Secondary Ion Mass Spectroscopy）による水素濃度の測定値が、 $5 \times 10^{19} / \text{cm}^3$ 以下、好ましくは $5 \times 10^{18} / \text{cm}^3$ 以下、より好ましくは $5 \times 10^{17} / \text{cm}^3$ 以下、さらに好ましくは $1 \times 10^{16} / \text{cm}^3$ 以下とする。

30

【0024】

また、ホール効果測定により測定できるi型化または実質的にi型化された酸化物半導体のキャリア密度は、 $1 \times 10^{14} / \text{cm}^3$ 未満、好ましくは $1 \times 10^{12} / \text{cm}^3$ 未満、さらに好ましくは $1 \times 10^{11} / \text{cm}^3$ 未満である。また、酸化物半導体のバンドギャップは、2 eV 以上、好ましくは 2.5 eV 以上、より好ましくは 3 eV 以上である。i型化または実質的にi型化された酸化物半導体を用いることにより、トランジスタのオフ電流を下げるることができる。

40

【0025】

ここで、酸化物半導体中の、水素濃度のSIMS分析について触れておく。SIMS分析は、その原理上、試料表面近傍や、材質が異なる膜との積層界面近傍のデータを正確に得ることが困難であることが知られている。そこで、膜中における水素濃度の厚さ方向の分布をSIMSで分析する場合、対象となる膜が存在する範囲において、値に極端な変動が無く、ほぼ一定の値が得られる領域における平均値を、水素濃度として採用する。また、測定の対象となる膜の厚さが小さい場合、隣接する膜内の水素濃度の影響を受けて、ほぼ

50

一定の値が得られる領域を見いだせない場合がある。この場合、当該膜が存在する領域における、水素濃度の最大値または最小値を、当該膜中の水素濃度として採用する。さらに、当該膜が存在する領域において、最大値を有する山型のピーク、最小値を有する谷型のピークが存在しない場合、変曲点の値を水素濃度として採用する。

【発明の効果】

【0026】

本発明の一態様によれば、液晶表示装置の作製工程を大幅に削減できるため、低コストで生産性の良い液晶表示装置を提供することができる。

【0027】

消費電力が少なく、信頼性の高い液晶表示装置を提供することができる。

10

【図面の簡単な説明】

【0028】

【図1】本発明の一態様を説明する上面図及び断面図。

【図2】本発明の一態様を説明する上面図及び断面図。

【図3】本発明の一態様を説明する回路図。

【図4】本発明の一態様を説明する上面図及び断面図。

【図5】本発明の一態様を説明する断面工程図。

【図6】本発明の一態様を説明する断面工程図。

【図7】本発明の一態様を説明する断面図。

【図8】本発明の一態様を説明する上面図及び断面図。

20

【図9】本発明の一態様を説明する図。

【図10】電子機器の使用形態の例を説明する図。

【図11】酸化物材料の結晶構造を説明する図。

【図12】酸化物材料の結晶構造を説明する図。

【図13】酸化物材料の結晶構造を説明する図。

【図14】酸化物材料の結晶構造を説明する図。

【発明を実施するための形態】

【0029】

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。

30

【0030】

トランジスタは半導体素子の一種であり、電流や電圧の増幅や、導通または非導通を制御するスイッチング動作などを実現することができる。本明細書におけるトランジスタは、IGFET (Insulated Gate Field Effect Transistor) や薄膜トランジスタ (TFT: Thin Film Transistor) を含む。

40

【0031】

また、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。

【0032】

また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。

50

【0033】

(実施の形態1)

本実施の形態では、フォトリソグラフィ工程数を削減した液晶表示装置の画素構成および作製方法の一例について、図1乃至図6を用いて説明する。

【0034】

図3(A)に、液晶表示装置に用いる半導体装置100の構成の一例を示す。半導体装置100は、基板101上に画素領域102と、 m 個(m は1以上の整数)の端子105を有する端子部103と、 n 個(n は1以上の整数)の端子106を有する端子部104を有している。また、半導体装置100は、端子部103に電氣的に接続する m 本の配線212と、端子部104に電氣的に接続する n 本の配線216を有している。また、画素領域102は、縦 m 個(行) \times 横 n 個(列)のマトリクス状に配置された複数の画素110を有している。 i 行 j 列の画素110(i, j)(i は1以上 m 以下の整数、 j は1以上 n 以下の整数)は、配線212- i 、配線216- j にそれぞれ電氣的に接続されている。また、配線212- i は端子105- i と電氣的に接続され、配線216- j は端子106- j と電氣的に接続されている。

10

【0035】

端子部103及び端子部104は外部入力端子であり、外部に設けられた制御回路とFPC(Flexible Printed Circuit)等により接続される。外部に設けられた制御回路から供給される信号は、端子部103及び端子部104を介して半導体装置100に入力される。図3(A)では、端子部103を画素領域102の左右外側に形成し、2カ所から信号を入力する構成を示している。また、端子部104を画素領域102の上下外側に形成し、2カ所から信号を入力する構成を示している。2カ所から信号を入力することにより、信号の供給能力が高まるため、半導体装置100の高速動作が容易となる。また、半導体装置100の大型化や高精細化に伴う配線抵抗の増大による信号遅延の影響を軽減することができる。また、半導体装置100に冗長性を持たせることが可能となるため、半導体装置100の信頼性を向上させることができる。なお、図3(A)では端子部103及び端子部104をそれぞれ2カ所設ける構成としているが、それぞれ1カ所設ける構成としても構わない。

20

【0036】

図3(B)は、画素110の回路構成を示している。画素110は、トランジスタ111と、液晶素子112と、容量素子113を有している。トランジスタ111のゲート電極は配線212- i に電氣的に接続され、トランジスタ111のソース電極またはドレイン電極の一方は配線216- j に電氣的に接続されている。また、トランジスタ111のソース電極またはドレイン電極の他方は、液晶素子112の一方の電極と、容量素子113の一方の電極に電氣的に接続されている。液晶素子112の他方の電極と、容量素子113の他方の電極は、電極114に電氣的に接続されている。電極114の電位は、0Vや、GNDや、共通電位などの固定電位としておけばよい。

30

【0037】

トランジスタ111は、液晶素子112に配線216から供給される画像信号を入力させるか否かを選択する機能を有する。配線212- i にトランジスタ111をオン状態とする信号が供給されると、トランジスタ111を介して配線216- j の画像信号が液晶素子112に供給される。液晶素子112は、供給される画像信号(電位)に応じて、光の透過率が制御される。容量素子113は、液晶素子112に供給された電位を保持するための保持容量(C_s 容量ともいう)としての機能を有する。容量素子113は、必ずしも設ける必要はないが、容量素子113を設けることにより、トランジスタ111がオフ状態の時にソース電極とドレイン電極間に流れる電流(オフ電流)に起因する、液晶素子112に印加された電位の変動を抑制することができる。

40

【0038】

トランジスタ111のチャネルが形成される半導体には、単結晶半導体、多結晶半導体、微結晶半導体、非晶質半導体等を用いることができる。半導体材料としては、例えば、シ

50

リコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を挙げることができる。

【0039】

また、トランジスタ111のチャネルが形成される半導体に酸化物半導体を用いることもできる。酸化物半導体は、エネルギーギャップが3.0 eV以上と大きく、酸化物半導体を適切な条件で加工して得られたトランジスタにおいては、オフ電流を使用時の温度条件下（例えば、25℃）において、 1.0×10^{-19} A以下、もしくは 1.0×10^{-20} A以下、さらには 1×10^{-21} A以下とすることができる。このため、容量素子113を設けなくても液晶素子112に印加された電位の保持が可能となる。また、消費電力の小さい液晶表示装置を実現することができる。

10

【0040】

次に、図3で示した画素110の構成例について、図1を用いて説明する。図1(A)は、画素110の平面構成を示す上面図であり、図1(B)は、画素110の積層構成を示す断面図である。なお、図1(A)におけるA1-A2、B1-B2、C1-C2の鎖線は、図1(B)における断面A1-A2、断面B1-B2、断面C1-C2に相当する。

【0041】

本実施の形態に示すトランジスタ111は、ドレイン電極206bを、U字型（C字型、コの字型、または馬蹄型）のソース電極206aで部分的に取り囲む形状としている。このような形状とすることで、トランジスタの面積が少なくても、十分なチャネル幅を確保することが可能となり、トランジスタの導通時に流れる電流（オン電流ともいう）の量を増やすことが可能となる。

20

【0042】

また、画素電極210と電氣的に接続するドレイン電極206bと、ゲート電極202の間に生じる寄生容量が大きいと、フィードスルーの影響を受けやすくなるため、液晶素子112に供給された電位が正確に保持できず、表示品位悪化の要因となる。本実施の形態に示すように、ソース電極206aをU字型としてドレイン電極206bを部分的に取り囲む形状とすることで、十分なチャネル幅を確保しつつ、ドレイン電極206bとゲート電極202間に生じる寄生容量を小さくすることができるため、液晶表示装置の表示品位を向上させることができる。

【0043】

断面A1-A2は、トランジスタ111の積層構造を示している。トランジスタ111は、ボトムゲート構造のトランジスタである。断面B1-B2は、容量素子113の積層構造を示している。また、断面C1-C2は、容量配線203と配線216の配線交差部における積層構造を示している。

30

【0044】

断面A1-A2において、基板200上に下地層201が形成され、下地層201上にゲート電極202が形成されている。また、ゲート電極202上に、ゲート絶縁層204と半導体層205が形成されている。また、半導体層205上にソース電極206a及びドレイン電極206bが形成されている。また、半導体層205の一部に接し、ソース電極206a及びドレイン電極206b上に絶縁層207が形成されている。絶縁層207上には画素電極210が形成され、絶縁層207に形成されたコンタクトホール208を介してドレイン電極206bに電氣的に接続されている。

40

【0045】

また、ゲート絶縁層204と、半導体層205と、絶縁層207の一部が除去され、画素電極210が、ゲート絶縁層204と、半導体層205と、絶縁層207の側面に接して形成されている。本実施の形態では半導体層205にi型化（真性化）または実質的にi型化された酸化物半導体を用いる。i型化または実質的にi型化された酸化物半導体は、ほぼ絶縁物とみなすことができるため、画素電極210と半導体層205の端部が接しても、漏れ電流等の問題は生じない。

【0046】

50

断面 B 1 - B 2 において、基板 2 0 0 上に下地層 2 0 1 が形成され、下地層 2 0 1 上に容量配線 2 0 3 が形成されている。また、容量配線 2 0 3 上に、ゲート絶縁層 2 0 4 と半導体層 2 0 5 が形成され、半導体層 2 0 5 上に絶縁層 2 0 7 が形成されている。また、絶縁層 2 0 7 上に画素電極 2 1 0 が形成されている。

【 0 0 4 7 】

容量配線 2 0 3 と画素電極 2 1 0 が、ゲート絶縁層 2 0 4 と半導体層 2 0 5 と絶縁層 2 0 7 を間に挟んで重なっている部分が容量素子 1 1 3 として機能する。ゲート絶縁層 2 0 4 と半導体層 2 0 5 と絶縁層 2 0 7 は誘電体層として機能する。容量配線 2 0 3 と画素電極 2 1 0 の間に形成される誘電体層を多層構造とすることで、一つの誘電体層にピンホールが生じて、ピンホールは他の誘電体層で被覆されるため、容量素子 1 1 3 を正常に機能させることができる。また、酸化物半導体の比誘電率は 1 4 乃至 1 6 と大きいため、半導体層 2 0 5 に酸化物半導体を用いると、容量素子 1 1 3 の容量値を大きくすることが可能となる。

10

【 0 0 4 8 】

断面 C 1 - C 2 において、基板 2 0 0 上に下地層 2 0 1 が形成され、下地層 2 0 1 上に容量配線 2 0 3 が形成されている。また、容量配線 2 0 3 上に、ゲート絶縁層 2 0 4 と半導体層 2 0 5 が形成されている。また、半導体層 2 0 5 上に配線 2 1 6 が形成され、配線 2 1 6 上に絶縁層 2 0 7 と画素電極 2 1 0 が形成されている。

【 0 0 4 9 】

次に、図 1 で示した画素構成とは異なる構成例について、図 2 を用いて説明する。図 2 (A) は、画素 1 2 0 の平面構成を示す上面図であり、図 2 (B) は、画素 1 2 0 の積層構成を示す断面図である。なお、図 2 (A) における A 1 - A 2、B 1 - B 2、C 1 - C 2 の鎖線は、図 2 (B) における断面 A 1 - A 2、断面 B 1 - B 2、断面 C 1 - C 2 に相当する。図 2 に示す画素 1 2 0 は、図 1 に示した画素 1 1 0 と、容量素子の構成が異なる。

20

【 0 0 5 0 】

断面 B 1 - B 2 において、基板 2 0 0 上に下地層 2 0 1 が形成され、下地層 2 0 1 上に容量配線 2 0 3 が形成されている。また、容量配線 2 0 3 上に、ゲート絶縁層 2 0 4 と半導体層 2 0 5 が形成され、半導体層 2 0 5 上に電極 2 1 7 が形成されている。また、電極 2 1 7 上に絶縁層 2 0 7 が形成され、絶縁層 2 0 7 上に画素電極 2 1 0 が形成されている。画素電極 2 1 0 は、絶縁層 2 0 7 に形成されたコンタクトホール 2 1 8 を介して、電極 2 1 7 に電氣的に接続されている。

30

【 0 0 5 1 】

容量配線 2 0 3 と電極 2 1 7 が、ゲート絶縁層 2 0 4 と半導体層 2 0 5 を間に挟んで重なっている部分が容量素子 1 2 3 として機能する。容量素子 1 2 3 は、容量素子 1 1 3 と比較して容量配線 2 0 3 と電極 2 1 7 の間に形成される誘電体層の厚さを、絶縁層 2 0 7 が無い分薄くできる。このため、容量素子 1 2 3 の容量値を容量素子 1 1 3 よりも、大きくすることができる。

【 0 0 5 2 】

次に、端子 1 0 5 及び端子 1 0 6 の構成例について、図 4 を用いて説明する。図 4 (A 1)、図 4 (A 2) は、端子 1 0 5 の上面図及び断面図をそれぞれ図示している。図 4 (A 1) における D 1 - D 2 の鎖線は、図 4 (A 2) における断面 D 1 - D 2 に相当する。また、図 4 (B 1)、図 4 (B 2) は、端子 1 0 6 の上面図及び断面図をそれぞれ図示している。図 4 (B 1) における E 1 - E 2 の鎖線は、図 4 (B 2) における断面 E 1 - E 2 に相当する。

40

【 0 0 5 3 】

断面 D 1 - D 2 において、基板 2 0 0 上に下地層 2 0 1 が形成され、下地層 2 0 1 上に配線 2 1 2 が形成されている。また、配線 2 1 2 上に、ゲート絶縁層 2 0 4、半導体層 2 0 5、及び絶縁層 2 0 7 が形成されている。絶縁層 2 0 7 上に電極 2 2 1 が形成され、電極 2 2 1 は、ゲート絶縁層 2 0 4、半導体層 2 0 5、及び絶縁層 2 0 7 に形成されたコンタクトホール 2 1 9 を介して配線 2 1 2 に電氣的に接続されている。

50

【 0 0 5 4 】

断面 E 1 - E 2 において、基板 2 0 0 上に、下地層 2 0 1、ゲート絶縁層 2 0 4、及び半導体層 2 0 5 が形成されている。半導体層 2 0 5 上に配線 2 1 6 が形成され、配線 2 1 6 上に絶縁層 2 0 7 が形成されている。絶縁層 2 0 7 上に電極 2 2 2 が形成され、電極 2 2 2 は、絶縁層 2 0 7 に形成されたコンタクトホール 2 2 0 を介して配線 2 1 6 に電氣的に接続されている。

【 0 0 5 5 】

続いて、図 1 を用いて説明した液晶表示装置の画素部の作製方法について、図 5 及び図 6 を用いて説明する。なお、図 5 及び図 6 における断面 A 1 - A 2、断面 B 1 - B 2、及び断面 C 1 - C 2 は、図 1 (A) における A 1 - A 2、B 1 - B 2、及び C 1 - C 2 の鎖線で示した部位の断面図である。

10

【 0 0 5 6 】

なお、図 5 及び図 6 には、断面 D 1 - D 2 として端子 1 0 5 の積層構成を附記し、断面 E 1 - E 2 として端子 1 0 6 の積層構成を附記しておく。断面 D 1 - D 2 及び断面 E 1 - E 2 において、D 2 及び E 2 は、基板端部に相当する。

【 0 0 5 7 】

まず、基板 2 0 0 上に下地層 2 0 1 となる絶縁層を 5 0 n m 以上 3 0 0 n m 以下、好ましくは 1 0 0 n m 以上 2 0 0 n m 以下の厚さで形成する。基板 2 0 0 は、ガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板等を用いることができる。また、基板に透光性を要しない場合には、ステンレス合金等の金属の基板の表面に絶縁層を設けたものを用いてもよい。ガラス基板としては、例えば、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよい。他に、石英基板、サファイア基板などを用いることができる。また、基板 2 0 0 として、第 3 世代 (5 5 0 m m × 6 5 0 m m)、第 3 . 5 世代 (6 0 0 m m × 7 2 0 m m、または 6 2 0 m m × 7 5 0 m m)、第 4 世代 (6 8 0 m m × 8 8 0 m m、または 7 3 0 m m × 9 2 0 m m)、第 5 世代 (1 1 0 0 m m × 1 3 0 0 m m)、第 6 世代 (1 5 0 0 m m × 1 8 5 0 m m)、第 7 世代 (1 8 7 0 m m × 2 2 0 0 m m)、第 8 世代 (2 2 0 0 m m × 2 4 0 0 m m)、第 9 世代 (2 4 0 0 m m × 2 8 0 0 m m、2 4 5 0 m m × 3 0 5 0 m m)、第 1 0 世代 (2 9 5 0 m m × 3 4 0 0 m m) 等のガラス基板を用いることができる。本実施の形態では、基板 2 0 0 にアルミノホウケイ酸ガラスを用いる。

20

30

【 0 0 5 8 】

下地層 2 0 1 は、窒化アルミニウム、酸化窒化アルミニウム、窒化シリコン、酸化シリコン、窒化酸化シリコンまたは酸化窒化シリコンから選ばれた一又は複数の絶縁層による積層構造により形成することができ、基板 2 0 0 からの不純物元素の拡散を防止する機能がある。なお、本明細書中において、窒化酸化珪素とは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、R B S 及び H F S を用いて測定した場合に、組成範囲として酸素が 5 ~ 3 0 原子%、窒素が 2 0 ~ 5 5 原子%、珪素が 2 5 ~ 3 5 原子%、水素が 1 0 ~ 3 0 原子%の範囲で含まれるものをいう。下地層 2 0 1 は、スパッタリング法、C V D 法、塗布法、印刷法等を適宜用いることができる。

40

【 0 0 5 9 】

本実施の形態では、下地層 2 0 1 として、窒化シリコンと酸化シリコンの積層を用いる。具体的には、基板 2 0 0 上に窒化シリコンを 5 0 n m の厚さで形成し、該窒化シリコン上に酸化シリコンを 1 5 0 n m の厚さで形成する。なお、下地層 2 0 1 中にリン (P) や硼素 (B) がドーブされていても良い。

【 0 0 6 0 】

また、下地層 2 0 1 に、塩素、フッ素などのハロゲン元素を含ませることで、基板 2 0 0 からの不純物元素の拡散を防止する機能をさらに高めることができる。下地層 2 0 1 に含ませるハロゲン元素の濃度は、S I M S (二次イオン質量分析計) を用いた分析により得られる濃度ピークにおいて、 $1 \times 10^{15} / \text{cm}^3$ 以上 $1 \times 10^{20} / \text{cm}^3$ 以下とすれ

50

ばよい。

【0061】

また、下地層201として酸化ガリウムを用いてもよい。また、下地層201を酸化ガリウムと上記絶縁層の積層構造としてもよい。酸化ガリウムは帯電しにくい材料であるため、絶縁層のチャージアップによるしきい値電圧の変動を抑えることができる。

【0062】

次に、下地層201上にスパッタリング法、真空蒸着法、またはメッキ法を用いて100nm以上500nm以下、好ましくは200nm以上300nm以下の厚さで導電層を形成し、第1のフォトリソグラフィ工程により、レジストマスクを形成し、導電層を選択的にエッチング除去し、ゲート電極202、容量配線203、配線212を形成する。

10

【0063】

ゲート電極202、容量配線203、配線212を形成するための導電層は、モリブデン(Mo)、チタン(Ti)、タングステン(W)タンタル(Ta)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、ネオジム(Nd)、スカンジウム(Sc)等の金属材料又はこれらを主成分とする合金材料を用いて、単層又は積層して形成することができる。

【0064】

導電層は配線となるため、低抵抗材料であるAlやCuを用いるのが好ましい。AlやCuを用いることで、信号遅延を低減し、高画質化を望むことができる。なお、Alは耐熱性が低く、ヒロック、ウィスカー、あるいはマイグレーションによる不良が発生しやすい。Alのマイグレーションを防ぐため、Alに、Mo、Ti、Wなどの、Alよりも融点の高い金属材料を積層することが好ましい。また、導電層にAlを含む材料を用いる場合には、以後の工程におけるプロセス最高温度を380以下とすることが好ましく、350以下とするとよい。

20

【0065】

また、導電層にCuを用いる場合も、マイグレーションによる不良やCu元素の拡散を防ぐため、Mo、Ti、Wなどの、Cuよりも融点の高い金属材料を積層することが好ましい。また、導電層にCuを含む材料を用いる場合には、以後の工程におけるプロセス最高温度を450以下とすることが好ましい。

【0066】

本実施の形態では、導電層として下地層201上に厚さ5nmのTi層を形成し、Ti層上に厚さ250nmのCu層を形成する。その後、第1のフォトリソグラフィ工程により導電層を選択的にエッチング除去し、ゲート電極202、容量配線203、配線212を形成する(図5(A)参照)。

30

【0067】

なお、フォトリソグラフィ工程に用いるレジストマスクはインクジェット法で形成してもよい。インクジェット法では、フォトマスクを使用しないため、更に製造コストを低減することができる。また、レジストマスクはエッチング工程の後に剥離するものとし、各フォトリソグラフィ工程における説明は省くこととする。

【0068】

次いで、ゲート電極202、容量配線203、配線212上にゲート絶縁層204を50nm以上800nm以下、好ましくは100nm以上600nm以下の厚さで形成する。ゲート絶縁層204には、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化タンタル、酸化ガリウム、酸化イットリウム、酸化ランタン、酸化ハフニウム、ハフニウムシリケート(HfSi_xO_y ($x > 0$, $y > 0$))、窒素が導入されたハフニウムシリケート、窒素が導入されたハフニウムアルミネート等を用いることができ、プラズマCVD法やスパッタリング法等で形成することができる。また、ゲート絶縁層204は単層に限らず異なる層の積層でも良い。例えば、ゲート絶縁層AとしてプラズマCVD法により窒化シリコン層(SiN_y ($y > 0$))を形成し、ゲート絶縁層Aの上にゲ

40

50

ート絶縁層Bとして酸化シリコン層 (SiO_x ($x > 0$)) を積層して、ゲート絶縁層204としても良い。

【0069】

ゲート絶縁層204の形成は、スパッタリング法やプラズマCVD法などの他、 μ 波(例えば周波数2.45GHz)を用いた高密度プラズマCVD法などの成膜方法を適用することができる。

【0070】

本実施の形態では、ゲート絶縁層204として、窒化シリコンと酸化シリコンの積層を用いる。具体的には、ゲート電極202上に窒化シリコンを50nmの厚さで形成し、該窒化シリコン上に酸化シリコンを100nmの厚さで形成する。

10

【0071】

また、ゲート絶縁層204は保護層としても機能する。Cuを含むゲート電極202を、窒化シリコンを含む絶縁層で覆う構成とすることで、ゲート電極202からのCu拡散を防ぐことができる。

【0072】

また、ゲート絶縁層204には、この後形成する半導体層に酸化物半導体を用いる場合には、酸化物半導体と同種の成分を含む絶縁材料を用いてもよい。ゲート絶縁層204を異なる層の積層とする場合には、酸化物半導体に接する層を酸化物半導体と同種の成分を含む絶縁材料とすればよい。このような材料は酸化物半導体との相性が良く、これをゲート絶縁層204に用いることで、酸化物半導体との界面の状態を良好に保つことができるからである。ここで、「酸化物半導体と同種の成分」とは、酸化物半導体の構成元素から選択される一または複数の元素を意味する。例えば、酸化物半導体がIn-Ga-Zn系の酸化物半導体材料によって構成される場合、同種の成分を含む絶縁材料としては酸化ガリウムなどがある。

20

【0073】

また、ゲート絶縁層204を積層構造とする場合には、酸化物半導体と同種の成分を含む絶縁材料でなる膜と、該膜の成分材料とは異なる材料を含む膜との積層構造としても良い。

【0074】

また、酸化物半導体層に水素、水酸基及び水分がなるべく含まれないようにするために、酸化物半導体層の成膜の前処理として、スパッタリング装置の予備加熱室で基板200を予備加熱し、基板200やゲート絶縁層204に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、ゲート絶縁層204の成膜前に、ゲート電極202、容量配線203、及び配線212まで形成した基板200にも同様に行ってもよい。

30

【0075】

半導体層205に用いる酸化物半導体としては、少なくともインジウム(In)あるいは亜鉛(Zn)を含むことが好ましい。特にInとZnを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム(Ga)を有することが好ましい。また、スタビライザーとしてスズ(Sn)を有することが好ましい。また、スタビライザーとしてハフニウム(Hf)を有することが好ましい。また、スタビライザーとしてアルミニウム(Al)を有することが好ましい。

40

【0076】

また、他のスタビライザーとして、ランタノイドである、ランタン(La)、セリウム(Ce)、プラセオジウム(Pr)、ネオジウム(Nd)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、ルテチウム(Lu)のいずれか一種あるいは複数種を有してもよい。

50

【 0 0 7 7 】

例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物である $\text{In} - \text{Zn}$ 系酸化物、 $\text{Sn} - \text{Zn}$ 系酸化物、 $\text{Al} - \text{Zn}$ 系酸化物、 $\text{Zn} - \text{Mg}$ 系酸化物、 $\text{Sn} - \text{Mg}$ 系酸化物、 $\text{In} - \text{Mg}$ 系酸化物、 $\text{In} - \text{Ga}$ 系酸化物、三元系金属の酸化物である $\text{In} - \text{Ga} - \text{Zn}$ 系酸化物 (IGZO とも表記する)、 $\text{In} - \text{Al} - \text{Zn}$ 系酸化物、 $\text{In} - \text{Sn} - \text{Zn}$ 系酸化物、 $\text{Sn} - \text{Ga} - \text{Zn}$ 系酸化物、 $\text{Al} - \text{Ga} - \text{Zn}$ 系酸化物、 $\text{Sn} - \text{Al} - \text{Zn}$ 系酸化物、 $\text{In} - \text{Hf} - \text{Zn}$ 系酸化物、 $\text{In} - \text{La} - \text{Zn}$ 系酸化物、 $\text{In} - \text{Ce} - \text{Zn}$ 系酸化物、 $\text{In} - \text{Pr} - \text{Zn}$ 系酸化物、 $\text{In} - \text{Nd} - \text{Zn}$ 系酸化物、 $\text{In} - \text{Sm} - \text{Zn}$ 系酸化物、 $\text{In} - \text{Eu} - \text{Zn}$ 系酸化物、 $\text{In} - \text{Gd} - \text{Zn}$ 系酸化物、 $\text{In} - \text{Tb} - \text{Zn}$ 系酸化物、 $\text{In} - \text{Dy} - \text{Zn}$ 系酸化物、 $\text{In} - \text{Ho} - \text{Zn}$ 系酸化物、 $\text{In} - \text{Er} - \text{Zn}$ 系酸化物、 $\text{In} - \text{Tm} - \text{Zn}$ 系酸化物、 $\text{In} - \text{Yb} - \text{Zn}$ 系酸化物、 $\text{In} - \text{Lu} - \text{Zn}$ 系酸化物、四元系金属の酸化物である $\text{In} - \text{Sn} - \text{Ga} - \text{Zn}$ 系酸化物、 $\text{In} - \text{Hf} - \text{Ga} - \text{Zn}$ 系酸化物、 $\text{In} - \text{Al} - \text{Ga} - \text{Zn}$ 系酸化物、 $\text{In} - \text{Sn} - \text{Al} - \text{Zn}$ 系酸化物、 $\text{In} - \text{Sn} - \text{Hf} - \text{Zn}$ 系酸化物、 $\text{In} - \text{Hf} - \text{Al} - \text{Zn}$ 系酸化物を用いることができる。

10

【 0 0 7 8 】

酸化物半導体は、好ましくは In を含有する酸化物半導体、さらに好ましくは、 In 、及び Ga を含有する酸化物半導体である。酸化物半導体層を高純度化するため、この後行う脱水化または脱水素化は有効である。

【 0 0 7 9 】

なお、ここで、例えば、 $\text{In} - \text{Ga} - \text{Zn}$ 系酸化物とは、 In と Ga と Zn を主成分として有する酸化物という意味であり、 In と Ga と Zn の比率は問わない。また、 In と Ga と Zn 以外の金属元素が入っていてもよい。

20

【 0 0 8 0 】

また、酸化物半導体層は、化学式 $\text{InM} \text{O}_3 (\text{ZnO})_m$ ($m > 0$) で表記される薄膜を用いることができる。ここで、 M は、 Sn 、 Zn 、 Ga 、 Al 、 Mn および Co から選ばれた一または複数の金属元素を示す。例えば M として、 Ga 、 Ga 及び Al 、 Ga 及び Mn 、または Ga 及び Co などがある。

【 0 0 8 1 】

例えば、 $\text{In} : \text{Ga} : \text{Zn} = 1 : 1 : 1$ ($= 1/3 : 1/3 : 1/3$) あるいは $\text{In} : \text{Ga} : \text{Zn} = 2 : 2 : 1$ ($= 2/5 : 2/5 : 1/5$) の原子数比の $\text{In} - \text{Ga} - \text{Zn}$ 系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、 $\text{In} : \text{Sn} : \text{Zn} = 1 : 1 : 1$ ($= 1/3 : 1/3 : 1/3$)、 $\text{In} : \text{Sn} : \text{Zn} = 2 : 1 : 3$ ($= 1/3 : 1/6 : 1/2$) あるいは $\text{In} : \text{Sn} : \text{Zn} = 2 : 1 : 5$ ($= 1/4 : 1/8 : 5/8$) の原子数比の $\text{In} - \text{Sn} - \text{Zn}$ 系酸化物やその組成の近傍の酸化物を用いるとよい。

30

【 0 0 8 2 】

しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度等を適切なものとするのが好ましい。

40

【 0 0 8 3 】

例えば、 $\text{In} - \text{Sn} - \text{Zn}$ 系酸化物では比較的容易に高い移動度が得られる。しかしながら、 $\text{In} - \text{Ga} - \text{Zn}$ 系酸化物でも、バルク内欠陥密度を低減することにより移動度を上げることができる。

【 0 0 8 4 】

なお、例えば、 In 、 Ga 、 Zn の原子数比が $\text{In} : \text{Ga} : \text{Zn} = a : b : c$ ($a + b + c = 1$) である酸化物の組成が、原子数比が $\text{In} : \text{Ga} : \text{Zn} = A : B : C$ ($A + B + C = 1$) の酸化物の組成の近傍であるとは、 a 、 b 、 c が、 $(a - A)^2 + (b - B)^2 + (c - C)^2 \leq r^2$ を満たすことをいい、 r は、例えば、 0.05 とすればよい。他の酸化物でも同様である

50

。

【0085】

酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファスでもよい。

【0086】

アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため、これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高い移動度を得ることができる。

【0087】

また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さ(Ra)が1nm以下、好ましくは0.3nm以下、より好ましくは0.1nm以下の表面上に形成するとよい。なお、Raは原子間力顕微鏡(AFM: Atomic Force Microscope)にて評価可能である。

【0088】

結晶性を有する酸化物半導体としては、c軸配向し、かつab面、表面または界面の方向から見て三角形または六角形の原子配列を有し、c軸においては金属原子が層状または金属原子と酸素原子とが層状に配列しており、ab面においてはa軸またはb軸の向きが異なる(c軸を中心に回転した)結晶(CAAC: C Axis Aligned Crystal)ともいう。)を含む酸化物を用いてもよい。

【0089】

CAACを含む酸化物とは、広義に、非単結晶であって、そのab面に垂直な方向から見て、三角形、六角形、正三角形または正六角形の原子配列を有し、かつc軸方向に垂直な方向から見て、金属原子が層状、または金属原子と酸素原子が層状に配列した相を含む酸化物をいう。

【0090】

CAACは単結晶ではないが、非晶質のみから形成されているものでもない。また、CAACは結晶化した部分(結晶部分)を含むが、1つの結晶部分と他の結晶部分の境界を明確に判別できないこともある。

【0091】

CAACに酸素が含まれる場合、酸素の一部は窒素で置換されてもよい。また、CAACを構成する個々の結晶部分のc軸は一定の方向(例えば、CAACを支持する基板面、CAACの表面などに垂直な方向)に揃っていてもよい。または、CAACを構成する個々の結晶部分のab面の法線は一定の方向(例えば、CAACを支持する基板面、CAACの表面などに垂直な方向)を向いていてもよい。

【0092】

CAACは、その組成などに応じて、導体であったり、半導体であったり、絶縁体であったりする。また、その組成などに応じて、可視光に対して透明であったり不透明であったりする。

【0093】

このようなCAACの例として、膜状に形成され、膜表面または支持する基板面に垂直な方向から観察すると三角形または六角形の原子配列が認められ、かつその膜断面を観察すると金属原子または金属原子および酸素原子(または窒素原子)の層状配列が認められる結晶を挙げることができる。

【0094】

CAACに含まれる結晶構造の一例について図11乃至図13を用いて詳細に説明する。なお、特に断りがない限り、図11乃至図13は上方向をc軸方向とし、c軸方向と直交する面をab面とする。なお、単に上半分、下半分という場合、ab面を境にした場合の

10

20

30

40

50

上半分、下半分をいう。また、図 1 1 において、丸で囲まれた O は 4 配位の O を示し、二重丸で囲まれた O は 3 配位の O を示す。

【 0 0 9 5 】

図 1 1 (A) に、1 個の 6 配位の In と、 In に近接の 6 個の 4 配位の酸素原子 (以下 4 配位の O) と、を有する構造を示す。ここでは、金属原子が 1 個に対して、近接の酸素原子のみ示した構造を小グループと呼ぶ。図 1 1 (A) の構造は、八面体構造をとるが、簡単のため平面構造で示している。なお、図 1 1 (A) の上半分および下半分にはそれぞれ 3 個ずつ 4 配位の O がある。図 1 1 (A) に示す小グループは電荷が 0 である。

【 0 0 9 6 】

図 1 1 (B) に、1 個の 5 配位の Ga と、 Ga に近接の 3 個の 3 配位の酸素原子 (以下 3 配位の O) と、 Ga に近接の 2 個の 4 配位の O と、を有する構造を示す。3 配位の O は、いずれも ab 面に存在する。図 1 1 (B) の上半分および下半分にはそれぞれ 1 個ずつ 4 配位の O がある。また、 In も 5 配位をとるため、図 1 1 (B) に示す構造をとりうる。図 1 1 (B) に示す小グループは電荷が 0 である。

【 0 0 9 7 】

図 1 1 (C) に、1 個の 4 配位の Zn と、 Zn に近接の 4 個の 4 配位の O と、を有する構造を示す。図 1 1 (C) の上半分には 1 個の 4 配位の O があり、下半分には 3 個の 4 配位の O がある。または、図 1 1 (C) の上半分に 3 個の 4 配位の O があり、下半分に 1 個の 4 配位の O があってもよい。図 1 1 (C) に示す小グループは電荷が 0 である。

【 0 0 9 8 】

図 1 1 (D) に、1 個の 6 配位の Sn と、 Sn に近接の 6 個の 4 配位の O と、を有する構造を示す。図 1 1 (D) の上半分には 3 個の 4 配位の O があり、下半分には 3 個の 4 配位の O がある。図 1 1 (D) に示す小グループは電荷が + 1 となる。

【 0 0 9 9 】

図 1 1 (E) に、2 個の Zn を含む小グループを示す。図 1 1 (E) の上半分には 1 個の 4 配位の O があり、下半分には 1 個の 4 配位の O がある。図 1 1 (E) に示す小グループは電荷が - 1 となる。

【 0 1 0 0 】

ここでは、複数の小グループの集合体を中グループと呼び、複数の中グループの集合体を大グループ (ユニットセルともいう。) と呼ぶ。

【 0 1 0 1 】

ここで、これらの小グループ同士が結合する規則について説明する。図 1 1 (A) に示す 6 配位の In の上半分の 3 個の O は、下方向にそれぞれ 3 個の近接 In を有し、下半分の 3 個の O は、上方向にそれぞれ 3 個の近接 In を有する。5 配位の Ga の上半分の 1 個の O は、下方向に 1 個の近接 Ga を有し、下半分の 1 個の O は、上方向に 1 個の近接 Ga を有する。4 配位の Zn の上半分の 1 個の O は、下方向に 1 個の近接 Zn を有し、下半分の 3 個の O は、上方向にそれぞれ 3 個の近接 Zn を有する。この様に、金属原子の上方向の 4 配位の O の数と、その O の下方向にある近接金属原子の数は等しく、同様に金属原子の下方向の 4 配位の O の数と、その O の上方向にある近接金属原子の数は等しい。O は 4 配位なので、下方向にある近接金属原子の数と、上方向にある近接金属原子の数の和は 4 になる。従って、金属原子の上方向にある 4 配位の O の数と、別の金属原子の下方向にある 4 配位の O の数との和が 4 個のとき、金属原子を有する二種の小グループ同士は結合することができる。例えば、6 配位の金属原子 (In または Sn) が下半分の 4 配位の O を介して結合する場合、4 配位の O が 3 個であるため、5 配位の金属原子 (Ga または In) 、または 4 配位の金属原子 (Zn) の O のいずれかと結合することになる。

【 0 1 0 2 】

これらの配位数を有する金属原子は、 c 軸方向において、4 配位の O を介して結合する。また、このほかにも、層構造の合計の電荷が 0 となるように複数の小グループが結合して中グループを構成する。

【 0 1 0 3 】

10

20

30

40

50

図12(A)に、 $In-Sn-Zn$ 系酸化物の層構造を構成する中グループのモデル図を示す。図12(B)に、3つの中グループで構成される大グループを示す。なお、図12(C)は、図12(B)の層構造をc軸方向から観察した場合の原子配列を示す。

【0104】

図12(A)においては、簡単のため、3配位のOは省略し、4配位のOは個数のみ示し、例えば、 Sn の上半分および下半分にはそれぞれ3個ずつ4配位のOがあることを丸枠の3として示している。同様に、図12(A)において、 In の上半分および下半分にはそれぞれ1個ずつ4配位のOがあり、丸枠の1として示している。また、同様に、図12(A)において、下半分には1個の4配位のOがあり、上半分には3個の4配位のOがある Zn と、上半分には1個の4配位のOがあり、下半分には3個の4配位のOがある Zn とを示している。

10

【0105】

図12(A)において、 $In-Sn-Zn$ 系酸化物の層構造を構成する中グループは、上から順に4配位のOが3個ずつ上半分および下半分にある Sn が、4配位のOが1個ずつ上半分および下半分にある In と結合し、その In が、上半分に3個の4配位のOがある Zn と結合し、その Zn の下半分の1個の4配位のOを介して4配位のOが3個ずつ上半分および下半分にある In と結合し、その In が、上半分に1個の4配位のOがある Zn 2個からなる小グループと結合し、この小グループの下半分の1個の4配位のOを介して4配位のOが3個ずつ上半分および下半分にある Sn と結合している構成である。この中グループが複数結合して大グループを構成する。

20

【0106】

ここで、3配位のOおよび4配位のOの場合、結合1本当当たりの電荷はそれぞれ-0.667、-0.5と考えることができる。例えば、 In (6配位または5配位)、 Zn (4配位)、 Sn (5配位または6配位)の電荷は、それぞれ+3、+2、+4である。従って、 Sn を含む小グループは電荷が+1となる。そのため、 Sn を含む層構造を形成するためには、電荷+1を打ち消す電荷-1が必要となる。電荷-1をとる構造として、図11(E)に示すように、2個の Zn を含む小グループが挙げられる。例えば、 Sn を含む小グループが1個に対し、2個の Zn を含む小グループが1個あれば、電荷が打ち消されるため、層構造の合計の電荷を0とすることができる。

30

【0107】

具体的には、図12(B)に示した大グループが繰り返されることで、 $In-Sn-Zn$ 系酸化物の結晶($In_2SnZn_3O_8$)を得ることができる。なお、得られる $In-Sn-Zn$ 系酸化物の層構造は、 $In_2SnZn_2O_7(ZnO)_m$ (m は0または自然数。)とする組成式で表すことができる。

【0108】

また、このほかに、四元系金属の酸化物である $In-Sn-Ga-Zn$ 系酸化物や、三元系金属の酸化物である $In-Ga-Zn$ 系酸化物($IGZO$ とも表記する。)、 $In-Al-Zn$ 系酸化物、 $Sn-Ga-Zn$ 系酸化物、 $Al-Ga-Zn$ 系酸化物、 $Sn-Al-Zn$ 系酸化物や、 $In-Hf-Zn$ 系酸化物、 $In-La-Zn$ 系酸化物、 $In-Ce-Zn$ 系酸化物、 $In-Pr-Zn$ 系酸化物、 $In-Nd-Zn$ 系酸化物、 $In-Sm-Zn$ 系酸化物、 $In-Eu-Zn$ 系酸化物、 $In-Gd-Zn$ 系酸化物、 $In-Tb-Zn$ 系酸化物、 $In-Dy-Zn$ 系酸化物、 $In-Ho-Zn$ 系酸化物、 $In-Er-Zn$ 系酸化物、 $In-Tm-Zn$ 系酸化物、 $In-Yb-Zn$ 系酸化物、 $In-Lu-Zn$ 系酸化物や、二元系金属の酸化物である $In-Zn$ 系酸化物、 $Sn-Zn$ 系酸化物、 $Al-Zn$ 系酸化物、 $Zn-Mg$ 系酸化物、 $Sn-Mg$ 系酸化物、 $In-Mg$ 系酸化物や、 $In-Ga$ 系酸化物などを用いた場合も同様である。

40

【0109】

例えば、図13(A)に、 $In-Ga-Zn$ 系酸化物の層構造を構成する中グループのモデル図を示す。

【0110】

50

図13(A)において、In-Ga-Zn系酸化物の層構造を構成する中グループは、上から順に4配位のOが3個ずつ上半分および下半分にあるInが、4配位のOが1個上半分にあるZnと結合し、そのZnの下半分の3個の4配位のOを介して、4配位のOが1個ずつ上半分および下半分にあるGaと結合し、そのGaの下半分の1個の4配位のOを介して、4配位のOが3個ずつ上半分および下半分にあるInと結合している構成である。この中グループが複数結合して大グループを構成する。

【0111】

図13(B)に3つの中グループで構成される大グループを示す。なお、図13(C)は、図13(B)の層構造をc軸方向から観察した場合の原子配列を示している。

【0112】

ここで、In(6配位または5配位)、Zn(4配位)、Ga(5配位)の電荷は、それぞれ+3、+2、+3であるため、In、ZnおよびGaのいずれかを含む小グループは、電荷が0となる。そのため、これらの小グループの組み合わせであれば中グループの合計の電荷は常に0となる。

【0113】

また、In-Ga-Zn系酸化物の層構造を構成する中グループは、図13(A)に示した中グループに限定されず、In、Ga、Znの配列が異なる中グループを組み合わせた大グループも取りうる。

【0114】

具体的には、図13(B)に示した大グループが繰り返されることで、In-Ga-Zn系酸化物の結晶を得ることができる。なお、得られるIn-Ga-Zn系酸化物の層構造は、 $\text{InGaO}_3(\text{ZnO})_n$ (nは自然数。)とする組成式で表すことができる。

【0115】

$n=1$ (InGaZnO_4) の場合は、例えば、図14(A)に示す結晶構造を取りうる。なお、図14(A)に示す結晶構造において、図11(B)で説明したように、Ga及びInは5配位をとるため、GaがInに置き換わった構造も取りうる。

【0116】

また、 $n=2$ ($\text{InGaZn}_2\text{O}_5$) の場合は、例えば、図14(B)に示す結晶構造を取りうる。なお、図14(B)に示す結晶構造において、図11(B)で説明したように、Ga及びInは5配位をとるため、GaがInに置き換わった構造も取りうる。

【0117】

次に、スパッタリング法、蒸着法、PCVD法、PLD法、ALD法またはMBE法などを用いて酸化物半導体層205を成膜する。

【0118】

酸化物半導体層205は、好ましくはスパッタリング法により、基板温度を100 以上600 以下、好ましくは150 以上550 以下、さらに好ましくは200 以上500 以下とし、酸素ガス雰囲気中で成膜する。酸化物半導体層205の厚さは、1nm以上40nm以下、好ましくは3nm以上20nm以下とする。成膜時の基板温度が高いほど、得られる酸化物半導体層205の不純物濃度は低くなる。また、酸化物半導体層205中の原子配列が整い、高密度化され、多結晶またはCAACが形成されやすくなる。さらに、酸素ガス雰囲気中で成膜することでも、希ガスなどの余分な原子が含まれないため、多結晶またはCAACが形成されやすくなる。ただし、酸素ガスと希ガスの混合雰囲気としてもよく、その場合は酸素ガスの割合は30体積%以上、好ましくは50体積%以上、さらに好ましくは80体積%以上とする。なお、酸化物半導体層205は薄いほど、トランジスタの短チャネル効果が低減される。ただし、薄くしすぎると界面散乱の影響が強くなり、電界効果移動度の低下が起こることがある。(図5(B)参照)。

【0119】

酸化物半導体層205としてIn-Ga-Zn系酸化物をスパッタリング法で成膜する場合、好ましくは、原子数比がIn:Ga:Zn=1:1:1、4:2:3、3:1:2、1:1:2、2:1:3、または3:1:4で示されるIn-Ga-Zn-Oターゲット

10

20

30

40

50

を用いる。前述の原子数比を有する $\text{In}-\text{Ga}-\text{Zn}-\text{O}$ ターゲットを用いて酸化物半導体層 205 を成膜することで、多結晶または CAC が形成されやすくなる。なお、 $\text{In}-\text{Ga}-\text{Zn}$ 系酸化物半導体は、IGZO と呼ぶことができる。また、 $\text{In}-\text{Sn}-\text{Zn}$ 系酸化物半導体は、ITZO と呼ぶことができる。また、酸化物半導体層 205 として $\text{In}-\text{Sn}-\text{Zn}$ 系酸化物をスパッタリング法で成膜する場合、好ましくは、原子数比が $\text{In}:\text{Sn}:\text{Zn}=1:1:1$ 、 $2:1:3$ 、 $1:2:2$ 、または $20:45:35$ で示される $\text{In}-\text{Sn}-\text{Zn}-\text{O}$ ターゲットを用いる。前述の原子数比を有する $\text{In}-\text{Sn}-\text{Zn}-\text{O}$ ターゲットを用いて酸化物半導体層 205 を成膜することで、多結晶または CAC が形成されやすくなる。

【0120】

また、金属酸化物ターゲットの相対密度は 90% 以上 100% 以下、好ましくは 95% 以上 99.9% 以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体層を緻密な膜とすることができる。

【0121】

酸化物半導体層を成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。例えば、スパッタガスとしてアルゴンを用いる場合は、純度 9N、露点 -121 、含有 H_2O 量 0.1 ppb 以下、含有 H_2 量 0.5 ppb 以下が好ましく、酸素を用いる場合は、純度 8N、露点 -112 、含有 H_2O 量 1 ppb 以下、含有 H_2 量 1 ppb 以下が好ましい。

【0122】

なお、第 1 のフォトリソグラフィ工程により形成された配線層に Al が用いられている場合は、基板温度を 380 以下、好ましくは 350 以下とし、また、第 1 のフォトリソグラフィ工程により形成された配線層に Cu が用いられている場合は、基板温度を 450 以下とする。

【0123】

基板を加熱しながら成膜することにより、成膜した酸化物半導体層に含まれる水素、水分、水素化物、または水酸化物などの不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。そして、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて酸化物半導体層 205 を成膜する。

【0124】

成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリーションポンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水 (H_2O) など水素原子を含む化合物 (より好ましくは炭素原子を含む化合物も) 等が排気されるため、当該成膜室で成膜した酸化物半導体層に含まれる不純物の濃度を低減できる。

【0125】

成膜条件の一例としては、基板とターゲットの間との距離を 100 mm 、圧力 0.6 Pa 、直流 (DC) 電源電力 0.5 kW 、スパッタガスとして酸素 (酸素流量比率 100%) を用いる条件が適用される。なお、パルス直流電源を用いると、成膜時に発生する粉状物質 (パーティクル、ごみともいう) が軽減でき、膜厚分布も均一となるために好ましい。

【0126】

また、酸化物半導体層中のナトリウム (Na)、リチウム (Li)、カリウム (K) などのアルカリ金属の濃度は、Na は $5 \times 10^{-16}\text{ cm}^{-3}$ 以下、好ましくは $1 \times 10^{-16}\text{ cm}^{-3}$ 以下、さらに好ましくは $1 \times 10^{-15}\text{ cm}^{-3}$ 以下、Li は $5 \times 10^{-15}\text{ cm}^{-3}$ 以下、好ましくは $1 \times 10^{-15}\text{ cm}^{-3}$ 以下、K は $5 \times 10^{-15}\text{ cm}^{-3}$ 以下、好ましくは $1 \times 10^{-15}\text{ cm}^{-3}$ 以下とすることが好ましい。

【0127】

酸化物半導体は不純物に対して鈍感であり、酸化物半導体中にはかなりの金属不純物が含

10

20

30

40

50

まれていても問題がなく、ナトリウムのようなアルカリ金属が多量に含まれる廉価なソーダ石灰ガラスも使えると指摘されている（神谷、野村、細野、「アモルファス酸化物半導体の物性とデバイス開発の現状」、固体物理、2009年9月号、Vol. 44、p. 621-633）しかし、このような指摘は適切でない。アルカリ金属は酸化物半導体を構成する元素ではないため、不純物である。アルカリ土類金属も、酸化物半導体を構成する元素ではない場合において、不純物となる。特に、アルカリ金属のうちNaは、酸化物半導体層に接する絶縁層が酸化物である場合、当該絶縁層中に拡散して Na^+ となる。また、Naは、酸化物半導体層内において、酸化物半導体を構成する金属と酸素の結合を分断する、或いは、その結合中に割り込む。その結果、例えば、閾値電圧がマイナス方向にシフトすることによるノーマリオン化、移動度の低下等の、トランジスタの特性の劣化が起こり、加えて、特性のばらつきも生じる。この不純物によりもたらされるトランジスタの特性の劣化と、特性のばらつきは、酸化物半導体層中の水素の濃度が十分に低い場合において顕著に現れる。したがって、酸化物半導体中の水素の濃度が $5 \times 10^{19} \text{ cm}^{-3}$ 以下、特に $5 \times 10^{18} \text{ cm}^{-3}$ 以下である場合には、酸化物半導体中のアルカリ金属の濃度を上記の値にすることが強く求められる。

10

【0128】

次いで、第1の加熱処理を行う。この第1の加熱処理によって酸化物半導体層中の過剰な水素（水や水酸基を含む）を除去（脱水化または脱水素化）し、酸化物半導体層中の不純物濃度を低減することができる。

【0129】

20

第1の加熱処理は、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、または超乾燥エア（CRDS（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が20ppm（露点換算で-55）以下、好ましくは1ppm以下、好ましくは10ppb以下の空気）雰囲気下で、250以上750以下、または400以上基板の歪み点未満の温度で行う。ただし、第1のフォトリソグラフィ工程により形成された配線層にAlが用いられている場合は、加熱処理の温度を380以下、好ましくは350以下とする。また、第1のフォトリソグラフィ工程により形成された配線層にCuが用いられている場合は、加熱処理の温度を450以下とする。本実施の形態では、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下で450、1時間の加熱処理を行う。

30

【0130】

なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、GRTA（Gas Rapid Thermal Anneal）装置、LRTA（Lamp Rapid Thermal Anneal）装置等のRTA（Rapid Thermal Anneal）装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性ガスが用いられる。

40

【0131】

例えば、第1の加熱処理として、高温に加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出すGRTAを行ってもよい。

【0132】

加熱処理を、窒素または希ガスなどの不活性ガス、酸素、超乾燥エアのガス雰囲気下で行なう場合は、これらの雰囲気中に水、水素などが含まれないことが好ましい。また、加熱処理装置に導入する窒素、酸素、または希ガスの純度を、6N（99.9999%）以上好ましくは7N（99.99999%）以上（即ち不純物濃度を1ppm以下、好ましくは

50

0.1 ppm以下)とする。

【0133】

第1の加熱処理は、減圧雰囲気または不活性雰囲気で加熱処理を行った後、温度を保持しつつ酸化性雰囲気に切り替えてさらに加熱処理を行うと好ましい。これは、減圧雰囲気または不活性雰囲気にて加熱処理を行うと、酸化物半導体層205中の不純物濃度を低減することができるが、同時に酸素欠損も生じてしまうためであり、このとき生じた酸素欠損を、酸化性雰囲気での加熱処理により低減することができる。

【0134】

このように、水素濃度が十分に低減されて高純度化され、十分な酸素の供給により酸素欠乏に起因するエネルギーギャップ中の欠陥準位が低減された酸化物半導体では、キャリア濃度が $1 \times 10^{12} / \text{cm}^3$ 未満、望ましくは、 $1 \times 10^{11} / \text{cm}^3$ 未満、より望ましくは $1.45 \times 10^{10} / \text{cm}^3$ 未満となる。例えば、室温(25℃)でのオフ電流(ここでは、単位チャネル幅(1 μm)あたりの値)は、 $100 \text{ zA} / \mu\text{m}$ (1 zA(zeptoアンペア)は $1 \times 10^{-21} \text{ A}$)以下、望ましくは、 $10 \text{ zA} / \mu\text{m}$ 以下となる。また、85℃では、 $100 \text{ zA} / \mu\text{m}$ ($1 \times 10^{-19} \text{ A} / \mu\text{m}$)以下、望ましくは $10 \text{ zA} / \mu\text{m}$ ($1 \times 10^{-20} \text{ A} / \mu\text{m}$)以下となる。このように、i型化(真性化)または実質的にi型化された酸化物半導体を用いることで、極めて優れたオフ電流特性のトランジスタ111を得ることができる。

【0135】

また、高純度化された酸化物半導体を有するトランジスタは、しきい値電圧やオン電流などの電気的特性に温度依存性がほとんど見られない。また、光劣化によるトランジスタ特性の変動も少ない。

【0136】

このように、高純度化し、また、酸素欠損を低減することにより電気的にi型(真性)化した酸化物半導体を有するトランジスタは、電気的特性変動が抑制されており、電気的に安定である。よって安定した電気的特性を有する酸化物半導体を用いた信頼性の高い液晶表示装置を提供することができる。

【0137】

次いで、半導体層205上に、ソース電極206a、ドレイン電極206b、及び配線216となる導電層を形成する。ソース電極206a、ドレイン電極206b、及び配線216に用いる導電層は、ゲート電極202と同様の材料及び方法で形成することができる。また、ソース電極206a、ドレイン電極206b、及び配線216に用いる導電層として、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム(In_2O_3)、酸化スズ(SnO_2)、酸化亜鉛(ZnO)、酸化インジウム酸化スズ合金(In_2O_3 — SnO_2 、ITOと略記する)、酸化インジウム酸化亜鉛合金(In_2O_3 — ZnO)またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。

【0138】

本実施の形態では、導電層として半導体層205上に厚さ5 nmのTi層を形成し、Ti層上に厚さ250 nmのCu層を形成する。その後、第2のフォトリソグラフィ工程により、レジストマスクを形成し、導電層を選択的にエッチング除去し、ソース電極206a、ドレイン電極206b、及び配線216を形成する(図5(C)参照)。

【0139】

次いで、ソース電極206a、ドレイン電極206b、及び配線216上に絶縁層207を形成する(図6(A)参照)。絶縁層207は、ゲート絶縁層204または下地層201と同様の材料及び方法で形成することができる。なお、水素や水などが混入しにくいという点では、スパッタリング法による形成が好適である。絶縁層207に水素が含まれると、その水素の酸化物半導体層への侵入、又は水素による酸化物半導体層中の酸素の引き抜きが生じ、酸化物半導体層が低抵抗化(n型化)する恐れがある。従って、絶縁層207は、水素及び水素を含む不純物が含まれない手段を用いて成膜することが重要である。

10

20

30

40

50

【 0 1 4 0 】

絶縁層 2 0 7 としては、代表的には酸化シリコン、酸化窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化ガリウムなどの無機絶縁材料を用いることができる。酸化ガリウムは帯電しにくい材料であるため、絶縁層のチャージアップによるしきい値電圧の変動を抑えることができる。なお、半導体層 2 0 5 に酸化物半導体を用いる場合、絶縁層 2 0 7 として、または、絶縁層 2 0 7 と積層して、酸化物半導体と同種の成分を含む金属酸化物層を形成してもよい。

【 0 1 4 1 】

本実施の形態では、絶縁層 2 0 7 として膜厚 2 0 0 n m の酸化シリコンをスパッタリング法を用いて成膜する。成膜時の基板温度は、室温以上 3 0 0 以下とすればよく、本実施の形態では 1 0 0 とする。酸化シリコン層のスパッタリング法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下において行うことができる。また、ターゲットには、酸化シリコンまたはシリコンを用いることができる。例えば、シリコンをターゲットに用いて、酸素を含む雰囲気下でスパッタを行うと酸化シリコンを形成することができる。

10

【 0 1 4 2 】

絶縁層 2 0 7 の成膜時における成膜室内の残留水分を除去するためには、吸着型の真空ポンプ（クライオポンプなど）を用いることが好ましい。クライオポンプを用いて排気した成膜室で成膜した絶縁層 2 0 7 は、絶縁層 2 0 7 中に含まれる不純物の濃度を低減することができる。また、絶縁層 2 0 7 の成膜室内の残留水分を除去するための排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。

20

【 0 1 4 3 】

絶縁層 2 0 7 を成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。

【 0 1 4 4 】

次いで、減圧雰囲気下、不活性ガス雰囲気下、酸素ガス雰囲気下、または超乾燥エア雰囲気下で第 2 の加熱処理（好ましくは 2 0 0 以上 6 0 0 以下、例えば 2 5 0 以上 5 5 0 以下）を行ってもよい。ただし、第 1 のフォトリソグラフィ工程、及び第 2 のフォトリソグラフィ工程により形成された配線層に A l が用いられている場合は、加熱処理の温度を 3 8 0 以下、好ましくは 3 5 0 以下とし、また、上記配線層に C u が用いられている場合は、加熱処理の温度を 4 5 0 以下とする。例えば、酸素雰囲気下で 4 5 0 、1 時間の第 3 の加熱処理を行ってもよい。第 2 の加熱処理を行うと、酸化物半導体層の一部（チャネル形成領域）が絶縁層 2 0 7 と接した状態で昇温され、酸素を含む絶縁層 2 0 7 から酸素を半導体層 2 0 5 へ供給することができる。なお、上記雰囲気に水、水素などが含まれないことが好ましい。

30

【 0 1 4 5 】

次いで、第 3 のフォトリソグラフィ工程により、レジストマスクを形成し、絶縁層 2 0 7 、半導体層 2 0 5 、及びゲート絶縁層 2 0 4 を選択的にエッチングする。この時、ドレイン電極 2 0 6 b 上では、絶縁層 2 0 7 のみが除去され、コンタクトホール 2 0 8 を形成する。また、断面 E 1 - E 2 における配線 2 1 6 上では、絶縁層 2 0 7 のみが除去され、コンタクトホール 2 2 0 を形成する。また、断面 D 1 - D 2 における配線 2 1 2 上では、絶縁層 2 0 7 、半導体層 2 0 5 、及びゲート絶縁層 2 0 4 が除去され、コンタクトホール 2 1 9 を形成する（図 6（B）参照）。

40

【 0 1 4 6 】

この時、画素開口部（画素のうち、導電層や半導体層が形成されていない部分）の絶縁層 2 0 7 、半導体層 2 0 5 、及びゲート絶縁層 2 0 4 はエッチングせずに残してもかまわない。ただし、画素開口部の絶縁層 2 0 7 、半導体層 2 0 5 、及びゲート絶縁層 2 0 4 を可能な範囲で除去することで、液晶表示装置を透過型の液晶表示装置として用いた場合、画素の透過率が向上する。このため、バックライトからの光が効率良く画素を透過し、低消費電力化や、輝度向上による表示品位の向上が可能となるため好ましい。

50

【0147】

絶縁層207、半導体層205、及びゲート絶縁層204のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（ Cl_2 ）、三塩化硼素（ BCl_3 ）、四塩化珪素（ SiCl_4 ）、四塩化炭素（ CCl_4 ）など）を用いることができる。

【0148】

ドライエッチングとしては、平行平板型RIE（Reactive Ion Etching）法や、ICP（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用いることができる。また、下地層201は基板200からの不純物元素の拡散を防止する機能を有するため、上記エッチングに際して、下地層201が極力エッチングされることのないように、エッチング条件を調整することが好ましい。

10

【0149】

一般に、半導体層のエッチングと絶縁層中のコンタクトホール形成は、異なるフォトリソグラフィ工程及びエッチング工程により別々に実施されるが、本実施の形態に示す作製工程によれば、一回のフォトリソグラフィ工程とエッチング工程により、同時に実施することが可能となる。よって、フォトリソグラフィ工程とエッチング工程とのものを削減することができる。すなわち、少ないフォトリソグラフィ工程により、低コストで、生産性よく液晶表示装置を作製することができる。

20

【0150】

また、本実施の形態に示す作製工程によれば、酸化物半導体層にフォトレジストが直接形成されることがない。また、酸化物半導体層のチャネル形成領域が絶縁層207で保護されているため、フォトレジストの剥離洗浄工程においても、酸化物半導体層のチャネル形成領域に水分が付着することがないため、トランジスタ111の特性バラツキが低減され、信頼性が向上する。

【0151】

次いで、絶縁層207上に、スパッタリング法、真空蒸着法などを用いて、画素電極210、電極221、及び電極222となる透光性を有する導電層を30nm以上200nm以下、好ましくは50nm以上100nm以下の厚さで形成する（図6（C）参照）。

30

【0152】

透光性を有する導電層としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ITOと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。また、1枚乃至10枚のグラフェンシート（グラファイトの1層分）よりなる材料を用いてもよい。

【0153】

本実施の形態では、透光性を有する導電層として厚さ80nmのITO層を形成し、第4のフォトリソグラフィ工程により、レジストマスクを形成し、透光性を有する導電層を選択的にエッチングして、画素電極210、電極221、及び電極222を形成する。

40

【0154】

画素電極210は、コンタクトホール208を介してドレイン電極206bに電氣的に接続される。また、電極221はコンタクトホール219を介して配線212に電氣的に接続される。また、電極222はコンタクトホール220を介して配線216に電氣的に接続される。

【0155】

また、コンタクトホール219及びコンタクトホール220において、配線212及び配線216を露出した状態のままとせず、ITOなどの酸化物導電性材料で覆うことは重要である。配線212及び配線216は金属層であるため、配線212及び配線216を露

50

出した状態のままとすると、露出表面が酸化され、FPC等との接触抵抗が増大し、信頼性が低下してしまう。配線212及び配線216の露出表面をITOなどの酸化物導電性材料で覆うことにより、接触抵抗の増大を防ぎ、液晶表示装置の信頼性を向上させることができる。

【0156】

本実施の形態によれば、従来よりも少ないフォトリソグラフィ工程により液晶表示装置を作製することが可能となる。よって、液晶表示装置を低コストで、生産性よく作製することができる。

【0157】

本実施の形態は、他の実施の形態と自由に組み合わせることができる。

10

【0158】

(実施の形態2)

本実施の形態では、実施の形態1と一部異なる工程例を、図7を用いて説明する。なお、実施の形態1と同一の箇所には同じ符号を用い、同じ符号の詳細な説明はここでは省略する。

【0159】

まず、実施の形態1と同様に、絶縁表面を有する基板200上に導電層を形成した後、第1のフォトリソグラフィ工程、及びエッチング工程によりゲート電極202を形成する。

【0160】

基板200とゲート電極202との間には、下地層となる絶縁層を設けてもよく、本実施の形態では下地層201を設ける。下地層201は、基板200からの不純物元素(Naなど)の拡散を防止する機能があり、酸化シリコン、酸化窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化ガリウム、酸化ガリウムアルミニウムから選ばれた膜で形成することができる。また、該下地層は単層に限らず、上記の複数の膜の積層であっても良い。

20

【0161】

本実施の形態では、後に成膜する半導体層の成膜温度が200 以上450 以下、半導体層の成膜後の加熱処理の温度が200 以上450 以下であるため、ゲート電極202として、銅を下層とし、モリブデンを上層とする積層、または銅を下層とし、タングステンを上層とする積層を用いる。

30

【0162】

次いで、実施の形態1と同様に、ゲート電極202上にゲート絶縁層204をCVD法やスパッタ法等を用いて形成する。ここまでの工程を経た断面図を図7(A)に示す。

【0163】

次いで、ゲート絶縁層204上に、1nm以上10nm以下の第1の酸化物半導体層を形成する。本実施の形態では、酸化物半導体用ターゲット(In-Ga-Zn系酸化物半導体用ターゲット(In_2O_3 : Ga_2O_3 : ZnO =1:1:2[mol数比]))を用いて、基板とターゲットの間との距離を170mm、基板温度250 、圧力0.4Pa、直流(DC)電源電力0.5kW、スパッタガスとして酸素のみ、アルゴンのみ、又はアルゴン及び酸素の混合ガスを用いて、膜厚5nmの第1の酸化物半導体層を成膜する。

40

【0164】

次いで、基板を配置する雰囲気を窒素、または乾燥空気とし、第1の加熱処理を行う。第1の加熱処理の温度は、200 以上450 以下とする。また、第1の加熱処理の加熱時間は1時間以上24時間以下とする。第1の加熱処理によって第1の結晶性酸化物半導体層148aを形成する(図7(B)参照)。

【0165】

次いで、第1の結晶性酸化物半導体層148a上に10nmよりも厚い第2の酸化物半導体層を形成する。本実施の形態では、酸化物半導体用ターゲット(In-Ga-Zn系酸化物半導体用ターゲット(In_2O_3 : Ga_2O_3 : ZnO =1:1:2[mol数比]))を用いて、基板とターゲットの間との距離を170mm、基板温度400 、圧力0.

50

4 P a、直流 (D C) 電源電力 0 . 5 k W、スパッタガスとして酸素のみ、アルゴンのみ、又はアルゴン及び酸素の混合ガスを用いて、膜厚 2 5 n m の第 2 の酸化物半導体層を成膜する。

【 0 1 6 6 】

次いで、基板を配置する雰囲気を窒素、または乾燥空気とし、第 2 の加熱処理を行う。第 2 の加熱処理の温度は、2 0 0 以上 4 5 0 以下とする。また、第 2 の加熱処理の加熱時間は 1 時間以上 2 4 時間以下とする。第 2 の加熱処理によって第 2 の結晶性酸化物半導体層 1 4 8 b を形成する (図 7 (C) 参照) 。

【 0 1 6 7 】

以降の工程は、実施の形態 1 に従って、ソース電極 2 0 6 a や、ドレイン電極 2 0 6 b や、絶縁層 2 0 7 など形成し、絶縁層 2 0 7、第 1 の結晶性酸化物半導体層 1 4 8 a、及び第 2 の結晶性酸化物半導体層 1 4 8 b を同一のレジストマスクを用いてエッチングすることによって、フォトリソグラフィ工程を削減する。

【 0 1 6 8 】

こうして、実施の形態 1 に従ってトランジスタ 1 1 1 を得ることができる。ただし、本実施の形態を用いた場合、これらのトランジスタのチャネル形成領域を含む半導体層は、第 1 の結晶性酸化物半導体層 1 4 8 a、及び第 2 の結晶性酸化物半導体層 1 4 8 b の積層となる。第 1 の結晶性酸化物半導体層 1 4 8 a、及び第 2 の結晶性酸化物半導体層 1 4 8 b は、C 軸配向を有している。第 1 の結晶性酸化物半導体層 1 4 8 a 及び第 2 の結晶性酸化物半導体層 1 4 8 b は、単結晶構造ではなく、非晶質構造でもない構造であり、c 軸配向を有した結晶 (C A x i s A l i g n e d C r y s t a l ; C A A C と呼ぶ) を含む酸化物を有する。なお、第 1 の結晶性酸化物半導体層 1 4 8 a 及び第 2 の結晶性酸化物半導体層 1 4 8 b は、一部に結晶粒界を有している。

【 0 1 6 9 】

第 1 の結晶性酸化物半導体層と第 2 の結晶性酸化物半導体層の積層を有するトランジスタは、トランジスタに光照射が行われ、またはバイアス - 熱ストレス (B T) 試験前後においてもトランジスタのしきい値電圧の変化量が低減でき、安定した電気的特性を有する。

【 0 1 7 0 】

本実施の形態は、他の実施の形態と自由に組み合わせることができる。

【 0 1 7 1 】

(実施の形態 3)

実施の形態 1 及び実施の形態 2 で例示したトランジスタを用いた表示装置の一形態を図 8 に示す。

【 0 1 7 2 】

図 8 (A) は、トランジスタ 4 0 1 0、及び液晶素子 4 0 1 3 を、第 1 の基板 4 0 0 1 と第 2 の基板 4 0 0 6 との間にシール材 4 0 0 5 によって封止したパネルの平面図であり、図 8 (B) は、図 8 (A) の M - N における断面図に相当する。

【 0 1 7 3 】

第 1 の基板 4 0 0 1 上に設けられた画素部 4 0 0 2 を囲むようにして、シール材 4 0 0 5 が設けられ、画素部 4 0 0 2 上に第 2 の基板 4 0 0 6 が設けられている。よって画素部 4 0 0 2 は、第 1 の基板 4 0 0 1 とシール材 4 0 0 5 と第 2 の基板 4 0 0 6 とによって、液晶層 4 0 0 8 と共に封止されている。

【 0 1 7 4 】

また、第 1 の基板 4 0 0 1 上のシール材 4 0 0 5 によって囲まれている領域とは異なる領域に、入力端子 4 0 2 0 を有し、F P C (F l e x i b l e p r i n t e d c i r c u i t) 4 0 1 8 a、F P C 4 0 1 8 b が接続されている。F P C 4 0 1 8 a は、別途異なる基板に作製された信号線駆動回路 4 0 0 3 と電気的に接続され、F P C 4 0 1 8 b は、別途異なる基板に作製された走査線駆動回路 4 0 0 4 と電気的に接続されている。画素部 4 0 0 2 に与えられる各種信号及び電位は、F P C 4 0 1 8 a 及び F P C 4 0 1 8 b を介して、信号線駆動回路 4 0 0 3 及び走査線駆動回路 4 0 0 4 から供給される。

【0175】

なお、別途異なる基板に作製された駆動回路の接続方法は、特に限定されるものではなく、COG (Chip On Glass) 方法、ワイヤボンディング方法、TCP (Tape Carrier Package) 方法、或いはTAB (Tape Automated Bonding) 方法などを用いることができる。

【0176】

表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）を用いることができる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。

【0177】

図8に示す表示装置は、電極4015及び配線4016を有しており、電極4015及び配線4016はFPC4018が有する端子と異方性導電層4019を介して、電氣的に接続されている。

【0178】

電極4015は、第1の電極4030と同じ導電層から形成され、配線4016は、トランジスタ4010のソース電極及びドレイン電極と同じ導電層で形成されている。

【0179】

本実施の形態では、トランジスタ4010として、実施の形態1及び実施の形態2で示したトランジスタを適用することができる。画素部4002に設けられたトランジスタ4010は表示素子と電氣的に接続し、表示パネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を用いることができる。

【0180】

図8は、表示素子として液晶素子を用いた表示装置の例を示している。図8において、表示素子である液晶素子4013は、第1の電極4030、第2の電極4031、及び液晶層4008を含む。なお、液晶層4008を挟持するように配向膜として機能する絶縁層4032、4033が設けられている。第2の電極4031は第2の基板4006側に設けられ、第1の電極4030と第2の電極4031とは液晶層4008を介して積層する構成となっている。

【0181】

また、4035は、第2の基板4006上に絶縁層で形成された柱状のスペーサであり、液晶層4008の膜厚（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いても良い。

【0182】

表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。

【0183】

また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために5重量%以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が1ms以下と短く、光学的等方性であるため、配向処理が不要であり、かつ、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。

【0184】

また、液晶材料の固有抵抗率は、 $1 \times 10^9 \sim 1 \times 10^{11} \text{ } \Omega \cdot \text{cm}$ 以上であり、好ましくは $1 \times 10^{11} \sim 1 \times 10^{12} \text{ } \Omega \cdot \text{cm}$ 以上であり、さらに好ましくは $1 \times 10^{12} \sim 1 \times 10^{13} \text{ } \Omega \cdot \text{cm}$ 以上である。なお、本明

10

20

30

40

50

細書における固有抵抗率の値は、20 で測定した値とする。

【0185】

液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。チャネル領域が形成される半導体層に、高純度化された酸化物半導体を用いたトランジスタを用いることにより、各画素における液晶容量に対して1/3以下、好ましくは1/5以下の容量の大きさを有する保持容量を設ければ充分である。

【0186】

本実施の形態で用いる高純度化された酸化物半導体層を用いたトランジスタは、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。また、高純度化された酸化物半導体層を用いたトランジスタは、保持容量を設けなくても、液晶素子に印加された電位の保持が可能となる。

【0187】

また、本実施の形態で用いる高純度化された酸化物半導体層を用いたトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、液晶表示装置の画素部に上記トランジスタを用いることで、高画質な画像を提供することができる。また、上記トランジスタは、同一基板上に駆動回路部または画素部に作り分けて作製することもできるため、液晶表示装置の部品点数を削減することができる。

【0188】

液晶表示装置には、TN (Twisted Nematic) モード、IPS (In - Plane - Switching) モード、FFS (Fringe Field Switching) モード、ASM (Axially Symmetric aligned Micro - cell) モード、OCB (Optical Compensated Birefringence) モード、FLC (Ferroelectric Liquid Crystal) モード、AFLC (Anti Ferroelectric Liquid Crystal) モードなどを用いることができる。

【0189】

また、ノーマリーブラック型の液晶表示装置、例えば垂直配向 (VA) モードを採用した透過型の液晶表示装置としてもよい。ここで、垂直配向モードとは、液晶表示パネルの液晶分子の配列を制御する方式の一種であり、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。垂直配向モードとしては、いくつか挙げられるが、例えば、MVA (Multi - Domain Vertical Alignment) モード、PVA (Patterned Vertical Alignment) モード、ASV (Advanced Super - View) モードなどを用いることができる。また、画素 (ピクセル) をいくつかの領域 (サブピクセル) に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。

【0190】

また、液晶表示装置において、ブラックマトリクス (遮光層)、偏光部材、位相差部材、反射防止部材などの光学部材 (光学基板) などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。

【0191】

また、バックライトとして複数の発光ダイオード (LED) を用いて、時間分割表示方式 (フィールドシーケンシャル駆動方式) を行うことも可能である。フィールドシーケンシャル駆動方式を適用することで、カラーフィルタを用いることなく、カラー表示を行うことができる。

【0192】

また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、RGB（Rは赤、Gは緑、Bは青を表す）の三色に限定されない。例えば、RGBW（Wは白を表す）、又はRGBに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なってもよい。ただし、本発明はカラー表示の液晶表示装置に限定されるものではなく、モノクロ表示の液晶表示装置に適用することもできる。

【0193】

なお、図8において、第1の基板4001、第2の基板4006としては、ガラス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチック基板などを用いることができる。プラスチックとしては、FRP（Fiberglass-Reinforced Plastics）板、PVF（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをPVFフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。

10

【0194】

液晶表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画素部に設けられる基板、絶縁層、導電層などの薄膜はすべて可視光の波長領域の光に対して透光性とする。

【0195】

20

表示素子に電圧を印加する第1の電極及び第2の電極（画素電極、共通電極、対向電極などともいう）においては、取り出す光の方向、電極が設けられる場所、及び電極のパターン構造によって透光性、反射性を選択すればよい。

【0196】

第1の電極4030、第2の電極4031は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ITOと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。また、1枚乃至10枚のグラフェンシート（グラファイトの1層分）よりなる材料を用いてもよい。

30

【0197】

また、第1の電極4030、第2の電極4031のいずれか一方はタングステン（W）、モリブデン（Mo）、ジルコニウム（Zr）、ハフニウム（Hf）、バナジウム（V）、ニオブ（Nb）、タンタル（Ta）、クロム（Cr）、コバルト（Co）、ニッケル（Ni）、チタン（Ti）、白金（Pt）、アルミニウム（Al）、銅（Cu）、銀（Ag）等の金属、又はその合金、若しくはその窒化物から一つ、又は複数種を用いて形成することができる。

【0198】

また、第1の電極4030、第2の電極4031として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆる電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはアニリン、ピロールおよびチオフェンの2種以上からなる共重合体またはその誘導体などがあげられる。

40

【0199】

また、トランジスタは静電気などにより破壊されやすいため、保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。

【0200】

以上のように実施の形態1及び実施の形態2で例示したトランジスタを適用することで、信頼性の高い液晶表示装置を提供することができる。なお、実施の形態1及び実施の形態

50

2で例示したトランジスタは上述の表示機能を有する半導体装置のみでなく、電源回路に搭載されるパワーデバイス、LSI等の半導体集積回路、対象物の情報を読み取るイメージセンサ機能を有する半導体装置など様々な機能を有する半導体装置に適用することが可能である。

【0201】

本実施の形態は、他の実施の形態と自由に組み合わせることができる。

【0202】

(実施の形態4)

本実施の形態では、左目用の映像と右目用の映像を高速で切り換える表示装置を用いて、表示装置の映像と同期する専用の眼鏡を用いて動画または静止画である3D映像を視認する例を図9を用いて示す。

10

【0203】

図9(A)は表示装置2711と、専用の眼鏡本体2701がケーブル2703で接続されている外観図を示す。専用の眼鏡本体2701は、左目用パネル2702aと右目用パネル2702bに設けられているシャッターが交互に開閉することによって使用者が表示装置2711の画像を3Dとして認識することができる。

【0204】

また、表示装置2711と専用の眼鏡本体2701の主要な構成についてのブロック図を図9(B)に示す。

【0205】

20

図9(B)に示す表示装置2711は、表示制御回路2716、表示部2717、タイミング発生器2713、ソース線側駆動回路2718、外部操作手段2722及びゲート線側駆動回路2719を有する。なお、キーボード等の外部操作手段2722による操作に応じて、出力する信号を可変する。

【0206】

タイミング発生器2713では、スタートパルス信号などを形成するとともに、左目用映像と左目用パネル2702aのシャッターとを同期させるための信号、右目用映像と右目用パネル2702bのシャッターとを同期させるための信号などを形成する。

【0207】

左目用映像の同期信号2731aを表示制御回路2716に入力して表示部2717に表示すると同時に、左目用パネル2702aのシャッターを開ける同期信号2730aを左目用パネル2702aに入力する。また、右目用映像の同期信号2731bを表示制御回路2716に入力して表示部2717に表示すると同時に、右目用パネル2702bのシャッターを開ける同期信号2730bを右目用パネル2702bに入力する。

30

【0208】

また、左目用の映像と右目の映像を高速で切り換えるため、表示装置2711は、発光ダイオード(LED)を用いて、時分割によりカラー表示する継時加法混色法(フィールドシーケンシャル法)とすることが好ましい。

【0209】

また、フィールドシーケンシャル法を用いるため、タイミング発生器2713は、発光ダイオードのバックライト部にも同期信号2730a、2730bと同期する信号を入力することが好ましい。なお、バックライト部はR、G、及びBのLEDを有するものとする。

40

【0210】

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

【0211】

(実施の形態5)

本実施の形態においては、上記実施の形態で説明した表示装置を具備する電子機器の例について説明する。

50

【0212】

図10(A)は、ノート型のパーソナルコンピュータであり、本体3001、筐体3002、表示部3003、キーボード3004などによって構成されている。上記実施の形態で示した液晶表示装置を適用することにより、信頼性の高いノート型のパーソナルコンピュータとすることができる。

【0213】

図10(B)は、携帯情報端末(PDA)であり、本体3021には表示部3023と、外部インターフェイス3025と、操作ボタン3024等が設けられている。また操作用の付属品としてスタイラス3022がある。上記実施の形態で示した液晶表示装置を適用することにより、信頼性の高い携帯情報端末(PDA)とすることができる。

10

【0214】

図10(C)は、電子書籍の一例を示している。例えば、電子書籍は、筐体2702および筐体2704の2つの筐体で構成されている。筐体2702および筐体2704は、軸部2712により一体とされており、該軸部2712を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。

【0215】

筐体2702には表示部2705が組み込まれ、筐体2704には表示部2707が組み込まれている。表示部2705および表示部2707は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部(図10(C)では表示部2705)に文章を表示し、左側の表示部(図10(C)では表示部2707)に画像を表示することができる。上記実施の形態で示した液晶表示装置を適用することにより、信頼性の高い電子書籍とすることができる。

20

【0216】

また、図10(C)では、筐体2702に操作部などを備えた例を示している。例えば、筐体2702において、電源端子2721、操作キー2723、スピーカー2725などを備えている。操作キー2723により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子(イヤホン端子、USB端子など)、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍は、電子辞書としての機能を持たせた構成としてもよい。

30

【0217】

また、電子書籍は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。

【0218】

図10(D)は、携帯電話であり、筐体2800及び筐体2801の2つの筐体で構成されている。筐体2801には、表示パネル2802、スピーカー2803、マイクロフォン2804、ポインティングデバイス2806、カメラ用レンズ2807、外部接続端子2808などを備えている。また、筐体2800には、携帯型情報端末の充電を行う太陽電池セル2810、外部メモリスロット2811などを備えている。また、アンテナは筐体2801内部に内蔵されている。

40

【0219】

また、表示パネル2802はタッチパネルを備えており、図10(D)には映像表示されている複数の操作キー2805を点線で示している。なお、太陽電池セル2810で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。

【0220】

表示パネル2802は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル2802と同一面上にカメラ用レンズ2807を備えているため、テレビ電話が可能である。スピーカー2803及びマイクロフォン2804は音声通話に限らず、テレビ電話、

50

録音、再生などが可能である。さらに、筐体 2 8 0 0 と筐体 2 8 0 1 は、スライドし、図 1 0 (D) のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。

【 0 2 2 1 】

外部接続端子 2 8 0 8 は A C アダプタ及び U S B ケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット 2 8 1 1 に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。

【 0 2 2 2 】

また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。上記実施の形態で示した液晶表示装置を適用することにより、信頼性の高い携帯電話とすることができる。

10

【 0 2 2 3 】

図 1 0 (E) は、デジタルビデオカメラであり、本体 3 0 5 1、表示部 (A) 3 0 5 7、接眼部 3 0 5 3、操作スイッチ 3 0 5 4、表示部 (B) 3 0 5 5、バッテリー 3 0 5 6 などによって構成されている。上記実施の形態で示した液晶表示装置を適用することにより、信頼性の高いデジタルビデオカメラとすることができる。

【 0 2 2 4 】

図 1 0 (F) は、テレビジョン装置の一例を示している。テレビジョン装置は、筐体 9 6 0 1 に表示部 9 6 0 3 が組み込まれている。表示部 9 6 0 3 により、映像を表示することが可能である。また、ここでは、スタンド 9 6 0 5 により筐体 9 6 0 1 を支持した構成を示している。上記実施の形態で示した液晶表示装置を適用することにより、信頼性の高いテレビジョン装置とすることができる。

20

【 0 2 2 5 】

テレビジョン装置の操作は、筐体 9 6 0 1 が備える操作スイッチや、別体のリモコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。

【 0 2 2 6 】

なお、テレビジョン装置は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向 (送信者から受信者) または双方向 (送信者と受信者間、あるいは受信者間同士など) の情報通信を行うことも可能である。

30

【 0 2 2 7 】

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせることで実施することが可能である。

【 符号の説明 】

【 0 2 2 8 】

1 0 0	半導体装置
1 0 1	基板
1 0 2	画素領域
1 0 3	端子部
1 0 4	端子部
1 0 5	端子
1 0 6	端子
1 1 0	画素
1 1 1	トランジスタ
1 1 2	液晶素子
1 1 3	容量素子
1 1 4	電極
1 2 0	画素


40

50


1 2 3	容量素子	
2 0 0	基板	
2 0 1	下地層	
2 0 2	ゲート電極	
2 0 3	容量配線	
2 0 4	ゲート絶縁層	
2 0 5	半導体層	
2 0 7	絶縁層	
2 0 8	コンタクトホール	
2 1 0	画素電極	10
2 1 2	配線	
2 1 6	配線	
2 1 7	電極	
2 1 8	コンタクトホール	
2 1 9	コンタクトホール	
2 2 0	コンタクトホール	
2 2 1	電極	
2 2 2	電極	
2 7 0 1	眼鏡本体	
2 7 0 2	筐体	20
2 7 0 3	ケーブル	
2 7 0 4	筐体	
2 7 0 5	表示部	
2 7 0 7	表示部	
2 7 1 1	表示装置	
2 7 1 2	軸部	
2 7 1 3	タイミング発生器	
2 7 1 6	表示制御回路	
2 7 1 7	表示部	
2 7 1 8	ソース線側駆動回路	30
2 7 1 9	ゲート線側駆動回路	
2 7 2 1	電源端子	
2 7 2 2	外部操作手段	
2 7 2 3	操作キー	
2 7 2 5	スピーカー	
2 8 0 0	筐体	
2 8 0 1	筐体	
2 8 0 2	表示パネル	
2 8 0 3	スピーカー	
2 8 0 4	マイクロフォン	40
2 8 0 5	操作キー	
2 8 0 6	ポインティングデバイス	
2 8 0 7	カメラ用レンズ	
2 8 0 8	外部接続端子	
2 8 1 0	太陽電池セル	
2 8 1 1	外部メモリスロット	
3 0 0 1	本体	
3 0 0 2	筐体	
3 0 0 3	表示部	
3 0 0 4	キーボード	50

3 0 2 1	本体	
3 0 2 2	スタイラス	
3 0 2 3	表示部	
3 0 2 4	操作ボタン	
3 0 2 5	外部インターフェイス	
3 0 5 1	本体	
3 0 5 3	接眼部	
3 0 5 4	操作スイッチ	
3 0 5 5	表示部 (B)	
3 0 5 6	バッテリー	10
3 0 5 7	表示部 (A)	
4 0 0 1	基板	
4 0 0 2	画素部	
4 0 0 3	信号線駆動回路	
4 0 0 4	走査線駆動回路	
4 0 0 5	シール材	
4 0 0 6	基板	
4 0 0 8	液晶層	
4 0 1 0	トランジスタ	
4 0 1 3	液晶素子	20
4 0 1 5	電極	
4 0 1 6	配線	
4 0 1 8	F P C	
4 0 1 9	異方性導電層	
4 0 2 0	入力端子	
4 0 3 0	電極	
4 0 3 1	電極	
4 0 3 2	絶縁層	
9 6 0 1	筐体	
9 6 0 3	表示部	30
9 6 0 5	スタンド	
1 4 8 a	結晶性酸化物半導体層	
1 4 8 b	結晶性酸化物半導体層	
2 0 6 a	ソース電極	
2 0 6 b	ドレイン電極	
2 7 0 2 a	左目用パネル	
2 7 0 2 b	右目用パネル	
2 7 3 0 a	同期信号	
2 7 3 0 b	同期信号	
2 7 3 1 a	同期信号	40
2 7 3 1 b	同期信号	
4 0 1 8 a	F P C	
4 0 1 8 b	F P C	


【 図 2 】




【 図 4 】




【図 5】




【図 6】




【図 7】




【図 8】




【 図 9 】




【 図 1 0 】




【 図 1 1 】




【圖 12】



【図 13】



【図 14】



フロントページの続き

(51) Int.Cl.		F I		
<i>H 0 1 L</i>	<i>27/08</i>	<i>(2006.01)</i>	<i>H 0 1 L</i>	<i>29/78</i> <i>6 2 0</i>
<i>G 0 2 F</i>	<i>1/1368</i>	<i>(2006.01)</i>	<i>G 0 2 F</i>	<i>1/1368</i>
			<i>H 0 1 L</i>	<i>29/78</i> <i>6 1 7 M</i>

(56) 参考文献 特開 2 0 0 4 - 1 0 3 9 5 7 (J P , A)
特開 2 0 0 9 - 1 6 7 0 8 7 (J P , A)
特開 2 0 0 3 - 0 3 7 2 6 8 (J P , A)
特開 2 0 0 7 - 2 3 5 1 0 2 (J P , A)

(58) 調査した分野 (Int.Cl. , D B 名)
H 0 1 L 2 1 / 3 3 6 、 2 9 / 7 8 6